JP2006211273A - フィルタ及びダイプレクサ - Google Patents

Abstract

【課題】 素子間の干渉の小さいフィルタ及びダイプレクサを提供する。
【解決手段】 積層体の内部にコンデンサ部を形成するとともに、コンデンサ部に対し積層体の積層方向の両側にコンデンサ部と電気的に接続される第１のインダクタ回路及び第２のインダクタ回路を配設し、積層体の内部もしくは主面に第２インダクタ回路と電気的に接続される接地電極を配設する。
【選択図】図２

Description

本発明は、各種通信機器に用いられるフィルタ及びダイプレクサに関するものである。

近年の情報通信技術の発展に伴い、通信ネットワークは我々の社会の中に定着してきた。特に、携帯電話等の無線通信の普及はめざましいものであり、その機能向上も図られている。その１つとして、周波数の異なる複種類の通信システムでの通信が可能な端末が提案されており、このような端末には、信号の分配ならびに結合を行うダイプレクサが用いられている。

図７に従来のダイプレクサを示す。従来のダイプレクサによれば、第１のインダクタ４ｃと第１のコンデンサ７ｃにより並列接続されてノッチ回路１が形成され、同じく第２のインダクタ５ｃと第２のコンデンサ８ｃにより並列接続されたノッチ回路２が形成される。さらに、ノッチ回路１の一端は第２の端子２ｃに、ノッチ回路２の一端は第３の端子３ｃに接続され、この２つのノッチ回路の他の端子同士は第１の端子１ｃに接続されてダイプレクサは構成されている。

そして、第１の端子１ｃと第２の端子２ｃとの間で特定の周波数帯ｆ１を通過させたいとき、ノッチ回路２の挿入損失が周波数帯ｆ１で最大と成るようにノッチ回路２は構成され、第３の端子３ｃに周波数帯ｆ１の信号が出力されないようにする。逆に第１の端子１ｃと第３の端子３ｃとの間で特定の周波数帯ｆ２を通過させたいとき、ノッチ回路１の挿入損失が周波数帯ｆ２で最大となるようにノッチ回路１は構成され、第２の端子２ｃに周波数帯ｆ２の信号が出力されないようにして、信号はダイプレクサで分波される。

ところが、図７のダイプレクサにおいては、ノッチ回路のみで信号を分波しているため、例えばノッチ回路１が狭い周波数帯で共振するように設定されている場合、ノッチ回路１で形成される減衰帯域は狭帯域となり、周波数帯ｆ２で挿入損失は大きくならない。逆にノッチ回路１が広い周波数帯で共振するように設定されている場合、ノッチ回路２で形成される広い周波数帯の共振のために、周波数帯域ｆ１までが共振の影響を受けてしまい、通過帯域は狭帯域となり、通過帯域が広帯域化されることは難しいという問題があった。

これに対して、例えば、特許文献１では、ローパスフィルタ回路とハイパスフィルタ回路と第１のＬＣ直列共振回路と第２のＬＣ直列共振回路とを備え、ローパスフィルタ回路を第１の入出力端子と第２の入出力端子との間に配置し、ハイパスフィルタ回路を第１の入出力端子と第３の入出力端子との間に配置し、第１の直列共振回路を第２の入出力端子とグランドとの間に配置し、第２の直列共振回路を第３の入出力端子とグランドとの間に配置するように構成したダイプレクサが開示されている。

図８に、このダイプレクサを示す。図８のダイプレクサによれば、第１のインダクタ４ｄは第１の端子１ｄと第２の端子２ｄとの間に配置され、第１のコンデンサ７ｄは第１の端子１ｄと第３の端子３ｄとの間に配置され、第２のインダクタ５ｄと第２のコンデンサ８ｄとが直列接続されたノッチ回路１は第２の端子２ｄとグランドとの間に配置され、第３のインダクタ６ｄと第３のコンデンサ９ｄとが直列接続されたノッチ回路２は第３の端子３ｄとグランドとの間に配置される。かかる構成とすることにより、図７に示したノッチ回路のみで信号を分波するダイプレクサに比べて、通過帯域が広帯域化される。
特開２００１−１１９２５８号公報

しかしながら、例えば特許文献１に示されたダイプレクサでは通過域が広帯域化されるが、回路の回路素子数が増やされるため、回路素子同士の接続が増えてしまう。接地されたＬＣ直列共振回路の場合、通常、インダクタンス値を大きくするために、インダクタパターンは接地電極より離された位置に配置され、コンデンサ電極は２枚対向されて配置して形成されるのであるが、コンデンサ電極が接地電極に対向して配置されることで、構造上容易にコンデンサを作ることができるので、接地されたＬＣ直列共振回路が形成される際はコンデンサ側が接地される。そのため、回路素子数の多いダイプレクサでは、接地されたＬＣ直列共振回路のインダクタが他の回路素子と接続されることとなり、インダクタ同士が接続される場合がある。その場合、インダクタパターン同士が接続されたり、インダクタパターン同士が近い位置に配置されたりすることで、インダクタパターン同士が電磁干渉を起こし、所望の特性を得られない。そのため、インダクタパターン同士が電磁干渉を起こさないように、インダクタパターンとインダクタパターンを離すことが考えられるが、その場合、ダイプレクサが大きくなってしまうという問題があった。

本発明は上述の問題点に鑑み案出されたもので、その目的は、素子間の干渉の小さいダイプレクサを提供することにある。

本発明のフィルタは、複数の誘電体層を積層してなる積層体の内部にコンデンサ部を形成するとともに、コンデンサ部に対し積層体の積層方向の両側にコンデンサ部と電気的に接続される第１のインダクタ回路及び第２のインダクタ回路を配設し、積層体の内部もしくは主面に第２インダクタ回路と電気的に接続される接地電極を配設してなることを特徴とするものである。

本発明のフィルタは、第２のインダクタ回路の少なくとも一部が、積層体を平面透視して、コンデンサ部の外周よりも内側に配置されていることを特徴とするものである。

本発明のフィルタは、第１のインダクタ回路の少なくとも一部が、コンデンサ部に対し接地電極側に、コンデンサ部のコンデンサ電極と接地電極との間に挟まれるようにして配置されていることを特徴とするものである。

本発明のダイプレクサは、上記フィルタと、積層体の主面もしくは隣接する誘電体層間に配設されているＬＣ共振回路とを備え、フィルタ及びＬＣ共振回路の一方をローパスフィルタとし、他方をハイパスフィルタとしたことを特徴とするものである。

本発明のダイプレクサは、第２のインダクタと接地電極とが積層体の内部に埋設されているビア導体を介して電気的に接続するとともに、ビア導体をローパスフィルタとハイパスフィルタとの間に配設したことを特徴とするものである。

本発明のフィルタによれば、複数の誘電体層を積層してなる積層体の内部にコンデンサ部を形成するとともに、コンデンサ部に対し積層体の積層方向の両側にコンデンサ部と電気的に接続される第１のインダクタ回路及び第２のインダクタ回路を配設し、積層体の内部もしくは主面に第２インダクタ回路と電気的に接続される接地電極を配設したことにより、第１のインダクタ回路と第２のインダクタ回路の接続がなくなり、接続による電磁干渉をなくすことが可能となる。また、インダクタ回路が接続による干渉を考えて配置される必要がなくなり、小型化に供することができる。

また本発明のフィルタによれば、第２のインダクタ回路の少なくとも一部を、積層体を平面透視して、コンデンサ部の外周よりも内側に配置することにより、コンデンサ部を介して、第２のインダクタ回路は電磁的に遮断されて、第２のインダクタ回路と他の素子の干渉を小さくすることができる。

さらに本発明のフィルタによれば、第１のインダクタ回路の少なくとも一部を、コンデンサ部に対し接地電極側に、コンデンサ部のコンデンサ電極と接地電極との間に挟まれるようにして配置することにより、第１のインダクタ回路と第２のインダクタ回路はコンデンサ部により電磁的に遮断され、第１のインダクタ回路と第２のインダクタ回路の干渉をなくすことができるとともに、接地電極とコンデンサ部との間のデットスペースが使用可能となって小型化にも供することができる。また、第２のインダクタ回路を容易に接地電極に対して離された位置に配置させることができ、インダクタンス値を容易に大きくすることができる。

そして本発明のダイプレクサによれば、上述のフィルタと、前記積層体の主面もしくは隣接する誘電体層間に配設されているＬＣ共振回路とを備え、フィルタ及びＬＣ共振回路の一方をローパスフィルタとし、他方をハイパスフィルタとすることにより、素子間の干渉が小さなダイプレクサを構成することができる。

また本発明のダイプレクサによれば、第２のインダクタと接地電極とが積層体の内部に埋設されているビア導体を介して電気的に接続するとともに、ビア導体をローパスフィルタとハイパスフィルタとの間に配設することにより、ローパスフィルタを構成する素子とハイパスフィルタを構成する素子がビア導体により電磁界的に遮断され、素子間の干渉を小さくして、ローパスフィルタとハイパスフィルタの干渉を軽減することができる。

以下、本発明のフィルタについて図を用いて説明する。なお、以下の実施の形態では、ＩＥＥＥ．８０２．１１ｂの周波数帯に対応したローパスフィルタ回路を例にとって説明する。なお、ＩＥＥＥ．８０２．１１ｂの通過帯域は２．４ＧＨｚから２．５ＧＨｚである。

図１は本発明のフィルタの実施の形態の一例を示す等価回路図であり、同図において１ａは第１の端子、２ａは第２の端子、４ａは第１のインダクタ、５ａは第２のインダクタ、７ａは第１のコンデンサ、８ａは第２のコンデンサである。

図１に示すローパスフィルタにおいては、第１の端子１ａと、一端が接地された第１のコンデンサ７ａの他端と、第１のインダクタ４ａの一端とが接続されている。また、第２のインダクタ５ａ及び第２のコンデンサ８ａは直列接続されており、第２のインダクタ５ａの一端は接地され、第２のコンデンサ８ａの一端は第２の端子２ａに接続されている。そして、その第２のコンデンサ８ａと第２の端子２ａの接続点に第１のインダクタ４ａの他端が接続されて、ローパスフィルタが形成されている。

図２は図１のローパスフィルタの構造を分解斜視図にて示したものであり、同図において、１０〜１６は第１〜第７の誘電体層、１７は接地電極、１８・１９は第１・第２のインダクタパターン、２０〜２２は第１〜第３のコンデンサ電極、２３〜２６は第１〜第４のビア導体である。

図２において、８ａは、第４の誘電体層１３及び第５の誘電体層１４の層間に形成された第１のコンデンサ電極２０と、第５の誘電体層１４及び第６の誘電体層１５の層間に形成された第２のコンデンサ電極２１との間に生じる容量によるコンデンサであり、７ａは、第１の誘電体層１０及び第２の誘電体層１１の層間に形成された接地電極１７と、第２の誘電体層１１及び第３の誘電体層１２の層間に形成された第３のコンデンサ電極２２との間に生じる容量によるコンデンサである。また４ａは第３の誘電体層１２及び第４の誘電体層１３の層間に形成された第１のインダクタパターン１８に生じるインダクタであり、５ａは第６の誘電体層１５及び第７の誘電体層１６の層間に形成さらた第２のインダクタパターン１９に生じるインダクタである。

そして、第１のインダクタパターン１８の一端と第３のコンデンサ電極２２は第３の誘電体層１２を貫通する第１のビア導体２３を介して電気的に接続されている。また、第２のインダクタパターン１９の一端と接地電極１７は第２〜第６の誘電体層１１〜１５を貫通する第２のビア導体２４を介して電気的に接続されるとともに、第２のインダクタパターン１９の他端と第２のコンデンサ電極２１は第６の誘電体層１５を貫通する第３のビア導体２５を介して接続される。また、第１のインダクタパターン１８の他端と第１のコンデンサ電極２０は第４の誘電体層１３を貫通する第４のビア導体２６を介して接続されることにより４ａ・５ａ・７ａ・８ａからなるローパスフィルタが構成される。

そして、第１〜第７の誘電体層１０〜１６、第１〜３のコンデンサ電極２０〜２２によってコンデンサ７ａ・８ａを調整し、また、第１〜第７の誘電体層１０〜１６、第１・第２のインダクタパターン１８・１９によってインダクタ４ａ・５ａを調整することにより、所望のローパスフィルタ特性が得られる。

以上のような本形態のフィルタは、第２のインダクタ５ａと第２のコンデンサ８ａで構成されるＬＣ共振回路では第２のコンデンサ８ａが第１のインダクタ４ａに接続されるため、インダクタ同士が接続されることはなくなり、接続による電磁干渉をなくすことが可能となる。また、インダクタ同士が接続による干渉を考えて配置される必要がなくなり、小型化に供することができる。

また、本形態のフィルタは、第２のインダクタパターン１９は第２のビア導体２４との接続部以外が、積層体を平面透視して、第２のコンデンサ電極２１の外周よりも内側に配置されている。これにより、第２のコンデンサ電極２１を介して、第２のインダクタパターン１９は電磁的に遮断され、第２のインダクタパターン１９と他の素子の干渉を小さくすることができる。

さらに、本形態のフィルタは、第１のインダクタパターン１８と第２のインダクタパターン１９とが第１・第２のコンデンサ電極２０・２１によって電磁的に遮断されるため、第１のインダクタパターン１８と第２のインダクタパターン１９の干渉を少なくすることができるとともに、接地電極１７と第１のコンデンサ電極２０との間のデットスペースが使用可能となり、小型化に供することもできる。また、第２のインダクタパターン１９を容易に接地電極１７に対して離された位置に配置させることができるため、インダクタンス値を容易に大きくすることができる。

なお、上述した本形態のフィルタは、例えば誘電体層がセラミックスから成る場合、焼成後に各誘電体層となるセラミックグリーンシート（以下、グリーンシートともいう）に所定の孔開け加工を施すとともに、各電極のパターン形状及びビア導体となる貫通孔やグリーンシートの側面等に導体ペーストを塗布し、これらを積層して焼成することによって製作される。あるいは、誘電体層がフッ素樹脂やガラスエポキシ樹脂，ポリイミド樹脂のような樹脂から成る場合、樹脂基板を用い、その表面に被着させた銅箔をエッチングして各電極パターンの形成を行ない、層間接続用の貫通導体を形成して積層プレスすることによって製作される。

また、誘電体を成す第１〜７の誘電体層１０〜１７としては、アルミナセラミックス，ムライトセラミックス等のセラミックス材料やガラスセラミックス等の無機系材料、または四フッ化エチレン樹脂（ポリテトラフルオロエチレン；ＰＴＦＥ），四フッ化エチレン−エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂；ＥＴＦＥ），四フッ化エチレン−パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂；ＰＦＡ）等のフッ素樹脂やガラスエポキシ樹脂，ポリイミド等の樹脂系材料等が用いられる。

一方、接地電極１７、第１、第２のインダクタパターン１８、１９、第１〜３のコンデンサ電極２０〜２２には、高周波信号伝送用の金属材料から成る導体層が用いられる。例えば、Ｃｕ層、Ｍｏ−Ｍｎのメタライズ層上にＮｉメッキ層及びＡｕメッキ層を被着させたもの、Ｗのメタライズ層上にＮｉメッキ層及びＡｕメッキ層を被着させたもの、Ｃｒ−Ｃｕ合金層、Ｃｒ−Ｃｕ合金層上にＮｉメッキ層及びＡｕメッキ層を被着させたもの、Ｔａ_２Ｎ層上にＮｉ−Ｃｒ合金層及びＡｕメッキ層を被着させたもの、Ｔｉ層上にＰｔ層及びＡｕメッキ層を被着させたもの、またはＮｉ−Ｃｒ合金層上にＰｔ層及びＡｕメッキ層を被着させたもの等が用いられ、厚膜印刷法あるいは各種の薄膜形成方法やメッキ法等により形成される。その厚みや幅は、伝送される高周波信号の周波数や用途等に応じて設定される。

図３は、図２のフィルタの周波数特性を示すグラフである。図３において、横軸は周波数（単位：ＧＨｚ）を、縦軸はフィルタの信号通過量Ｓ(２，１)（単位：ｄＢ）を表わし、実線の特性曲線は本発明のフィルタの周波数特性を、破線の周波数特性は本発明のインダクタの配置のままで従来のようにインダクタ同士が接続されたフィルタの周波数特性を示す。

所望の特性とは、通過帯域において減衰量を最小にし、通過帯域の２倍の周波数帯で減衰量を最大にするものである。

図３に示されている結果より、本発明のフィルタにおいてはインダクタ同士の干渉が殆どなく、所望のフィルタ特性が得られているのに対し、従来のフィルタにおいてはインダクタ同士が近く、インダクタ同士が接続されているため、インダクタ同士が干渉して所望のフィルタ特性が得られていない。

なお、上述の例では、２枚の電極を用いてコンデンサを構成するようにしたが、サイズ、容量を考慮し、多数の電極を用いてコンデンサを構成するようにしてもかまわない。また、インダクタについても、上述の例では単層で形成したが、サイズ、インダクタンス値を考慮して、複数の周回パターンをビア導体で連結させた立体構造としてもよい。さらに、第２のインダクタパターン１９を、他のパターンやビア導体への引き出し用途部以外において第２のコンデンサ電極２１の外周よりも内側に配置させておけば、第２のコンデンサ電極２１により電磁的に遮断されて、他の素子の干渉を小さくすることができる。

次に本発明のダイプレクサについて図を用いて説明する。なお、以下の実施の形態では、ＩＥＥＥ．８０２．１１ａとＩＥＥＥ．８０２．１１ｂの周波数帯に対応したダイプレクサについて説明する。ＩＥＥＥ．８０２．１１ａの通過帯域は４．９ＧＨｚから５．８２５ＧＨｚで、ＩＥＥＥ．８０２．１１ｂの通過帯域は２．４ＧＨｚから２．５ＧＨｚである。ここでＩＥＥＥ．８０２．１１ｂの通過帯域を周波数帯ｆ１、ＩＥＥＥ．８０２．１１ａの通過帯域を周波数帯ｆ２とする。

図４は本発明のダイプレクサの実施の形態の一例を示す等価回路図である。図４において１ｂは第１の端子、２ｂは第２の端子、３ｃは第３の端子、４ｂは第１のインダクタ、５ｂは第２のインダクタ、６ｂは第３のインダクタ、７ｂは第１のコンデンサ、８ｂは第２のコンデンサ、９ｂは第３のコンデンサである。

図４のダイプレクサにおいては、第１の端子１ｂに、第１のインダクタ４ｂの一端と第１のコンデンサ７ｂの一端とが接続されている。また、第２のインダクタ５ｂ及び第２のコンデンサ８ｂは直列接続されており、第２のインダクタ５ｂは接地され、第２のコンデンサ８ｂの一端は、第１のインダクタ４ｂの他端と第２の端子２ｂに接続されている。また、第３のインダクタ６ｂ及び第３のコンデンサ９ｂは直列接続されており、第３のコンデンサ９ｂは接地され、第３のインダクタ６ｂの一端は第１のコンデンサ７ｂの他端と第３の端子３ｂに接続されてダイプレクサを形成している。

図５は図４のダイプレクサの構造を分解斜視図にて示したものであり、同図において、３０〜３６は第１〜第７の誘電体層、３７は接地電極、３８〜４０は第１〜第３のインダクタパターン、４１〜４５は第１〜第５のコンデンサ電極、４６〜５１は第１〜第６のビア導体である。

図５において、８ｂは、第４の誘電体層３３及び第５の誘電体層３４の層間に形成された第１のコンデンサ電極４１と、第５の誘電体層３４及び第６の誘電体層３５の層間に形成された第２のコンデンサ電極４２との間に生じる容量によるコンデンサであり、９ｂは、第１の誘電体層３０及び第２の誘電体層３１の層間に形成された接地電極３７と、第２の誘電体層３１及び第３の誘電体層３２の層間に形成された第３のコンデンサ電極４３との間に生じる容量によるコンデンサであり、７ｂは、第５の誘電体層３４及び第６の誘電体層３５の層間に形成された第４のコンデンサ電極４４と、第６の誘電体層３５及び第７の誘電体層３６の層間に形成された第５のコンデンサ電極４５との間に生じる容量によるコンデンサである。また、４ｂは、第３の誘電体層３２及び第４の誘電体層３３の層間に形成された第１のインダクタパターン３８に生じるインダクタであり、５ｂは第６の誘電体層３５及び第７の誘電体層３６の層間に形成された第２のインダクタパターン３９に生じるインダクタであり、６ｂは第４の誘電体層３３及び第５の誘電体層３４の層間に形成された第３のインダクタパターン４０に生じるインダクタである。

そして、第２のインダクタパターン３９の一端と接地電極３７は第２〜第６の誘電体層３１〜３５を貫通する第１のビア導体４６を介して電気的に接続されるとともに、第２のインダクタパターン３９の他端と第２のコンデンサ電極４２は第６の誘電体層３５を貫通する第２のビア導体４７を介して電気的に接続されるとともに、第１のインダクタパターン３８の一端と第１のコンデンサ電極４１は第４の誘電体層３３を貫通する第３のビア導体４８を介して電気的に接続されることにより、４ｂ・５ｂ・８ｂからなるローパスフィルタが構成される。また、第１のインダクタパターン３８の他端と第５のコンデンサ電極４５は第４〜６の誘電体層３３〜３５を貫通する第４のビア導体４９を介して電気的に接続されるとともに、第３のインダクタパターン４０の一端と第４のコンデンサ電極４４は第５の誘電体層４４を貫通する第５のビア導体５０を介して電気的に接続されるとともに、第３のインダクタパターン４０の他端と第３のコンデンサ電極４３は第３・第４の誘電体層３２・３３を貫通する第６のビア導体５１を介して電気的に接続されることにより、６ｂ・７ｂ・９ｂからなるハイパスフィルタが構成される。そしてローパスフィルタとハイパスフィルタよりダイプレクサが構成される。

これらローパスフィルタとハイパスフィルタは、第１〜第７の誘電体層３０〜３６、第１〜第４のコンデンサ電極４１〜４５によってコンデンサ７ｂ〜９ｂを調整し、また、第１〜第７の誘電体層３０〜３６、第１〜第３のインダクタパターン３８〜４０によってインダクタ４ｂ〜６ｂを調整し、所望のフィルタ特性が得られる。

以上のような本形態のダイプレクサは、ローパスフィルタとハイパスフィルタより構成されるとともに、ローパスフィルタが第２のインダクタ５ｂと第２のコンデンサ８ｂで構成されるＬＣ共振回路を有しており、第２のコンデンサ８ｂが第１のインダクタ４ｂに接続されているため、素子間の干渉を小さくすることができる。

また、本形態のダイプレクサにおいては、第２のインダクタ３９と接地電極３７は誘電体層に形成された第１のビア導体４６を介して電気的に接続され、ローパスフィルタとハイパスフィルタとの間に配置さていることから、ローパスフィルタとハイパスフィルタの干渉を小さくするために接地されたビア導体を配置する必要はなく、ローパスフィルタを構成する素子とハイパスフィルタを構成する素子を電磁界的に遮断して、素子間の干渉を小さくすることができ、これによってローパスフィルタとハイパスフィルタの干渉を軽減することができる。

図６は、図５の本発明のダイプレクサの周波数特性を示すグラフである。図６において、横軸は周波数（単位：ＧＨｚ）を、縦軸はダイプレクサのローパスフィルタ側の信号通過量Ｓ(２，１)（単位：ｄＢ）を表わし、実線の特性曲線は本発明のフィルタの周波数特性を、破線の周波数特性は本発明のインダクタの配置のままで従来のようにインダクタ同士が接続されたダイプレクサの周波数特性を示している。

図６の結果より、従来のダイプレクサではインダクタ同士を近づけるとインダクタ同士の干渉して、所望のダイプレクサ特性が得られないのに対し、本発明のダイプレクサによれば、インダクタ同士の干渉がなく、所望のダイプレクサ特性を得られることが分かる。

また図６の結果より、本発明のダイプレクサはインダクタ同士の干渉がなく、所望のフィルタ特性が得られているのに対し、従来のダイプレクサはインダクタ同士が近く、インダクタ同士が接続されているため、インダクタ同士が干渉して所望のフィルタ特性が得られないことが分かる。

なお、上述の例ではダイプレクサのハイパスフィルタの共振回路を直接共振回路により構成したが、並列共振回路を用いるように回路を変更してもかまわない。また、第１のインダクタパターン３８を、他のパターンやビア導体への引き出し用途部以外において第１のコンデンサ電極４１と接地電極３７との間に挟まれるように配置させておけば、第１のインダクタパターン３８と第２のインダクタパターン３９を第１・第２のコンデンサ電極４１・４２によって電磁的に遮断することができる。

また、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更、改良等が可能である。

例えば、本発明のフィルタ及びダイプレクサの回路の次数を３次でなく、４次、５次にしても良い。

また、フィルタはローパスフィルタとして使用したが、ハイパスフィルタとして使用してもよい。

さらに、本発明のフィルタ及びダイプレクサを、ＧＳＭ（Global System for Mobile Communications）やＤＣＳ（Digital Cellular System）などのシステムに用いてもよい。

本発明のフィルタの実施の形態の一例を示す等価回路図である。 図１のローパスフィルタの分解斜視図である。 図１のフィルタを用いたローパスフィルタと従来のローパスフィルタの周波数特性を示すグラフである。 本発明のダイプレクサの実施形態の一例を示す等価回路図である。 図４のダイプレクサの分解斜視図である。 図４のダイプレクサと従来のダイプレクサの周波数特性を示すグラフである。 従来のダイプレクサの一例を示す等価回路図である。 従来のダイプレクサの他の例を示す等価回路図である。

符号の説明

１ａ〜１ｄ：第１の端子
２ａ〜２ｄ：第２の端子
３ａ〜３ｄ：第２の端子
４ａ〜４ｄ：第１のインダクタ
５ａ〜５ｄ：第２のインダクタ
６ｂ・６ｄ：第３のインダクタ
７ａ〜７ｄ：第１のコンデンサ
８ａ〜８ｄ：第２のコンデンサ
９ｂ・９ｄ：第３のコンデンサ
１０〜１６、３０〜３６：第１〜第７の誘電体層
１７・３７：接地電極
１８・１９、３８・３９：第１・第２のインダクタパターン
４０：第３のインダクタパターン
２０〜２２、４１〜４３：第１〜第３のコンデンサ電極
４４・４５：第４・第５のコンデンサ電極
２３〜２６、４６〜４９：第１〜第４のビア導体
５０・５１：第５・第６のビア導体

Claims (5)

1. 複数の誘電体層を積層してなる積層体の内部にコンデンサ部を形成するとともに、前記コンデンサ部に対し前記積層体の積層方向の両側に前記コンデンサ部と電気的に接続される第１のインダクタ回路及び第２のインダクタ回路を配設し、前記積層体の内部もしくは主面に前記第２インダクタ回路と電気的に接続される接地電極を配設してなるフィルタ。
2. 前記第２のインダクタ回路の少なくとも一部が、前記積層体を平面透視して、前記コンデンサ部の外周よりも内側に配置されていることを特徴とする請求項１に記載のフィルタ。
3. 前記第１のインダクタ回路の少なくとも一部が、前記コンデンサ部に対し前記接地電極側に、前記コンデンサ部のコンデンサ電極と前記接地電極との間に挟まれるようにして配置されていることを特徴とする請求項１または請求項２に記載のフィルタ。
4. 請求項１乃至請求項３のいずれかに記載のフィルタと、前記積層体の主面もしくは隣接する誘電体層間に配設されているＬＣ共振回路とを備え、前記フィルタ及び前記ＬＣ共振回路の一方をローパスフィルタとし、他方をハイパスフィルタとしたことを特徴とするダイプレクサ。
5. 前記第２のインダクタと前記接地電極とが前記積層体の内部に埋設されているビア導体を介して電気的に接続するとともに、該ビア導体を前記ローパスフィルタと前記ハイパスフィルタとの間に配設したことを特徴とする請求項４に記載のダイプレクサ。

Images