JP2004289195A

JP2004289195A - ハイパスフィルタ内蔵配線基板

Info

Publication number: JP2004289195A
Application number: JP2003048345A
Authority: JP
Inventors: Shuichi Yamamoto; 周一山本
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-01-29
Filing date: 2003-02-25
Publication date: 2004-10-14
Anticipated expiration: 2023-02-25
Also published as: JP4150273B2

Abstract

【課題】内蔵したハイパスフィルタを弾性表面波フィルタの送信入力側に接続することにより、弾性表面波フィルタ素子の通過帯域より低周波域で十分に高い減衰量を得ることができるハイパスフィルタ内蔵配線基板を提供する。
【解決手段】複数の誘電体層１〜６が積層されて成る基体と、この基体の上面に形成された弾性表面波フィルタ素子を収容するキャビティ７と、基体の内部に内蔵された、弾性表面波フィルタ素子の送信入力側に電気的に接続されるハイパスフィルタとを具備するハイパスフィルタ内蔵配線基板である。弾性表面波フィルタ素子の通過帯域より低周波帯域の特定の周波数で十分な減衰量が得られ、通過帯域よりも低周波帯域の不要な信号を減衰させることができる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、フィルタを有する弾性表面波フィルタ素子を収納する多層配線基板であって、特に、弾性表面波フィルタ素子の通過帯域より低い周波数の電気信号を減衰するハイパスフィルタを有するハイパスフィルタ内蔵配線基板に関するものである。
【０００２】
【従来の技術】
携帯電話や移動体通信に用いられる電子機器等の小型化・高密度化・低価格化に対する要求が高まる中、フィルタを基板に内蔵することで部品点数を減少させ、小型化・高密度化を現実する配線基板がある。
【０００３】
このような配線基板として、例えば特開２００２−１１１３１７号公報には、複数の誘電体が積層された積層体ブロックと、電子部品を搭載するために誘電体ブロックの主面側の一部から誘電体層の積層方向に積層されたキャビティとを有する多層配線基板において、キャビティを形成しない誘電体層の層間であってキャビティの下部誘電体層間に、相対的に長いストリップラインと、一方の電極がその長いストリップラインに接続され他方の電極が下部誘電体層間を介してアース電位に接続された容量成分とを含むローパスフィルタを形成し、キャビティを形成する誘電体層の層間であってキャビティに隣接する隣接誘電体層間の箇所に、相対的に短いストリップラインと、一方の電極がその短いストリップラインに接続され他方の電極が隣接誘電体層間を介して入力回路に接続された容量成分とを含むハイパスフィルタを形成したことを特徴とする多層配線基板が開示されている。
【０００４】
これによれば、比較的広い面積を確保できるキャビティ下部に長いストリップラインと所定の容量成分を必要するローパスフィルタを形成するとともに、面積の狭いキャビティ隣接箇所に短いストリップラインと所定の容量電極で構成できるハイパスフィルタを形成することにより、キャビティを形成するために存在するデットスペースであるキャビティ下部およびキャビティ隣接箇所を有効利用して、基板の大きさを必要以上に大きくすることをせずしてフィルタを内蔵することができるというものである。
【０００５】
また、キャビティの底面を含む面のうち、平面視でローパスフィルタとハイパスフィルタとが重なる領域のほぼ全域に接地導体を形成した場合は、上下のフィルタを分離して相互干渉を無くするシールド構造を兼ねることができるというものである。
【０００６】
また、誘電体層の層間であって平面視で２種のローパスフィルタとハイパスフィルタのいずれとも重ならない位置に、積層型誘電体フィルタとなる複数のストリップラインを形成した場合は、分波器に接続される各周波数帯のフィルタと分波器との接続間距離が短くなり、伝送損失を著しく減少させることができるというものである。
【０００７】
【特許文献１】
特開２００２−１１１３１７号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、特開２００２−１１１３１７号公報に開示された多層配線基板では、キャビティを形成しない誘電体層の層間であってキャビティの下部誘電体層間に、相対的に長いストリップラインと、一方の電極がその長いストリップラインに接続され他方の電極が下部誘電体層間を介してアース電位に接続された容量成分とを含むローパスフィルタを形成し、キャビティを形成する誘電体層の層間でキャビティに隣接する隣接誘電体層間の箇所に、相対的に短いストリップラインと、一方の電極がその短いストリップラインに接続され他方の電極が隣接誘電体層間を介して入力回路に接続された容量成分とを含むハイパスフィルタを形成しているため、デットスペースを有効利用することができるが、キャビティ内に弾性表面波フィルタを搭載して電気的に接続した場合は、ハイパスフィルタにおいて、ストリップラインが短いため、弾性表面波フィルタ素子の通過帯域より低周波域の特定の周波数で十分な減衰量をとるハイパスフィルタが作製できず、例えばミキサから発生する弾性表面波フィルタの通過帯域よりも低周波帯域の不要な信号を減衰させるといった用途には不向きであるという問題点があった。
【０００９】
また、このハイパスフィルタはキャビティを形成するために存在するデッドスペースを有効利用するものであるが、必要とされるストリップラインは短いとは限らないため、長いストリップラインを形成する必要がある場合においては、逆に大きな面積が必要となり、基板の大きさを大きくする必要があるという問題点もあった。
【００１０】
本発明は上記のような従来の技術の問題点に鑑みて案出されたものであり、その目的は、ハイパスフィルタを基体の内部に構成し、弾性表面波フィルタ素子の送信入力側にこのハイパスフィルタを接続することにより、弾性表面波フィルタ素子の通過帯域より低周波域の特定の周波数で十分な減衰量が得られるとともに、内蔵するハイパスフィルタとして小型で損失の少ないハイパスフィルタを実現することができるハイパスフィルタ内蔵配線基板を提供することにある。
【００１１】
【課題を解決するための手段】
本発明のハイパスフィルタ内蔵配線基板は、複数の誘電体層が積層されて成る基体と、この基体の上面に形成された弾性表面波フィルタ素子を収容するキャビティと、前記基体の内部に内蔵された、前記弾性表面波フィルタ素子の送信入力側に電気的に接続されるハイパスフィルタとを具備することを特徴とするものである。
【００１２】
本発明のハイパスフィルタ内蔵配線基板によれば、このような構成としたことにより、ハイパスフィルタの特定の周波数の減衰量が大きいという特長を利用して、弾性表面波フィルタ素子の通過帯域より低周波帯域の特定の周波数で十分な減衰量を得ることができる。
【００１３】
また、本発明のハイパスフィルタ内蔵配線基板は、上記構成において、前記ハイパスフィルタは、ストリップラインと、容量を形成する容量電極とを有しており、前記ストリップラインおよび前記容量電極は前記キャビティの下方部以外の部位に配置されていることを特徴とするものである。
【００１４】
本発明のハイパスフィルタ内蔵配線基板によれば、このような構成としたときには、基体の下方に配置される接地電極と、これらストリップラインおよび容量電極との距離を十分に大きくとって離すことができるため、ストリップラインおよび容量電極の浮遊容量を減らせるので、小型で低損失なハイパスフィルタとすることができる。
【００１５】
また、本発明のハイパスフィルタ内蔵配線基板は、上記構成において、ストリップラインは、前記キャビティの底面より上面側に、前記キャビティの周囲に沿って回るように配置されていることを特徴とするものである。
【００１６】
本発明のハイパスフィルタ内蔵配線基板によれば、このような構成としたときには、通常はデッドスペースとなるキャビティの外周部分を、その長さによって比較的大きな面積を必要とするストリップラインの設置場所として有効に利用することができるため、基体の大きさを不必要に大きくする必要がない。
【００１７】
また、本発明のハイパスフィルタ内蔵配線基板は、上記各構成において、前記基体の内部に内蔵された、前記弾性表面波フィルタ素子に電気的に接続される位相調整用ストリップラインを具備することを特徴とするものである。
【００１８】
本発明のハイパスフィルタ内蔵配線基板によれば、このような構成としたときには、信号の位相を調整する移相器となる位相調整用ストリップラインにより、弾性表面波フィルタ素子の送信出力側の位相を適切に調整できるものとなる。
【００１９】
また、本発明のハイパスフィルタ内蔵配線基板は、上記構成において、前記ストリップラインと前記位相調整用ストリップラインとが前記基体の前記キャビティを挟んで対向する部位にそれぞれ配置されていることを特徴とするものである。
【００２０】
本発明のハイパスフィルタ内蔵基板によれば、このような構成にしたときには、ストリップラインと位相調整用ストリップラインとの距離が十分に離れて、ハイパスフィルタと移相器との間のアイソレーションを向上させることができるため、より低損失なハイパスフィルタを構成することができるものとなる。
【００２１】
【発明の実施の形態】
以下、本発明のハイパスフィルタ内蔵配線基板について図面を参照しつつ説明する。
【００２２】
図１は本発明のハイパスフィルタ内蔵配線基板の実施の形態の一例を示す分解斜視図である。図１において、１は第１の誘電体層、２は第２の誘電体層、３は第３の誘電体層、４は第４の誘電体層、５は第５の誘電体層、６は第６の誘電体層、７はキャビティ、８は第１の接地電極、９は第２の接地電極、１０は位相調整用ストリップライン、１１は第１の容量電極、１２は第２の容量電極、１３は第３の容量電極、１４はストリップライン、１５は第１の貫通導体、１６は第２の貫通導体、１７は弾性表面波フィルタ素子の送信入力側に電気的に接続される出力端子、１８は弾性表面波フィルタ素子の送信出力側に電気的に接続される入力端子、１９は接地容量電極である。
【００２３】
図１に示す例においては、第１の誘電体層１および第２の誘電体層２の間に形成された第１の容量電極１１と、第２の誘電体層２および第３の誘電体層３の間に形成された第２の容量電極１２との間に生じる容量をＣ１とし、第２の誘電体層２および第３の誘電体層３の間に形成された第２の容量電極１２と、第３の誘電体層３および第４の誘電体層４の間に形成された第３の容量電極１３との間に生じる容量をＣ２とし、第５の誘電体層５および第６の誘電体層６の間に形成された接地容量電極１９と、第６の誘電体層６の下面に形成された第１の接地電極８との間に生じる接地容量をＣ３とし、第２の誘電体層２および第３の誘電体層３の間に形成されたストリップライン１４により生じるインダクタンスをＬ１としたとき、ストリップライン１４が一方端を第１の貫通導体１５を介して接地電極１９に電気的に接続されるとともに、他方端が第２の容量電極１２と接続されることにより、Ｌ１・Ｃ１・Ｃ２からなるＴ型のハイパスフィルタを構成し、さらにＬ１・Ｃ３からなる直列共振回路を構成している。
【００２４】
また、第５の誘電体層５および第６の誘電体層６の間に、第６の誘電体層６の下面に形成された第１の接地電極８と、第４の誘電体層４および第５の誘電体層５の間に形成された第２の接地電極９とに挟まれた、位相調整用ストリップライン１０にて移相器Ｓを形成している。そして、出力端子１７はハイパスフィルタの送信出力側すなわちＣ１と、また入力端子１８は位相調整用ストリップライン１０に第２の貫通導体１６を介してそれぞれ電気的に接続されている。
【００２５】
このような図１に示す本発明のハイパスフィルタ内蔵配線基板の例によれば、その等価回路図は図２に示すようなものとなる。なお、図２において、破線で囲んだ部分が図１に示す本発明のハイパスフィルタ内蔵配線基板の例の等価回路に相当する部分である。
【００２６】
そして、第１〜第６の誘電体層１〜６の厚みおよび誘電率、ならびに第１〜第３の容量電極１１〜１３の大きさによって容量Ｃ１・Ｃ２を調整し、また接地容量電極１９の大きさによって接地容量Ｃ３を調整し、また、ストリップライン１４の長さまたは幅によってインダクタンスＬ１を調整することにより、所望のハイパス特性を有するハイパスフィルタを内蔵した配線基板を得ることができる。
【００２７】
また、本発明のハイパスフィルタ内蔵配線基板によれば、弾性表面波フィルタ素子の送信入力側に電気的に接続される出力端子１７に電気的に接続されたハイパスフィルタを内蔵した配線基板とし、弾性表面波フィルタ素子の通過帯域より遮断周波数の低い、直列共振回路を有するハイパスフィルタを弾性表面波フィルタ素子の送信入力側に電気的に接続することにより、弾性表面波フィルタ素子の通過帯域より低周波域で直列共振の共振周波数を目的の周波数帯域に合わせることで、直列共振回路の特定の周波数帯域を減衰させる特長を利用して、特定の周波数帯域で十分な減衰量が得られるハイパスフィルタが作製できないという従来の多層配線基板における問題点を補い、低周波帯域で十分に高い減衰量を得ることができるものとなり、例えばミキサから発生する弾性表面波フィルタの通過帯域よりも低周波帯域の不要な信号を十分に減衰させることができるものとなる。また、上記のようなハイパスフィルタを基体の内部に内蔵したことにより、部品点数の減少を図ることができる。
【００２８】
また、ハイパスフィルタの容量Ｃ１・Ｃ２を形成する第１〜第３の容量電極１１〜１３およびインダクタンスＬ１を形成するストリップライン１４を基体のキャビティ７の下方部以外の部位に配置したときには、接地電極８と第１〜第３の容量電極１１〜１３との距離を十分に大きくとって離すことができ、さらに接地電極８とストリップライン１４との距離も同様に離すことができ、第１〜第３の容量電極１１〜１３およびストリップライン１４の第１の接地電極８からの浮遊容量を減らすことができるため、低損失なハイパスフィルタを構成することができる。
【００２９】
また、ストリップライン１４をキャビティ７の底面より上面側に、キャビティ７の周囲に沿って回るように配置したときには、通常はデッドスペースとなるキャビティの外周部分を、その長さによって比較的大きな面積を必要とするストリップライン１４の設置場所として利用することにより、基体を不必要に大きくする必要がなく、しかも、長いストリップライン１４の形成が可能となるとともに、キャビティ７を形成するには第１〜第３の誘電体層１〜３にある程度の厚みが必要なために、この部分に形成されるストリップライン１４と接地電極８との距離をさらに離すことができ、より第１の接地電極８からの浮遊容量の少ない、Ｑ値の高いインダクタを形成することが可能になり、より低損失なハイパスフィルタを構成することができる。
【００３０】
また、弾性表面波フィルタ素子の送信出力側に電気的に接続される、信号の位相を調整する移相器Ｓとして機能する位相調整用ストリップライン１０を内蔵したときには、この位相調整用ストリップライン１０により弾性表面波フィルタ素子の送信出力側の位相を適切に調整できるものとなる。また、位相調整用ストリップライン１０をキャビティ７の底面より基体の下面側に配置すると、十分な長さの位相調整用ストリップライン１０を基体を不必要に大きくすることなく内蔵できるようになる。
【００３１】
図３は、図１に示す本発明のハイパスフィルタ内蔵配線基板の例におけるハイパスフィルタの周波数特性を示す線図である。図３において、横軸は周波数（単位：ＧＨｚ）を、縦軸は送信側の信号通過量Ｓ（２，１）（単位：ｄＢ）を表わし、実線の特性曲線は本発明のハイパスフィルタ内蔵配線基板に弾性表面波フィルタ素子を実装したときの周波数特性を、破線の特性曲線は従来のハイパスフィルタ内蔵配線基板に弾性表面波フィルタ素子を実装したときの周波数特性を示している。
【００３２】
図３に示す結果より、本発明のハイパスフィルタ内蔵配線基板によれば、内蔵された直列共振回路を有するハイパスフィルタの低周波数における特定の周波数の信号に対する減衰効果によって、弾性表面波フィルタ素子の通過帯域（１．８５ＧＨｚから１．９９ＧＨｚ）の低周波側において従来のハイパスフィルタ内蔵配線基板に弾性表面波フィルタ素子を実装したときの周波数特性に比べ、ミキサの不必要な信号の周波数帯域（０．８ＧＨｚから０．９ＧＨｚ）で大きな減衰量が得られていることが分かる。
【００３３】
なお、本発明のハイパスフィルタ内蔵配線基板におけるハイパスフィルタは、例えば誘電体層がセラミックスから成る場合であれば、焼成後に各誘電体層となる誘電体セラミックグリーンシートに所定の孔開け加工を施すとともに各電極のパターン形状および貫通導体となる貫通孔やグリーンシートの側面等に導体ペーストを塗布し、これらを積層して焼成することによって製作される。あるいは、誘電体層がフッ素樹脂やガラスエポキシ樹脂・ポリイミド樹脂のような樹脂から成る場合であれば、樹脂基板を用い、その表面に被着させた銅箔をエッチングして各電極パターンの形成を行ない、層間接続用ビア導体を形成して積層プレスすることによって製作される。
【００３４】
また、第１〜第６の誘電体層１〜６を始めとする誘電体層には、アルミナセラミックス・ムライトセラミックス等のセラミックス材料やガラスセラミックス等の無機系材料、あるいは四フッ化エチレン樹脂（ポリテトラフルオロエチレン；ＰＴＦＥ）・四フッ化エチレン−エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂；ＥＴＦＥ）・四フッ化エチレン−パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂；ＰＦＡ）等のフッ素樹脂やガラスエポキシ樹脂・ポリイミド等の樹脂系材料等が用いられる。また、第１および第２の接地電極８・９、第１〜第３の容量電極１１〜１３、ストリップライン１４および位相調整用ストリップライン１０、出力端子１７、入力端子１８には、高周波信号伝送用の金属材料の導体層、例えばＣｕ層・Ｍｏ−Ｍｎのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの・Ｗのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの・Ｃｒ−Ｃｕ合金層・Ｃｒ−Ｃｕ合金層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの・Ｔａ_２Ｎ層上にＮｉ−Ｃｒ合金層およびＡｕメッキ層を被着させたもの・Ｔｉ層上にＰｔ層およびＡｕメッキ層を被着させたもの・またはＮｉ−Ｃｒ合金層上にＰｔ層およびＡｕメッキ層を被着させたもの等が用いられ、厚膜印刷法あるいは各種の薄膜形成方法やメッキ法等により形成される。その厚みや幅は、伝送される高周波信号の周波数や用途等に応じて設定される。
【００３５】
次に、図４に本発明のハイパスフィルタ内蔵多層基板の実施の形態の他の例を、図１と同様の分解斜視図で示す。図４において、１ａは第１の誘電体層、２ａは第２の誘電体層、３ａは第３の誘電体層、４ａは第４の誘電体層、５ａは第５の誘電体層、６ａは第６の誘電体層、７ａはキャビティ、８ａは第１の接地電極、９ａは第２の接地電極、１０ａは位相調整用ストリップライン、１１ａは第１の容量電極、１２ａは第２の容量電極、１３ａは第３の容量電極、１４ａはストリップライン、１５ａは第１の貫通導体、１６ａは第２の貫通導体、１７ａは弾性表面波フィルタ素子の送信入力側に電気的に接続される送信側出力端子、１８ａは弾性表面波フィルタ素子の受信入力側に電気的に接続される受信側出力端子、１９ａは接地容量電極である。
【００３６】
図４に示す例においては、第２の誘電体層２ａおよび第３の誘電体層３ａの間に形成された第１の容量電極１１ａと、第３の誘電体層３ａおよび第４の誘電体層４ａの間に形成された第２の容量電極１２ａとの間に生じる容量をＣ１ａとし、第３の誘電体層３ａおよび第４の誘電体層４ａの間に形成された第２の容量電極１２ａと、第４の誘電体層４ａおよび第５の誘電体層５ａの間に形成された第３の容量電極１３ａとの間に生じる容量をＣ２ａとし、第５の誘電体層５ａおよび第６の誘電体層６ａの間に形成された接地容量電極１９ａと、第６の誘電体層６ａの下面に形成された第１の接地電極８ａとの間に生じる接地容量をＣ３ａとし、第３の誘電体層３および第４の誘電体層４の間に形成されたストリップライン１４ａにより生じるインダクタンスをＬ１ａとしたとき、ストリップライン１４ａの一方端が第１の貫通導体１５ａを介して接地電極１９ａに電気的に接続されるとともに、他方端が第２の容量電極１２ａと接続されることにより、Ｌ１ａ・Ｃ１ａ・Ｃ２ａからなるＴ型のハイパスフィルタを構成し、さらにＬ１ａ・Ｃ３ａからなる直列共振回路を構成している。
【００３７】
また、第２の誘電体層２ａから第６の誘電体層６ａの間に、第６の誘電体層６ａの下面に形成された第１の接地電極８ａと、第１の誘電体層１ａおよび第２の誘電体層２ａの間に形成された第２の接地電極９ａとに挟まれた、位相調整用ストリップライン１０ａにて移相器Ｓａを形成している。そして、送信側出力端子１７ａはハイパスフィルタの送信出力側すなわちＣ１ａと、また受信側出力端子１８ａは位相調整用ストリップライン１０ａに第２の貫通導体１６ａを介してそれぞれ電気的に接続されている。
【００３８】
この図４に示す例は、図１に示す例に比べて移相器Ｓａを受信側に設けることによって、受信側の位相を適切に調整しようというものである。
【００３９】
このような図４に示す本発明のハイパスフィルタ内蔵配線基板の例によれば、その等価回路図は図５に示すようなものとなる。なお、図５において、破線で囲んだ部分が図４に示す本発明のハイパスフィルタ内蔵配線基板の例の等価回路に相当する部分である。
【００４０】
そして、図４に示すようにストリップライン１４ａと位相調整用ストリップライン１０ａとを基体のキャビティ７ａを挟んで対向する部位にそれぞれ配置することにより、両ストリップライン１４ａ・１０ａ間の距離を離すとともに、両ストリップライン１４ａ・１０ａの間にキャビティ７ａを介在させることで、ハイパスフィルタと位相器Ｓａとの間のアイソレーションが向上するので、より損失の少ないハイパスフィルタを内蔵した配線基板を得ることができる。
【００４１】
図６は、図４に示す本発明のハイパスフィルタ内蔵配線基板の例におけるハイパスフィルタの周波数特性を示す線図である。図６において、横軸は周波数（単位：ＧＨｚ）を、縦軸は送信側の信号通過量Ｓ（２，１）（単位：ｄＢ）を表わし、細い実線の特性曲線がストリップライン１４ａと位相調整用ストリップライン１０ａとの距離が近いハイパスフィルタを弾性表面波フィルタ素子に電気的に接続したときの特性を、また太い実線の特性曲線がストリップライン１４ａと位相調整用ストリップライン１０ａとを基体のキャビティ７ａを挟んで対向する部位に配置したハイパスフィルタを電気的に接続したときの特性を、そして破線の特性曲線は従来のハイパスフィルタ内蔵配線基板に弾性表面波フィルタ素子を実装したときの周波数特性を示している。
【００４２】
図６に示す結果より、本発明のハイパスフィルタ内蔵配線基板によれば、内蔵された直列共振回路を有するハイパスフィルタの低周波数における特定の周波数の信号に対する減衰効果によって、弾性表面波フィルタ素子の通過帯域（１．８５ＧＨｚから１．９９ＧＨｚ）の低周波側において従来のハイパスフィルタ内蔵配線基板に弾性表面波フィルタ素子を実装したときの周波数特性に比べ、ミキサの不必要な信号の周波数帯域（０．８ＧＨｚから０．９ＧＨｚ）で大きな減衰量が得られていることが分かる。また、ストリップライン１４ａと位相調整用ストリップライン１０ａとの距離が近いと、送信側の信号が受信側に流れるため、送信側の信号通過量Ｓ（２，１）の減少が見られるが、ストリップライン１４ａと位相調整用ストリップライン１０ａとを基体のキャビティ７ａを挟んで対向する部位に配置することで送信側の信号の減衰が見られないことが分かる。
【００４３】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、本発明のハイパスフィルタ内蔵配線基板によれば、第１〜第６の誘電体層１〜６および１ａ〜６ａの厚みを薄くしたり、これらに高誘電率材料を用いたり、第２および第３の誘電体層２・３および３ａ・４ａに磁性体を混ぜたりすることにより、さらなる特性の改善や小型化が可能となる。
【００４４】
また、第１の誘電体層１・１ａの上面にシールド電極を設けたり、第１および第２の貫通導体１５・１５ａおよび１６・１６ａの代わりに、誘電体層の側面に各電極の接続用導体を形成して各電極間を電気的に接続してもよい。
【００４５】
また、搭載される弾性表面波フィルタ素子は送信側だけのもののみだけでなく、受信側の弾性表面波フィルタ素子を同じキャビティ７・７ａの内部に搭載したり、送信側と受信側が一体化された弾性表面波フィルタ素子を搭載してもよい。
【００４６】
また、位相調整用ストリップライン１０・１０ａは、キャビティ７・７ａの底面より上面側に配置するもののみに限られるものではなく、ストリップライン１４・１４ａに対してキャビティ７・７ａを挟んで対向するように、キャビティ７・７ａの底面より下面側に配置してもハイパスフィルタと移相器Ｓ・Ｓａとの間のアイソレーションを向上させることができる。
【００４７】
【発明の効果】
本発明のハイパスフィルタ内蔵配線基板によれば、複数の誘電体層が積層されて成る基体と、この基体の上面に形成された弾性表面波フィルタ素子を収容するキャビティと、基体の内部に内蔵された、前記弾性表面波フィルタ素子の送信入力側に電気的に接続されるハイパスフィルタとを具備することにより、弾性表面波フィルタ素子の通過帯域より低周波帯域の特定の周波数で十分な減衰量が得られないという従来の多層配線基板における問題点を補い、低周波帯域の特定の周波数で十分に高い減衰量を得ることができ、例えばミキサから発生する通過帯域よりも低周波帯域の不要な信号を減衰させることができる。
【００４８】
また、本発明のハイパスフィルタ内蔵配線基板によれば、ハイパスフィルタは、ストリップラインと、容量を形成する容量電極とを有しており、ストリップラインおよび容量電極はキャビティの下方部以外の部位に配置されているものとしたときには、容量電極およびストリップラインの浮遊容量を減らすことができるため、低損失なハイパスフィルタを構成することができる。
【００４９】
また、このストリップラインをキャビティの底面より上面側に、キャビティの外周に沿って回るように配置されているものとしたときには、基体を不必要に大きくする必要がなく、その上、キャビティを形成する上ではその外周となる誘電体層にはある程度の厚みが必要なために、この外周部分に配置されたストリップラインと接地電極との距離を十分に離すことができ、接地容量に対して浮遊容量のより少ない、Ｑ値の高いインダクタを形成することが可能になり、より低損失なハイパスフィルタを構成することができる
また、弾性表面波フィルタ素子の送信出力側に電気的に接続される、信号の位相を調整する移相器として機能する位相調整用ストリップラインを内蔵するものとしたときには、この位相調整用ストリップラインにより弾性表面波フィルタ素子の送信出力側の位相を適切に調整できるものとなる。
【００５０】
また、この位相調整用ストリップラインをキャビティの底面より基体の下面側に配置すると、比較的長い位相調整用ストリップラインを基体を不必要に大きくすることなく内蔵できるようになる。
【００５１】
また、ストリップラインと位相調整用ストリップラインとを基体のキャビティを挟んで対向する部位にそれぞれ配置したときには、ストリップラインと位相調整用ストリップラインとの距離が十分に離れて、ハイパスフィルタと移相器との間のアイソレーションを向上させることができるため、より低損失なハイパスフィルタを構成することができる。
【００５２】
以上により、本発明によれば、ハイパスフィルタを基体の内部に構成し、弾性表面波フィルタの送信入力側にこのハイパスフィルタを接続することにより、弾性表面波フィルタ素子の通過帯域より低周波域の特定の周波数で十分に高い減衰量を得ることができ、例えばミキサから発生する通過帯域よりも低周波帯域の不要な信号を減衰させることができるとともに、基体の内部に内蔵するハイパスフィルタとして損失の少ない小型のハイパスフィルタを実現することができるハイパスフィルタ内蔵配線基板を提供することができた。
【図面の簡単な説明】
【図１】本発明のハイパスフィルタ内蔵多層基板の実施の形態の一例を示す分解斜視図である。
【図２】図１に示すハイパスフィルタ内蔵多層基板の例の等価回路図である。
【図３】図１に示すハイパスフィルタ内蔵多層基板の例におけるハイパスフィルタの周波数特性を示す線図である。
【図４】本発明のハイパスフィルタ内蔵多層基板の実施の形態の他の例を示す分解斜視図である。
【図５】図４に示すハイパスフィルタ内蔵多層基板の例の等価回路図である。
【図６】図４に示すハイパスフィルタ内蔵多層基板の例におけるハイパスフィルタの周波数特性を示す線図である。
【符号の説明】
１、１ａ・・・・・第１の誘電体層
２、２ａ・・・・・第２の誘電体層
３、３ａ・・・・・第３の誘電体層
４、４ａ・・・・・第４の誘電体層
５、５ａ・・・・・第５の誘電体層
６、６ａ・・・・・第６の誘電体層
７、７ａ・・・・・キャビティ
８、８ａ・・・・・第１の接地電極
９、９ａ・・・・・第２の接地電極
１０、１０ａ・・・・・位相調整用ストリップライン
１１、１１ａ・・・・・第１の容量電極
１２、１２ａ・・・・・第２の容量電極
１３、１３ａ・・・・・第３の容量電極
１４、１４ａ・・・・・ストリップライン
１５、１５ａ・・・・・第１の貫通導体
１６、１６ａ・・・・・第２の貫通導体
１７・・・・・弾性表面波フィルタ素子の送信入力側に電気的に接続される出力端子
１７ａ・・・・・弾性表面波フィルタ素子の送信入力側に電気的に接続される送信側出力端子
１８・・・・・弾性表面波フィルタ素子の送信出力側に電気的に接続される入力端子
１８ａ・・・・・弾性表面波フィルタ素子の受信入力側に電気的に接続される受信側出力端子
１９、１９ａ・・・・・接地容量電極

Claims

複数の誘電体層が積層されて成る基体と、該基体の上面に形成された弾性表面波フィルタ素子を収容するキャビティと、前記基体の内部に内蔵された、前記弾性表面波フィルタ素子の送信入力側に電気的に接続されるハイパスフィルタとを具備するハイパスフィルタ内蔵配線基板。
前記ハイパスフィルタは、ストリップラインと、容量を形成する容量電極とを有しており、前記ストリップラインおよび前記容量電極は前記キャビティの下方部以外の部位に配置されていることを特徴とする請求項１記載のハイパスフィルタ内蔵配線基板。
前記ストリップラインは、前記キャビティの底面より上面側に、前記キャビティの外周に沿って回るように配置されていることを特徴とする請求項２記載のハイパスフィルタ内蔵配線基板。
前記基体の内部に内蔵された、前記弾性表面波フィルタ素子に電気的に接続される位相調整用ストリップラインを具備することを特徴とする請求項１乃至請求項３のいずれかに記載のハイパスフィルタ内蔵配線基板。
前記ストリップラインと前記位相調整用ストリップラインとが前記基体の前記キャビティを挟んで対向する部位にそれぞれ配置されていることを特徴とする請求項４記載のハイパスフィルタ内蔵配線基板。