JP2004522304A - プリント回路基板を形成する方法およびこの方法によって形成したプリント回路基板 - Google Patents

Abstract

ＰＣＢ（１００）の上側，内側，下側セクション（１８２，１８０，１８４）の各セクションが、パターン化された金属層（１０５と１１０、１１５と１２０、１２５と１３０）それぞれを有する基板（１４０，１５０，１６０）を有するように形成される。パターン化された金属層の内の層（１１０，１１５，１２０，１２５）には、厚い部分（１７１，１７３）及び部分（１８８）と、そして、薄い部分（１７２，１７４，１８７，１９０，１９２，１９３）とがある。その結果生じた、金属層のそれぞれの厚い部分を伴うプリプレグ層（１４５および１５５）における薄い層（１７５および１９４）が、切り離し用コンデンサを提供すると共に、結果として生じた、例えば、薄い層（１９６および１９８）が、信号トレース（１９１および１９２）のトレース・インピーダンスに低キャパシタンスをもたらす。

Description

【技術分野】
【０００１】
本発明は、電磁干渉を低減するプリント回路基板に関し、更に具体的に言うと、分配したキャパシタンス（静電容量）をその中に包含しているプリント回路基板に関する。
【背景技術】
【０００２】
プリント回路基板（ＰＣＢ）は一般的に、機械的構造物に、集積回路や、レジスタ、コンデンサなど、別個の部分から成る電子構成要素が配備され相互接続されたりするのに使用される。ＰＣＢ内での相互接続というのは、ＰＣＢ上やその内部において、パターン化した金属（典型的には、銅）トレースの層により提供される。よりコンパクト化するという要求を満たすためには、多数のパターン化金属トレース層を有する多層ＰＣＢが使用される。このようなＰＣＢは、絶縁材とパターン化金属トレースの交互の層を含み、パターン化金属トレース間の相互接続は、縦方向バイアまたはめっきスルーホールによって絶縁材の層を通して行われる。典型的には、４層式ＰＣＢにおいて、すなわち、４つのパターン化金属トレース層を有するＰＣＢの場合には、２つの最内部の層が、それぞれ、ＰＣＢ上のすべての回路に対し、共通のパワー面（電力面）および共通の電気アース面を提供する。
【０００３】
多層ＰＣＢ上の回路の作動は、特に信号が約５０メガヘルツ以上の高周波数である場合、パワー面とアース面との間に電圧の変動を生じさせる。このような変動は、しばしば電磁干渉（ＥＭＩ）またはノイズと呼ばれており、望ましいものではない。多層ＰＣＢにおける共通アース面および共通パワー面は、ＥＭＩを低減する助けをするキャパシタンス値を有するが、合衆国規制機関によって設定されたＥＭＩ基準に合わせるためにＥＭＩを更に低減するには、ほとんどの用途に対して、更により大きなキャパシタンスが必要とされる。
【０００４】
ＥＭＩを制御する方法の１つは、ＰＣＢ上の様々な場所において、特に、ＰＣＢに搭載された集積回路のパワー入力端子にパワー面およびアース面が連結する場所において個別のコンデンサを挿入することによって、パワー面およびアース面を切り離すことである。しかし、この方法の欠点は、個別のコンデンサが、ＰＣＢ上の乏しい土地を使い果たし、加えて、高周波数で、個別のコンデンサが、効果的な切り離し作用を提供するのに効率的でなくなる、ということである。
【０００５】
ＥＭＩを制御する別の比較的新しい方法が、Zycon Corporationに譲渡された米国特許第５，０７９，０６９号に開示されていて、この方法では、パワー面およびアース面間に高キャパシタンス値を有するコンデンサ薄層体（ラミネート）を含んだ容量性ＰＣＢを提供している。コンデンサ薄層体は、ＰＣＢ外部に延びていて、信号トレースの有る場所を含んでいる。コンデンサ薄層体の高キャパシタンスはＥＭＩの効果的切り離しをもたらすが、この方法の欠点としては、コンデンサ薄層体の高キャパシタンス値が信号トレースのトレース・インピーダンスを減じてしまうことである。
【０００６】
これは、コンデンサ薄層体のキャパシタンスは薄層体の厚さに反比例するのに対し、信号トレース・インピーダンスは薄層体の厚さに正比例するためである。したがって、コンデンサ薄層体の高キャパシタンスは、切り離し作用を向上させているために比較的厚さが薄くなっているが、同時に、コンデンサ薄層体のこの薄さが、信号トレースのインピーダンスを所望のインピーダンス値以下にまで低下させてしまうのである。
【０００７】
信号トレース・インピーダンスは、トレースの幅に反比例するので、それ故、コンデンサ薄層体を使用した場合、信号トレース・インピーダンスを所望の値に増大させるという普通の方法では、信号トレースの幅を減らすことになる。したがって、コンデンサ薄層体を使用してＰＣＢにおいて切り離し作用を向上させながら、信号トレースが所望のトレース・インピーダンス値を持てるのを確実にするために、ＰＣＢ上の信号トレースの幅を減らすという当然の必要性が現在あるのである。その結果として、ＰＣＢにコンデンサ薄層体を使用する場合に生じる困難とは、必要とされるかなり幅の狭いトレースを製作すること、なのである。
【特許文献１】米国特許第５，０７９，０６９号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、従来技術について上述した問題を解決するか或いは少なくとも軽減することのできる、プリント回路基板を形成する方法を提供し、また、それによって形成したプリント回路基板を提供することを目的としている。
【課題を解決するための手段】
【０００９】
したがって、１つの態様において、本発明は、ほぼ均一な誘電率を有する誘電体層であり、第１表面および第２表面を有し、また、第１、第２の表面間に厚い部分および薄い部分を有する誘電体層と、この誘電体層の第１表面上にある第１の導電層と、誘電体層の第２表面上にある複数個の導電性部片を含む第２層とを含み、複数個の導電性部片の内の第１の部片、誘電体層の厚い部分の１つおよび第１の導電層が、第１のコンデンサを形成し、そして、複数個の導電性部片の内の第２の部片、誘電体層の薄い部分の内の１つおよび第１の導電層が、第２のコンデンサを形成する多層基板を提供する。
【００１０】
別の態様においては、本発明は、第１の厚さを有する少なくとも第１の部分を有し、第２の厚さを有する少なくとも第２の部分を有し、第２の厚さが、第１の厚さと異なっている少なくとも１つの誘電体層と、間に前記少なくとも第１の部分を有し、第１の値を持つ第１のコンデンサを形成している少なくとも第１対の金属化層と、間に前記少なくとも第２の部分を有し、第１の値と異なる第２の値を持つ第２のコンデンサを形成している少なくとも第２対の金属化層とを含むプリント回路基板を提供する。
【００１１】
さらに別の態様において、本発明は、第１表面および第２表面を有し、第２表面が、第１表面と対向している誘電体材料の層と、複数個の導電性部分とを含み、これらの複数個の導電性部分が、少なくとも第１対を含み、前記複数個の導電性部分の第１対の内の一方の導電性部分が、第１表面に接近して誘電体材料の層内に配置されており、前記複数個の導電性部分の第１対の内の前記一方の導電性部分の少なくとも一部が、第２表面に向かって第１表面から延びており、そして、前記複数個の導電性部分の第１対の内の他方の導電性部分が、第２表面に接近して配置されており、前記複数個の導電性部分の第１対の内の前記一方の導電性部分の前記少なくとも一部から第１の距離だけ隔たっており、さらに、前記複数個の導電性部分の内の少なくとも第２対の導電性部分を含み、前記複数個の導電性部分の第２対の内の一方の導電性部分が、第１表面に接近して誘電体材料の層内に配置されており、前記複数個の導電性部分の第２対の内の前記一方の導電性部分の少なくとも一部が、第２表面に向かって方第１表面から延びており、そして、前記導電性部分の第２対の内の他方の導電性部分が、第２表面に接近して配置されており、前記第２対の導電性部分の内の前記一方の導電性部分の前記少なくとも一部から第２の距離だけ隔たっており、第１の距離が、第２の距離より大きい基板を提供する。
【００１２】
さらにまた別の態様において、本発明は、ａ）各々が少なくとも１つの基板層と少なくとも１つのパターン化金属化層からなる複数のセクションを形成する工程であり、パターン化金属化層が、厚い部分および薄い部分を有する工程と、ｂ）複数のセクションを誘電体材料の介在層と共に積み重ねる工程と、ｃ）複数のセクションおよび誘電体材料の介在層からなる積重体を多層基板に形成する工程、とからなる、多層基板を形成する方法を提供する。
【発明が解決する最良の形態】
【００１３】
以下、本発明の実施例を、図面を参照しながら充分に説明する。
以下に説明するように、本発明は、ＰＣＢ内で多様な厚さを有するように誘電体層を提供する。誘電体層の薄いほうの部分は、高キャパシタンスを有する切り離し用コンデンサを形成し、厚いほうの部分は、所望範囲内のトレース・インピーダンス値に対する低キャパシタンスを有するコンデンサを形成する。このことが、ＰＣＢ内の誘電体層における切り離し作用とトレース・インピーダンスという対立する要件を分離し、各々が他方に依存するのを少なくさせるのである。パワー面およびアース面上の金属化部分はより厚くされ、金属化部分間の誘電体層部分はより薄くされ、切り離しに対してより高いキャパシタンスを産出するようにする。ＰＣＢ上の信号トレースと整合された、アース面上の金属化部分はもっと薄くされていて、その結果、トレースおよびアース面間の厚いほうの誘電体層部分がより低いキャパシタンスを発生することとなり、トレース幅を、非常に都合よく、トレース・インピーダンスに悪影響を与えることなく、もっと広くすることができるのである。
【実施例】
【００１４】
図１において、６層式プリント回路基板（ＰＣＢ）１００は、６層の金属化層１０５，１１０，１１５，１２０，１２５，１３０と、非導電性材料すなわち絶縁材からなる５層の介在層１４０，１４５，１５０，１５５，１６０を有する。これらの金属化層１０５，１１０，１１５，１２０，１２５，１３０は、典型的には銅製である。
【００１５】
パターン化された銅層１０５は、ＰＣＢ１００の上方面に設置された構成要素間に銅相互接続またはトレースを提供するもので、しばしば、信号層と呼ばれる。この銅層１０５の下には、ＰＣＢの作成において典型的に使用される電気絶縁材で作られた層１４０がある。これら材料としては、エポキシ・ガラスＦＲ４、セラミック、ポリイミドなどがある。層１４０は、銅層１０５を、次の銅層１１０から絶縁している。層１１０は、電源への接続部を有する共通の電力面（パワー面）を提供するパターン化された銅層である。また更に、層１１０は、信号用のトレースの形態になる相互接続部をも提供できる。たとえば、層１１０は、パワー（電力）を提供する厚いほうの部分１７１と、信号トレースとなる薄い方の部分１７２とを含む。
層１４５は、Nelco社や、 Dupont社、 Taiyo社、あるいはGore社などからの、２.５〜１０.０の誘電率を有する、ＦＲ４，セラミック，液体エポキシ，ポリイミドのような、プリプレグ（prepreg）で作られている。
【００１６】
次のパターン化された銅層１１５は、厚い部分１７３と薄い部分１７４を有しており、ＰＣＢ１００における共通のアースを形成するので、しばしばアース面と呼ばれる。この層１１５は、たとえば、信号トレースを提供する薄い部分１７４を含む。パターン化された銅層の、部分１７１と、関連部分１７３と、そして、部分１７１および１７３間の層１４５のプリプレグ部分１７５とは、パワー面１１０およびアース面１１５間に、分配された切り離し用キャパシタンスを都合よく形成する。
【００１７】
層１５０は、電気絶縁材で作られた基板であり、層１４０の材料と同じような材料でよい。層１５０は、その上，下にあるパターン化銅層１１５，１２０と共に、ＰＣＢ１００の内側セクション１８０を形成する。同様に、絶縁材の層１４０、パターン化銅層１０５、パターン化銅層１１０が、上方セクション１８２を形成し、そして、絶縁材の層１６０、パターン化銅層１３０、パターン化銅層１２５が、ＰＣＢ１００の下方セクション１８４を形成する。
上方，下方のセクション１８２，１８４は、構成や機能において類似していることがお分かりであろう。下方セクション１８４では、層１３０が外側面であり、層１２５がパワー面であり、層１２０がアース面である。
【００１８】
内側セクション１８０に関して、パターン化銅層１２０の部分１８６は、厚い部分１８８および薄い部分１８９を有するアース面の一部である。厚い部分１８８、パターン化銅層１２５の関連部分１９０、およびプリプレグ層１５５の部分１９４は、切り離し用キャパシタンスを形成する。薄い部分１８９、パターン化銅層１２５の関連部分１９１，１９２、およびプリプレグ層１５５の部分１９６，１９８は、より低いキャパシタンスを形成し、その結果、トレース１９１，１９２のトレース・インピーダンスが所望のインピーダンスの範囲内になる。
【００１９】
それ故、厚い部分１８８および部分１９０間のプリプレグ層１５５の部分１９４の比較的薄い厚さにより、厚い部分１８８と部分１９０間に結果として生じた高キャパシタンスが、アース面１２０およびパワー面１２５間に切り離しをもたらすのを確実に都合よく行なえる。それに加えて、薄い部分１８９およびトレース１９１，１９２間のプリプレグ層１５５の部分１９６，１９８の厚さが比較的厚いことでかなり低いキャパシタンスを発生することで、トレース１９１および１９２が、かなり幅広いトレース幅を有して、しかし、トレース・インピーダンスは所望のトレース・インピーダンス範囲内にありながら、構成されることができるようになる。
【００２０】
さらに図２を参照すると、ＰＣＢ１００を製作するプロセス２００は、２０５に始まり、同時に実行されているように示された３つのステップ２１０，２１５，２２０で開始するが、順次に行うこともできる。ステップ２１０，２１５，２２０は、それぞれ、ＰＣＢ１００の上方セクション１８２、内側セクション１８０、下方セクション１８４を形成する。ステップ２１０，２１５，２２０でセクション１８２，１８０，１８４を形成するには、基板層１４０，１５０，１６０上それぞれにパターン化銅層１０５，１１０，１１５，１２０，１２５，１３０を形成するプロセスを伴う。
【００２１】
内側セクション１８０では、銅層１１５，１２０は、基板層１５０上に形成され、そして、上方、下方の両セクション１８２，１８４では、銅層１０５，１１０および１２５，１３０は、基板層１４０および１６０上に形成される。それに加えて、派炭化銅層１０５，１１０，１１５，１２０，１２５，１３０を形成することは、パターン化された層を形成することは、薄い部分１７２，１７４，１８７，１９０，１９１，１９２，１９３および部分１８９、並びに厚い部分１７１，１７３および部分１８８を伴うパターン化銅層１１０，１１５，１２０，１２５を形成する、ということを含む。個別のセクションを形成する方法は、後で詳述する。
【００２２】
次に、さらに図３を参照すると、ステップ２２５で、３つのセクション１８２，１８０，１８４は、２つのプリプレグ層３０５および３１０が交互に配置されて、パターン化銅層間に必要な整合状態が３つのセクション１８２，１８０，１８４上にもたらされて、積層体３００の状態に配列される。その後、セクション１８２，１８０，１８４およびプリプレグ層３０５，３１０から成る積層体３００は、圧力２３０の下に圧縮されてから、この集成体全体がステップ２３０で加熱され、ＰＣＢ１００を製造することで、ステップ２４０でプロセス２００を終了する。
【００２３】
次にさらに図４を参照すると、セクション１８２，１８０，１８４を形成する包括的方法４００は、ステップ４０５から開始し、ステップ４１０で基板を提供する。この基板は、２枚の銅層間に挟まれた絶縁性コアを含んだむきだしの基板または薄層体（ラミネート）である。
【００２４】
次に、ステップ４１５で、第１の金属化層が、予定の第１パターンに従って基板上に形成される。基板がむきだしの基板である場合には、フォトリソグラフィを使用してからその後電着を実施する結像プロセスが用いられて、第１の銅層を形成することもできる。あるいは、基板が薄層体（ラミネート）である場合には、フォトリソグラフィ・プロセスに続いてエッチング・プロセスを行って第１の金属化層を形成する。フォトリソグラフィ、電着、およびエッチングの諸プロセスは、当業者にとって周知であるから、ここでは詳しく説明しない。
【００２５】
次いで、予定の第２パターンに従って、ステップ４２０で、第２の金属化層をが、基板と第１の金属化層とを覆って形成される。第１の金属化層が電着プロセスで形成されようがエッチング・プロセスで形成されようが、第２の金属化層は、フォトリソグラフィおよび電着のプロセスによって形成される。そして、このプロセス４００はステップ４２５で終了する。
【００２６】
プロセス４００では、第１の金属化層は予定の厚さに形成され、そして、第２の金属化層は、第１，第２の予定パターンに従って、第１の金属化層の部分上に形成される。このようにして、結果として形成された金属化層の選択された部分は、別の選択されなかった部分に比較していっそう厚さが厚くなっている。
【００２７】
材料供給源から入手できる材料の実質的な制約や、ＰＣＢ製造設備で普遍的に用いられるプロセスに関しては、セクション１８２，１８０，１８４を製作するための別なプロセスを以下に述べる。
【００２８】
さて、図５、図６Ａ〜Ｃ，図７Ａ〜Ｃ，図８Ａ〜Ｂを参照すると、内側，上方，そして下方の諸セクション１８２，１８０，１８４を製作するプロセス５００は、ステップ５０５に始まり、２つの未パターン化銅層６０５と６１０，１０５と７０５，８０５と１３０、それぞれの間にはさまれた中間絶縁材層１５０，１４０，１６０を有する薄層体(ラミネート)６００，７００，８００をもたらす。これに続いて、ステップ５１５でフォトリソグラフィ結像・エッチングが実施され、第１の予定パターンに従って基板上に銅層を形成する。もちろん、銅の第１の予定パターンは、銅層の初期厚さに等しい第１の均一な厚さである。このフォトリソグラフィおよびエッチング・プロセスは、単に、銅層の不必要な部分を除去するものである。
【００２９】
薄層体６００では、銅層６０５は、部分６１４，１７４，６１２を残してエッチングされ、銅層６１０は、部分１８７と、部分１８９を伴う部分１８６とを残すようにエッチングされ、このようにして、エッチングされた薄層体６０１を製作する。薄層体７００では、部分７１０，１７２を形成するように銅層７０５がエッチングされて、このようにして、エッチングされた薄層体７０１を作成する。そして、薄層体８００では、部分１９０，１９１，１９２，１９３を形成するために銅層８０５がエッチングされて、下方セクション１８４を作成する。
【００３０】
次いで、第２のフォトリソグラフィ・プロセスによって結像した後、ステップ５２０で、第２の予定パターンに従って第１の金属化層の内いくつかの部分上に電着プロセスを実施して、厚い部分を構築する。エッチングされた薄層体６０１は、銅層６１６，６１８，６２０が堆積されて、内側セクション１８２を形成するようになる。同様に、エッチングされた薄層体７０１は、銅層７１５，７１７が堆積されて、上方セクション１８２を形成するようになる。初期に述べたように、薄層体８００は、エッチングした後、下方セクション１８４となり、その上に厚い部分を形成する必要はない。
【００３１】
図４に戻って簡単に説明すると、プロセス４００において、ステップ４１０でもたらされた基板が、より厚い導電性の部分を形成するのに充分な厚さの金属化層を有していた場合、内側、上，下の各セクション１８０，１８２，１８４を作成するには、別のプロセス９００を使用することもできるので、これを以下説明する。
【００３２】
図９および図１０Ａ〜Ｃを参照すると、このプロセス９００は今、内側セクション１８０を製作するものとして説明するが、以下の説明に基づいて当業者には明らかなように、このプロセスは、大きな変更を行うことなく、上方，下方セクション１８２，１８４を作成するのにも使用することができる。
【００３３】
プロセス９００は、９０５に始まり、ステップ９１０で、中間基板層１００５および上，下の銅層１０１０，１０２０を有する薄層体１０００を提供する。フォトリソグラフィおよびエッチングのプロセスを使用して、銅層１０１０，１０２０は、第１の予定パターンに従ってステップ９１５でエッチングされと、基板１００５上に、すべて第１の厚さを有する部分１０２１，１０２３，１０２５，１０２７，１０２９が残るようになり、このようにして、エッチングされた基板１００１を製作する。
【００３４】
次いで、ステップ９２０で、２回目のフォトリソグラフィおよびエッチングのプロセスがエッチング済みの基板１００１に実施されて、部分１０２３，１０２７および１０２９の部分をエッチングし、これが、最初の第１厚さよりも薄い第２の厚さになる部分１３０，１３２，１３３，１３４を有する基板１００２を作成する。ステップ９２０での第２回目のエッチングをした後、プロセス９００はステップ９２５で終了する。こうして生じたエッチング済みの基板１００２は、内側セクション１８０と同一であることに注意されたい。
【００３５】
あるいは、図９および図１１Ａ〜Ｃを参照すると、また別の第１，第２のエッチング・パターン工程を用いる２段階エッチング・プロセス９００を用いて、内側セクション１８０を作成することもでき、当業者であれば理解できるように、これも、大した変更をせずとも、上、下のセクション１８２，１８４の形成に適用できる。
【００３６】
前述のように、プロセス９００は、中間基板層１００５、および上，下の銅層１０１０，１０２０を有する薄層体１０００を提供することから開始する。その後、フォトリソグラフィおよびエッチングのプロセスを使用して、別の第１の予定パターンに従って、部分１１２１，１１２２，１１２３がエッチング作用を受けないように残して、銅層１０１０，１０２０がステップ９１０でエッチングされる。ステップ９１０でのエッチングでは、第１の厚さより小さい第２の厚さを有する部分１１０５，１１１０，１１１５，１１２０，１１２５を残すようにして、銅層１０１０，１０１５の部分をを除去する。これで、エッチング済み薄層体１１０１を制作し、続いて、この薄層体１１０１がステップ９２０で、別の第２の予定パターンに従って、２回目のエッチングを施される。２回目のエッチングで、厚い銅部分（すなわち、第１の厚さ）１１２１，１１２２，１１２３と、薄い銅部分（すなわち、第２の厚さ）１１３１，１１３２，１１３３および部分１１２５とを有するエッチング済みの薄層体１１０２を産出する。結果として、エッチング済みの薄層体１１０２は、内側セクション１８０と同一である。
【００３７】
図１２および図１３Ａ〜Ｅを次に参照すると、ステップ１２０５で、ＰＣＢ１００を形成するための別のプロセスが始まり、ステップ１２１０で、内側、上下のセクション１８０，１８２，１８４を形成する。先に説明したプロセス５００，９００のいずれかが、内側、上下のセクション１８０，１８２，１８４を形成するのに使用できる。次に、ステップ１２１５で、それぞれ、１３１１と１３１２、および、１３２１と１３２２、のように表面が輪郭をつけられて、絶縁層１３１０と１３２０とが形成される。これらの絶縁層１３１０，１３２０は、成形プロセスで作成される予じめ形成されたプリプレグで作ることができる。このような成形プロセスとしては、当業者には知られているように、射出成形およびトランスファー成形がある。
【００３８】
あるいはまた、絶縁層１３１０，１３２０は、任意の適切な誘電体材料と、熱や圧力が加えられた状態で絶縁層１３１０，１３２０およびセクション１８０，１８２，１８４を１２２５で一緒に結合するのに使用される適切な接着剤と、で形成することもできる。
【００３９】
絶縁層１３１０および１３２０は、同じプロセスを使用して形成することができる。一例として絶縁層１３１０を採用すると、輪郭を付けられた表面１３１１は、深い輪郭付き部分１３１３および浅い輪郭付き部分１３１４を有するように形成され、そして、輪郭を付けられた表面１３１２は、深い輪郭付き部分１３１５および浅い輪郭付き部分１３１６を有するように形成される。輪郭付き部分１３１３，１３１４は、パターン化金属化層１１０上の部分１７１，１７２を補完するので、輪郭付き部分１３１３，１３１４が、パターン化金属化層１１０上の部分１７１，１７２にびたりと適合ようにようになる。
同様に、輪郭１３１５，１３１６は、パターン化金属化層１１５上の部分１７３，１７４を補完する。そして、同じ適合状態が、絶縁材層１３２０およびパターン化金属化層１２０，１２５に対しても当てはまる。
【００４０】
絶縁層１３１０および１３２０は組み立て前に予め形成されるので、絶縁層１３１０，１３２０の様々な部分のところの厚さが予め決定される。絶縁層の厚さがキャパシタンスを決定するので、絶縁層の様々な部分での予じめ決定された厚さということが、完成したＰＣＢの所望の場所でキャパシタンスを都合よく決定することができるようになる。
【００４１】
前述のように、本発明は、必要なトレース・インピーダンスを持っていて、もっと簡単に製造できる、より幅広のトレースを有するようになる容量性プリント回路基板を提供するものである。
このことは、電力パワー面およびアース面間に切り離し用コンデンサを形成する厚い部分と、ＰＣＢにおいて信号トレースに対し所望のトレース・インピーダンスを提供するより低キャパシタンスを有するコンデンサを形成する薄い部分とを有するＰＣＢの誘電体層によって達成される。
【００４２】
したがって、本発明は、プリント回路基板を形成する方法およびそれによって形成したプリント回路基板を提供し、従来技術の上記問題を解決するか、少なくとも低減するものである。
【００４３】
本発明の１つの実施例だけを特定して詳しく説明してきたが、当業者であれば、本発明の範囲から逸脱することなく種々の変更および改良を行うことができることは言うまでもない。
【図面の簡単な説明】
【００４４】
【図１】本発明によるプリント回路基板の断面図を示している。
【図２】図１におけるＰＣＢを製作するプロセスを詳細に示すフローチャートを示している。
【図３】図２のプロセスによる図１のＰＣＢのセクション配置を示す断面図である。
【図４】図１におけるＰＣＢのセクションを製作する一般的なプロセスを詳細に示すフローチャートを示している。
【図５】図１におけるＰＣＢのセクションを製作するための或る特定のプロセスを詳細に示すフローチャートを示している。
【図６Ａ−６Ｃ】図５のプロセスによる図１のＰＣＢの内側セクションの形成の仕方の断面図を示している。
【図７Ａ−Ｃ】図５のプロセスによる図１のＰＣＢの上方セクションの形成の仕方の断面図を示している。
【図８Ａ−Ｂ】図５のプロセスによる図１のＰＣＢの下方セクションの形成の仕方の断面図を示している。
【図９】図１のＰＣＢのセクションを作成するプロセスを詳細に示すフローチャートを示している。
【図１０Ａ−Ｃ】図９のプロセスによる図１のＰＣＢの内側セクションの形成の仕方の断面図を示している。
【図１１Ａ−Ｃ】図９のプロセスによる図１のＰＣＢの内側セクションの形成の仕方の断面図を示している。
【図１２】図１のＰＣＢを作成する別のプロセスを詳細に示すフローチャートを示している。
【図１３】は、図１２のプロセスによる図１のＰＣＢの形成の仕方の断面図を示している。

Claims (30)

1. 実質的に均一な誘電率を有し、第１表面および第２表面を有し、前記第１および第２の表面間に厚い部分と薄い部分とを有するようになる誘電体層と、
   前記誘電体層の第１表面上にある第１の導電層と、
   前記誘電体層の第２表面上に複数の導電性部片を含む第２層と、
   から成り、
   前記複数個の導電性部片の内の第1の導電性部片と、前記誘電体層の厚い部分の内の１つと、前記第１の導電層とが、第1のコンデンサを形成し、そして、
   前記複数個の導電性部片の内の第２の導電性部片と、前記誘電体層の薄い部分の内の１つと、前記第１の導電層とが、第２のコンデンサを形成する、
   ことを特徴とする多層基板。
2. 前記第１の導電層は、複数個の導電性部片を含み、
   前記第２層の複数個の導電性部片の内の第１の導電性部片と、前記誘電体層の厚い部分の内の１つと、前記第１の導電層の複数個の導電性部片の内の第１の導電性部片とが、第１のコンデンサを形成し、そして、
   前記第２層の前記複数の導電性部分の内の第２の導電性部分と、前記誘電体層の厚い部分の内の１つと、前記第１導電性層の前記複数の導電性部片の内の第２の導電性部片とが、第２のコンデンサを形成していることを特徴とする請求項１に記載の多層基板。
3. 前記第２層の複数個の導電性部片の内の第１の導電性部片と、前記誘電体層の厚い部分の内の１つと、前記第１の導電層の複数個の導電性部片の内の第１の導電性部片とが、第１導電層および第２層間に延びる第１の共通軸線に沿って実質的に整合していることを特徴とする請求項２に記載の多層基板。
4. 前記第２層の複数個の導電性部片の内の第２の導電性部片と、前記誘電体層の薄い部分の内の１つと、前記第１の導電層の複数個の導電性部片の内の第２の導電性部片とが、第１導電層および第２層間を延びる第２の共通軸線に沿って実質的に整合していることを特徴とする請求項２に記載の多層基板。
5. 前記第１の導電層の複数個の導電性部片の第１および第２の導電性部片が、前記第１の共通平面から実質的に等しくない厚さで伸長していることを特徴とする請求項２に記載の多層基板。
6. 前記第１の導電層の複数個の導電性部片の第１および第２の導電性部片が、第１の共通平面から実質的に等しい厚さで伸長している有することを特徴とする請求項２に記載の多層基板。
7. 前記第２層の複数個の導電性部片の第１および第２の導電性部片が、共通平面から実質的に等しい厚さで伸長していることを特徴とする請求項２に記載の多層基板。
8. 前記第２層の複数個の導電性部片の第１および第２の導電性部片が、共通平面から実質的に等しくない厚さで伸長していることを特徴とする請求項２に記載の多層基板。
9. 第１の厚さを有する少なくとも第１の部分を有し、且つ、第２の厚さを有する少なくとも第２の部分を有する、少なくとも１つの誘電体層であって、前記第２の厚さが前記第１の厚さとは異なっている誘電体層と、
   その間に前記少なくとも第１の部分を有し、第１の値を持つ第１のコンデンサを形成している、少なくとも第１の対の金属化層と、
   その間に前記少なくとも第２の部分を有し、前記第１の値とは異なる第２の値を持つ第２のコンデンサを形成している、少なくとも第２の対の金属化層と、
   を含むことを特徴とするプリント回路基板。
10. 少なくとも１つの誘電体層が、コンデンサ値の範囲を提供するように、第１の厚さと第２の厚さを含んだ厚さの範囲を有する輪郭付き誘電体層を含むことを特徴とする請求項９に記載の多層基板。
11. 前記各第１および第２の対の金属化層の内の少なくとも１つが、実質的に水平面と整合していることを特徴とする請求項９に記載の多層基板。
12. 第１表面および第２表面を有し、且つ、前記第２表面が前記第１表面に対向している誘電体材料の層と、複数個の導電性部分と、からなる基板であって、
    前記複数個の導電性部分が、
    少なくとも第１対を含み、
    前記複数個の導電性部分の第１対の内の一方の導電性部分が、第１表面に近接して誘電体材料の層内に配置されており、前記複数個の導電性部分の第１対の内の前記一方の導電性部分の少なくとも一部が、第２表面に向かって第１表面から伸長しており、そして、
    前記複数個の導電性部分の第１対の内の他方の導電性部分が、第２表面に近接して配置されており、前記複数個の導電性部分の第１対の内の前記一方の導電性部分の前記少なくとも一部から第１の距離だけ離隔しており、
    さらに、前記複数個の導電性部分の少なくとも第２対の導電性部分を含み、
    前記複数個の導電性部分の第２対の内の一方の導電性部分が、第１表面に近接して誘電体材料の層内に配置されており、前記複数個の導電性部分の第２対の内の前記一方の導電性部分の少なくとも一部が、第２表面に向かって第１表面から伸長しており、そして、
    前記導電性部分の第２対の内の他方の導電性部分が、第２表面に近接して配置されており、前記第２対の導電性部分の内の前記一方の導電性部分の前記少なくとも一部から第２の距離だけ離隔しており、第１の距離が、第２の距離より大きい、
    というように構成されたことを特徴とする基板。
13. ａ） 複数のセクションを形成する工程であり、複数の各セクションが、少なくとも１つの基板層と少なくとも１つのパターン化金属化層とからなり、パターン化した金属化層が、厚い部分および薄い部分を有するようにする工程と、
    ｂ） 複数のセクションを誘電体材料の介在層を設けて積み重ねる工程と、
    ｃ） 複数のセクションと、誘電体材料の介在層とからなる積重体を、多層基板へと形成する工程と、
    から成ることを特徴とする多層基板を形成する方法。
14. 前記工程(ａ)が、
    ｄ) 基板を用意する工程と、
    ｅ）前記基板の少なくとも一表面上に第１のパターン化金属化層を形成する工程と、
    ｆ）前記第１のパターン化金属化層上に第２のパターン化金属化層を形成する工程と、
    を含むことを特徴とする請求項１３に記載の方法。
15. 前記工程（ｅ）が、
    前記基板の少なくとも一表面に第１のマスクを形成する工程と、
    前記マスクされた少なくとも一表面に金属を堆積させる工程と、そして、
    前記第１のマスクを剥ぎ取る工程と、
    を含むことを特徴とする請求項１４に記載の方法。
16. 前記工程(ｆ)が、
    前記基板の少なくとも一表面上にある第１のパターン化金属化層上に第２のマスクを形成する工程と、
    前記基板の少なくとも一表面上にマスクした第１のパターン化金属化層上に金属を堆積させる工程と、
    前記第２のマスクを剥ぎ取る工程と、
    を含むことを特徴とする請求項１４に記載の方法。
17. 前記工程(ａ)が、
    ｇ) 基板層および金属化層を有する薄層体を用意する工程と、
    ｈ) 第１の予定パターンに従って金属化層をエッチングして、エッチング済みの薄層体を作成する工程と、
    ｉ) 第２の予定の金属化パターンに従って前記エッチング済み薄層体をエッチングする工程と、
    を含むことを特徴とする請求項１３に記載の方法。
18. 前記工程（ｈ）が、
    前記金属化層上に第１のマスクを形成する工程と、
    前記マスクした金属化層をエッチング液にさらし、金属化層の露出部を除去する工程と、
    前記第１のマスクを剥ぎ取る工程と、
    を含むことを特徴とする請求項１７に記載の方法。
19. 前記工程(ｉ)が、
    前記エッチング済みの薄層体上に第２のマスクを形成する工程と、
    前記マスクされたたエッチング済みの薄層体をエッチング液にさらし、金属化層の露出部を除去する工程と、
    前記第２のマスクを剥ぎ取る工程と、
    を含むことを特徴とする請求項１７に記載の方法。
20. 前記工程(ａ)が、
    ｊ) 基板層および金属化層を有する薄層体を用意する工程と、
    ｋ) 第１の予定パターンに従って金属化層をエッチングして、エッチング済みの薄層体を作成する工程と、
    ｌ) 第２の予定パターンに従って前記エッチング済みの積層体上に金属化層を形成する工程と、
    を含むことを特徴とする請求項１３に記載の方法。
21. 前記工程（ｋ）が、
    前記第１の予定パターンに従って金属化層上に第１のマスクを形成する工程と、
    前記マスクされた金属化層をエッチング液にさらして、金属化層の露出部を除去する工程と、
    前記第１のマスクを剥ぎ取る工程と、
    を含むことを特徴とする請求項２０に記載の方法。
22. 前記工程（ｌ）が、
    前記第２の予定パターンに従って前記エッチング済みの金属化層上に第２のマスクを形成する工程と、
    該エッチング済みの金属化層の露出部上に金属を堆積させる工程と、
    前記第２のマスクを剥ぎ取る工程と、
    を含むことを特徴とする請求項２０に記載の方法。
23. 前記工程（ｂ）以前に、誘電体材料の層を用意する工程を含むことを特徴とする請求項１３に記載の方法。
24. 前記誘電体の層を用意する工程が、予めカットしたプリプレグ層を用意する工程を含むことを特徴とする請求項２３に記載の方法。
25. 前記誘電体材料の層を用意する工程以前に、誘電体材料の層を形成する工程を含むことを特徴とする請求項２３に記載の方法。
26. 前記誘電体の層を形成する工程が、誘電体材料の層を成形する工程を含むことを特徴とする請求項２５に記載の方法。
27. 前記工程(ｃ)が、前記複数のセクションの各セクションにおける前記少なくとも１つのパターン化金属層と前記誘電体材料の介在層とを整合させる工程を含むことを特徴とする請求項１３に記載の方法。
28. 前記工程(ｃ)が更に、前記複数のセクションと前記誘電体材料の介在層との間に接着剤を堆積させる工程を含むことを特徴とする請求項２７に記載の方法。
29. 前記工程(ｃ)が更に、圧力を適用し、前記複数のセクションの各セクションにおける前記少なくとも１つのパターン化金属化層と前記誘電体材料の介在層とを圧縮する工程を含むことを特徴とする請求項２７に記載の方法。
30. 前記工程(ｃ)が更に、熱を適用する工程を含むことを特徴とする請求項２９に記載の方法。

Images