CN101908344B - 布线电路基板 - Google Patents
布线电路基板 Download PDFInfo
- Publication number
- CN101908344B CN101908344B CN200910159549.4A CN200910159549A CN101908344B CN 101908344 B CN101908344 B CN 101908344B CN 200910159549 A CN200910159549 A CN 200910159549A CN 101908344 B CN101908344 B CN 101908344B
- Authority
- CN
- China
- Prior art keywords
- wiring pattern
- pattern
- insulation course
- write
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Structure Of Printed Boards (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
Abstract
本发明提供布线电路基板。在悬挂主体部上形成有第一绝缘层,在第一绝缘层上形成有写入用布线图案。在第一绝缘层上以覆盖布线图案的方式形成有第二绝缘层。在第二绝缘层上,在写入用布线图案的上方位置形成有写入用布线图案。另外,在第二绝缘层上,与写入用布线图案的一侧隔开间隔而形成有接地图案。在第二绝缘层上以覆盖布线图案和接地图案的方式形成有第三绝缘层。在写入用布线图案的下方的悬挂主体部的区域形成有开口部。
Description
技术领域
本发明涉及布线电路基板。
背景技术
在硬盘驱动装置等驱动装置中使用致动器。这种致动器具有设置成可以绕旋转轴旋转的臂和安装在臂上的磁头用的悬挂(suspension)基板。悬挂基板是用于将磁头定位于磁盘的预定磁道上的布线电路基板。
图6是表示现有悬挂基板的一个例子的纵截面图。在图6的悬挂基板900中,在金属基板902上形成有绝缘层903。在绝缘层903上以依次排列的方式形成有一对写入用导体W1、W2以及一对读取用导体R1、R2。
导体W1、W2、R1、R2的一端分别与磁头(未图示)连接。此外,导体W1、W2、R1、R2的另一端分别与写入用和读取用的电路(未图示)电连接。
在该悬挂基板900中,当写入用导体W1、W2中流通写入电流时,由于电磁感应而在读取用导体R1、R2中产生感应电动势。
这里,写入用导体W1、W2和读取用导体R1之间的距离比写入用导体W1、W2和读取用导体R2之间的距离小。因此,读取用导体R1、R2中产生的感应电动势存在差异。其结果是,在读取用导体R1、R2中流过电流。即,在写入用导体W1、W2与读取用导体R1、R2之间产生串扰。
于是,在日本特开2004-133988号公报中提出了图7所示的布线电路基板,用于防止在写入用导体W1、W2和读取用导体R1、R2之间产生串扰。
图7是表示现有的悬挂基板的另一个例子的纵截面图。在该悬挂基板910中,在金属基板902上形成有第一绝缘层904。在第一绝缘层904上以间隔距离L1的方式形成有写入用导体W2和读取用导体R2。
在第一绝缘层904上,以覆盖写入用导体W2和读取用导体R2的方式形成有第二绝缘层905。在第二绝缘层905上,在读取用导体R2的上方位置形成有写入用导体W1,在写入用导体W2的上方位置形成有读取用导体R1。
位于上下的读取用导体R1和写入用导体W2之间的距离以及位于上下的读取用导体R2和写入用导体W1之间的距离均为L2。
在具有上述结构的图7的悬挂基板910中,写入用导体W1、W2和读取用导体R1之间的距离,分别与写入用导体W1、W2和读取用导体R2之间的距离大致相等。由此,认为,在写入用导体W1、W2中流过写入电流的情况下,读取用导体R1、R2中产生的感应电动势的大小大致相等。
但是,在图6和图7所示的悬挂基板900、910中,导体W1、W2、R1、R2的阻抗因导体W1、W2、R1、R2与金属基板902之间的耦合电容的大小而变化。
此处,在图7的悬挂基板910中,写入用导体W1和金属基板902之间的距离与写入用导体导体W2和金属基板902之间的距离不同。而且,读取用导体R1和金属基板902之间的距离与读取用导体R2和金属基板902之间的距离不同。
在此情况下,写入用导体W1和金属基板902之间的耦合电容与写入用导体W2和金属基板902之间的耦合电容不同。而且,读取用导体R1和金属基板902之间的耦合电容与读取用导体R2和金属基板902之间的耦合电容不同。
因此,在悬挂基板910的结构中,写入用导体W1与写入用导体W2的阻抗不同,读取用导体R1与读取用导体R2的阻抗不同。因此,存在发生写入用导体W1、W2的差动信号的传送错误和读取用导体R1、R2的差动信号的传送错误的问题。
发明内容
本发明的目的在于提供一种能够充分地防止信号的传送错误的发生的布线电路基板。
(1)本发明的一个方面的布线电路基板包括:导电性基板;在导电性基板上形成的第一绝缘层;在第一绝缘层上形成的第一布线图案;以覆盖第一布线图案的方式在第一绝缘层上形成的第二绝缘层;在第二绝缘层上形成的第二布线图案;在第二绝缘层上与第二布线图案的一侧隔开间隔而形成的第一接地图案;和以覆盖第二布线图案和第一接地图案的方式在第二绝缘层上形成的第三绝缘层,第一和第二布线图案构成第一信号线路对,在第一和第二布线图案的下方的导电性基板的区域形成有开口部。
在该布线电路基板中,在导电性基板上形成有第一绝缘层,在第一绝缘层上形成有第一布线图案。此外,以覆盖第一布线图案的方式在第一绝缘层上形成有第二绝缘层,在第二绝缘层上形成有第二布线图案。此外,在第二绝缘层上与第二布线图案的一侧隔开间隔而形成有第一接地图案。而且,以覆盖第二布线图案和第一接地图案的方式在第二绝缘层上形成有第三绝缘层。在第一布线图案的下方的导电性基板的区域中形成有开口部。在这种结构中,由第一和第二布线图案构成第一信号线路对。
这里,在该布线电路基板中,由于导电性基板和第一布线图案之间的距离比导电性基板和第二布线图案之间的距离小,因此相对于导电性基板的第一布线图案的静电电容比相对于导电性基板的第二布线图案的静电电容大。
另一方面,由于第一接地图案和第一布线图案之间的距离比第一接地图案和第二布线图案之间的距离大,所以相对于第一接地图案的第一布线图案的静电电容比相对于第一接地图案的第二布线图案的静电电容小。
在此情况下,相对于导电性基板在第一布线图案和第二布线图案之间产生的静电电容之差能够通过相对于第一接地图案在第一布线图案和第二布线图案之间产生的静电电容之差而相抵消。由此,能够使第一布线图案的阻抗和第二布线图案的阻抗为相同的值。
此外,在该布线电路基板中,在第一和第二布线图案的下方的导电性基板的区域中形成有开口部。
在此情况下,能够防止第一布线图案和导电性基板之间的距离相对于第二布线图案和导电性基板之间的距离过小。由此,能够防止相对于导电性基板的第一布线图案的静电电容比相对于导电性基板的第二布线图案的静电电容过大。结果是,通过上述第一接地图案的效果,能够容易地使第一布线图案的阻抗和第二布线图案的阻抗为相同的值。
上述的结果是,能够充分防止因第一信号线路对的不平衡而发生信号的传送错误。
(2)也可以采用如下方式,即,第一布线图案和第二布线图案以夹着第二绝缘层相对的方式配置。
在此情况下,能够容易地使相对于导电性基板的第一布线图案的静电电容和相对于导电性基板的第二布线图案的静电电容为相同的值。从而,能够容易地使第一布线图案的阻抗和第二布线图案的阻抗为相同的值。
(3)第一布线图案的宽度和第二布线图案的宽度也可以大致相等。
在此情况下,能够容易地使相对于导电性基板的第一布线图案的静电电容和相对于导电性基板的第二布线图案的静电电容为相同的值。从而,能够容易地使第一布线图案的阻抗和第二布线图案的阻抗为相同的值。
(4)布线电路基板还可以具有在第二绝缘层上与第二布线图案的另一侧隔开间隔而形成的第二接地图案。
在此情况下,不仅利用相对于第一接地图案在第一布线图案和第二布线图案之间产生的静电电容之差,还利用相对于第二接地图案在第一布线图案和第二布线图案之间产生的静电电容之差,消除相对于导电性基板在第一布线图案和第二布线图案之间产生的静电电容之差。由此,能够更容易使第一布线图案的阻抗和第二布线图案的阻抗为相同的值。
此外,因为在第二布线图案的两侧形成有接地图案,所以能够防止在第一信号线路对与其他信号线路对之间发生串扰。
(5)也可以采用如下方式,即,布线电路基板还具有与第一布线图案隔开间隔在第一绝缘层上形成的第三布线图案;和与第二布线图案隔开间隔在第二绝缘层上形成的第四布线图案,第三和第四布线图案构成第二信号线路对。
在此情况下,能够使用第一信号线路对和第二信号线路对传送表示不同的信息的信号。
(6)还可以具有在第二绝缘层上在第四布线图案的一侧形成的第三接地图案。
在此情况下,能够通过相对于第三接地图案在第三布线图案和第四布线图案之间产生的静电电容之差消除相对于导电性基板在第三布线图案和第四布线图案之间产生的静电电容之差。由此,能够使第三布线图案的阻抗和第四布线图案的阻抗为相同的值。由此,能够充分防止由于第二信号线路对的不平衡而引起信号传送错误的发生。
(7)此外,还可以采用如下方式,即,布线电路基板还具有设置在导电性基板上的用于进行信号的读写的头部,第一、第二、第三和第四布线图案与头部电连接。
在此情况下,布线电路基板能够用作硬盘驱动装置等驱动装置的悬挂基板。
于是,通过构成第一信号线路对的第一和第二布线图案,以及构成第二信号线路对的第三和第四布线图案,能够对磁盘进行信息的写入和读取。
在此情况下,能够充分防止由第一信号线路对的不平衡引起的信号的传送错误和由第二信号线路对的不平衡引起的信号的传送错误的发生,因此能够可靠地防止写入时和读取时发生错误。
根据本发明,能够防止信号的传送错误的发生。
附图说明
图1是本发明的第一实施方式中的悬挂基板的平面图。
图2是图1的悬挂基板的A-A线纵截面图。
图3是表示第一实施方式中的悬挂基板的制造工序的图。
图4是表示第一实施方式中的悬挂基板的制造工序的图。
图5是表示本发明的第二实施方式中的悬挂基板的截面图。
图6是表示现有的悬挂基板的一个例子的纵截面图。
图7是表示现有的悬挂基板的另一例子的纵截面图。
具体实施方式
以下,参照附图,说明本发明的实施方式中的布线电路基板及其制造方法。以下,对作为本发明的实施方式的布线电路基板的一个例子,在硬盘驱动装置的致动器中使用的悬挂基板的结构及其制造方法进行说明。
<第一实施方式>
(1-1)悬挂基板的结构
图1是本发明的第一实施方式中的悬挂基板的平面图,图2是图1的悬挂基板1的纵截面图。另外,在图2中,(a)表示图1的A-A线向视横截面图,(b)表示B-B线向视横截面图,(c)表示C-C线向视横截面图。
如图1所示,悬挂基板1具有由金属制的长条状基板形成的悬挂主体部10。如粗实线所示,悬挂主体部10上形成有写入用布线图案W1、W2和读取用布线图案R1、R2。
在悬挂主体部10的前端部,通过形成U字状的开口部11而设置有磁头搭载部(以下称为舌部)12。舌部12以相对于悬挂主体部10成规定的角度的方式在虚线R的位置被弯折加工。在舌部12的端部形成有4个电极垫21、22、23、24。
在悬挂主体部10的另一端部形成有4个电极垫31、32、33、34。舌部12上的电极垫21~24和悬挂主体部10的另一端部的电极垫31~34分别通过布线图案W1、W2、R1、R2电连接。此外,在悬挂主体部10上形成有多个孔部H。
在悬挂基板1上,在多个布线图案W1、W2、R1、R2的形成区域中,以覆盖各布线图案W1、W2、R1、R2的方式形成有由多个层构成的绝缘层40。
如图2所示,在布线图案W1、W2、R1、R2的下方的悬挂主体部10的区域中形成有长条状开口部10a。绝缘层40由第一、第二和第三绝缘层41、42、43构成。在悬挂主体部10上形成有第一绝缘层41。
在第一绝缘层41上,形成有用于对未图示的磁盘进行信息的写入的写入用布线图案W1和用于对磁盘进行信息的读取的读取用布线图案R1。写入用布线图案W1和读取用布线图案R1彼此间隔规定的距离平行排列。其中,布线图案W1、R1设置在开口部10a的上方的区域。
在第一绝缘层41上,以覆盖写入用布线图案W1和读取用布线图案R1的方式形成有第二绝缘层42。
在第二绝缘层42上,在写入用布线图案W1的上方位置形成有写入用布线图案W2,在读取用布线图案R1的上方位置形成有读取用布线图案R2。
此外,在第二绝缘层42上,在写入用布线图案W2的一侧形成有接地图案G1,在读取用布线图案R2的一侧形成有接地图案G2。写入用布线图案W2和接地图案G1相互间隔规定的距离平行排列。此外,读取用布线图案R2和接地图案G2相互间隔规定的距离平行排列。
在第二绝缘层42上,以覆盖布线图案W2、R2和接地图案G1、G2的方式形成有第三绝缘层43。
在具备悬挂基板1的未图示的硬盘驱动装置中,对磁盘写入信息时,在一对写入用布线图案W1、W2中流动电流。此外,对磁盘读取信息时,在一对读入用布线图案R1、R2中流动电流。
(1-2)悬挂基板的制造
说明悬挂基板1的制造方法。以下,省略对图1的舌部12、电极垫21~24、31~34以及孔部H的形成工序的说明。而且,在以下的说明中,为了简便,以图1的A-A线向视横截面图所示的区域为例进行说明,对于图1的B-B线向视横截面图和图1的C-C线向视横截面图所示的区域也通过同样的工序形成。
图3和图4是表示本实施方式中的悬挂基板1的制造工序的纵截面图。首先,如图3(a)所示,准备由不锈钢(SUS)构成的长条状基板作为悬挂主体部10。而且,在悬挂主体部10上形成主要由聚酰亚胺树脂构成的第一绝缘层41。
作为悬挂主体部10,也可以代替不锈钢,使用由铝(Al)等其他金属材料构成的长条状基板。悬挂主体部10的厚度t1例如为5μm以上50μm以下,优选为10μm以上30μm以下。第一绝缘层41的厚度t2例如为3μm以上20μm以下,优选为5μm以上15μm以下。
接着,如图3(b)所示,在第一绝缘层41上形成由铜(Cu)构成的写入用布线图案W1和读取用布线图案R1。写入用布线图案W1和读取用布线图案R1以间隔规定的距离相互平行的方式形成。
写入用布线图案W1和读取用布线图案R1例如可以使用半添加法(semi-additive)形成,也可以利用消减(subtractive)法等其它方法形成。
写入用布线图案W1和读取用布线图案R1不限于铜,能够使用金(Au),铝等其它金属或铜合金、铝合金等合金形成。
写入用布线图案W1和读取用布线R1的厚度t3例如为3μm以上16μm以下,优选为6μm以上13μm以下。写入用个布线图案W1和读取用布线图案R1的宽度s1、s2例如为5μm以上40μm以下,优选为10μm以上30μm以下。
写入用布线图案W1和读取用布线图案R1之间的间隔d1例如为5μm以上100μm以下,优选为10μm以上60μm以下。
在上述结构中,也可以在第一绝缘层41和写入用布线图案W1之间、以及第一绝缘层41和读取用布线图案R1之间分别形成金属薄膜。在此情况下,能够提高第一绝缘层41和写入用布线图案W1的贴紧性以及第一绝缘层41和读取用布线图案R1之间的贴紧性。
之后,如图3(c)所示,以覆盖写入用布线图案W1和读取用布线图案R1的方式,在第一绝缘层41上形成主要由聚酰亚胺树脂构成的第二绝缘层42。
第二绝缘层42的厚度t4例如为4μm以上20μm以下,优选为7μm以上17μm以下。此外,从写入用布线图案W1和读取用布线图案R1的上表面至第二绝缘层42的上表面的厚度h1例如为1μm以上5μm以下。
接着,如图4(d)所示,在第二绝缘层42上形成由铜构成的写入用布线图案W2、读取用布线图案R2、接地图案G1和接地图案G2。这里,写入用布线图案W2和读取用布线图案R2分别形成在写入用布线图案W1和读取用布线图案R1的上方位置。
由此,写入用布线图案W1的上表面和写入用布线图案W2的下表面相对,读取用布线图案R1的上表面和读取用布线图案R2的下表面相对。
另外,接地图案G1形成为相对于写入用布线图案W2平行地排列,接地图案G2形成为相对于读取用布线图案R1平行地排列。
与布线图案W1、R1同样地形成布线图案W2、R2以及接地图案G1、G2。布线图案W2、R2和接地图案G1、G2不限于铜,能够使用金(Au)、铝等其他金属或者铜合金、铝合金等合金形成。
布线图案W2、R2以及接地图案G1、G2的厚度t5例如为3μm以上16μm以下,优选为6μm以上13μm以下。写入用布线图案W2和读取用布线图案R2的宽度s3、s4例如为5μm以上40μm以下,优选为10μm以上30μm以下。接地图案G1和接地图案G2的宽度s5、s6例如为5μm以上50μm以下,优选为10μm以上40μm以下。而且,布线图案W2、R2的厚度和接地图案G1、G2的厚度可以不同,也可以相等。
写入用布线图案W2和读取用布线图案R2之间的间隔d2例如为5μm以上100μm以下,优选为10μm以上60μm以下。
写入用布线图案W2和接地图案G1之间的间隔d3以及读取用布线图案R2和接地图案G2之间的间隔d4例如为10μm以上200μm以下,优选为20μm以上100μm以下。
也可以在第二绝缘层42和写入用布线图案W2之间、第二绝缘层42和读取用布线图案R2之间、第二绝缘层42和接地图案G1之间、以及第二绝缘层42和接地图案G2之间分别形成金属薄膜。在此情况下,能够提高第二绝缘层42和布线图案W2、R2的贴紧性以及第二绝缘层42和接地图案G1、G2的贴紧性。
接着,如图4(e)所示,以覆盖布线图案W2、R2以及接地图案G1、G2的方式在第二绝缘层42上形成主要由聚酰亚胺树脂构成的第三绝缘层43。
第三绝缘层43的厚度t6例如为4μm以上20μm以下,优选为7μm以上17μm以下。此外,从写入用布线图案W2和读取用布线图案R2的上表面至第三绝缘层43的上表面的厚度h2例如为1μm以上5μm以下。
最后,如图4(f)所示,通过蚀刻,除去悬挂主体部10中的包含布线图案W1、W2、R1、R2的下面的区域的规定区域。由此,完成悬挂基板1。
另外,在悬挂基板1的宽度方向上,开口部10a的一个侧面和写入用布线图案W1的一个侧面之间的间隔d5以及开口部10a的另一个侧面和写入用布线图案R1的一个侧面之间的间隔d6例如为5μm以上150μm以下,优选为10μm以上80μm以下。
在悬挂基板1中,写入用布线图案W1、W2的宽度s1、s3彼此相等,读取用布线图案R1、R2的宽度s2、s4也彼此相等。
写入用布线图案W1和读取用布线图案R1的宽度s1、s2可以彼此相等,也可以彼此不同。写入用布线图案W2和读取用布线图案R2的宽度s3、s4可以彼此相等,也可以彼此不同。
第一~第三绝缘层41~43也可以代替聚酰亚胺树脂,而使用环氧树脂,丙烯树脂,聚醚腈树脂,聚醚砜(Polyether sulfone)树脂,聚对苯二甲酸乙二醇酯树脂,聚萘二甲酸乙二醇酯(Polyethylenenaphthalate)树脂,聚氯乙烯树脂等其它树脂材料。
第一~第三绝缘层41~43可以分别由不同的绝缘材料形成,也可以由相同的绝缘材料形成。
(1-3)效果
在本实施方式的悬挂基板1中,在第一绝缘层41上形成有写入用布线图案W1,在第二绝缘层42上形成有写入用布线图案W2。此外,在第二绝缘层42上,在写入用布线图案W2的一侧形成有接地图案G1。
在此情况下,因为悬挂主体部10和写入用布线图案W1之间的距离比悬挂主体部10和写入用布线图案W2之间的距离小,所以相对于悬挂主体部10的写入用布线图案W1的静电电容比相对于悬挂主体部10的写入用布线图案W2的静电电容大。
另一方面,因为接地图案G1和写入用布线图案W1之间的距离比接地图案G1和写入用布线图案W2之间的距离大,所以相对于接地图案G1的写入用布线图案W1的静电电容比相对于接地图案G1的写入用布线图案W2的静电电容小。
在此情况下,能够通过相对于接地图案G1在写入用布线图案W1和写入用布线图案W2之间产生的静电电容之差抵消相对于悬挂主体部10在写入用布线图案W1和写入用布线图案W2之间产生的静电电容之差。由此,在通过写入用布线图案W1、W2传送差动信号时,能够使写入用布线图案W1的阻抗和写入用布线图案W2的阻抗为同等的值。
同样,在第一绝缘层41上形成有读取用布线图案R1,在第二绝缘层42上形成有读取用布线图案R2。此外,在第二绝缘层42上,在读取用布线图案R2的一侧形成有接地图案G2。
在此情况下,与上述写入用布线图案W1、W2的情况相同,能够通过相对于接地图案G2在读取用布线图案R1和读取用布线图案R2之间产生的静电电容之差抵消相对于悬挂主体部10在读取用布线图案R1和读取用布线图案R2之间产生的静电电容之差。由此,在通过读取用布线图案R1、R2传送差动信号时,能够使读取用布线图案R1的阻抗和读取用布线图案R2的阻抗为同等的值。
此外,在本实施方式中的悬挂基板1中,在形成有布线图案W1、W2、R1、R2的区域的下方的悬挂主体部10的区域形成有开口部10a。
在此情况下,能够防止写入用布线图案W1和悬挂主体部10之间的距离相对于写入用布线图案W2和悬挂主体部10之间的距离过小。由此,能够防止相对于悬挂主体部10的写入用布线图案W1的静电电容比相对于悬挂主体部10的写入用布线图案W2的静电电容过大。其结果是,通过上述接地图案G1的效果,能够容易地使写入用布线图案W1的阻抗和写入用布线图案W2的阻抗为相同的值。
同样,能够防止读取用布线图案R1和悬挂主体部10之间的距离相对于读取用布线图案R2和悬挂主体部10之间的距离过小。由此,能够防止相对于悬挂主体部10的读取用布线图案R1的静电电容比相对于悬挂主体部10的读取用布线图案R2的静电电容过大。其结果是,通过上述接地图案G2的效果,能够容易地使读取用布线图案R1的阻抗和读取用布线图案R2的阻抗为相同的值。
以上的结果是,能够充分地防止由写入用布线图案W1、W2的不平衡引起的差动信号的传送错误以及由读取用布线图案R1、R2的不平衡引起的差动信号的传送错误的发生。
此外,在本实施方式中,在写入用布线图案W1的上方配置有写入用布线图案W2,在读取用布线图案R1的上方配置有读取用布线图案R2。因此,写入用布线图案W1、W2和读取用布线图案R1之间的距离分别与写入用布线图案W1、W2和读取用布线图案R2之间的距离大致相等。由此,认为,在写入用布线图案W1、W2中流动写入电流的情况下,在读取用布线图案R1、R2上产生的感应电动势的大小大致相等。
由此,能够防止写入用布线图案W1、W2和读取用布线图案R1、R2之间发生串扰。
这样的结果是,能够可靠地防止写入用布线图案W1、W2进行信号传送时以及读取用布线图案R1、R2进行信号传送时发生错误。
以上的结果是,在具有悬挂基板1的未图示的硬盘驱动装置中,能够可靠地防止在对磁盘写入信息时以及读取信息时发生错误。
<第二实施方式>
图5是表示本发明的第二实施方式中的悬挂基板的纵截面图。而且,在图5中,(a)表示图1的A-A线向视截面图,(b)表示B-B线向视截面图,(c)表示C-C线向视截面图。
本实施方式的悬挂基板2与图2的悬挂基板1的不同之处为以下几点。
如图5(a)所示,在本实施方式中,在A-A线向视截面中,在第三绝缘层43上在写入用布线图案W2和读取用布线图案R2之间形成有接地图案G3。
在此情况下,利用接地图案G3,能够充分地防止在写入用布线图案W1、W2和读取用布线图案R1、R2之间发生串扰。
此外,如图5(b)所示,在B-B向视截面中,在写入用布线图案W2的另一侧形成有接地图案G3。此外,如图5(c)所示,在C-C向视截面中,在读取用布线图案R2的另一侧形成有接地图案G3。
即,在本实施方式中,在写入用布线图案W2的两侧形成有接地图案,在读取用布线图案R2的两侧形成有接地图案。在此情况下,能够容易地使写入用布线图案W1的阻抗和写入用布线图案W2的阻抗为相等的值。另外,能够容易地使读取用布线图案R1的阻抗和读取用布线图案R2的阻抗为相等的值。
以上的结果是,在具备悬挂基板1的未图示的硬盘装置中,能够更可靠地防止在对磁盘写入信息以及读取信息时发生错误。
而且,也可以不形成接地图案G1和接地图案G2而仅形成接地图案G3。
<发明内容的各构成要素与实施方式的各部位之间的对应关系>
以下,对发明内容的各构成要素和实施方式的各部位的对应的示例进行说明,但是本发明不限定于下述的例子。
在上述的实施方式中,悬挂主体部10是导电性基板的例子,写入用布线图案W1或读取用布线图案R1是第一或第三布线图案的例子,写入用布线图案W2或读取用布线图案R2是第二或第四布线图案的例子,接地图案G1、接地图案G2或接地图案G3是第一、第二或第三接地图案的例子,舌部12是头部的例子。
作为发明内容的各构成要素,也能够使用具有发明内容所记载的结构或功能的其它各种要素。
Claims (7)
1.一种布线电路基板,其特征在于,包括:
导电性基板;
在所述导电性基板上形成的第一绝缘层;
在所述第一绝缘层上形成的第一布线图案;
以覆盖所述第一布线图案的方式在所述第一绝缘层上形成的第二绝缘层;
在所述第二绝缘层上形成的第二布线图案;
在所述第二绝缘层上与第二布线图案的一侧隔开间隔而形成的第一接地图案;和
以覆盖所述第二布线图案和所述第一接地图案的方式在所述第二绝缘层上形成的第三绝缘层,
所述第一和第二布线图案构成第一信号线路对,
在所述第一和第二布线图案的下方的所述导电性基板的区域形成有开口部,
所述第一接地图案与所述第一布线图案之间的距离比所述第一接地图案与所述第二布线图案之间的距离大。
2.如权利要求1所述的布线电路基板,其特征在于:
所述第一布线图案和所述第二布线图案以夹着所述第二绝缘层相对的方式配置。
3.如权利要求1所述的布线电路基板,其特征在于:
所述第一布线图案的宽度和所述第二布线图案的宽度大致相等。
4.如权利要求1所述的布线电路基板,其特征在于,还包括:
在所述第二绝缘层上与所述第二布线图案的另一侧隔开间隔而形成的第二接地图案,所述第二接地图案与所述第一布线图案之间的距离比所述第二接地图案与所述第二布线图案之间的距离大。
5.如权利要求1所述的布线电路基板,其特征在于,还包括:
与所述第一布线图案隔开间隔在所述第一绝缘层上形成的第三布线图案;和
与所述第二布线图案隔开间隔在所述第二绝缘层上形成的第四布线图案,
所述第三和第四布线图案构成第二信号线路对。
6.如权利要求5所述的布线电路基板,其特征在于,还包括:
在所述第二绝缘层上在所述第四布线图案的一侧形成的第三接地图案,所述第三接地图案与所述第三布线图案之间的距离比所述第三接地图案与所述第四布线图案之间的距离大。
7.如权利要求5所述的布线电路基板,其特征在于:
还包括设置在所述导电性基板上的用于进行信号的读写的头部,
所述第一、第二、第三和第四布线图案与所述头部电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910159549.4A CN101908344B (zh) | 2009-06-02 | 2009-06-02 | 布线电路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910159549.4A CN101908344B (zh) | 2009-06-02 | 2009-06-02 | 布线电路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101908344A CN101908344A (zh) | 2010-12-08 |
CN101908344B true CN101908344B (zh) | 2015-03-04 |
Family
ID=43263784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910159549.4A Expired - Fee Related CN101908344B (zh) | 2009-06-02 | 2009-06-02 | 布线电路基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101908344B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6909566B2 (ja) * | 2016-09-06 | 2021-07-28 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5995328A (en) * | 1996-10-03 | 1999-11-30 | Quantum Corporation | Multi-layered integrated conductor trace array interconnect structure having optimized electrical parameters |
CN1504066A (zh) * | 2001-04-19 | 2004-06-09 | 吉尔科技新加坡有限公司 | 形成印刷电路板的方法和由此形成的印刷电路板 |
-
2009
- 2009-06-02 CN CN200910159549.4A patent/CN101908344B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5995328A (en) * | 1996-10-03 | 1999-11-30 | Quantum Corporation | Multi-layered integrated conductor trace array interconnect structure having optimized electrical parameters |
CN1504066A (zh) * | 2001-04-19 | 2004-06-09 | 吉尔科技新加坡有限公司 | 形成印刷电路板的方法和由此形成的印刷电路板 |
Also Published As
Publication number | Publication date |
---|---|
CN101908344A (zh) | 2010-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101552026B (zh) | 配线电路基板 | |
CN101521019B (zh) | 配线电路基板 | |
US20190189152A1 (en) | Method of manufacturing a wiring structure of a head suspension | |
US8362365B2 (en) | Printed circuit board and method of manufacturing the same | |
JP5091719B2 (ja) | 配線回路基板 | |
US8049111B2 (en) | Printed circuit board and method of manufacturing the same | |
WO2012029359A1 (ja) | 差動信号伝送回路及びその製造方法 | |
JP2012243382A (ja) | サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ | |
US6940697B2 (en) | Interconnection scheme for head arms of disk drive actuator | |
JP5174494B2 (ja) | 配線回路基板およびその製造方法 | |
CN101908344B (zh) | 布线电路基板 | |
CN101504836B (zh) | 配线电路基板及其制造方法 | |
JP5870496B2 (ja) | サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ | |
US8045296B1 (en) | Aligned coverlay and metal layer windows for integrated lead suspensions | |
JP2009026909A (ja) | 配線回路基板およびその製造方法 | |
CN103247301B (zh) | 布线电路基板及其制造方法以及连接端子 | |
JP5091720B2 (ja) | 配線回路基板 | |
JP6292253B2 (ja) | サスペンション用基板 | |
CN106413240A (zh) | 布线电路基板及其制造方法 | |
JP6145975B2 (ja) | サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ | |
JP2013182641A (ja) | サスペンション用基板 | |
JP2010003892A (ja) | 配線回路基板およびその製造方法 | |
JP2013168206A (ja) | サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150304 |