CN100501989C - 安装电子零部件用封装体及封装体集中基板 - Google Patents

安装电子零部件用封装体及封装体集中基板 Download PDF

Info

Publication number
CN100501989C
CN100501989C CNB2006100683757A CN200610068375A CN100501989C CN 100501989 C CN100501989 C CN 100501989C CN B2006100683757 A CNB2006100683757 A CN B2006100683757A CN 200610068375 A CN200610068375 A CN 200610068375A CN 100501989 C CN100501989 C CN 100501989C
Authority
CN
China
Prior art keywords
packaging body
cut
substrate
installed surface
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100683757A
Other languages
English (en)
Other versions
CN1841722A (zh
Inventor
伊藤秀树
本乡政纪
福山正美
田口博幸
高木秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1841722A publication Critical patent/CN1841722A/zh
Application granted granted Critical
Publication of CN100501989C publication Critical patent/CN100501989C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Device Packages (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种安装电子零部件用封装体。本发明的封装体(1)，具有多个陶瓷层的层叠结构，和用于收纳发光元件的空腔(13)，在与空腔(13)的深度方向平行的侧面上形成安装面(14)的同时，在该安装面(14)和垂直于该安装面(14)的两个侧面交叉形成的两个角部上，绵延层叠方向的全长形成由充填电极部(11)和覆盖电极部(12)组成的一对外部电极(10、10)。在安装时，将一对充填电极部(11、11)及一对覆盖电极部(12、12)焊接在基板表面上。因此，不会导致制造工序的繁杂化，可加大与母板的结合强度。

Description

安装电子零部件用封装体及封装体集中基板
技术领域
本发明涉及具有多个陶瓷层的层叠结构的安装电子零部件用封装体(package)及其制造方法，以及作为其中间产品的封装体集中基板。
背景技术
以往，如图15及图16所示，公知由多个陶瓷层层叠形成的安装电子零部件用封装体4(参照专利文献1)。
在封装体4的中央部，凹陷设置用于收纳LED等发光元件的空腔(cavity)43，在与空腔43深度方向平行的背面上，形成有安装在母板(mother board)上时成为接合面的安装面44。另外，在封装体4的安装面44和垂直于该安装面44的侧面交叉的角部，在空腔43深度方向的全长形成一对凹部，在各个凹部表面上将导电材料成膜，从而形成一对外部电极40、40。
在这里，构成封装体4的多个陶瓷层，在空腔43的深度方向层叠，上述一对外部电极40、40，开设了贯通全部陶瓷层的贯通孔(throughhole)后，在该贯通孔的内面将银等导电性材料成膜。
上述封装体4，如图17乃至图19所示，以使封装体4的安装面44与母板30表面对向的状态、即以封装体4的空腔43的开口方向与母板30表面平行的状态，将一对外部电极40、40焊接在母板30表面上。
如图18及图19所示，在封装体4的各外部电极40与母板30表面之间形成锡焊部31，该锡焊部31由：母板30的表面和露出到安装面44的外部电极40表面之间的基台部32、从母板30表面向露出到垂直于安装面44的侧面的外部电极40表面延伸的焊脚部(fillet)33而构成。
然而，在封装体4的安装结构中，由于露出到安装面44的外部电极40的面积极小，不能确保锡焊部31的基台部32的结合面积、即安装面积，因此存在封装体4和母板30不能得到充分的结合强度的问题。
所以，为解决这个问题，提出如图20及图21所示的封装体5的方案。在该封装体5的中央部凹陷设置空腔53，在与空腔53的深度方向平行的背面上，形成有在往母板上安装时成为接合面的安装面54。另外，在封装体5的安装面54和垂直于该安装面54的侧面交叉的角部上，形成伸到空腔43的深度方向中途位置的一对凹部，通过在各凹部中填充导体膏，从而形成露出到安装面54及垂直于该安装面54的侧面上的一对外部电极50、50。
该一对外部电极50、50，是在构成封装体5的多个陶瓷层内，从构成安装面54的陶瓷层直到层叠方向的中途位置的陶瓷层为止的、互相接触的多个陶瓷层上开设贯通孔后，在该贯通孔内填充银膏而形成的。
上述封装体5，如图22所示，是通过将具有由成为一个封装体5的长方形封装体部排列为矩阵状的集中结构的集中基板6，沿互相正交的规定切断线切断而制造出来的。在图22中，用阴影线表示由切割刀(dicingblade)切断的切断区域。
在构成集中基板6的多张生片内、应构成上述一对外部电极50、50的生片上，以互相正交的两根切断线的交叉位置为中心，开设矩形的贯通孔61，并且在该贯通孔61内填充银膏，形成导体填充部62。
在切断集中基板6时，首先如图23及图24所示，通过切割刀3，从集中基板6的表面方向刻到层叠方向的中途位置。在此状态下，由于各封装体部在集中基板6的背面侧互相连接，所以可在维持集中基板6的状态的同时，使导体填充部62完全被切断，在其切断面上，如图21所示外部电极50的表面就会露出。然后，为了提高焊锡的湿润性，对露出的外部电极50表面实施镀金。
接着，如图25及图26所示，用切割刀3，通过从集中基板6的背面划刻痕，而将集中基板6完全切断，从而获得多个封装体5(参照专利文献2)。
上述封装体5，如图27乃至图29所示，以使封装体5的安装面54与母板30表面对向的状态、即封装体5的空腔53的开口方向与母板30表面平行的状态，将一对外部电极50、50焊接在母板30表面上。
如图28所示，在封装体5的各外部电极50的表面和母板30表面之间形成锡焊部31，该锡焊部31由：母板30表面与露出到安装面54的外部电极50表面之间的基台部32、从母板30表面向露出到垂直于安装面44的侧面的外部电极50表面延伸的焊脚部33构成。
在封装体5的安装结构中，由于露出到安装面54的外部电极50的面积，与图18及图19所示露出到封装体4的安装面44的外部电极40的面积相比要大，所以在露出到该安装面44的外部电极40与母板30表面之间，可确保锡焊部31的基台部32的结合面积、即安装面积。因此，封装体5与母板30的结合强度比封装体4与母板30的结合强度大。
【专利文献1】特开2002-232017号公报
【专利文献2】特开平6-96992号公报
然而，即使采用了根据上述封装体5的安装结构，如图29所示，在没有形成封装体5的外部电极50的区域中，由于无法将封装体5结合到母板30表面上，封装体5呈浮在母板30表面的状态，所以封装体5与母板30的结合强度并不充分。
所以，作为增加与母板30的结合强度的方法，可以考虑在开设贯通构成封装体5的全部陶瓷层的贯通孔后，通过在该贯通孔内填充银膏，从而在封装体5的安装面54的整个两端部上形成一对外部电极50、50的方法。
然而，在对外部电极50实施镀金时，需要使外部电极50的整个表面露出，根据上述方法，如果不是将集中基板6切断而成单个的状态之后，就不能对外部电极50的表面实施镀金。因此，与能以集中基板6的状态在外部电极50上实施镀金的以往的方法相比，由于会导致镀金工序的繁杂化，所以不能采用上述方法。因此，封装体5与母板30的结合强度依然不充分。
发明内容
所以，本发明的目的是提供一种不会导致制造工序繁杂化，并可加大与母板的结合强度的安装电子零部件用封装体及其制造方法，以及作为其中间产品的封装体集中基板。
本发明的安装电子零部件用封装体1具有多个陶瓷层的层叠结构，并将在往基板上安装时成为接合面的安装面14与层叠方向平行地形成。
在上述多个陶瓷层内的至少一个陶瓷层上，在上述安装面14与垂直于该安装面14的两个侧面交叉形成的两个角部上，分别形成凹部，并且向各凹部填充导体膏，形成露出到安装面14及垂直于该安装面14的侧面上的一对充填电极部11、11，在除了形成该充填电极部11、11的陶瓷层以外的其他陶瓷层内的至少一个陶瓷层上，在上述安装面14与垂直于该安装面14的两个侧面交叉形成的两个角部上分别形成凹部的同时，在各凹部表面上成膜导电材料，以形成一对覆盖电极部12、12，在安装时，将上述充填电极部11、11及覆盖电极部12、12焊接在上述基板表面上。
上述本发明的安装电子零部件用封装体1，使安装面14以与母板表面对向的状态，安装在母板上。
在该状态下，在充填电极部11的形成区域中，在露出到安装面14的充填电极部11的表面和与此相对的母板表面之间可确保宽阔的安装面积，由此可使封装体1与母板牢固地结合。
另外，露出到安装面14的覆盖电极部12的面积，即安装面积虽小，但即使在封装体1的覆盖电极部12的形成区域中也可以使封装体1与母板结合。
在这里，在绵延整个安装面的两端部开设贯通孔，在该贯通孔表面形成外部电极的以往的封装体中，由于露出到安装面的外部电极的面积、即安装面积极小，所以有封装体与母板的结合强度不充分的问题。
与此相对，根据本发明的封装体1，在充填电极部11的形成区域中，由于能确保宽阔的安装面积，所以与上述以往的封装体相比加大了与母板的结合强度。
另外，为了增大与母板的结合强度，在将具有露出到安装面的表面的外部电极形成于安装面的两端部的一部分上的以往的封装体中，在没有外部电极的形成区域中，由于封装体呈从母板表面浮起的状态，所以有封装体与母板的结合强度不充分的问题。
与此相对，根据本发明的封装体1的安装结构，在上述以往的封装体中未形成外部电极的区域，形成覆盖电极部12，由于即使在该覆盖电极部12形成的区域中，封装体1也可以与母板结合，所以与上述以往的封装体相比加大了与母板的结合强度。
因此，根据上述本发明的封装体1，与上述以往的任何封装体相比都加大了与母板的结合强度。
另外，本发明的安装电子零部件用封装体的制造方法，其中具有：
层叠成为上述多个陶瓷层的多张生片，以制作具有集中结构的封装体集中基板2的集中基板制作工序，该集中结构将成为安装电子零部件用封装体1的长方形封装体部排列为矩阵状；
将经过集中基板制作工序所得到的封装体集中基板2按每个封装体部沿着规定的切断线切断的切断工序；
在上述集中基板制作工序中，在将多张生片层叠制作出第一层叠体21及第二层叠体22的同时，将第一层叠体21与第二层叠体22叠加而制作出封装体集中基板2，在制作上述第一层叠体21的工序中，在构成该第一层叠体21的多张生片内的至少1张生片上，以互相正交的两根切断线的交叉位置为中心开设第一贯通孔，并且向该第一贯通孔内部填充导体膏，以形成导体填充部26，在制造上述第二层叠体22的工序中，在构成该第二层叠体22的多张生片内的至少1张生片上，以上述交叉位置为中心开设第二贯通孔，并且在该第二贯通孔内面形成导电材料膜，从而形成导电膜27。
另外，上述切断工序具有：
通过从上述封装体集中基板2的第一层叠体21侧的表面，沿着上述规定切断线划刻痕，从而在该封装体集中基板2的第二层叠体22侧剩下至少1张生片，将形成了导体填充部26的全部生片切断的第一切断工序；
在该第一切断工序之后，对露出到切断面的导体填充部26的表面及导电膜27的表面实施镀金的镀金工序；
通过沿着上述规定的切断线在封装体集中基板2上划刻痕，而将上述第一切断工序切剩下的全部生片切断的第二切断工序。
根据上述本发明的封装体1的制造方法，在上述第一切断工序之后，封装体1的充填电极部11及覆盖电极部12的表面就露出到集中基板2的切断面上，从而可以对露出的充填电极部11及覆盖电极部12，以集中基板2的状态实施镀金。由此，不会导致封装体1的制造工序的繁杂化。
本发明的封装体集中基板2，具有多个陶瓷层的层叠结构，并且具有将成为一个安装电子零部件用封装体的长方形封装体部排列为矩阵状的集中结构，通过沿着在互相邻接的两个封装体部之间延伸的规定切断线进行切断，从而可以切出多个安装电子零部件用封装体1。
在构成以互相正交的两根切断线的交叉位置为中心集中的四个封装体部的多个陶瓷层内，在至少一个陶瓷层上，在以上述交叉位置为中心开设第一贯通孔的同时，向该第一贯通孔填充导体膏，从而形成导体填充部26，在除了形成该导体填充部26的陶瓷层以外的陶瓷层内，在至少一个陶瓷层上，在以上述交叉位置为中心开设第二贯通孔的同时，在该第二贯通孔的内面成膜导电材料，从而形成导电膜27。
根据上述本发明的封装体集中基板2，通过沿着互相正交的两根切断线，切断封装体集中基板2，从而将导体填充部26与导电膜27分割成4份，由此就形成了以上述两根切断线的交叉位置为中心集中的四个封装体部的充填电极部11及充填电极部12。
根据本发明的安装电子零部件用封装体及其制造方法，以及作为其中间产品的封装体集中基板，不会导致制造工序的繁杂化，并可加大与母板的结合强度。
附图说明
图1是表示本发明的发光元件用封装体的安装状态的立体图。
图2是表示该封装体的层叠状态的立体图。
图3是作为该封装体中间产品的集中基板的分解立体图。
图4是说明该集中基板的第一切断工序的立体图。
图5是说明该集中基板的第二切断工序的立体图。
图6是表示该集中基板的切断位置的平面图。
图7是第一切断工序时的图6的A-A剖面图。
图8是第一切断工序时的图6的B-B剖面图。
图9是表示第一切断工序后的集中基板的状态的立体图。
图10是第二切断工序时的图6的A-A剖面图。
图11是第二切断工序时的图6的B-B剖面图。
图12是表示封装体的安装状态的侧视图。
图13是从空腔的开口方向观察封装体安装状态的主视图。
图14是从空腔的开口方向相反的一侧观察封装体安装状态的后视图。
图15是表示以往的发光元件用封装体的构成的立体图。
图16是表示该封装体的层叠状态的立体图。
图17是表示该封装体的安装状态的侧视图。
图18是从空腔的开口方向观察该封装体安装状态的主视图。
图19是从空腔的开口方向相反一侧观察该封装体安装状态的后视图。
图20是表示以往的发光元件用封装体的其他构成的立体图。
图21是表示该封装体的层叠状态的立体图。
图22是表示作为该封装体中间产品的集中基板切断位置的平面图。
图23是第一切断工序时的图22的C-C剖面图。
图24是第一切断工序时的图22的D-D剖面图。
图25是第二切断工序时的图22的C-C剖面图。
图26是第二切断工序时的图22的D-D剖面图。
图27是表示该封装体的安装状态的侧视图。
图28是从空腔的开口方向观察该封装体安装状态的主视图。
图29是从空腔的开口方向相反一侧观察该封装体安装状态的后视图。
图中：1—发光元件用封装体，10—外部电极，11—充填电极部，12—覆盖电极部，13—空腔，14—安装面，2—集中基板，21—第一层叠体，22—第二层叠体，24—第一贯通孔，25—第二贯通孔，26—导体填充部，27—导电膜，3—切割刀，30—母板，31—锡焊部，32—基台部，33—焊脚部。
具体实施方式
以下，根据附图，对在发光元件用封装体上实施本发明的方式进行具体说明。
如图1及图2所示，本发明的发光元件用封装体1，在中央部设有用于收纳LED等发光元件的空腔13，与空腔13的深度方向平行的侧面上，形成安装在母板上时成为接合面的安装面14。构成封装体1的多个陶瓷层，在空腔13的深度方向上层叠，在封装体1的安装面14与垂直于该安装面14的两个侧面交叉形成的两个角部上，由充填电极部11和覆盖电极部12构成的一对外部电极10、10绵延层叠方向的全长形成。
在上述两个角部上，形成：从安装面14侧的端部延伸到层叠方向的中途位置的一对第一凹部，和从该中途位置延伸到与安装面14相反侧的端部的一对第二凹部；一对充填电极部11、11，通过向上述第一凹部填充银膏而形成，其表面露出到封装体1的安装面14及垂直于该安装面14的侧面上。
另外，一对覆盖电极部12、12，通过在上述第二凹部表面上成膜导电材料而形成。
下面，对封装体1的制作方法进行说明。
上述封装体1，如图3所示，通过将具有成为一个封装体1的长方形封装体部排列为矩阵状的集中结构的集中基板2沿着图3中虚线所表示的互相正交的规定切断线切断而制作出来。
集中基板2，是将应该构成上述充填电极部11的多个陶瓷层形成的第一层叠体21、和应该构成上述覆盖电极部12的多个陶瓷层形成的第二层叠体22叠加而构成。
在第一层叠体21上，以互相正交的两根切断线的交叉位置为中心，开设多个矩形的第一贯通孔24～24，通过在各第一贯通孔24填充银膏，而形成导体填充部26。
在第二层叠体21上，以上述两根切断线的交叉位置为中心，开设具有比上述第一贯通孔24稍微大一点的开口面积的多个矩形的第二贯通孔25～25，通过在各第二贯通孔25的内面成膜导电材料而形成导电膜27。
上述封装体1，是经过：如图4所示，从集中基板2的上述第一层叠体21侧的表面(以下，称集中基板2的表面)侧，直到可完全切断导体填充部26的集中基板2的层叠方向中途位置为止，在集中基板2上划刻痕的第一切断工序；和在该第一切断工序之后，如图5所示，从集中基板2的上述第二层叠体22侧表面(以下，称集中基板2的背面)，在集中基板2上划刻痕，从而完全割断集中基板2的第二切断工序，而制造出来的。
在上述第一及第二切断工序中，将集中基板2用切割刀切断。图6中的阴影线表示切割刀的切断区域。
在上述第一切断工序中，如图7及图8所示，用切割刀3，通过从集中基板2的表面侧刻到层叠方向的中途位置，而将填充部26完全切断。
图9表示第一切断工序后的集中基板2的状态，在这个状态下，由于各封装体部在集中基板2的背面相互连接，故在维持集中基板2的状态的同时，在集中基板2的切断面上露出封装体1的充填电极部11及覆盖电极部12的表面。然后，将集中基板2实施烧成后，为了提高对焊锡的润湿性，对露出的充填电极部11及覆盖电极部12表面实施镀金。
之后，如图10及图11所示，在第二切断工序中，用切割刀3，通过从集中基板2的背面侧划刻痕，而将集中基板2完全割断，完成图1及图2所示的封装体1。
再者，本实施方式在第一切断工序与电镀工序之间进行烧成，但可不受此限，例如在层叠工序与第一切断工序之间进行烧成也可以。
上述封装体1，如图12乃至图14所示，使封装体1的安装面14以对向于母板30表面的状态，即封装体5的空腔13的开口方向与母板30表面呈平行的状态，将一对外部电极10、10焊接在母板30表面上。
在封装体1的充填电极部11的形成区域中，如图13所示，在封装体1的各充填电极部11表面与母板30表面之间形成锡焊部31，该锡焊部31：由母板30表面和露出到安装面14的充填电极部11的表面之间的基台部32、和从母板30表面向露出到垂直于安装面14的侧面上的充填电极部11表面延伸的焊脚部33构成。
在充填电极部11的形成区域中，在露出到安装面14的充填电极部11表面与母板30表面之间，由于可确保锡焊部31的基台部32的结合面积，即安装面积，所以可使封装体1与母板30牢固地结合。
另外，在封装体1的覆盖电极部12的形成区域中，如图14所示，在封装体1的各覆盖电极部12表面与母板30表面之间，形成锡焊部31，该锡焊部31由：母板30表面和露出到安装面14上仅仅一点的覆盖电极部12的端面之间的基台部32、从母板30表面向露出到垂直于安装面14的侧面上的覆盖电极部12的表面延伸的焊脚部33构成。
在覆盖电极部12的形成区域中，由于露出到安装面14的覆盖电极部12的面积极小，所以在该覆盖电极部12的安装面14侧的露出面与母板30表面之间，虽然不能充分确保锡焊部31的基台部32的结合面积，即安装面积，但利用锡焊部31的基台部32及焊脚部33，也可以使封装体1与母板30结合。
在这里，在图15及图16所示的以往的封装体4中，如图18及图19所示，由于露出到安装面44的外部电极40的面积、即安装面极小，所以有不能充分获得封装体4与母板30的结合强度的问题。
与此相对，根据本发明的封装体1，由于可在形成了充填电极部11的区域中确保宽阔的安装面积，所以和以往的封装体4相比加大了与母板30的结合强度。
另外，在图20及图21所示的以往的封装体5中，由于外部电极50露出到安装面54，在该外部电极50的形成区域中，虽然可确保图28所示的那样宽阔的安装面积，但是在没有形成外部电极50的区域中，如图29所示，封装体5呈浮起的状态，所以就有了封装体5与母板30的结合强度不充分的问题。
与此相对，根据本发明的封装体1，在以往的封装体5中没有形成外部电极50的区域中形成覆盖电极部12，由于即使在该覆盖电极部12的形成区域中，也可以使封装体1与母板30结合，所以与以往的封装体5相比，加大了与母板30的结合强度。
而且，根据本发明的封装体1的制造方法，如图9所示，在上述第一切断工序后，封装体1的充填电极部11及覆盖电极部12的表面就露出到集中基板2的切断面，由于对露出的充填电极部11及覆盖电极部12的表面，以集中基板2的状态实施镀金，所以不会导致封装体1的制造工序的繁杂化。
再者，本发明的各部分构成不局限于上述实施方式，在发明技术方案范围所记载的技术范围内可进行各种变形。例如，在本实施方式中，在构成封装体1的所有陶瓷层上，形成充填电极部11及覆盖电极部12内的任何一方，但不受此限，例如，可采用在构成封装体1的多个陶瓷层内，在一部分的陶瓷层上形成充填电极部11的同时，在除了形成该充填电极部11的陶瓷层外的其他陶瓷层上，在一部分陶瓷层上形成覆盖电极部12的构成。

Claims (3)

1.一种安装电子零部件用封装体，其具有多个陶瓷层的层叠结构，并将安装到基板上时成为接合面的安装面(14)与层叠方向平行形成，其中，
在所述多个陶瓷层内的至少一个陶瓷层上，在所述安装面(14)与垂直于该安装面(14)的两个侧面交叉形成的两个角部上分别形成凹部的同时，向各凹部填充导体膏，以形成露出到安装面(14)及垂直于该安装面(14)的侧面上的一对充填电极部(11、11)，在除了形成该充填电极部(11、11)的陶瓷层外的其他陶瓷层内的至少一个陶瓷层上，在所述安装面(14)与垂直于该安装面(14)的两个侧面交叉形成的两个角部上分别形成凹部的同时，在各凹部表面上成膜导电材料，以形成一对覆盖电极部(12、12)，在安装时，将所述充填电极部(11、11)及覆盖电极部(12、12)焊接在所述基板表面上。
2.一种安装电子零部件用封装体的制造方法，其是具有多个陶瓷层的层叠结构，并将在往基板上安装时成为接合面的安装面(14)与层叠方向平行形成的安装电子零部件用封装体的制造方法中，其中具有：
层叠成为所述多个陶瓷层的多张生片，以制作出具有集中结构的封装体集中基板(2)的集中基板制作工序，该集中结构将长方体状的封装体部排列为矩阵状，该封装体部是作为安装电子零部件用封装体(1)的部件；
将经过集中基板制作工序所得到的封装体集中基板(2)按每个封装体部沿着规定的切断线切断的切断工序，
在所述集中基板制作工序中，在将多张生片层叠制作出第一层叠体(21)及第二层叠体(22)的同时，将第一层叠体(21)与第二层叠体(22)叠加而制作出封装体集中基板(2)，在所述制作第一层叠体(21)的工序中，在构成该第一层叠体(21)的多张生片内的至少1张生片上，以互相正交的两根切断线的交叉位置为中心开设第一贯通孔，并且向该第一贯通孔内部填充导体膏，以形成导体填充部(26)，在所述制造第二层叠体(22)的工序中，在构成该第二层叠体(22)的多张生片内的至少1张生片上，在以所述交叉位置为中心开设第二贯通孔的同时，在该第二贯通孔内面成膜导电材料，从而形成导电膜(27)，
所述切断工序具有：
通过从所述封装体集中基板(2)的第一层叠体(21)侧的表面，沿着所述规定切断线划刻痕，从而在该封装体集中基板(2)的第二层叠体(22)侧剩下至少1张生片，将导体填充部(26)形成的全部生片切断的第一切断工序；
在该第一切断工序之后，对露出到切断面的导体填充部(26)的表面及导电膜(27)的表面实施镀金的镀金工序；和
通过沿着所述规定的切断线在封装体集中基板(2)上划刻痕，从而将所述第一切断工序切剩下的全部生片切断的第二切断工序。
3.一种封装体集中基板，其具有多个陶瓷层的层叠结构，并且具有将成为一个安装电子零部件用封装体的长方形封装体部排列为矩阵状的集中结构，通过沿着在互相邻接的两个封装体部之间延伸的规定切断线进行切断，从而切出多个安装电子零部件用封装体(1)，其中，
在构成以互相正交的两根切断线的交叉位置为中心集中的四个封装体部的多个陶瓷层内，在至少一个陶瓷层上，以所述交叉位置为中心开设第一贯通孔，并且向该第一贯通孔填充导体膏，从而形成导体填充部(26)，在除了形成该导体填充部(26)的陶瓷层以外的陶瓷层内，在至少一个陶瓷层上，以所述交叉位置为中心开设第二贯通孔，并且在该第二贯通孔的内面成膜导电材料，从而形成导电膜(27)。
CNB2006100683757A 2005-03-31 2006-03-30 安装电子零部件用封装体及封装体集中基板 Expired - Fee Related CN100501989C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005104956 2005-03-31
JP2005104956A JP4338666B2 (ja) 2005-03-31 2005-03-31 電子部品搭載用パッケージ及びパッケージ集合基板

Publications (2)

Publication Number Publication Date
CN1841722A CN1841722A (zh) 2006-10-04
CN100501989C true CN100501989C (zh) 2009-06-17

Family

ID=37030654

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100683757A Expired - Fee Related CN100501989C (zh) 2005-03-31 2006-03-30 安装电子零部件用封装体及封装体集中基板

Country Status (3)

Country Link
US (1) US7378728B2 (zh)
JP (1) JP4338666B2 (zh)
CN (1) CN100501989C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI338385B (en) * 2006-12-13 2011-03-01 Silicon Base Dev Inc Side light package structure of light diode and its producing method
JP5158875B2 (ja) * 2008-12-08 2013-03-06 日鉄住金エレクトロデバイス株式会社 電子部品収納用セラミックパッケージ及びその製造方法
JP2011100769A (ja) * 2009-11-04 2011-05-19 Sumitomo Electric Ind Ltd 光モジュール
US9159893B2 (en) 2010-09-03 2015-10-13 Nichia Corporation Light emitting device including lead having terminal part and exposed part, and method for manufacturing the same
DE102013103226A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2976049B2 (ja) 1992-07-27 1999-11-10 株式会社村田製作所 積層電子部品
JP3117828B2 (ja) * 1992-12-28 2000-12-18 ローム株式会社 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法
JP3286917B2 (ja) * 1999-05-06 2002-05-27 株式会社村田製作所 電子部品用パッケージおよび電子部品
JP4477202B2 (ja) * 2000-07-12 2010-06-09 ローム株式会社 半導体装置およびその製造方法
JP4737842B2 (ja) 2001-01-30 2011-08-03 京セラ株式会社 発光素子収納用パッケージの製造方法
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
JP2004087882A (ja) * 2002-08-28 2004-03-18 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
CN1841722A (zh) 2006-10-04
JP2006286940A (ja) 2006-10-19
US20060220233A1 (en) 2006-10-05
US7378728B2 (en) 2008-05-27
JP4338666B2 (ja) 2009-10-07

Similar Documents

Publication Publication Date Title
US7777314B2 (en) Electronic component mounting package and package assembled substrate
US7279723B2 (en) LED lamp
US6093940A (en) Light-emitting diode chip component and a light-emitting device
JP4161572B2 (ja) 熱電モジュール
CN100501989C (zh) 安装电子零部件用封装体及封装体集中基板
KR20010049326A (ko) 전자부품용 패키지
JP4203374B2 (ja) 発光装置
US7660132B2 (en) Covered multilayer module
JP2000196000A (ja) チップ電子部品及びその製造方法
US6788545B2 (en) Composite electronic component and method of producing same
JPH10150138A (ja) 下面電極付き側面使用電子部品
JP3301896B2 (ja) チップキャリア用基板及びその製造方法
JP3673417B2 (ja) 多層状ハイブリッド集積回路装置の構造及びその製造方法
KR100454208B1 (ko) 광-반도체용 밀폐식 기밀 용기 및 광-반도체 모듈
JPH03181191A (ja) 配線基板
US6151775A (en) Multilayer circuit board and method of producing the same
US20010020535A1 (en) Circuit pack, multilayer printed wiring board, and device
US7218002B2 (en) Electronic device and intermediate product of electronic device
JP2004228100A (ja) 発光装置用部材および発光装置
JP3447025B2 (ja) 表面実装型電子部品及びその製造方法
JP2000252379A (ja) 連結セラミック配線基板、その製造方法及びセラミック配線基板の製造方法
JPH10200257A (ja) 多層回路基板及びその製造方法
JP2005236775A (ja) 圧電デバイス用パッケージおよび圧電デバイスの製造方法
JP2006287262A (ja) 積層セラミック電子部品
JP2021057465A (ja) 発光装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20170330