JP4338666B2 - 電子部品搭載用パッケージ及びパッケージ集合基板 - Google Patents
電子部品搭載用パッケージ及びパッケージ集合基板 Download PDFInfo
- Publication number
- JP4338666B2 JP4338666B2 JP2005104956A JP2005104956A JP4338666B2 JP 4338666 B2 JP4338666 B2 JP 4338666B2 JP 2005104956 A JP2005104956 A JP 2005104956A JP 2005104956 A JP2005104956 A JP 2005104956A JP 4338666 B2 JP4338666 B2 JP 4338666B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- cutting
- mounting
- substrate
- ceramic layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000000919 ceramic Substances 0.000 claims abstract description 45
- 238000005520 cutting process Methods 0.000 claims description 73
- 239000004020 conductor Substances 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000010030 laminating Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 14
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 239000013067 intermediate product Substances 0.000 description 5
- 238000010304 firing Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Led Device Packages (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
パッケージ(4)の中央部には、LED等の発光素子を収容するためのキャビティ(43)が凹設され、キャビティ(43)の深さ方向と平行な裏面に、マザーボード上に実装する際の接合面となる実装面(44)が形成されている。又、パッケージ(4)の実装面(44)と該実装面(44)に対して垂直な側面とが交叉する角部には、キャビティ(43)の深さ方向全長に亘って一対の凹部が形成され、各凹部の表面に導電性材料を成膜して、一対の外部電極(40)(40)が形成されている。
ここで、パッケージ(4)を構成する複数のセラミック層は、キャビティ(43)の深さ方向に積層されており、前記一対の外部電極(40)(40)は、全てのセラミック層を貫通するスルーホールを開設した後、該スルーホールの内面に銀等の導電性材料を成膜して形成される。
図18及び図19に示す如く、パッケージ(4)の各外部電極(40)とマザーボード(30)の表面との間には、半田部(31)が形成され、該半田部(31)は、マザーボード(30)の表面と実装面(44)に露出する外部電極(40)の表面との間のベース部(32)と、マザーボード(30)の表面から実装面(44)に対して垂直な側面に露出する外部電極(40)の表面に向かって伸びるフィレット部(33)とから構成される。
集合基板(6)を構成する複数枚のグリーンシートの内、前記一対の外部電極(50)(50)を構成すべきグリーンシートには、互いに直交する2本の切断線の交叉位置を中心として矩形状のスルーホール(61)が開設されると共に該スルーホール(61)に銀ペーストを充填して、導体充填部(62)が形成されている。
次に、図25及び図26に示す如く、ダイシングブレード(3)により、集合基板(6)の裏面側から切り込みを入れることによって、集合基板(6)を完全に切断し、複数のパッケージ(5)を得る(特許文献2参照)。
図28に示す如く、パッケージ(5)の各外部電極(50)の表面とマザーボード(30)の表面との間には、半田部(31)が形成され、該半田部(31)は、マザーボード(30)の表面と実装面(54)に露出する外部電極(50)の表面との間のベース部(32)と、マザーボード(30)の表面から実装面(44)に対して垂直な側面に露出する外部電極(50)の表面に向かって伸びるフィレット部(33)とから構成される。
しかしながら、外部電極(50)に鍍金を施す際には、外部電極(50)の表面全体を露出させる必要があり、上記方法によれば、集合基板(6)を切断して個片の状態とした後でないと、外部電極(50)の表面に鍍金を施すことが出来ないことになる。これによって、集合基板(6)の状態で外部電極(50)に鍍金を施すことが出来る従来の方法に比べて、鍍金工程の煩雑化を招くことになるため、上記方法を採用することは出来なかった。従って、パッケージ(5)とマザーボード(30)との接合強度は、依然として充分なものではなかった。
そこで、本発明の目的は、製造工程の煩雑化を招くことなく、マザーボードとの接合強度の増大を図ることが出来る電子部品搭載用パッケージ及びその製造方法、並びにその中間製品であるパッケージ集合基板を提供することである。
前記複数のセラミック層の内、少なくとも1つのセラミック層には、前記実装面(14)と該実装面(14)に対して垂直な2つの側面とが交叉して形成される2つの角部にそれぞれ凹部が形成されると共に、各凹部に導体ペーストを充填して、実装面(14)及び該実装面(14)に対して垂直な側面に露出する一対の充填電極部(11)(11)が形成され、該充填電極部(11)(11)が形成されたセラミック層を除く他のセラミック層の内、少なくとも1つのセラミック層には、前記実装面(14)と該実装面(14)に対して垂直な2つの側面とが交叉して形成される2つの角部にそれぞれ凹部が形成されると共に、各凹部の表面に導電性材料を成膜して、一対の被覆電極部(12)(12)が形成され、実装時には、前記充填電極部(11)(11)及び被覆電極部(12)(12)が前記基板の表面に半田付けされる。
この状態で、充填電極部(11)が形成された領域においては、実装面(14)に露出する充填電極部(11)の表面とこれに対向するマザーボードの表面との間に、広い実装面積を確保することが出来、これによって、パッケージ(1)をマザーボードに対して強固に接合することが出来る。
又、実装面(14)に露出する被覆電極部(12)の面積、即ち実装面積は小さいものの、パッケージ(1)の被覆電極部(12)が形成された領域においても、パッケージ(1)をマザーボードに接合することが出来る。
これに対し、本発明のパッケージ(1)によれば、充填電極部(11)が形成された領域において広い実装面積を確保することが出来るので、前記従来のパッケージに比べてマザーボードとの接合強度が増大する。
これに対し、本発明のパッケージ(1)の実装構造によれば、前記従来のパッケージにおいて外部電極が形成されていない領域に、被覆電極部(12)を形成し、該被覆電極部(12)が形成された領域においても、パッケージ(1)をマザーボードに対して接合することが出来るので、前記従来のパッケージに比べてマザーボードとの接合強度が増大する。
従って、上記本発明のパッケージ(1)によれば、上記従来の何れのパッケージよりも、マザーボードとの接合強度が増大する。
前記複数のセラミック層となる複数枚のグリーンシートを積層して、1つの電子部品搭載用パッケージ(1)となる直方体状のパッケージ部がマトリクス状に配列された集合構造を有するパッケージ集合基板(2)を作製する集合基板作製工程と、
集合基板作製工程を経て得られたパッケージ集合基板(2)をパッケージ部毎に所定の切断線に沿って切断する切断工程
とを有し、
前記集合基板作製工程では、複数枚のグリーンシートを積層して第1積層体(21)及び第2積層体(22)を作製すると共に、第1積層体(21)と第2積層体(22)と積み重ねてパッケージ集合基板(2)を作製し、前記第1積層体(21)を作製する工程では、該第1積層体(21)を構成する複数枚のグリーンシートの内、少なくとも1枚のグリーンシートに、互いに直交する2本の切断線の交叉位置を中心として第1貫通孔を穿設すると共に該第1貫通孔の内部に導体ペーストを充填して、導体充填部(26)を形成し、前記第2積層体(22)を作製する工程では、該第2積層体(22)を構成する複数枚のグリーンシートの内、少なくとも1枚のグリーンシートに、前記交叉位置を中心として第2貫通孔を穿設すると共に該第2貫通孔の内面に導電性材料を成膜して、導電膜(27)を形成する。
前記パッケージ集合基板(2)の第1積層体(21)側の表面から前記所定の切断線に沿って切り込みを入れることにより、該パッケージ集合基板(2)の第2積層体(22)側に少なくとも1枚のグリーンシートを残して、導体充填部(26)が形成された全てのグリーンシートを切断する第1切断工程と、
該第1切断工程の後に、切断面に露出した導体充填部(26)の表面及び導電膜(27)の表面に対して鍍金を施す鍍金工程と、
前記所定の切断線に沿ってパッケージ集合基板(2)に切り込みを入れることにより、前記第1切断工程にて切り残した全てのグリーンシートを切断する第2切断工程
とを有している。
互いに直交する2本の切断線の交叉位置を中心として集合する4つのパッケージ部を構成する複数のセラミック層の内、少なくとも1枚のセラミック層には、前記交叉位置を中心として第1貫通孔が開設されると共に該第1貫通孔に導体ペーストを充填して、導体充填部(26)が形成されており、該導体充填部(26)が形成されたセラミック層を除く他のセラミック層の内、少なくとも1枚のセラミック層には、前記交叉位置を中心として第2貫通孔が開設されると共に該第2貫通孔の内面に導電性材料を成膜して、導電膜(27)が形成されている。
図1及び図2に示す如く、本発明に係る発光素子用パッケージ(1)は、中央部にLED等の発光素子を収容するためのキャビティ(13)を具え、キャビティ(13)の深さ方向と平行な側面に、マザーボード上に実装する際の接合面となる実装面(14)が形成されている。パッケージ(1)を構成する複数のセラミック層は、キャビティ(13)の深さ方向に積層されており、パッケージ(1)の実装面(14)と該実装面(14)に対して垂直な2つの側面とが交叉して形成される2つの角部には、充填電極部(11)と被覆電極部(12)とからなる一対の外部電極(10)(10)が、積層方向の全長に亘って形成されている。
又、一対の被覆電極部(12)(12)は、前記第2凹部の表面に導電材料を成膜することにより形成されている。
上記パッケージ(1)は、図3に示す如く、1つのパッケージ(1)となる直方体状のパッケージ部がマトリクス状に配列された集合構造を有する集合基板(2)を、図3中破線で示す互いに直交する所定の切断線に沿って切断することにより作製される。
集合基板(2)は、前記充填電極部(11)を構成すべき複数のセラミック層からなる第1積層体(21)と、前記被覆電極部(12)を構成すべき複数のセラミック層からなる第2積層体(22)とを積み重ねて構成される。
第1積層体(21)には、互いに直交する2本の切断線の交叉位置を中心として複数の矩形状の第1貫通孔(24)〜(24)が開設され、各第1貫通孔(24)に銀ペーストを充填することにより、導体充填部(26)が形成されている。
第2積層体(21)には、前記2本の切断線の交叉位置を中心として、前記第1貫通孔(24)よりも僅かに大きな開口面積を有する複数の矩形状の第2貫通孔(25)〜(25)が開設され、各第2貫通孔(25)の内面に導電材料を成膜することにより、導電膜(27)が形成されている。
前記第1切断工程では、図7及び図8に示す如く、ダイシングブレード(3)により、集合基板(2)の表面側から積層方向の途中位置まで切り込みを入れることにより、導体充填部(26)を完全に切断する。
図9は、第1切断工程後の集合基板(2)の状態を示しており、この状態で、各パッケージ部は、集合基板(2)の裏面側で互いに繋がっているため、集合基板(2)の状態が維持されると共に、集合基板(2)の切断面には、パッケージ(1)の充填電極部(11)及び被覆電極部(12)の表面が露出することになる。そして、集合基板(2)に焼成を施した後、半田に対する濡れ性を向上させるべく、露出した充填電極部(11)及び被覆電極部(12)の表面に対して鍍金を施す。
尚、本実施例では第1切断工程と鍍金工程の間に焼成を行なったが、これに限らず、例えば積層工程と第1切断工程の間に焼成を行なってもよい。
パッケージ(1)の充填電極部(11)が形成された領域においては、図13に示す如く、パッケージ(1)の各充填電極部(11)の表面とマザーボード(30)の表面との間には、半田部(31)が形成され、該半田部(31)は、マザーボード(30)の表面と実装面(14)に露出する充填電極部(11)の表面との間のベース部(32)と、マザーボード(30)の表面から実装面(14)に対して垂直な側面に露出する充填電極部(11)の表面に向かって伸びるフィレット部(33)とから構成される。
充填電極部(11)が形成された領域においては、実装面(14)に露出する充填電極部(11)の表面とマザーボード(30)の表面との間で、半田部(31)のベース部(32)の接合面積、即ち実装面積を充分に確保することが出来るので、パッケージ(1)をマザーボード(30)に対して強固に接合することが出来る。
被覆電極部(12)が形成された領域においては、実装面(14)に露出する被覆電極部(12)の面積が極めて小さいため、該被覆電極部(12)の実装面(14)側の露出面とマザーボード(30)の表面との間で、半田部(31)のベース部(32)の接合面積、即ち実装面積を充分に確保することは出来ないものの、半田部(31)のベース部(32)及びフィレット部(33)にて、パッケージ(1)をマザーボード(30)に接合することが出来る。
これに対し、本発明のパッケージ(1)によれば、充填電極部(11)が形成された領域において広い実装面積を確保することが出来るので、従来のパッケージ(4)に比べてマザーボード(30)との接合強度が増大する。
これに対し、本発明のパッケージ(1)によれば、従来のパッケージ(5)において外部電極(50)が形成されていない領域に、被覆電極部(12)を形成し、該被覆電極部(12)が形成された領域においても、パッケージ(1)をマザーボード(30)に対して接合することが出来るので、従来のパッケージ(5)に比べてマザーボード(30)との接合強度が増大する。
(10) 外部電極
(11) 充填電極部
(12) 被覆電極部
(13) キャビティ
(14) 実装面
(2) 集合基板
(21) 第1積層体
(22) 第2積層体
(24) 第1貫通孔
(25) 第2貫通孔
(26) 導体充填部
(27) 導電膜
(3) ダイシングブレード
(30) マザーボード
(31) 半田部
(32) ベース部
(33) フィレット部
Claims (3)
- 複数のセラミック層の積層構造を有し、基板上に実装する際の接合面となる実装面(14)が積層方向と平行に形成されている電子部品搭載用パッケージにおいて、前記複数のセラミック層の内、少なくとも1つのセラミック層には、前記実装面(14)と該実装面(14)に対して垂直な2つの側面とが交叉して形成される2つの角部にそれぞれ凹部が形成されると共に、各凹部に導体ペーストを充填して、実装面(14)及び該実装面(14)に対して垂直な側面に露出する一対の充填電極部(11)(11)が形成され、該充填電極部(11)(11)が形成されたセラミック層を除く他のセラミック層の内、少なくとも1つのセラミック層には、前記実装面(14)と該実装面(14)に対して垂直な2つの側面とが交叉して形成される2つの角部にそれぞれ凹部が形成されると共に、各凹部の表面に導電性材料を成膜して、一対の被覆電極部(12)(12)が形成され、実装時には、前記充填電極部(11)(11)及び被覆電極部(12)(12)が前記基板の表面に半田付けされることを特徴とする電子部品搭載用パッケージ。
- 複数のセラミック層の積層構造を有し、基板上に実装する際の接合面となる実装面(14)が積層方向と平行に形成されている電子部品搭載用パッケージの製造方法において、
前記複数のセラミック層となる複数枚のグリーンシートを積層して、1つの電子部品搭載用パッケージ(1)となる直方体状のパッケージ部がマトリクス状に配列された集合構造を有するパッケージ集合基板(2)を作製する集合基板作製工程と、
集合基板作製工程を経て得られたパッケージ集合基板(2)をパッケージ部毎に所定の切断線に沿って切断する切断工程
とを有し、
前記集合基板作製工程では、複数枚のグリーンシートを積層して第1積層体(21)及び第2積層体(22)を作製すると共に、第1積層体(21)と第2積層体(22)と積み重ねてパッケージ集合基板(2)を作製し、前記第1積層体(21)を作製する工程では、該第1積層体(21)を構成する複数枚のグリーンシートの内、少なくとも1枚のグリーンシートに、互いに直交する2本の切断線の交叉位置を中心として第1貫通孔を穿設すると共に該第1貫通孔の内部に導体ペーストを充填して、導体充填部(26)を形成し、前記第2積層体(22)を作製する工程では、該第2積層体(22)を構成する複数枚のグリーンシートの内、少なくとも1枚のグリーンシートに、前記交叉位置を中心として第2貫通孔を穿設すると共に該第2貫通孔の内面に導電性材料を成膜して、導電膜(27)を形成し、前記切断工程は、
前記パッケージ集合基板(2)の第1積層体(21)側の表面から前記所定の切断線に沿って切り込みを入れることにより、該パッケージ集合基板(2)の第2積層体(22)側に少なくとも1枚のグリーンシートを残して、導体充填部(26)が形成された全てのグリーンシートを切断する第1切断工程と、
該第1切断工程の後に、切断面に露出した導体充填部(26)の表面及び導電膜(27)の表面に対して鍍金を施す鍍金工程と、
前記所定の切断線に沿ってパッケージ集合基板(2)に切り込みを入れることにより、前記第1切断工程にて切り残した全てのグリーンシートを切断する第2切断工程
とを有していることを特徴とする電子部品搭載用パッケージの製造方法。 - 複数のセラミック層の積層構造を有すると共に、1つの電子部品搭載用パッケージとなる直方体状のパッケージ部がマトリクス状に配列された集合構造を有し、互いに隣接する2つのパッケージ部の間を伸びる所定の切断線に沿って切断することにより、複数の電子部品搭載用パッケージ(1)が切り出されることとなるパッケージ集合基板において、
互いに直交する2本の切断線の交叉位置を中心として集合する4つのパッケージ部を構成する複数のセラミック層の内、少なくとも1枚のセラミック層には、前記交叉位置を中心として第1貫通孔が開設されると共に該第1貫通孔に導体ペーストを充填して、導体充填部(26)が形成されており、該導体充填部(26)が形成されたセラミック層を除く他のセラミック層の内、少なくとも1枚のセラミック層には、前記交叉位置を中心として第2貫通孔が開設されると共に該第2貫通孔の内面に導電性材料を成膜して、導電膜(27)が形成されていることを特徴とするパッケージ集合基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005104956A JP4338666B2 (ja) | 2005-03-31 | 2005-03-31 | 電子部品搭載用パッケージ及びパッケージ集合基板 |
US11/389,330 US7378728B2 (en) | 2005-03-31 | 2006-03-27 | Electronic component mounting package and package assembled substrate |
CNB2006100683757A CN100501989C (zh) | 2005-03-31 | 2006-03-30 | 安装电子零部件用封装体及封装体集中基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005104956A JP4338666B2 (ja) | 2005-03-31 | 2005-03-31 | 電子部品搭載用パッケージ及びパッケージ集合基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006286940A JP2006286940A (ja) | 2006-10-19 |
JP4338666B2 true JP4338666B2 (ja) | 2009-10-07 |
Family
ID=37030654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005104956A Expired - Fee Related JP4338666B2 (ja) | 2005-03-31 | 2005-03-31 | 電子部品搭載用パッケージ及びパッケージ集合基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7378728B2 (ja) |
JP (1) | JP4338666B2 (ja) |
CN (1) | CN100501989C (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI338385B (en) * | 2006-12-13 | 2011-03-01 | Silicon Base Dev Inc | Side light package structure of light diode and its producing method |
JP5158875B2 (ja) * | 2008-12-08 | 2013-03-06 | 日鉄住金エレクトロデバイス株式会社 | 電子部品収納用セラミックパッケージ及びその製造方法 |
JP2011100769A (ja) * | 2009-11-04 | 2011-05-19 | Sumitomo Electric Ind Ltd | 光モジュール |
CN103210508B (zh) * | 2010-09-03 | 2017-05-10 | 日亚化学工业株式会社 | 发光装置及其制造方法 |
DE102013103226A1 (de) * | 2013-03-28 | 2014-10-02 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2976049B2 (ja) | 1992-07-27 | 1999-11-10 | 株式会社村田製作所 | 積層電子部品 |
JP3117828B2 (ja) * | 1992-12-28 | 2000-12-18 | ローム株式会社 | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 |
JP3286917B2 (ja) * | 1999-05-06 | 2002-05-27 | 株式会社村田製作所 | 電子部品用パッケージおよび電子部品 |
JP4477202B2 (ja) * | 2000-07-12 | 2010-06-09 | ローム株式会社 | 半導体装置およびその製造方法 |
JP4737842B2 (ja) | 2001-01-30 | 2011-08-03 | 京セラ株式会社 | 発光素子収納用パッケージの製造方法 |
US6608366B1 (en) * | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
JP2004087882A (ja) * | 2002-08-28 | 2004-03-18 | Sanyo Electric Co Ltd | 半導体装置 |
-
2005
- 2005-03-31 JP JP2005104956A patent/JP4338666B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-27 US US11/389,330 patent/US7378728B2/en not_active Expired - Fee Related
- 2006-03-30 CN CNB2006100683757A patent/CN100501989C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060220233A1 (en) | 2006-10-05 |
JP2006286940A (ja) | 2006-10-19 |
CN100501989C (zh) | 2009-06-17 |
CN1841722A (zh) | 2006-10-04 |
US7378728B2 (en) | 2008-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4698259B2 (ja) | 電子部品搭載用パッケージ及びパッケージ集合基板 | |
JP5472230B2 (ja) | チップ部品構造体及び製造方法 | |
JP6011573B2 (ja) | 電子部品 | |
US10014111B2 (en) | Substrate terminal mounted electronic element | |
JP4338666B2 (ja) | 電子部品搭載用パッケージ及びパッケージ集合基板 | |
JP5803998B2 (ja) | 電子部品の製造方法及び基板型の端子の製造方法 | |
JP2018107411A (ja) | 積層型電子部品の製造方法および積層型電子部品 | |
JP6528075B2 (ja) | 積層コイル部品 | |
JP2004172561A (ja) | セラミック多層基板及びその製造方法 | |
JP7379898B2 (ja) | 積層コイル部品 | |
JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
JP2006310796A (ja) | 多数個取り用配線基板 | |
JP5263133B2 (ja) | リード型電子部品 | |
JP2022081300A (ja) | 半導体発光装置 | |
JP3227648B2 (ja) | 多層回路基板及びその製造方法 | |
JP2010192643A (ja) | コモンモードノイズフィルタ | |
US7218002B2 (en) | Electronic device and intermediate product of electronic device | |
JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
JP2001332439A (ja) | 積層型セラミックコンデンサ | |
JP2006202870A (ja) | 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置 | |
JP2001111219A (ja) | 多層セラミック基板及び連結多層セラミック基板 | |
JP2003124773A (ja) | チップ型圧電共振部品 | |
WO2021085413A1 (ja) | 実装基板、電子装置、および電子モジュール | |
JP2021057465A (ja) | 発光装置の製造方法 | |
JPH11317323A (ja) | 積層電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090630 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |