JP5803998B2 - 電子部品の製造方法及び基板型の端子の製造方法 - Google Patents

電子部品の製造方法及び基板型の端子の製造方法 Download PDF

Info

Publication number
JP5803998B2
JP5803998B2 JP2013152806A JP2013152806A JP5803998B2 JP 5803998 B2 JP5803998 B2 JP 5803998B2 JP 2013152806 A JP2013152806 A JP 2013152806A JP 2013152806 A JP2013152806 A JP 2013152806A JP 5803998 B2 JP5803998 B2 JP 5803998B2
Authority
JP
Japan
Prior art keywords
substrate
main surface
manufacturing
electronic component
type terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013152806A
Other languages
English (en)
Other versions
JP2015023246A (ja
Inventor
和渡 小川
和渡 小川
尊史 渡邊
尊史 渡邊
淳也 嶋川
淳也 嶋川
加藤　充英
充英 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013152806A priority Critical patent/JP5803998B2/ja
Priority to US14/332,652 priority patent/US9839135B2/en
Priority to CN201410352590.4A priority patent/CN104347267B/zh
Publication of JP2015023246A publication Critical patent/JP2015023246A/ja
Application granted granted Critical
Publication of JP5803998B2 publication Critical patent/JP5803998B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1563—Reversing the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、基板型の端子に素子を搭載してなる電子部品の製造方法及び素子が搭載される基板型の端子の製造方法に関するものである。
従来、例えば、素子と回路基板のランド電極を配線したり、素子の振動が回路基板に伝わることを防いだりするために、基板型の端子を介して素子を回路基板に実装することが知られている（特許文献１を参照。）。
特許文献１には、導電性パターンが形成された絶縁性基板に積層セラミックコンデンサが実装され、該絶縁性基板がカットされることにより、積層セラミックコンデンサ（素子）と基板型の端子からなるチップ部品構造体が取り出される旨が記載されている。
特許文献１に示すチップ部品構造体の製造方法は、絶縁性基板のカット前に導電性パターンにグリーンレジストを塗布することにより、絶縁性基板をカットする際のバリの発生を防止している。
特開２０１３−３８２９１号公報
しかしながら、特許文献１に示すチップ部品構造体の製造方法では、積層セラミックコンデンサは、一部がグリーンレジストを介して絶縁性基板に搭載される場合がある。換言すれば、積層セラミックコンデンサは、一部がグリーンレジストに乗り上がってしまう場合がある。
この場合、積層セラミックコンデンサは、実装されるべき位置からずれてしまう。さらに、積層セラミックコンデンサがグリーンレジストに乗り上がった状態で、積層セラミックコンデンサと導電性パターンとをはんだ接合剤を溶融させて接合する場合、積層セラミックコンデンサは、実装されるべき位置からさらにずれる場合がある。
そこで、本発明の目的は、基板型の端子となる基板の切断時にバリを発生させることない電子部品の製造方法、及び素子が搭載される基板型の端子の製造方法を提供することにある。
本発明は、互いに直交する第１方向と第２方向とにそれぞれ延びる矩形状であり互いに対向する第１主面と第２主面とを有する基板本体と、前記第１主面に設けられた素子接続用電極と、を備える基板型の端子、並びに前記第１主面に配置され前記基板型の端子に接続される素子を備えた電子部品の製造方法である。
本発明の電子部品の製造方法は、基板を複数の基板型の端子に分割するように、深さが該基板の厚み未満である切込み溝を前記基板本体の第１主面又は第２主面となる該基板の一方主面から形成する溝形成工程と、前記切込み溝を前記基板の厚み方向に貫通させるように前記基板の一方主面に対向する他方主面から該基板を切断する切断工程と、分割された複数の基板型の端子の各基板本体の第１主面に前記素子を搭載する搭載工程と、を含む。
素子は、例えば積層セラミックコンデンサであるが、他の電子部品であってもよく、素子接続用電極を介して基板型の端子に実装される。
溝形成工程は、例えばダイサー加工やカット刃での押し切りによって行われる。すなわち、基板には、溝形成工程によって、一方主面から他方主面に押圧されて切込み溝が形成される。切込み溝が形成される際、一方主面の導電性パターンを切断しても、バリは切込み溝の深さ方向（一方主面から他方主面に向かう方向）に基板の内側に向かって発生する。
切込み溝は、基板を一方主面から他方主面まで貫通しないように形成される。したがって、基板の内側に向かってバリが発生しても、当該バリが他方主面から基板の外側に飛び出すことがない。
切断工程は、切込み溝を基板の厚み方向に貫通させるように基板の他方主面から基板を切断する。すなわち、切断は、基板の一方主面の法線方向から視て、切込み溝の位置で行われる。すると、基板の切断は、切込み溝に達することで完了する。加工精度の誤差等により、切断工程において、他方主面に形成された電極が切断されてしまっても、バリは、切断が基板の内部で完了するため、他方主面から基板の外側に飛び出すことがない。
以上のように、本発明の基板型の端子の製造方法は、基板の両面から切断することにより、電極を切断してしまっても、バリが基板の外側に飛び出すことがない。したがって、本発明の製造方法によれば、バリの発生防止のためにグリーンレジストを電極に塗布しないため、グリーンレジストによって素子の実装位置がずれてしまうことがない。
また、前記切断工程は、前記切断工程は、前記基板の一方主面に第１支持部材を貼り付けて該基板を支持し、該基板の面を反転してから、該基板の他方主面から該基板を切断してもよい。
第１支持部材が面で基板を支持することにより、基板は、面の反転時に力が加わっても、割れにくくなる。
また、前記切断工程は、前記第１方向に隣り合う基板型の端子が第１の所定の間隔で離間するように前記基板を切断し、前記第１の所定の間隔は、前記基板型の端子に実装される素子の前記第１方向に隣り合う間隔よりも狭くてもよい。
さらに、前記切断工程は、前記第２方向に隣り合う基板型の端子が第２の所定の間隔で離間するように前記基板を切断し、前記第２の所定の間隔は、前記基板型の端子に実装される素子の前記第２方向に隣り合う間隔よりも狭くてもよい。
このように基板を切断すれば、基板型の端子は、基板本体の第１主面の法線方向から視て、素子より小さくなる。したがって、基板型の端子は、外部から衝撃を受けにくくなる。その結果、この基板型の端子の製造方法では、基板型の端子に衝撃が加わり、素子が脱落してしまうことを防ぐことができる。
また、前記切込み溝は、前記一方主面上で前記第１方向にそれぞれ離間した複数の前記素子接続用電極の間を通ってもよいし、前記他方主面上で前記第１方向にそれぞれ離間した複数の外部接続用電極の間を通ってもよい。
また、前記切込み溝は、前記一方主面の前記素子接続用電極から前記第２主面の外部接続用電極まで貫通する円形の溝の側壁面のうち、前記第１方向に離間した２カ所で前記素子接続用電極と前記外部接続用電極とを接続する２つの接続電極の間を通ってもよい。
このように切込み溝を形成することにより、切込み溝の形成及び基板の切断は、素子接続用電極、外部接続用電極、及び接続用電極を避けて行われる。したがって、電極を切断することによるバリの発生を防止できる。
また、前記搭載工程は、スズを含むはんだ接合剤を塗布する塗布工程と、前記素子及び前記複数の基板型の端子を加熱して前記はんだ接合剤を溶融する加熱工程と、からなり、前記切断工程と前記搭載工程の間に、前記複数の基板型の端子の配列を維持しながら前記第１支持部材から第２支持部材に移し替える差替工程、を含んでもよい。
第２支持部材は、切断工程時には用いられないため、切断工程によって傷がつかない。したがって、この製造方法は、第２支持部材が再利用可能であり、経済的である。
本発明は、素子が搭載済みの電子部品の製造方法に限らず、素子が搭載される基板型の端子の製造方法であってもよい。
本発明の電子部品の製造方法及び基板型の端子の製造方法によれば、グリーンレジストを電極に塗布しなくても、基板の切断時のバリの発生を防止できる。
（Ａ）は、実施形態１に係る電子部品の製造方法で製造される電子部品１の外観斜視図、（Ｂ）は、電子部品１の平面図、（Ｃ）は、電子部品１の正面図、（Ｄ）は、電子部品１の右側面図、（Ｅ）は、電子部品１の底面図、（Ｆ）は、はんだ接合剤の濡れ上がりを示す電子部品１の外観斜視図である。 実施形態１に係る電子部品の製造方法の各工程を示すフローチャートである。 複数の電極１０２が形成された絶縁性基板１０１の平面図である。 複数の孔１０３が形成された絶縁性基板１０１の平面図である。 複数の接続電極３４Ａ，３４Ｂが形成された絶縁性基板１０１のＡ−Ａ断面図である。 分割線ＳＬを説明するための絶縁性基板１０１の平面図である。 切込み溝が裏面１０１Ｂに形成された絶縁性基板１０１の平面図である。 切込み溝が裏面１０１Ｂに形成された絶縁性基板１０１のＢ‐Ｂ断面図である。 （Ａ）は、粘着シート２００を裏面１０１Ｂに貼り付けた絶縁性基板１０１の側面図、（Ｂ）は、反転されて表面１０１Ｕから切断される絶縁性基板１０１の側面図である。 積層コンデンサ２が搭載された基板型の端子３の集合体１００の平面図である。 （Ａ）は、集合体１００のＣ−Ｃ断面図の一部、（Ｂ）は、集合体１００のＤ−Ｄ断面図の一部である。 実施形態２に係る電子部品１の製造方法の各工程を示すフローチャートである。 実施形態３に係る電子部品１の製造方法の各工程を示すフローチャートである。 （Ａ）は、耐熱性粘着板４００を裏面に貼り付けた集合体１００の側面図、（Ｂ）は、粘着シート２００を表面から剥がした集合体１００の側面図である。 （Ａ）は、複数の電極１０２Ａ、複数の孔１０３Ａ、及び複数の接続電極３４１が形成された絶縁性基板１０１の平面図の一部を示す図、（Ｂ）は、切断工程後の集合体１００Ａの平面図の一部を示す図、（Ｃ）は、Ｅ−Ｅ断面図である。 （Ａ）は、複数の電極１０２、及び複数の孔１０４が形成された絶縁性基板１０１の平面図、（Ｂ）は、切断工程後の集合体１００Ｂの平面図である。
（実施形態１）
まず、実施形態１に係る製造方法により製造される電子部品１について図１（Ａ）〜図１（Ｅ）を用いて説明する。図１（Ａ）は、電子部品１の外観斜視図、図１（Ｂ）は、電子部品１の平面図、図１（Ｃ）は、電子部品１の正面図、図１（Ｄ）は、電子部品１の右側面図、図１（Ｅ）は、電子部品１の底面図、図１（Ｆ）は、はんだ接合剤の濡れ上がりを示す電子部品１の外観斜視図である。
電子部品１は、図１（Ａ）に示すように、積層コンデンサ２と基板型の端子３とを備える。
積層コンデンサ２は、所謂、積層セラミックコンデンサであり、積層体２１と外部電極２２Ａ，２２Ｂと複数の内部電極２３とを備える。なお、積層コンデンサ２としては、複数の誘電体層が積層された構造であればよく、誘電体材料に樹脂フィルムを使用した積層型金属化フィルムコンデンサ等を用いてもよい。
積層体２１は、長手方向の両端面である第１端面（同図における左側面）および第２端面（同図における右側面）が略正方形の略長方体状であり、複数のセラミック誘電体層を短手方向に積層して構成される。積層体２１は、第１端面と第２端面とに接続する積層方向に垂直な第１主面と第２主面、積層方向に平行な第１側面と第２側面を有する。複数の内部電極２３は積層体２１の内部に誘電体層を挟んで積層される。なお、積層体２１の第１端面と第２端面とは、略正方形に限らず略長方形であってもよく、例えば、積層方向に短くなっていてもよい。
外部電極２２Ａは、積層体２１の第１端面（同図における左側面）に設けられ、積層体２１の第１端面に接続する４つの面（第１主面、第２主面、第１側面および第２側面）の一部に延設されている。外部電極２２Ｂは、積層体２１の第２端面（同図における右側面）に設けられ、積層体２１の第２端面に接続する４つの面（第１主面、第２主面、第１側面および第２側面）の一部に延設されている。なお、外部電極２２Ａ，２２Ｂは、積層体２１の少なくとも１つの面に設けられていればよい。
なお、外部電極２２Ａ，２２Ｂには、耐腐食性や導電性を加味して所定の金属メッキが施されていてもよい。また、積層コンデンサ２としては一般に普及している外形寸法のものを利用するとよく、例えば、長手方向寸法×短手方向寸法が３．２ｍｍ×１．６ｍｍ、２．０ｍｍ×１．２５ｍｍ、１．６ｍｍ×０．８ｍｍ、１．０ｍｍ×０．５ｍｍ、０．８ｍｍ×０．４ｍｍ、０．６ｍｍ×０．３ｍｍなどのものを利用することができる。
電子部品１は、上述の積層コンデンサ２を基板型の端子３の実装面に搭載する構成からなる。なお、積層コンデンサ２は、基板型の端子３に搭載されたときに、基板型の端子３の実装面と向かい合う面となる底面が、第１主面、第２主面、第１側面、または第２側面のいずれであってもよい。積層コンデンサ２の第１主面もしくは第２主面を基板型の端子３に向かい合った底面とすることで、図１（Ａ）に示すように、内部電極２３の面方向と基板型の端子３の実装面とが垂直になる。また、積層コンデンサ２の第１側面もしくは第２側面を基板型の端子３に向かい合った底面とすることで、内部電極２３の面方向と基板型の端子３の実装面とが平行になる。
基板型の端子３は基板本体３１と素子接続用電極３５Ａ，３５Ｂと外部接続用電極３２Ａ，３２Ｂと溝部３３Ａ，３３Ｂとを備える。基板本体３１は、実装面に直交する基板法線方向の厚みが０．０５〜０．４ｍｍの略直方体形状である。基板本体３１は、基板法線方向と直交する第１主面と、第１主面に対向する第２主面を有する。基板本体３１の第１主面には、積層コンデンサ２が搭載される。すなわち、基板本体３１の第１主面側が、基板型の端子３の実装面となる。素子接続用電極３５Ａ，３５Ｂは、基板本体３１の第１主面に設けられ、外部接続用電極３２Ａ，３２Ｂは基板本体３１の第２主面に設けられている。
基板本体３１は、基板本体３１の第１及び第２主面に直交し、基板本体３１の短手方向に沿った第１端面と第２端面を有する。基板本体３１は、基板本体３１の第１及び第２主面に直交し、基板本体３１の長手方向に沿った第１側面と第２側面を有する。基板本体３１は、基板法線方向から視ると略矩形状である。ここでは、基板本体３１の平面形状は積層コンデンサ２の平面形状よりも若干小さく形成されている。例えば、積層コンデンサ２の平面寸法に対して０．９倍の寸法の平面形状としている。基板本体３１の外形寸法は、電子部品１の姿勢安定性を考慮して、長手寸法が積層コンデンサ２の長手寸法（Ｌ）の０．８倍以上が好ましく、０．９倍以上がより好ましい。また、短手寸法が積層コンデンサ２の短手寸法（Ｗ）の０．８倍以上が好ましく、０．９倍以上がより好ましい。
溝部３３Ａ，３３Ｂは、基板本体３１の第１端面及び第２端面に形成されている。溝部３３Ａ，３３Ｂは、基板本体３１の第１主面から第２主面まで貫通する。溝部３３Ａ，３３Ｂは、基板本体３１の第１主面の法線方向から視て、半円形状である。ただし、溝部３３Ａは、基板本体３１の第１端面から第１側面又は第２側面に跨っていてもよい。溝部３３Ｂは、基板本体３１の第２端面から第１側面又は第２側面に跨っていてもよい。さらに、溝部３３Ａ，３３Ｂは、基板本体３１の第１主面の法線方向から視て、半円形状に限らない。
素子接続用電極３５Ａ，３５Ｂは基板本体３１の第１主面に長手方向に配列して形成されている。素子接続用電極３５Ａは、基板本体３１の第１主面の第１端面側に形成されている。素子接続用電極３５Ａは、第１端面側が半円形状の溝部３３Ａにより切欠けられている。素子接続用電極３５Ｂは、基板本体３１の第１主面の第２端面側に形成されている。素子接続用電極３５Ｂは、第２端面側が半円形状の溝部３３Ｂにより切欠けられている。これらの素子接続用電極３５Ａ，３５Ｂは、はんだ４０Ａ，４０Ｂを介して積層コンデンサ２の外部電極２２Ａ，２２Ｂに電気的及び機械的に接合されている。
基板本体３１は、第１主面の法線方向から視て、側面（実装面に対向し、かつ溝部３３Ａ，３３Ｂが形成されている面）が素子接続用電極３５Ａ，３５Ｂと３０ｕｍ離れている。素子接続用電極３５Ａ，３５Ｂは、基板本体３１の側面との距離が短ければ短いほど、基板本体３１の第１主面上で大きく面積を確保することが可能である。このように、基板本体３１の側面と素子接続用電極３５Ａ，３５Ｂとの距離を短くすれば、基板本体３１の第１主面の面積を小さくしても、すなわち、基板型の端子３の実装面積を小さくしても、積層コンデンサ２の実装を安定化させることができる。基板本体３１の側面と素子接続用電極３５Ａ，３５Ｂとの間の距離は５０ｕｍ以下とすることが好ましく、基板本体３１の側面と素子接続用電極３５Ａ，３５Ｂとが面一となってもよい。
外部接続用電極３２Ａ，３２Ｂは基板本体３１の第２主面に長手方向に配列して形成されている。外部接続用電極３２Ａは、基板本体３１の第２主面の第１端面側に形成されている。外部接続用電極３２Ａは、第１端面側が半円形状の溝部３３Ａにより切欠けられている。外部接続用電極３２Ｂは、基板本体３１の第２主面の第２端面側に形成されている。外部接続用電極３２Ｂは、第２端面側が半円形状の溝部３３Ｂにより切欠けられている。なお、外部接続用電極３２Ａ，３２Ｂは電子部品１を実装する回路基板の実装用ランドに応じて形状を設定すればよい。
基板本体３１の溝部３３Ａ，３３Ｂの側壁面の一部には、接続電極３４Ａ，３４Ｂが形成されている。接続電極３４Ａは、基板本体３１の第１主面の法線方向から視て、基板本体３１の第１端面から内側に形成されている。接続電極３４Ｂは、基板本体３１の第１主面の法線方向から視て、基板本体３１の第２端面から内側に形成されている。接続電極３４Ａは素子接続用電極３５Ａと外部接続用電極３２Ａとを導通させる。接続電極３４Ｂは素子接続用電極３５Ｂと外部接続用電極３２Ｂとを導通させる。
このような形状により、図１（Ｆ）に示すように、溝部３３Ａ，３３Ｂにはんだが流れ込むことにより、はんだの供給量が過大でも、はんだ４０Ａ，４０Ｂは、積層コンデンサ２の積層方向に外部電極２２Ａ，２２Ｂを濡れ上がりにくい。これにより、積層コンデンサ２が印加電圧によって振動しても、その振動は、外部接続用電極３２Ａ，３２Ｂに接続される回路基板に伝わりにくく、回路基板から可聴音（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）が発生しにくい。
次に、実施形態１に係る電子部品１の製造方法について、図２乃至図１１を用いて説明する。図２は、電子部品１の製造方法の各工程を示すフローチャートである。図３は、複数の電極１０２が形成された絶縁性基板１０１の平面図である。図４は、複数の孔１０３が形成された絶縁性基板１０１の平面図である。図５は、複数の接続電極３４Ａ，３４Ｂが形成された絶縁性基板１０１のＡ−Ａ断面図である。図６は、分割線ＳＬを説明するための絶縁性基板１０１の平面図である。図７は、切込み溝が裏面１０１Ｂに形成された絶縁性基板１０１の平面図である。図８は、切込み溝が裏面１０１Ｂに形成された絶縁性基板１０１のＢ‐Ｂ断面図である。図９（Ａ）は、粘着シート２００を裏面１０１Ｂに貼り付けた絶縁性基板１０１の側面図である。図９（Ｂ）は、反転されて表面１０１Ｕから切断される絶縁性基板１０１の側面図である。図１０は、積層コンデンサ２が搭載された基板型の端子３の集合体１００の平面図である。図１１（Ａ）は、集合体１００のＣ−Ｃ断面図の一部である。図１１（Ｂ）は、集合体１００のＤ−Ｄ断面図の一部である。なお、図１０において、積層コンデンサ２は、説明のために点線で示されている。
まず、準備工程として、複数の基板型の端子３からなる集合体１００となるべき絶縁性基板１０１を準備する（Ｓ１０）。絶縁性基板１０１は、厚みが０．０５〜０．４ｍｍであり、平面形状が矩形である。絶縁性基板１０１は、材質が絶縁性の樹脂もしくは無機材料またはその両方を含む。例えば、絶縁性基板１０１は、ガラス織布をエポキシ樹脂で包埋したガラスエポキシ基板である。ただし、絶縁性基板１０１は、エポキシ樹脂に限らず、その他の樹脂で包埋されてなる態様であってもいてもよいし、その他の無機材料で構成されてなる態様であってもよい。例えば、セラミック基板を絶縁性基板１０１として用いてもよい。
次に、電極形成工程として、絶縁性基板１０１の表面１０１Ｕ及び裏面１０１Ｂに複数の電極１０２を形成する（Ｓ２０）。表面１０１Ｕの電極１０２、及び裏面１０１Ｂの電極１０２は、所望の電極パターンに沿って形成される。複数の電極１０２は、図３に示すように、それぞれ第１方向及び第２方向からなるマトリックスに沿って配列される。各電極１０２は、第１方向及び第２方向に所定の間隔で離間して配置される。所定の間隔は、後述する分割線ＳＬの配置及びダイシングブレードの刃先の厚みＴｄを考慮して設定される。複数の電極１０２からなる電極パターンは、例えば電解又は無電解による銅（Ｃｕ）めっきとで形成される。
なお、電極パターンは、絶縁性基板１０１の両面で同じ形状である。すなわち、裏面１０１Ｂの電極１０２は、表面１０１Ｕの電極１０２と同じ形状及び配置である。しかし、裏面１０１Ｂの電極１０２は、後述する接続電極３４Ａ，３４Ｂで表面１０１Ｕの電極１０２に接続できるように、絶縁性基板１０１の第１主面の法線方向から視て、表面１０１Ｕの電極１０２と一部が重複する形状及び配置であればよい。
絶縁性基板１０１の両面に複数の電極１０２を形成すると（Ｓ２０）、接続電極形成工程として、複数の孔１０３を形成し、孔１０３の一部をめっきしてなる接続電極３４Ａ，３４Ｂを形成する（Ｓ３０）。孔１０３は、図４に示すように、第２方向に隣り合う電極１０２を１つの円で切断するように形成される。孔１０３は、電極１０２を貫通し、かつ絶縁性基板１０１の表面１０１Ｕから裏面１０１Ｂを貫通するように形成される。孔１０３は、レーザ又は針によって形成される。表面１０１Ｕの電極１０２は、孔１０３により切断されることにより、素子接続用電極３５Ａ，３５Ｂとなる。裏面１０１Ｂの電極１０２は、孔１０３により切断されることにより、外部接続用電極３２Ａ，３２Ｂとなる。
孔１０３により露出した絶縁性基板１０１の断面（孔１０３の側壁面）には、２カ所に例えば銅（Ｃｕ）からなるめっきが施される。めっきは、図４に示すように、絶縁性基板１０１の第１主面の法線方向から視て、孔１０３のうち、第２方向に離間した位置に形成される。めっきは、図５に示すように、絶縁性基板１０１の表面１０１Ｕから裏面１０１Ｂまで接続するように形成される。
孔１０３のめっきが施された部分は、図４及び図５に示すように、接続電極３４Ａ，３４Ｂとなる。接続電極３４Ａ、３４Ｂは、後述する分割線ＳＬの配置及びダイシングブレードの刃先の厚みＴｄを考慮して位置及び形状が設定される。
孔１０３を形成して、接続電極３４Ａ，３４Ｂを形成すると（Ｓ３０）、溝形成工程として、絶縁性基板１０１の裏面１０１Ｂに切込み溝ＤＴＨを分割線ＳＬに沿って形成する（Ｓ４０）。
分割線ＳＬとは、絶縁性基板１０１を複数の基板型の端子３に分割するための線である。分割線ＳＬは、図６に示すように、マトリックス状に設定される。分割線ＳＬは、絶縁性基板１０１の表面１０１Ｕの法線方向から視て、素子接続用電極３２Ａ，３２Ｂ及び接続電極３４Ａ，３４Ｂを避けるように設定される。換言すれば、分割線ＳＬは、絶縁性基板１０１の表面１０１Ｕの法線方向から視て、素子接続用電極３２Ａ，３２Ｂ及び接続電極３４Ａ，３４Ｂを通らないように設定される。
より具体的には、第１方向に沿った分割線ＳＬは、孔１０３を例えば中心で通り、かつ接続電極３４Ａ，３４Ｂに重ならないように設定される。第２方向に沿った分割線ＳＬは、縦方向に隣り合う素子接続用電極３５Ａ，３５Ｂの例えば中間位置を通るように設定される。ただし、分割線ＳＬは、設計上の線であるため、実際の絶縁性基板１０１に分割線を設ける必要はない。
切込み溝ＤＴＨは、絶縁性基板１０１の裏面１０１Ｂがダイサー加工されることにより形成される。ダイサー加工では、回転するダイシングブレード９００が裏面１０１Ｂから表面１０１Ｕに絶縁性基板１０１を押圧する。ダイサー加工では、絶縁性基板１０１を切断しきらないように、切込み溝ＤＴＨの深さＤｄが調節される。より具体的には、図８に示すように、切込み溝ＤＴＨの深さＤｄは、絶縁性基板１０１の厚みＤｂより浅くなるように調節される。また、切込み溝ＤＴＨの幅は、図７に示すようにダイシングブレード９００の刃先の厚みＴｄと同じ長さである。
上述のように、溝形成工程では、外部接続用電極３２Ａ，３２Ｂ、及び接続電極３４Ａ，３４Ｂを避けて、切込み溝ＤＴＨを形成する。したがって、溝形成工程では、切削によりバリが出やすい電極を削らない。
切込み溝ＤＴＨを形成すると（Ｓ４０）、反転工程として、絶縁性基板１０１の裏面１０１Ｂに粘着シート２００を貼って、絶縁性基板１０１の面を反転させる（Ｓ５０）。
粘着シート２００は、表面に粘着性を有する平板状の部材である。粘着シート２００は、平面形状が絶縁性基板１０１の平面形状より大きい。粘着シート２００は、粘着性を有する樹脂からなる発砲剥離シートであり、熱により粘着力が弱まる。なお、図９（Ａ）では、粘着シート２００と絶縁性基板１０１の裏面１０１Ｂとが当接していないが、実際の外部接続用電極３２Ａ，３２Ｂは、絶縁性基板１０１は、粘着シート２００と裏面１０１Ｂで当接することが好ましい。
このように、絶縁性基板１０１は、粘着シート２００によって面で支持されることにより、反転時に力が加わっても割れにくくなる。
次に、絶縁性基板１０１の面を反転すると（Ｓ５０）、切断工程として、分割線ＳＬに沿って、表面１０１Ｕから絶縁性基板１０１を切断する（Ｓ６０）。すると、絶縁性基板１０１は、複数の基板型の端子３からなる集合体１００となる。
切断工程は、分割線ＳＬに沿って切断されることにより行われる。切断は、図９（Ｂ）に示すように、ダイシングブレード９００を用いたダイサー加工により行われる。ダイサー加工では、絶縁性基板１０１の表面１０１Ｕから裏面１０１Ｂにダイシングブレード９００が絶縁性基板１０１を押圧する。
ダイシングブレード９００が切込み溝ＤＴＨに達すると、絶縁性基板１０１は、切断されて、複数の基板型の端子３からなる集合体１００となる。複数の基板型の端子３は、粘着シート２００により支持されているため、ばらばらにならず、マトリックス状の配列で保たれたまま後工程が実施可能である。
切断工程は、分割線ＳＬに沿って、すなわち、素子接続用電極３５Ａ，３５Ｂ及び接続用電極３４Ａ，３４Ｂを避けて絶縁性基板１０１を切断する。したがって、切断工程では、切断によりバリが出やすい電極を切断することがない。
なお、粘着シート２００が両面に粘着力を有する場合、ダイサー加工時に絶縁性基板１０１がずれてしまうことを防ぐ。
基板型の端子３の製造方法としては、ステップＳ６０に示す工程で終わりであるが、以下に示す工程を続けて実行すると、各基板型の端子３に積層コンデンサ２を搭載した電子部品１が製造される。
絶縁性基板１０１を切断すると（Ｓ６０）、接合剤印刷工程として、素子接続用電極３５Ａ，３５Ｂ表面にはんだ接合剤を印刷する（Ｓ７０）。はんだ接合剤は、スズ（Ｓｎ）を含む導電性材料である。はんだ接合剤の印刷は、スクリーン印刷により行われるが、スクリーン印刷以外の方法ではんだ接合剤を素子接続用電極３５Ａ，３５Ｂ表面に行ってもよい。
反転工程により絶縁性基板１０１の表面１０１Ｕが露出しているため、絶縁性基板１０１の面を反転させる必要がなく、接合剤印刷工程がそのまま実行できる。
はんだ接合剤を印刷すると（Ｓ７０）、加熱工程として、各基板型の端子３に積層コンデンサ２を搭載し、集合体１００をリフロー炉に入れて加熱する（Ｓ８０）。なお、ステップＳ７０の接合剤印刷工程と、ステップＳ８０の加熱工程とを実行することが各基板型の端子３に積層コンデンサ２を搭載する搭載工程に相当する。
積層コンデンサ２を、図１０に示すように、外部電極２２Ａ，２２Ｂが素子接続用電極３５Ａ，３５Ｂに接続されるように搭載して加熱する。すると、素子接続用電極３５Ａ，３５Ｂの表面のはんだ接合剤が溶融し、その後冷却により凝固する。その結果、外部電極２２Ａ，２２Ｂは、素子接続用電極３５Ａ，３５Ｂに電気的及び機械的に接合される。
最後に、取出工程として、集合体１００から複数の基板型の端子３を取り出す（Ｓ９０）。この際、粘着シート２００の粘着力がリフロー炉での加熱により弱まっているため、基板型の端子３は、粘着シート２００から容易に剥がし取ることができる。
上述のように、実施形態１に係る電子部品１の製造方法は、溝形成工程及び切断工程において、電極を避けて絶縁性基板１０１を切削及び切断する。したがって、本実施形態に係る電子部品１の製造方法は、切断及び切削によりバリが出やすい電極を切削及び切断しないため、レジストを塗布する必要がない。無論、積層コンデンサ２の一部がレジストに乗り上がって、積層コンデンサ２の実装位置がずれてしまうこともない。
溝形成工程及び切断工程において、ダイシングブレード９００は、絶縁性基板１０１を貫通しない。したがって、加工精度の誤差等により、ダイシングブレード９００が加工面（ダイシングブレード９００が当てられる面）に形成された電極を切断してしまっても、加工面から絶縁性基板１０１の内部に向かって延伸して形成されたバリが加工面と対向する面から外側に飛び出すことはない。
また、実施形態１に係る電子部品１の製造方法は、先に絶縁性基板１０１を切断した後に、積層コンデンサ２を搭載する。したがって、積層コンデンサ２は、絶縁性基板１０１の切断時にかかる衝撃によって、脱落したり、積層コンデンサ２と基板型の端子３との接続部の一部が分断されたりすることがない。特に、切り込み溝ＤＴＨの断面（基板本体３１の側面）と素子接続用電極３５Ａ，３５Ｂとの間の距離が１ｍｍ以下となる場合、基板本体３１は衝撃を受けやすいが、実施形態１に係る電子部品１の製造方法は、このような場合でも、積層コンデンサ２の脱落、及び積層コンデンサ２と基板型の端子３との接続部の一部が分断を防止できる。
また、実施形態１に係る電子部品１の製造方法は、集合体１００において、各基板型の端子３を離間させて配置しているため、平面形状が基板型の端子３よりも大きい積層コンデンサ２を搭載できる。
より具体的には、集合体１００において、各基板型の端子３は、図１１（Ａ）のＣ−Ｃ断面図に示すように、ダイシングブレード９００の刃先の厚みＴｄと同じ距離で図１０の第１方向に離間している。各積層コンデンサ２は、図１０の第１方向に距離Ｔｃ１で離間している。距離Ｔｃ１は、距離Ｔｄより短い。各基板型の端子３は、図１１（Ｂ）のＤ−Ｄ断面図に示すように、ダイシングブレード９００の刃先の厚みＴｄと同じ距離で図１０の第２方向に離間している。各積層コンデンサ２は、図１０の第２方向に距離Ｔｃ２で離間している。距離Ｔｃ２は、距離Ｔｄより短い。
距離Ｔｃ１，Ｔｃ２は、例えば２００μｍと設定され、距離Ｔｄは、３００μｍと設定される。距離Ｔｃ１，Ｔｃ２は、２００μｍに限らないが、１５０μｍ以上が好ましい。ただし、距離Ｔｄが、距離Ｔｃ１，Ｔｃ２より５０μｍ以上長くなるように設定されることが望ましい。
すなわち、基板型の端子３は、平面形状が積層コンデンサ２の平面形状より小さい。このような形状により、基板型の端子３は、外部から衝撃を受けにくくなる。その結果、積層コンデンサ２は、基板型の端子３から脱落しにくくなる。
なお、積層コンデンサ２の搭載のために、距離Ｔｄをさらに広げる必要がある場合、すなわち各基板型の端子３の間隔を広げる場合、粘着シート２００を延ばせばよい。
また、上述の例では、熱により粘着力が弱まる発砲剥離テープを粘着シート２００として用いたが、粘着シート２００は、発砲剥離シートに限らず、他の粘着テープを用いてもよい。
また、上述の例では、ダイシングブレードの刃先の厚みＴｄを利用して、集合体１００において基板型の端子３を離間させたが、ダイサー加工に限らずともよい。例えば、絶縁性基板１０１をカット刃で押し切った後、各基板型の端子３を所定の間隔ごとに配列させる治工具を用いる態様であってもよい。
また、上述の例では、電子部品１は、基板型の端子３に積層コンデンサ２を搭載してなるが、積層コンデンサ２に限らず、インダクタや他の素子を搭載してなっても構わない。
（実施形態２）
次に、実施形態２に係る電子部品１の製造方法について、図１２を用いて説明する。図１２は、実施形態２に係る電子部品１の製造方法の各工程を示すフローチャートである。
実施形態２に係る電子部品１の製造方法は、ステップＳ３０に示す接続電極形成工程の次に、ステップＳ３１の支持工程を実行する点において、図２に示す実施形態１に係る電子部品の製造方法と相違する。すなわち、実施形態２に係る電子部品１の製造方法は、絶縁性基板１０１の表面１０１Ｕにダイシングテープ３００を貼り付けて、絶縁性基板１０１の面を反転させた後に、ステップＳ４０の溝形成工程を実行する。以下、実施形態１に係る電子部品１の製造方法と重複する工程の説明は省略する。
ステップＳ３１では、絶縁性基板１０１の表面１０１Ｕにダイシングテープ３００を当接させて貼り付ける。
ダイシングテープ３００は、例えば粘着シート２００と同じ形状及び材質である。ダイシングテープ３００は、両面に粘着力を有する。
ダイシングテープ３００を貼り付けたまま、絶縁性基板１０１の面を反転させた後、絶縁性基板１０１の裏面１０１Ｂに溝を形成する（Ｓ４０）。
絶縁性基板１０１は、反転される際、ダイシングテープ３００によって面で支持されているため、面に力が加わっても割れにくくなる。
さらに、ダイシングテープ３００は、溝形成工程時（Ｓ４０）、絶縁性基板１０１をダイサーテーブルに固定し、ダイサー加工を容易にする。
なお、ダイシングテープ３００は、溝形成工程（Ｓ４０）後、切断工程（Ｓ５０）前に剥がされる。
次に、実施形態３に係る電子部品１の製造方法について、図１３及び図１４を用いて説明する。図１３は、実施形態３に係る電子部品１の製造方法の各工程を示すフローチャートである。図１４（Ａ）は、耐熱性粘着板４００を裏面に貼り付けた集合体１００の側面図である。図１４（Ｂ）は、粘着シート２００を表面から剥がした集合体１００の側面図である。
実施形態３に係る電子部品１の製造方法は、ステップＳ４０，Ｓ５０，Ｓ６０の工程の代わりにステップＳ４０’，Ｓ５０’，Ｓ０’の工程を実行し、その後、ステップＳ６１の差替工程を実行する点において、実施形態１に係る電子部品１の製造方法と相違する。以下、実施形態１に係る電子部品１の製造方法と重複する工程の説明は省略する。
すなわち、実施形態３に係る電子部品１の製造方法は、切込み溝ＤＴＨを形成する面、粘着シート２００を貼り付ける面、及び切断工程を行う面が実施形態１に係る電子部品１の製造方法と反対の面であり、積層コンデンサ２を基板型の端子３に搭載する前に粘着シート２００から耐熱性粘着板４００（第２支持部材に相当する。）に貼り換えて集合体１００を支持する。
実施形態３に係る電子部品１の製造方法では、図１４（Ａ）に示すように、絶縁性基板１０１の切断後に熱により粘着力が弱まりにくい耐熱性粘着板４００を集合体１００の裏面（外部接続用電極３２Ａ，３２Ｂが形成された面）に貼り付ける（Ｓ６１）。そして、図１４（Ｂ）に示すように、粘着シート２００を集合体１００から剥がして面を反転させる（Ｓ６１）。粘着シート２００の剥離は、加熱又は紫外線の照射により粘着力を弱くしてから行う。粘着シート２００の剥離後、集合体１００の表面（素子接続用電極３５Ａ，３５Ｂが形成された面）が露出し、素子接続用電極３５Ａ，３５Ｂに対して、積層コンデンサ２を搭載する素子搭載工程が実施可能となる。
耐熱性粘着板４００によって集合体１００を支持することにより、集合体１００をリフロー炉で加熱しても、複数の基板型の端子３は、ばらばらになりにくい。また、耐熱性粘着板４００は、切断工程のダイサー加工時には用いられないため、ダイサー加工によって傷がつかない。したがって、実施形態３に係る電子部品１の製造方法は、耐熱性粘着板４００が再利用可能であり、経済的である。
なお、ステップＳ６１にて、粘着シート２００を集合体１００から剥がすために、耐熱性粘着板４００の粘着力より弱い粘着力を有する粘着シート２００を予め用いて、粘着シート２００を加熱又は紫外線を照射せずに、剥がし取ってもよい。
また、溝形成工程の実施前に実施形態２に係る電子部品１の製造方法の支持工程を実行しても構わない。ただし、この場合、ダイシングテープ２００は、絶縁性基板１０１の裏面１０１Ｂに貼り付けられる。
次に、上述の例では、切断時のバリの発生防止のために、電極を避けて絶縁性基板１０１を切断する態様であったが、本実施形態の電子部品１の製造方法は、電極を切断してもバリが発生しにくいため、以下のように電極を切断して基板型の端子３及び電子部品１を製造することもできる。
図１５は、変形例に係る切断工程を説明するための図である。図１５（Ａ）は、複数の電極１０２Ａ、複数の孔１０３Ａ、及び複数の接続電極３４１が形成された絶縁性基板１０１の平面図の一部を示す図である。図１５（Ｂ）は、切断工程後の集合体１００Ａの平面図の一部を示す図である。図１５（Ｃ）は、Ｅ−Ｅ断面図である。
変形例に係る切断工程は、図１５（Ａ）に示すように、絶縁性基板１０１の表面１０１Ｕに第１方向に延びる帯状に形成されている。各電極１０２Ａは、第２方向に所望の間隔で離間して配置されている。分割線ＳＬは、電極１０２Ａを第１方向及び第２向に通っている。素子接続用電極３５Ａ１，３５Ｂ１は、図１５（Ｂ）に示すように、絶縁性基板１０１が分割線ＳＬで切断されることにより、形成される。
なお、絶縁性基板１０１の裏面１０１Ｂには、表面１０１Ｕと同じ電極パターンで複数の電極１０２Ａが形成される。すなわち、外部接続用電極３２Ａ１，３２Ｂ１は、溝形成工程によって絶縁性基板１０１の裏面１０１Ｂの電極１０２Ａが切断されることにより、形成される。
変形例に係る切断工程では、絶縁性基板１０１の切断後、孔１０３の側壁面の全面にメッキを施して接続電極３４１を形成する。絶縁性基板１０１が分割線ＳＬで切断されると、図１５（Ｂ）及び図１５（Ｃ）に示すように、溝部３３Ａ，３３Ｂと基板本体３１との断面の全面に接続電極３４Ａ１，３４Ｂ１が形成される。
この変形例に係る切断工程は、電極１０２Ａ及び接続電極３４１を切断するが、絶縁性基板１０１の裏面１０１Ｂに切込み溝ＤＴＨを形成してから、表面１０１Ｕから分割線ＳＬに沿って絶縁性基板１０１を切断する。したがって、この変形例に係る切断工程は、電極を切断しても、バリが絶縁性基板１０１の外側に飛び出さない。したがって、積層コンデンサ２を実装する時及び電子部品１を外部接続用電極３２Ａ１，３２Ｂ１を介して回路基板に実装する時に、バリが問題とならない。また、レジストを電極に塗布する必要もない。
次に、接続電極形成工程の変形例について図１６を用いて説明する。図１６（Ａ）は、複数の電極１０２、及び複数の孔１０４が形成された絶縁性基板１０１の平面図である。図１６（Ｂ）は、切断工程後の集合体１００Ｂの平面図である。
変形例に係る接続電極形成工程は、主に、複数の孔１０４を形成し、複数の孔１０４を導電性ペースト（例えば主成分として銀（Ａｇ）を含む。）で埋めて接続電極３４Ａ２，３４Ｂ２を形成する点において、図４及び図５に示す接続電極形成工程と相違する。すなわち、接続電極３４Ａ２，３４Ｂ２は、素子接続用電極３５Ａ２，３５Ｂ２と外部接続用電極３２Ａ２，３２Ｂ２とを接続するビアとして形成される。
各孔１０４は、図１６（Ａ）に示すように、各電極１０２上で絶縁性基板１０１の表面１０１Ｕから裏面１０１Ｂまで貫通するように形成される。各孔１０４は、導電性ペーストで埋められており、この導電性ペーストを加熱工程により焼結させると、接続電極３４Ａ２，３４Ｂ２となる。接続電極３４Ａ２，３４Ｂ２は、素子接続用電極３５Ａ２，３５Ｂ２と外部接続用電極３２Ａ２，３２Ｂ２とを電気的に接続する。
なお、接続電極３４Ａ２，３４Ｂ２は、ビアとして形成されるのではなく、各孔１０４の側壁面にめっきを施したスルーホールめっきで形成される態様であっても構わない。
１…電子部品
２…積層コンデンサ
３…基板型の端子
２１…積層体
２２Ａ，２２Ｂ…外部電極
２３…内部電極
３１…基板本体
３２Ａ，３２Ａ，３２Ａ１…外部接続用電極
３２Ｂ，３２Ｂ，３２Ｂ１…外部接続用電極
３３Ａ，３３Ｂ…溝部
３４Ａ，３４Ａ１，３４Ａ２…接続電極
３４Ｂ，３４Ｂ１，３４Ｂ２…接続電極
３５Ａ，３５Ａ１，３５Ａ２…素子接続用電極
３５Ｂ，３５Ｂ１，３５Ｂ２…素子接続用電極
１００，１００Ａ，１００Ｂ…集合体
１０１…絶縁性基板
１０１Ｂ…裏面
１０１Ｕ…表面
１０２，１０２Ａ…電極
１０３，１０３Ａ…孔
１０４…孔
２００…粘着シート
３００…ダイシングテープ
３４１…接続電極
４００…耐熱性粘着板
９００…ダイシングブレード

Claims (8)

  1. 互いに直交する第１方向と第２方向とにそれぞれ延びる矩形状であり互いに対向する第１主面と第２主面とを有する基板本体と、前記第１主面に設けられた素子接続用電極と、を備える基板型の端子、並びに前記第１主面に配置され前記基板型の端子に接続される素子を備えた電子部品の製造方法であって、
    基板を複数の基板型の端子に分割するように、深さが該基板の厚み未満である切込み溝を前記基板本体の第１主面又は第２主面となる該基板の一方主面から形成する溝形成工程と、
    前記切込み溝を前記基板の厚み方向に貫通させるように前記基板の一方主面に対向する他方主面から該基板を切断する切断工程と、
    分割された前記複数の基板型の端子のマトリックス状の配列を維持した状態で、分割された前記複数の基板型の端子の各基板本体の前記第１主面に前記素子を搭載する搭載工程と、
    を含み、
    前記切断工程は、前記第１方向に隣り合う基板型の端子が第１の所定の間隔で離間するように前記基板を切断し、
    前記第１の所定の間隔は、前記基板型の端子に実装される素子の前記第１方向に隣り合う間隔よりも広い、
    電子部品の製造方法。
  2. 前記切断工程は、前記基板の一方主面に第１支持部材を貼り付けて該基板を支持し、該基板の面を反転してから、該基板の他方主面から該基板を切断する、
    請求項１に記載の電子部品の製造方法。
  3. 前記切断工程は、前記第２方向に隣り合う基板型の端子が第２の所定の間隔で離間するように前記基板を切断し、
    前記第２の所定の間隔は、前記基板型の端子に実装される素子の前記第２方向に隣り合う間隔よりも広い、
    請求項１又は２に記載の電子部品の製造方法。
  4. 互いに直交する第１方向と第２方向とにそれぞれ延びる矩形状であり互いに対向する第１主面と第２主面とを有する基板本体と、前記第１主面に設けられた素子接続用電極と、を備える基板型の端子、並びに前記第１主面に配置され前記基板型の端子に接続される素子を備えた電子部品の製造方法であって、
    基板を複数の基板型の端子に分割するように、深さが該基板の厚み未満である切込み溝を前記基板本体の第１主面又は第２主面となる該基板の一方主面から形成する溝形成工程と、
    前記切込み溝を前記基板の厚み方向に貫通させるように前記基板の一方主面に対向する他方主面から該基板を切断する切断工程と、
    分割された前記複数の基板型の端子のマトリックス状の配列を維持した状態で、分割された前記複数の基板型の端子の各基板本体の前記第１主面に前記素子を搭載する搭載工程と、
    を含み、
    前記切断工程は、前記第２方向に隣り合う基板型の端子が第２の所定の間隔で離間するように前記基板を切断し、
    前記第２の所定の間隔は、前記基板型の端子に実装される素子の前記第２方向に隣り合う間隔よりも広い、
    電子部品の製造方法。
  5. 前記切込み溝は、前記一方主面上で前記第１方向にそれぞれ離間した複数の前記素子接続用電極の間を通る、
    請求項１乃至請求項４のいずれかに記載の電子部品の製造方法。
  6. 前記切込み溝は、前記他方主面上で前記第１方向にそれぞれ離間した複数の外部接続用電極の間を通る、
    請求項１乃至請求項５のいずれかに記載の電子部品の製造方法。
  7. 前記切込み溝は、前記一方主面の前記素子接続用電極から前記第２主面の外部接続用電極まで貫通する円形の溝の側壁面のうち、前記第１方向に離間した２カ所で前記素子接続用電極と前記外部接続用電極とを接続する２つの接続電極の間を通る、
    請求項１乃至請求項５のいずれかに記載の電子部品の製造方法。
  8. 前記搭載工程は、スズを含むはんだ接合剤を塗布する塗布工程と、
    前記素子及び前記複数の基板型の端子を加熱して前記はんだ接合剤を溶融する加熱工程と、からなり、
    前記切断工程と前記搭載工程の間に、前記複数の基板型の端子の配列を維持しながら前記第１支持部材から第２支持部材に移し替える差替工程、
    を含む、
    請求項２に記載の電子部品の製造方法。
JP2013152806A 2013-07-23 2013-07-23 電子部品の製造方法及び基板型の端子の製造方法 Active JP5803998B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013152806A JP5803998B2 (ja) 2013-07-23 2013-07-23 電子部品の製造方法及び基板型の端子の製造方法
US14/332,652 US9839135B2 (en) 2013-07-23 2014-07-16 Method of producing electronic components and method of producing substrate-type terminals
CN201410352590.4A CN104347267B (zh) 2013-07-23 2014-07-23 电子部件的制造方法以及基板型端子的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013152806A JP5803998B2 (ja) 2013-07-23 2013-07-23 電子部品の製造方法及び基板型の端子の製造方法

Publications (2)

Publication Number Publication Date
JP2015023246A JP2015023246A (ja) 2015-02-02
JP5803998B2 true JP5803998B2 (ja) 2015-11-04

Family

ID=52389226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013152806A Active JP5803998B2 (ja) 2013-07-23 2013-07-23 電子部品の製造方法及び基板型の端子の製造方法

Country Status (3)

Country Link
US (1) US9839135B2 (ja)
JP (1) JP5803998B2 (ja)
CN (1) CN104347267B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015182229A1 (ja) * 2014-05-27 2015-12-03 株式会社村田製作所 マザーセラミック基板、セラミック基板、マザーモジュール部品、モジュール部品およびマザーセラミック基板の製造方法
JP7214950B2 (ja) * 2017-05-04 2023-01-31 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型電子部品及びその実装基板
US10347425B2 (en) 2017-05-04 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same
KR102004804B1 (ko) * 2017-08-28 2019-07-29 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102538906B1 (ko) * 2017-09-27 2023-06-01 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR20190121179A (ko) * 2018-09-13 2019-10-25 삼성전기주식회사 전자 부품
JP7306051B2 (ja) * 2019-05-16 2023-07-11 株式会社村田製作所 電子部品の製造方法
KR20190116169A (ko) * 2019-09-09 2019-10-14 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111380A (ja) * 1993-10-14 1995-04-25 Murata Mfg Co Ltd 表面実装用電子部品
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
JP2004006585A (ja) * 2002-04-24 2004-01-08 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
US7250352B2 (en) * 2002-04-24 2007-07-31 Sanyo Electric Co., Ltd. Methods for manufacturing a hybrid integrated circuit device
AU2003248743A1 (en) * 2002-06-27 2004-01-19 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof
JP2005050997A (ja) * 2003-07-28 2005-02-24 Matsushita Electric Ind Co Ltd 半導体素子分離方法
JP5404312B2 (ja) 2009-07-29 2014-01-29 京セラ株式会社 電子装置
JP2011159679A (ja) * 2010-01-29 2011-08-18 Furukawa Electric Co Ltd:The チップの製造方法
KR101485117B1 (ko) * 2010-12-28 2015-01-21 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP5808586B2 (ja) 2011-06-21 2015-11-10 新光電気工業株式会社 インターポーザの製造方法
CN103650082B (zh) 2011-07-11 2016-08-17 株式会社村田制作所 电子部件
JP5472230B2 (ja) * 2011-08-10 2014-04-16 株式会社村田製作所 チップ部品構造体及び製造方法
JP2013135187A (ja) * 2011-12-27 2013-07-08 Taiyo Yuden Co Ltd 基板の製造方法

Also Published As

Publication number Publication date
JP2015023246A (ja) 2015-02-02
US9839135B2 (en) 2017-12-05
CN104347267B (zh) 2017-06-27
CN104347267A (zh) 2015-02-11
US20150026972A1 (en) 2015-01-29

Similar Documents

Publication Publication Date Title
JP5803998B2 (ja) 電子部品の製造方法及び基板型の端子の製造方法
JP5803997B2 (ja) 電子部品の製造方法
JP6011573B2 (ja) 電子部品
JP6024693B2 (ja) 電子部品
KR20130018146A (ko) 칩 부품 구조체 및 제조방법
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
US9743511B1 (en) Rigid flex circuit board
JP2016066705A (ja) プリント配線板およびその製造方法
JP2015220281A (ja) プリント配線板
JP2014107552A (ja) 多層回路基板及びその製作方法
JP2007273654A (ja) フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP2016201424A (ja) プリント配線板およびその製造方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
US9693468B2 (en) Package substrate and manufacturing method thereof
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6673304B2 (ja) 多層基板
JP2013073989A (ja) 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板
JP6387226B2 (ja) 複合基板
US11245237B2 (en) Method of manufacturing flexible printed interconnect board
JP2005123332A (ja) 回路基板及びその製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2019091897A (ja) 部品実装樹脂基板
KR20160105092A (ko) 루프 안테나 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150817

R150 Certificate of patent or registration of utility model

Ref document number: 5803998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150