KR101485117B1

KR101485117B1 - 전자부품

Info

Publication number: KR101485117B1
Application number: KR1020137016378A
Authority: KR
Inventors: 카즈오 핫토리; 타다테루 야마다; 이사무 후지모토
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2010-12-28
Filing date: 2011-12-27
Publication date: 2015-01-21
Also published as: WO2012090986A1; CN107240496B; JP5376069B2; JP5725112B2; CN103299382B; KR20140107622A; CN103299382A; KR101476391B1; JPWO2012090986A1; CN107240496A; KR20130115314A; JP2014042037A

Abstract

인터포저(12)의 절연성 기판(120)에서의 적층 세라믹 콘덴서(11)를 실장하는 한쪽 주면에는 상부면 전극(1211, 1221)이 형성되어 있다. 절연성 기판(120)은 주면에 직교하는 방향에서 봤을 때, 실장되는 적층 세라믹 콘데서(11)와 대략 같은 형상으로 형성되어 있고, 길이방향이 대략 일치하도록 적층 세라믹 콘덴서(11)가 실장되어 있다. 절연성 기판(120)에는 주면에 직교하는 방향에 본 4개의 모서리에, 접속 전극(401-404)을 구비하는 컷아웃부(Cd11, Cd12, Cd13, Cd14)가 형성되어 있다. 이 접속 전극(401-404)에서 한쪽 주면의 상부면 전극(1211, 1221)이 회로 기판(20)에 접속하는 다른 쪽 주면에 형성된 하부면 전극(1212, 1222)에 각각 접속되어 있다.

Description

전자부품{ELECTRONIC COMPONENT}

본 발명은 적층 세라믹 콘덴서 등의 칩 부품을 회로 기판에 실장할 때 이용하는, 일반적으로 인터포저를 구비한 전자부품에 관한 것이다.

현재 칩 부품, 특히 소형 적층 세라믹 콘덴서는 휴대전화 등의 이동체 단말에 많이 이용되고 있다. 적층 세라믹 콘덴서는 콘덴서로서 기능하는 직사각형상의 부품 본체와, 상기 부품 본체의 대향하는 양단에 형성된 외부 전극으로 구성된다.

종래, 일반적으로는 특허문헌 1에 나타내는 바와 같이, 적층 세라믹 콘덴서는 이동체 단말의 회로 기판의 실장용 랜드에 외부 전극을 직접 올려놓고, 실장용 랜드와 외부 전극을 솔더 등의 접합제로 접합함으로써 회로 기판에 전기적 물리적으로 접속되어 있었다.

그러나 적층 세라믹 콘덴서는 상기 적층 세라믹 콘덴서를 포함하는 전자 회로 내에서 생기는 전압 변화에 의해, 기계적인 뒤틀림이 생기는 경우가 있다. 상기 뒤틀림이 발생하면, 뒤틀림이 회로 기판에 전달되어 회로 기판이 진동한다. 회로 기판이 진동하면, 사람의 귀에 들리는 진동음이 발생하는 경우가 있다.

이것을 해결하는 구성으로서, 예를 들어 특허문헌 2, 3에는 실장용 랜드에 직접 적층 세라믹 콘덴서를 실장하지 않는 것이 기재되어 있다. 특허문헌 2, 3에서는 절연성 기판으로 이루어지는 인터포저를 이용하고 있다. 인터포저를 이용할 경우, 적층 세라믹 콘덴서를 인터포저의 상부면 전극에 접합하고, 상기 인터포저의 하부면 전극을 회로 기판의 실장용 전극에 접합하고 있다. 상부면 전극과 하부면 전극은 인터포저를 관통하는 비어 홀에 의해 도통되어 있다.

일본국 공개특허공보 평8-55752호 일본국 공개특허공보 평7-111380호 일본국 공개특허공보 2004-134430호

그러나 상술한 특허문헌 2의 구성에서는, 지지 기판 위에 부품 기판을 포개어 접합재로 접합한 후, 솔더 레지스트를 부품 기판의 측면에만 형성하여, 회로 기판에 실장할 때 솔더가 부품 기판에까지 젖어 올라가는 것을 방지하고 있다. 즉, 실장시의 솔더는 지지 기판의 측면에는 젖어 올라가지만, 부품 기판의 외부 전극에는 부착되지 않으므로 부품 기판이 강하게 구속되지 않는다. 그 결과, 부품 기판이 진동하더라도 그 진동이 지지 기판을 통해 회로 기판 등에 전파되는 것을 억제할 수 있다. 그러나 이 구조에서는 지지 기판에 부품 기판을 접합재로 접합한 후에, 부품 기판의 측면에만 솔더 레지스트를 형성해야 하므로 제조 비용이 들 우려가 있었다.

또한 특허문헌 3의 구성에서는 인터포저에서의 하부면 전극의 배열방향과, 상부면 전극의 배열방향이 교차하는, 즉 적층 세라믹 콘덴서의 외부 전극의 배열방향과 인터포저의 회로 기판에의 실장 전극의 배열방향이 교차한다는 특수한 구조를 이용하고 있다. 따라서, 인터포저가 대형화되는 동시에 인터포저의 전극 형상이 복잡해져 더욱 고비용화될 가능성이 있었다.

따라서 본 발명의 목적은 구조 설계나 실장이 용이하고, 종래의 일반적인 실장 구조와 동등한 실장 강도 및 전기 특성을 가지며, 진동음의 발생을 보다 효과적으로 억제할 수 있는 전자부품을 실현하는 것에 있다.

본 발명은 평판형상의 절연성 기판, 상기 절연성 기판의 한쪽 주면(主面)에 형성된 제1 상부면 전극, 제2 상부면 전극, 절연성 기판의 다른 쪽 주면에 형성된 제1 하부면 전극, 제2 하부면 전극을 구비하는 기판과, 본체의 길이방향 양단에 각각 대향하여 제1 외부 전극과 제2 외부 전극이 형성되며, 제1 외부 전극이 제1 상부면 전극에 실장되고, 제2 외부 전극이 제2 상부면 전극에 실장되는 칩 부품을 구비하는 전자부품에 관한 것이다. 이 전자부품에서 기판은 한쪽 주면과 다른 쪽 주면에 직교하는 단면에 형성되며, 제1 상부면 전극과 제1 하부면 전극을 접속하고, 제2 상부면 전극과 제2 하부면 전극을 접속하는 복수의 접속 전극을 구비한다. 칩 부품의 본체의 길이방향과 직교하는 폭방향의 대략 중앙에서, 제1 상부면 전극과 제1 하부면 전극이 이간되고, 제2 상부면 전극과 제2 하부면 전극이 이간되어 있다.

이 구성에서는 칩 부품과 기판으로 이루어지는 전자부품을 회로 기판에 접합할 때, 솔더 등의 접합 부재(이하, 대표로 솔더를 예로 들어 설명함)를 이용한다.

이러한 솔더에 의한 접합에서는 적어도 회로 기판에 형성된 실장용 랜드에서 기판의 접속 전극에 걸쳐 솔더 필렛이 형성되도록 솔더 접합을 실시한다. 이처럼 필렛을 형성함으로써, 전자부품 실장시의 들뜸을 방지하거나 접합 강도를 확보할 수 있거나, 확실하게 솔더 접합되어 있는 것을 육안으로 확인할 수 있기 때문에 매우 유효하다. 이 때, 공급된 솔더량에 따라서는 솔더가 전자부품에 많이 젖어 올라가는 경우가 있다. 솔더가 절연성 기판을 통해 칩 부품의 단면 중앙부에까지 젖어서 퍼지면, 칩 부품의 양단부를 강하게 구속해, 칩 부품의 진동이 절연성 기판을 통해 회로 기판에 전해지기 쉬워 진동음을 발생시킬 가능성이 있다. 그러나 본원발명의 구성을 이용하면, 솔더가 전자부품에서 젖어 올라가서 칩 부품의 제1, 제2 외부 전극에 도달해도 칩 부품의 바닥면측 모서리부에 가장 부착되고, 예를 들면 상기 모서리부에서 주면에 직교하는 방향으로 연장되는 능선부에 솔더가 퍼져, 솔더가 외부 전극의 중심 부근에 부착되는 것이 규제된다. 이로 인해, 상술한 진동음의 발생을 억제할 수 있다.

또한 전자부품이 칩 부품에 평판형상의 절연성 기판을 추가하는 것 뿐인 구조이기 때문에 저배화가 가능하며, 종래와 동일한 접합 강도도 얻어진다. 또한 특수한 구조를 필요로 하지 않으므로, 용이한 부품 변경이나 설계 변경이 가능하다.

또한 본 발명의 전자부품은 다음 구성인 것이 바람직하다. 절연성 기판에는 칩 부품의 제1 외부 전극에 대응하는 위치에, 각각 제1 상부면 전극 및 제1 하부면 전극이 마련되고, 칩 부품의 제2 외부 전극에 대응하는 위치에, 각각 제2 상부면 전극 및 제2 하부면 전극이 마련되어 있다. 복수의 접속 전극은 절연성 기판의 네 모퉁이에 형성되어 있다.

이 구성에서는 칩 부품의 양단에 형성된 제1, 제2 외부 전극의 배열방향과, 전자부품의 제1, 제2 상부면 전극 및 제1, 제2 하부면 전극의 배열방향이 대략 같으며, 절연성 기판의 네 모퉁이에 접속 전극이 형성되어 있으므로, 상기 접속 전극은 제1, 제2 외부 전극의 능선부에 가장 가까워진다. 이로 인해 제1, 제2 상부면 전극에 젖어 올라간 솔더는 능선부 부근에 부착된다.

또한 본 발명의 전자부품에서는 절연성 기판의 네 모퉁이에 컷아웃(cutout)부가 형성되어 있고, 상기 컷아웃부의 내벽면에 접속 전극이 형성되어 있는 것이 바람직하다.

이 구성에서는 접속 전극과 제1, 제2 외부 전극의 능선부의 제1, 제2 상부면 전극측 단부와의 거리가 보다 가까워진다.

또한 본 발명의 전자부품에서는 절연성 기판에 칩 부품을 탑재했을 때, 한쪽 주면 및 다른 쪽 주면에 직교하는 방향에서 봤을 때, 컷아웃부의 적어도 일부가 칩 부품의 외형으로 구성되는 영역 내에 존재하는 것이 바람직하다.

이 구성에서는 컷아웃부의 적어도 일부가 칩 부품의 외형형상의 영역 내에 배치되므로, 컷아웃부에 형성된 접속 전극을 솔더가 젖어 올라가도, 그 솔더가 칩 부품의 외부 전극의 능선부 부근에서 멈춰, 절연성 기판의 상부면 전극 전체, 나아가서는 칩 부품의 길이방향 양단면 전체에 젖어 퍼지는 것을 억제할 수 있다. 또한 접속 전극과 칩 부품의 외부 전극의 능선부가 거의 같은 위치에 있으므로, 직접 칩 부품을 회로 기판에 실장할 때 이용하는 회로 기판상의 랜드를 그대로 이용할 수 있다.

또한 본 발명의 전자부품에서 컷아웃부는 한쪽 주면 및 다른 쪽 주면에 직교하는 방향에서 본 상태에서, 절연성 기판의 중심측으로 볼록한 원호형상으로 형성되어 있는 것이 바람직하다.

이 구성에서는 기판의 외형, 즉 제1, 제2 상부면 전극의 배열방향인 길이방향, 및 길이방향에 직교하는 폭방향에 대하여 컷아웃 길이에 대하여, 절연성 기판의 중심측으로 움푹 들어가는 거리를 보다 길게 할 수 있다. 이로 인해, 접속 전극과 제1, 제2 외부 전극의 능선부의 제1, 제2 상부면 전극측 단부와의 거리가 더욱 가까워진다.

또한 본 발명의 전자부품에서 절연성 기판은 칩 부품을 탑재했을 때, 한쪽 주면 및 다른 쪽 주면에 직교하는 방향에서 본 상태에서, 칩 부품의 외형보다 작은 외형형상으로 형성되어 있어도 된다.

이 구성에서는 절연성 기판이 칩 부품의 외형의 안쪽으로 들어감으로써 접속 전극을 젖어 올라간 솔더가, 칩 부품의 제1, 제2 외부 전극의 능선부의 바닥면측에 의해 막히므로, 더욱 제1, 제2 외부 전극의 중심 부근에의 솔더의 부착을 억제할 수 있다. 또한 절연성 기판의 주면에 직교하는 방향에서 봤을 때, 제1, 제2 외부 전극의 능선부의 위치가, 전자부품과 회로 기판의 접합 위치가 되기 때문에, 칩 부품 단체(單體)를 직접 회로 기판에 실장하는 실장용 랜드와 대략 같은 형상의 실장용 랜드로 전자부품을 실장할 수 있다. 이로 인해, 평면적으로 대형화되는 일 없이 전자부품을 실장할 수 있다.

또한 본 발명의 전자부품에서 절연성 기판은 칩 부품의 제1 외부 전극 및 제2 외부 전극이 형성되는 단부의 중심에서 기판에 내린 수선이 상기 기판과 교차하는 위치를 포함하는 소정 범위에서, 제1 외부 전극 및 제2 외부 전극에 대하여 직접 대면하고 있어도 된다.

이 구성에서는 칩 부품의 제1 외부 전극 및 제2 외부 전극이 형성되는 단부의 중심에서 기판에 내린 수선이 상기 기판과 교차하는 위치를 포함하는 소정 범위에서, 제1 외부 전극 및 제2 외부 전극에 대하여 절연성 기판이 직접 대면하고 있음으로 인해, 젖어 올라간 솔더가 제1, 제2 외부 전극의 단면의 중심에 도달하는 것을 저지할 수 있다. 즉, 절연성 기판의 상기 소정 범위에 전극 비형성부가 형성되어 있음으로 인해, 젖어 올라간 솔더가 제1, 제2 외부 전극의 단면 중심에 도달하는 것을 저지할 수 있다.

또한 본 발명의 전자부품에서는 제1 상부면 전극 및 제2 상부면 전극의 칩 부품을 탑재하는 면에는, 칩 부품의 제1 외부 전극 및 제2 외부 전극이 형성되는 단부의 중심에서 제1 상부면 전극 및 제2 상부면 전극에 내린 수선이 기판과 교차하는 위치를 포함하는 소정 범위에 레지스트막이 마련되어 있어도 된다.

이 구성에서는 레지스트막에 의해, 젖어 올라간 솔더가 제1, 제2 외부 전극의 단면의 중심에 도달하는 것을 저지할 수 있다.

또한 본 발명은 평판형상의 절연성 기판, 상기 절연성 기판의 한쪽 주면에 형성된 제1 상부면 전극, 제2 상부면 전극, 절연성 기판의 다른 쪽 주면에 형성된 제1 하부면 전극, 제2 하부면 전극을 구비하는 기판과, 본체의 길이방향의 양단에 각각 대향하여 제1 외부 전극과 제2 외부 전극이 형성되며, 제1 외부 전극이 제1 상부면 전극에 실장되고, 제2 외부 전극이 제2 상부면 전극에 실장되는 칩 부품을 구비하는 전자부품에 관한 것이며, 다음 구성이어도 된다. 이 전자부품에서 기판은 한쪽 주면과 다른쪽 주면에 직교하는 단면에 형성되며, 제1 상부면 전극과 제1 하부면 전극을 접속하고, 제2 상부면 전극과 제2 하부면 전극을 접속하는 복수의 접속 전극을 구비한다. 제1 상부면 전극 및 제2 상부면 전극에는 제1 외부 전극 및 제2 외부 전극의 단면 중심에서 제1 상부면 전극 및 제2 상부면 전극에 내린 수선이 기판과 교차하는 위치를 포함하는 소정 범위가 제1 상부면 전극 및 제2 상부면 전극에 대하여 비접촉이 되는 접촉 규제 수단이 형성되어 있다.

이 구성에서는 전자부품을 솔더로 회로 기판에 실장할 때, 솔더가 전자부품으로 젖어 올라가 칩 부품의 제1, 제2 외부 전극에 도달해도, 접촉 규제 수단에 의해 솔더가 제1, 제2 외부 전극의 중심 부근에 부착되는 것을 저지할 수 있다. 이로 인해, 상술한 진동음의 발생을 억제할 수 있다.

또한 본 발명의 전자부품에서는 다음 구성인 것이 바람직하다. 절연성 기판에는 칩 부품의 제1 외부 전극에 대응하는 위치에 각각 제1 상부면 전극 및 제1 하부면 전극이 마련되고, 칩 부품의 제2 외부 전극에 대응하는 위치에 각각 제2 상부면 전극 및 제2 하부면 전극이 마련된다. 접촉 규제 수단은 제1 상부면 전극 및 제2 상부면 전극에 마련된 개구영역이다.

이 구성에서는 제1, 제2 외부 전극의 중심에서 제1, 제2 상부면 전극에 각각 내린 수선의 위치(중심 바로 밑 위치)에는 전극이 형성되지 않는다. 이로 인해, 상기 중심 바로 밑 위치에 솔더가 부착하는 것을 저지할 수 있다.

또한 본 발명의 전자부품에서는 다음 구성인 것이 바람직하다. 절연성 기판에는 칩 부품의 제1 외부 전극에 대응하는 위치에 각각 제1 상부면 전극 및 제1 하부면 전극이 마련되고, 칩 부품의 제2 외부 전극에 대응하는 위치에 각각 제2 상부면 전극 및 제2 하부면 전극이 마련되어 있다. 접촉 규제 수단은 제1 상부면 전극 및 제2 상부면 전극에 형성된 레지스트막이다.

이 구성에서는 제1, 제2 외부 전극의 중심 바로 밑 위치에서는 제1, 제2 외부 전극과 제1, 제2 상부면 전극 사이에 레지스트막이 배치되어 있다. 이로 인해, 상기 중심 바로 밑 위치에 솔더가 부착하는 것을 저지할 수 있다.

또한 본 발명의 전자부품에서 접속 전극은 칩 부품의 본체의 길이방향과 직교하는 폭방향의 대략 중앙에 형성되어 있어도 된다.

또한 본 발명의 전자부품에서 접속 전극은 절연성 기판의 단면부에 형성된 컷아웃부의 내벽면에 형성되어 있는 것이 바람직하다.

이 구성에서는 절연성 기판의 외형, 즉 제1, 제2 상부면 전극의 배열방향인 길이방향, 및 길이방향에 직교하는 폭방향에 대하여 컷아웃 길이에 대하여, 절연성 기판의 중심측으로 움푹 들어가는 거리를 보다 길게 할 수 있다.

또한 본 발명은 평판형상의 절연성 기판, 상기 절연성 기판의 한쪽 주면에 형성된 제1 상부면 전극, 제2 상부면 전극, 절연성 기판의 다른 쪽 주면에 형성된 제1 하부면 전극, 제2 하부면 전극을 구비하는 기판과, 본체의 길이방향의 양단에 각각 대향하여 제1 외부 전극과 제2 외부 전극이 형성되며, 제1 외부 전극이 제1 상부면 전극에 실장되고, 제2 외부 전극이 제2 상부면 전극에 실장되는 칩 부품을 구비하는 전자부품에 관한 것이며, 다음 구성이어도 된다. 이 전자부품에서 접속 전극은 절연성 기판의 단면에서 움푹 들어가는 형상으로 형성된 컷아웃부를 형성하는 내벽면에 형성되어 있다. 컷아웃부의 제1 상부면 전극측 및 제2 상부면 전극측에는 절연성 기판을 평면시(平面視)하여 컷아웃부를 덮는 규제부가 형성되어 있다.

이 구성에서는 규제부에 의해 회로 기판으로부터 절연성 기판의 접속 전극을 따라서 젖어 올라가는 접합 부재가 규제부에 의해 막혀 제1, 제2 상부면 전극에 도달하지 않는다. 이로 인해 칩 부품의 제1, 제2 외부 전극에 접합 부재가 불필요하게 부착하는 것을 방지할 수 있다.

또한 본 발명의 전자부품에서는 칩 부품의 제1 외부 전극 및 제2 외부 전극이 형성되는 단면의 중심을 포함하는 소정 범위에 접합 규제 수단이 형성되어 있어도 된다.

이 구성에서는 칩 부품에 대해서도, 솔더가 칩 부품의 단면 중앙에 부착되는 것을 억제하는 구조를 마련하고 있다. 이로 인해, 상술한 절연성 기판에 대한 구조적 특징과 함께, 칩 부품의 단면 중앙에 솔더가 부착되는 것을 보다 확실하게 억제할 수 있다.

또한 본 발명의 전자부품에서는 접합 규제 수단이 단면 전면에 걸쳐 있어도 된다.

이 구성에서는 예를 들면 제1, 제2 외부 전극이 칩 부품의 바닥면(절연성 기판에 접합되는 쪽의 면)에만 형성되어 있다. 이로 인해, 칩 부품의 단면 중앙에 솔더가 부착되는 것을 더욱 확실하게 억제할 수 있다.

또한 본 발명의 전자부품에서는 칩 부품이 적층 세라믹 콘덴서인 것이 바람직하다.

본 발명에 나타내는 전자부품을 이용하여 적층 세라믹 콘덴서 등의 칩 부품을 회로 기판에 실장하면 진동음의 발생을 억제할 수 있다. 또한 구조가 간소하고 소형화가 가능하여, 회로 기판에의 실장 구조도 용이해진다. 또한 종래의 일반적인 실장 구조와 동등한 실장 강도 및 전기 특성을 확보하는 것도 가능하다.

도 1은 제1 실시형태에 따른 인터포저(12)를 포함하는 전자부품(10)의 구성을 나타내는 삼면도 및 인터포저(12)와 적층 세라믹 콘덴서(11)의 형상 관계를 나타내는 도면이다.
도 2는 제1 실시형태에 따른 인터포저(12)의 삼면도이다.
도 3은 제1 실시형태에 따른 전자부품(10)을 회로 기판(20)에 실장한 상태의 삼면도이다.
도 4는 제1 실시형태의 구성 및 종래의 구성에 의한 음압 레벨-주파수 특성을 나타내는 도면이다.
도 5는 제2 실시형태에 따른 인터포저(12A)를 포함하는 전자부품(10A)의 구성을 나타내는 삼면도 및 인터포저(12A)와 적층 세라믹 콘덴서(11)의 형상 관계를 나타내는 도면이다.
도 6은 제2 실시형태에 따른 전자부품(10A)을 회로 기판(20)에 실장한 상태의 삼면도이다.
도 7은 제3 실시형태에 따른 인터포저(12B)를 포함하는 전자부품(10B)의 구성을 나타내는 삼면도 및 인터포저(12B)와 적층 세라믹 콘덴서(11)의 형상 관계를 나타내는 도면이다.
도 8은 제4 실시형태에 따른 인터포저(12C)를 포함하는 전자부품(10C)의 구성을 나타내는 삼면도이다.
도 9는 제5 실시형태에 따른 인터포저(12D)를 포함하는 전자부품(10D)의 구성을 나타내는 삼면도이다.
도 10은 제6 실시형태에 따른 인터포저(12E)를 포함하는 전자부품(10E)의 구성을 나타내는 삼면도이다.
도 11은 제7 실시형태에 따른 인터포저(12F)를 포함하는 전자부품(10F)의 구성을 나타내는 삼면도이다.
도 12는 제8 실시형태에 따른 인터포저(12G)를 포함하는 전자부품(10G)의 구성을 나타내는 삼면도이다.
도 13은 제9 실시형태에 따른 인터포저(12H)를 포함하는 전자부품(10H)의 구성을 나타내는 삼면도이다.
도 14는 제10 실시형태에 따른 인터포저(12K)를 포함하는 전자부품(10K)의 구성을 나타내는 삼면도이다.
도 15는 제11 실시형태에 따른 인터포저(12L)를 포함하는 전자부품(10L)의 구성을 나타내는 삼면도이다.
도 16은 기타 실시형태에 따른 전자부품(10J)을 회로 기판(200)에 실장한 상태를 나타내는 삼면도이다.

본 발명의 제1 실시형태에 따른 인터포저를 포함하는 전자부품에 대하여 도면을 참조하여 설명한다. 도 1은 본 실시형태에 따른 인터포저(12)를 포함하는 전자부품(10)의 구성을 나타내는 삼면도 및 인터포저(12)와 적층 세라믹 콘덴서(11)의 형상 관계를 나타내는 도면이다. 도 2는 본 실시형태에 따른 인터포저(12)의 삼면도이다. 도 3은 본 실시형태에 따른 전자부품(10)을 회로 기판(20)에 실장한 상태를 나타내는 삼면도이다. 도 1, 도 2, 도 3에 나타내는 삼면도는 각 도면의 (A)가 평면도, 각 도면의 (B)가 길이방향 측면도, 및 각 도면의 (C)가 폭방향 측면도로 기재되어 있다. 여기서, 평면도는 인터포저(12) 혹은 전자부품(10)을 상부면측에서 본 도면이다. 길이방향 측면도는 인터포저(12) 혹은 전자부품(10)을, 인터포저(12)의 중간 접속용 전극(이하, "IP 전극"이라고 칭함)(121, 122)이 배열되는 방향에 직교하고, 인터포저(12)의 주면(적층 세라믹 콘덴서(11)의 실장면)에 평행한 방향에서 본 도면이다. 또한 폭방향 측면도는 인터포저(12) 혹은 전자부품(10)을, 인터포저(12)의 IP 전극(121, 122)이 배열되는 방향에 평행하고, 인터포저(12)의 주면(적층 세라믹 콘덴서(11)의 실장면)에 평행한 방향에서 본 도면이다. 각 도면에서는 해칭이 되어 있지만, 이들은 각 부위를 용이하게 식별하기 위한 것이지, 단면도를 나타내는 것은 아니다. 한편, 이하의 각 도면에서도 마찬가지로 기재되어 있으며, 단면도일 경우에는 그때마다 단면도인 것을 나타낸다.

적층 세라믹 콘덴서(11)는 본 발명의 "칩 부품"에 상당하며, 부품 본체(110)를 구비한다. 부품 본체(110)는 유전체층과 내층 전극층을 소정수 적층하여 소성함으로써 형성된다. 적층 세라믹 콘덴서(11)는 부품 본체(110)의 길이방향(도 1(A)에 나타내는 도면의 가로방향)의 한쪽 끝에 외부 전극(111)(본 발명의 "제1 외부 전극"에 상당함)이 형성되어 있고, 대향하는 다른 쪽 끝에 외부 전극(112)(본 발명의 "제2 외부 전극"에 상당함)이 형성되어 있다. 상기 외부 전극(111, 112)은 소정의 도전성 페이스트를 소성함으로써 형성되며, 표면에 주석 도금이 실시되어 있다. 이하, 이 외부 전극(111, 112)이 배열되는 방향을 적층 세라믹 콘덴서(11)의 길이방향으로 하고, 상기 길이방향에 직교하고, 또한 적층 세라믹 콘덴서(11)가 실장되는 실장면에 평행한 방향을 적층 세라믹 콘덴서(11)의 폭방향으로 설명한다.

외부 전극(111, 112)은 부품 본체(110)의 길이방향의 양단면뿐만 아니라, 상기 길이방향의 양단면에서 폭방향의 양단면 및 천장면 및 바닥면에 걸쳐서 퍼지도록 형성되어 있다.

이와 같이 형성되는 적층 세라믹 콘덴서(11)는 예를 들면 길이×폭이 3.2mm×1.6mm, 2.0mm×1.25mm, 1.6mm×0.8mm, 1.0mm×0.5mm, 0.6mm×0.3mm 등의 치수로 형성되어 있다.

인터포저(12)는 본 발명의 "기판"에 상당하며, 도 2에 나타내는 바와 같이 절연성 기판(120)을 구비한다. 절연성 기판(120)은 예를 들면 0.5mm정도~1.0mm정도의 두께를 가지며, 절연성 수지로 구성되어 있다. 절연성 기판(120)은 주면에 직교하는 방향에서 봤을 때, 적층 세라믹 콘덴서(11)와 유사한 대략 직사각형상으로 형성되어 있다. 절연성 기판(120)은 주면에 직교하는 방향에서 본 상태에서, 4개의 모서리부가 주면의 중앙측에 움푹 들어가는 형상으로 형성된 컷아웃부(Cd11, Cd12, Cd13, Cd14)를 가진다. 이 때, 컷아웃부(Cd11, Cd12, Cd13, Cd14)는 주면에 직교하는 방향에서 본 상태에서, 직사각형상의 절연성 기판(120)의 각 모서리를 중심으로 해서, 소정의 반경(R)으로 컷아웃되는 형상으로 형성되어 있다. 이러한 컷아웃부(Cd11, Cd12, Cd13, Cd14)는 복수의 절연성 기판(120)을 배열한 베이스 기판으로부터 개별 절연성 기판(120)을 분할할 때, 인접하는 4개의 절연성 기판(120)이 접하는 점에 원통형 스루홀을 형성해 두고, 상기 스루홀 형성부를 통과하도록 절단하여 분할함으로써 용이하게 형성할 수 있다.

절연성 기판(120)은 평면시한 길이 및 폭이, 실장하는 적층 세라믹 콘덴서(11)의 길이 및 폭에 비해 약간 커지도록 형성되어 있다. 즉, 도 1(D)에 나타내는 바와 같이, 적층 세라믹 콘덴서(11)의 길이를 Lci로 하고, 절연성 기판(120)(인터포저(12))의 길이를 Li로 했을 경우에 Li≒Lci이면서 Li＞Lci로 한다. 마찬가지로, 적층 세라믹 콘덴서(11)의 폭을 Wci로 하고, 절연성 기판(120)(인터포저(12))의 폭을 Wi로 했을 경우에 Wi≒Wci이면서 Wi＞Wci로 한다.

이 때, 컷아웃부(Cd11, Cd12, Cd13, Cd14)를 규정하는 곡면의 중앙부가, 실장된 적층 세라믹 콘덴서(11)의 외형 범위 내에 들어가도록 형성되어 있다.

절연성 기판(120)의 적층 세라믹 콘덴서(11)가 실장되는 쪽이 되는 한쪽 주면에는 상부면 전극(1211, 1221)이 형성되어 있다. 상부면 전극(1211, 1221)은 서로 이간되어 형성되어 있다. 상부면 전극(1211)이 본 발명의 "제1 상부면 전극"에 상당하고, 상부면 전극(1221)이 본 발명의 "제2 상부면 전극"에 상당한다.

상부면 전극(1211)은 한쪽 주면의 길이방향의 한쪽 끝의 영역에 형성되어 있다. 이 때, 상부면 전극(1211)은 인터포저(12)(절연성 기판(120))의 한쪽 주면상에, 서로의 길이방향이 대략 일치하도록 적층 세라믹 콘덴서(11)를 실장했을 때, 적층 세라믹 콘덴서(11)의 외부 전극(111)의 바닥면이 접하는 영역을 포함하도록, 길이방향에 대한 전극의 형성 치수가 설정되어 있다. 또한 상부면 전극(1211)은 폭방향으로는 전체 폭에 걸쳐 형성되어 있다.

상부면 전극(1221)은 한쪽 주면의 길이방향의 다른 쪽 끝의 영역에 형성되어 있다. 이 때, 상부면 전극(1221)은 인터포저(12)(절연성 기판(120))의 한쪽 주면상에, 서로의 길이방향이 대략 일치하도록 적층 세라믹 콘덴서(11)를 실장했을 때, 적층 세라믹 콘덴서(11)의 외부 전극(112)의 바닥면이 접하는 영역을 포함하도록, 길이방향에 대한 전극의 형성 치수가 설정되어 있다. 또한 상부면 전극(1221)은 폭방향으로는 전체 폭에 걸쳐 형성되어 있다.

절연성 기판(120)의 적층 세라믹 콘덴서(11)가 실장되는 쪽과 반대쪽이 되는 다른 쪽 주면에는 하부면 전극(1212, 1222)이 형성되어 있다. 하부면 전극(1212, 1222)은 서로 이간되어 형성되어 있다. 하부면 전극(1212)이 본 발명의 "제1 하부면 전극"에 상당하고, 하부면 전극(1222)이 본 발명의 "제2 하부면 전극"에 상당한다.

하부면 전극(1212)은 절연성 기판(120)의 다른 쪽 주면의 길이방향의 한쪽 끝의 영역에, 상부면 전극(1211)과 대략 대향하는 형상으로 형성되어 있다. 하부면 전극(1222)은 절연성 기판(120)의 다른 쪽 주면의 길이방향의 다른 쪽 끝의 영역에, 상부면 전극(1221)과 대략 대향하는 형상으로 형성되어 있다. 이 때, 하부면 전극(1212, 1222)은 실장되는 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)과, 주면에 직교하는 방향에서 봤을 때, 겹치는 위치에 전극이 존재하도록 형성되어 있으면 보다 바람직하다.

절연성 기판(120)의 길이방향의 한쪽 끝에 형성된 상부면 전극(1211)과 하부면 전극(1212)은 컷아웃부(Cd11, Cd12)의 벽면에 형성된 접속 전극(401, 402)에 의해 각각 접속되어 있다. 이들 상부면 전극(1211), 하부면 전극(1212) 및 컷아웃부(Cd11)의 접속 전극(401), 컷아웃부(Cd12)의 접속 전극(402)에 의해 상술한 IP 전극(121)이 형성된다.

절연성 기판(120)의 길이방향의 다른 쪽 끝에 형성된 상부면 전극(1221)과 하부면 전극(1222)은 컷아웃부(Cd13, Cd14)의 벽면에 형성된 접속 전극(403, 403)에 의해 각각 접속되어 있다. 이들 상부면 전극(1221), 하부면 전극(1222) 및 컷아웃부(Cd13)의 접속 전극(403), 컷아웃부(Cd14)의 접속 전극(404)에 의해 상술한 IP 전극(122)이 형성된다.

이러한 인터포저(12)에 적층 세라믹 콘덴서(11)가 실장될 경우, 인터포저(12)의 IP 전극(121)의 상부면 전극(1211)과, 적층 세라믹 콘덴서(11)의 외부 전극(111)을, 외부 전극(111)의 주석 도금의 재용융에 의해 전기적, 기계적으로 접속한다. 또한 인터포저(12)의 IP 전극(122)의 상부면 전극(1221)과, 적층 세라믹 콘덴서(11)의 외부 전극(112)을, 외부 전극(112)의 주석 도금의 재용융에 의해 전기적, 기계적으로 접속한다. 한편, IP 전극(121, 122)에 미리 주석 도금을 실시하고 있다면, 이 IP 전극(121, 122)의 주석 도금도 포함시켜서 접속된다. 이처럼 주석 도금을 이용함으로써 필요 최소한의 양으로 접합할 수 있으며, 칩 부품의 외부 전극의 중심 부근을 가능한 한 구속하지 않도록 할 수 있다. 이로 인해, 전자부품(10)이 형성된다. 한편, 적층 세라믹 콘덴서(11)와 인터포저(12)의 접합은 외부 전극(111, 112)의 주석 도금이나 인터포저(12)의 주석 도금을 이용하지 않고, 대략 동일 양의 솔더로 실시해도 된다.

전자부품(10)은 도 3에 나타내는 바와 같이 회로 기판(20)에 실장된다. 이 때, 회로 기판(20)의 실장용 랜드(201)에 인터포저(12)의 IP 전극(121)의 하부면 전극(1212)이 접속하고, 실장용 랜드(202)에 인터포저(12)의 IP 전극(122)의 하부면 전극(1222)이 접속하도록 실장된다. 인터포저(12)의 IP 전극(121, 122)과 회로 기판(20)의 실장용 랜드(201, 202)의 접속에는 솔더(300)를 이용한다.

이러한 솔더(300)에 의한 접합에서는, 적어도 회로 기판(20)의 실장용 랜드(201, 201)로부터 인터포저(12)의 접속 전극(401-404)에 걸쳐서 솔더 필렛이 형성되도록 솔더 접합을 실시한다. 이와 같이 필렛을 형성함으로써, 전자부품(10)의 실장시의 들뜸을 방지하거나, 접합 강도를 확보할 수 있거나, 확실하게 솔더 접합되어 있는 것을 육안으로 확인할 수 있기 때문에 매우 유효하다.

한편, 젖음성을 가지며 도전성을 가지는 접합제이면, 솔더(300) 이외의 재료를 이용해도 된다.

이러한 솔더(300)에 의한 접합을 실시하면, 공급되는 솔더량이 많았을 경우, IP 전극(121, 122)의 접속 전극(401-404)에서 솔더 필렛을 형성하는 이상으로, 접속 전극(401-404)을 통해 인터포저(12)의 상부면측까지 솔더(300)가 올라오는 경우가 있다.

그러나 본 실시형태의 구성에서는 인터포저(12)의 네 모퉁이에만 접속 전극(401-404)을 형성하고, 상기 접속 전극(401-404)이 형성되는 컷아웃부(Cd11, Cd12, Cd13, Cd14)가, 주면에 직교하는 방향에서 본 적층 세라믹 콘덴서(11)의 네 모서리, 즉 외부 전극(111, 112)에 있어서의 주면에 직교하는 방향으로 연장되는 네 능선의 위치와 일치한다. 이 구성에 의해, 솔더(300)는 도 3에 나타내는 바와 같이, 상기 4개의 모서리부 부근의 컷아웃부(Cd11, Cd12, Cd13, Cd14)에 대응하는 외부 전극(111, 112)의 네 능선의 각 하단에서 네 능선을 따르도록 부착된다. 이로 인해, 외부 전극(111, 112)의 단면 중앙 부근에는 솔더(300)가 부착되지 않아, 상술한 바와 같은 적층 세라믹 콘덴서(11)의 뒤틀림에 의한 진동음의 발생을 효과적으로 억제할 수 있다.

도 4는 본 실시형태의 구성 및 종래의 구성에 의한 음압 레벨-주파수 특성을 나타내는 도면이다. 도 4에서의 종래의 구성이란, 인터포저를 이용하지 않고 적층 세라믹 콘덴서를 회로 기판에 직접 실장하는 구성(양태 T0)과, 인터포저를 이용하면서 외부 전극의 단면 중심을 주로 해서 단면 전체에서 솔더 접합한 구성(양태 I0)이다. 도 4에 나타내는 바와 같이, 본 실시형태의 구성을 이용함으로써, 종래의 양태 T0에 비해 진동음의 음압 레벨을 넓은 주파수 대역에서 대폭으로 억제할 수 있다. 마찬가지로, 종래의 양태 I0에 비해서도 효과적으로 진동음의 음압 레벨을 억제할 수 있다.

또한 본 실시형태와 같이 판두께가 얇은 절연성 기판(120)으로 이루어지는 인터포저(12)를 이용함으로써, 전자부품(10)의 높이가 커지는 것을 억제할 수 있어 저배화가 가능하게 된다. 또한 적층 세라믹 콘덴서(11), 인터포저(12)를 회로 기판(20)에 대하여 주면의 길이방향이 일치하도록 적층하여 실장하는 구조이므로 높은 접합 강도를 실현할 수 있다. 이로 인해, 적층 세라믹 콘덴서(11)를 회로 기판(20)에 직접 실장하는 경우와 대략 동등한 접합 강도를 얻을 수 있다.

또한 상술한 실시형태에서 실장용 랜드(201, 202)는 적층 세라믹 콘덴서(11)를 직접 실장하는 경우와 같은 사양으로 형상 및 간격이 설정되어 있다.

상술과 같이, 본 실시형태의 전자부품(10)은 주면에 직교하는 방향에서 봤을 때, 인터포저(12)의 IP 전극(121, 122)의 위치와 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 위치가 겹치고, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 네 능선과 대략 같은 위치에 접속 전극(401-404)이 존재하므로, 적층 세라믹 콘덴서(11)를 직접 실장하는 경우와 같은 사양의 실장용 랜드(201, 202)로, 그대로 전자부품(10)을 실장할 수 있다. 즉, 회로 기판(20)의 실장 랜드(201, 202)의 설계 변경을 필요로 하지 않는다. 나아가, 회로 기판(20)에 적층 세라믹 콘덴서(11) 단체를 실장하는 경우와 거의 같은 전유 면적으로 전자부품(10)을 실장할 수 있다. 이로 인해, 인터포저(12)를 이용해도 평면적으로 거의 대형화되지 않고, 적층 세라믹 콘덴서(11)를 회로 기판(20)에 접속할 수 있다.

다음으로 제2 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 5(A)~도 5(C)는 본 실시형태에 따른 인터포저(12A)를 포함하는 전자부품(10A)의 구성을 나타내는 삼면도이다. 도 5(D)는 인터포저(12A)와 적층 세라믹 콘덴서(11)의 형상 관계를 나타내는 도면이다. 도 6은 본 실시형태에 따른 전자부품(10A)을 회로 기판(20)에 실장한 상태에서의 삼면도이다.

본 실시형태의 인터포저(12A)는 기본적 구성은 제1 실시형태에 나타낸 인터포저(12)와 같지만 길이 및 폭이 다르다.

도 5(D)에 나타내는 바와 같이 인터포저(12A), 즉 절연성 기판(120A)의 길이(LiA)는 적층 세라믹 콘덴서(11)의 길이(Lci)에 비해 약간 짧다. 즉, LiA≒Lci이면서 LiA＜Lci가 된다. 인터포저(12A), 즉 절연성 기판(120A)의 폭은 적층 세라믹 콘덴서(11)의 폭과 대략 같은 동시에 짧다. 즉, WiA≒Wci이면서 WiA＜Wci가 된다.

이러한 구성으로, 제1 실시형태와 동일한 회로 기판(20)에 솔더 접합을 하면, 공급되는 솔더량이 많았을 경우, 솔더(300)가 도 6에 나타내는 바와 같이 컷아웃부(Cd11A, Cd12A, Cd13A, Cd14A)(접속 전극(401A, 402A, 403A, 404A))에 대응하는 외부 전극(111, 112)의 네 능선의 각 하단으로부터 네 능선을 따르도록 부착된다. 이로 인해, 외부 전극(111, 112)의 단면의 중앙 부근에는 솔더(300)가 부착되지 않아, 상술한 바와 같은 적층 세라믹 콘덴서(11)의 뒤틀림에 의한 진동음의 발생을 효과적으로 억제할 수 있다.

또한 본 실시형태의 구성에서는 회로 기판(20)에 적층 세라믹 콘덴서(11) 단체를 실장하는 경우와 같은 실장용 랜드를 이용할 수 있다. 또한 적층 세라믹 콘덴서(11)를 단체로 실장하는 경우와 같은 면적으로 전자부품(10A)을 실장할 수 있다. 이로 인해, 인터포저(12A)를 이용해도 소형화가 가능하게 된다.

다음으로 제3 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 7(A)~도 7(C)는 본 실시형태에 따른 인터포저(12B)를 포함하는 전자부품(10B)의 구성을 나타내는 삼면도이다. 도 7(D)는 인터포저(12B)와 적층 세라믹 콘덴서(11)의 형상 관계를 나타내는 도면이다.

도 7(D)에 나타내는 바와 같이, 본 실시형태의 인터포저(12B)는 제1 실시형태에 나타낸 인터포저(12)에 비해 길이 및 폭이 보다 커지는 구조를 가진다. 구체적으로는, 인터포저(12B)의 길이를 LiB로 하고, 폭을 WiB로 했을 경우에 LiB＞Lci, WiB＞Wci가 된다.

또한 인터포저(12B)에서는 컷아웃부(Cd11B, Cd12B, Cd13B, Cd14B)가, 주면에 직교하는 방향에서 봤을 때 직선형상이 되도록 형성되어 있다. 컷아웃부(Cd11B, Cd12B, Cd13B, Cd14B)는 주면에 직교하는 방향에서 봤을 때, 적층 세라믹 콘덴서(11)의 외형형상의 안쪽에 들어가지 않는 형상으로 형성되어 있다. 이러한 형상이더라도, 컷아웃부(Cd11B, Cd12B, Cd13B, Cd14B)에 형성된 접속 전극(401B, 402B, 403B, 404B)은 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)에 대하여, 상기 외부 전극(111, 112)의 상기 주면에 직교하는 방향으로 연장되는 네 능선의 인터포저(12B)측 단부에 가장 가까워진다. 이로 인해, 접속 전극(401B, 402B, 403B, 404B)을 통해 솔더가 젖어 올라가서 외부 전극(111, 112)에 부착되어도, 외부 전극(111, 112)의 네 능선 부근에만 부착된다. 따라서 상술한 각 실시형태와 마찬가지로 진동음의 발생을 억제할 수 있다.

또한 인터포저(12B)의 IP 전극(121B)의 상부면 전극(1211B)은 폭방향을 따라 이간하여 형성된 부분 상부면 전극(1211LB, 1211RB)으로 구성된다. 즉, 인터포저(12B)의 상부면에는 부분 상부면 전극(1211LB, 1211RB) 사이에 끼이는 전극 이간부(500)(본 발명의 "접촉 규제 수단"에 상당함)가 형성되어 있다. 이 부분 상부면 전극(1211LB, 1211RB)들은 외부 전극(111)의 두 능선의 위치를 포함하는 범위에서 전극 형성되어 있다.

인터포저(12B)의 IP 전극(122B)의 상부면 전극(1221B)은 폭방향을 따라 이간되어 형성된 부분 상부면 전극(1221LB, 1221RB)으로 구성된다. 즉, 인터포저(12B)의 상부면에는 부분 상부면 전극(1221LB, 1221RB) 사이에 끼이는 전극 이간부(500)(본 발명의 "접촉 규제 수단"에 상당함)가 형성되어 있다. 이 부분 상부면 전극(1221LB, 1221RB)들은 외부 전극(112)의 두 능선의 위치를 포함하는 범위에서 전극 형성되어 있다.

이렇게 구성함으로써, 외부 전극(111, 112)의 단면에서의 폭방향 중앙 부근(전극 이간부(500))에는 상부면 전극이 형성되지 않아, 상기 외부 전극(111, 112)의 단면에서의 폭방향 중앙 부근에의 솔더 부착을 방지할 수 있다. 이로 인해 더욱 확실하게 진동음의 발생을 억제할 수 있다.

한편, 도 7에서는 IP 전극(121B, 122B)의 하부면 전극이 각각 폭방향으로 분리되어 있지 않지만 분리시켜도 된다.

제4 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 8은 본 실시형태에 따른 인터포저(12C)를 포함하는 전자부품(10C)의 구성을 나타내는 삼면도이다.

본 실시형태의 인터포저(12C)는 상부면 전극이 인터포저(12C)의 전체 폭에 걸쳐 형성된 것이며, 다른 구성은 제3의 실시형태에 나타낸 인터포저(12B)와 동일하다.

본 실시형태의 IP 전극(121C)의 상부면 전극(1211C)은 인터포저(12C)의 전체 폭에 걸쳐 형성되어 있다. IP 전극(122C)의 상부면 전극(1221C)도 인터포저(12C)의 전체 폭에 걸쳐 형성되어 있다.

이러한 구성이어도 상술한 제3실시형태에 나타낸 것과 같이 컷아웃부(Cd11C, Cd12C, Cd13C, Cd14C)에 형성된 접속 전극(401C, 402C, 403C, 404C)은 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)에 대하여, 상기 외부 전극(111, 112)의 상기 주면에 직교하는 방향으로 연장되는 네 능선의 인터포저(12C)측 단부에 가장 가까워진다. 이로 인해, 접속 전극(401C, 402C, 403C, 404C)을 통해 솔더가 젖어 올라가서 외부 전극(111, 112)에 부착되어도, 외부 전극(111, 112)의 네 능선 부근에만 부착된다. 따라서 제3실시형태와 마찬가지로 진동음의 발생을 억제할 수 있다.

다음으로 제5 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 9는 본 실시형태에 따른 인터포저(12D)를 포함하는 전자부품(10D)의 구성을 나타내는 삼면도이다.

본 실시형태의 인터포저(12D)는 상부면 전극(1211D, 1221D)상에 솔더 레지스트막(Re12)이 형성된 것이며, 다른 구성은 제1 실시형태에 나타낸 인터포저(12)와 동일하다.

솔더 레지스트막(Re12)은 본 발명의 "접촉 규제 수단"에 상당하며, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 폭방향의 중심 위치에서 상부면 전극(1211D, 1221D)에 내리는 수선이 상부면 전극(1211D, 1221D)에 직교하는 위치를 포함하는 소정 폭의 범위에 형성되어 있다. 솔더 레지스트막(Re12)은 인터포저(12D)의 길이방향에 대해서도, 상기 수선이 상부면 전극(1211D, 1221D)에 직교하는 위치를 포함하는 소정 길이의 범위에 형성되어 있다. 이로 인해, 외부 전극(111, 112)의 폭방향 중앙 부근이, IP 전극(121D, 122D)의 상부면 전극(1211D, 1221D)에 접하지 않는다.

이에 따라, 상술한 바와 같이 솔더가 상부면 전극(1211D, 1221D)에 젖어 올라가도, 솔더 레지스트막(Re12)에 의해 중앙 부근에는 부착되지 않는다. 이로 인해, 보다 확실하게 진동음의 발생을 억제할 수 있다.

다음으로 제6 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 10은 본 실시형태에 따른 인터포저(12E)를 포함하는 전자부품(10E)의 구성을 나타내는 삼면도이다. 한편, 도 10에서는 인터포저(12E)의 구조를 명확히 나타내기 위해 적층 세라믹 콘덴서(11)의 도시를 간략화하였다.

본 실시형태의 인터포저(12E)는 제3 실시형태에 대하여, 컷아웃부(Cd61, Cd62)의 형성 위치가 다른 것이며, 다른 구성은 제3 실시형태에 나타낸 인터포저(12B)와 동일하다.

인터포저(12E)의 IP 전극(121E)의 상부면 전극(1211E)은 인터포저(12E), 즉 절연성 기판(120E)의 폭방향을 따라 이간되어 배치된 부분 상부면 전극(1211LE, 1211RE)을 구비한다. 즉, 인터포저(12E)의 상부면에는 부분 상부면 전극(1211LE, 1211RE) 사이에 끼인 전극 이간부(501)가 형성되어 있다. 이 전극 이간부(501)에서는 인터포저(12E)의 절연성 기판(120E)의 상부면과, 적층 세라믹 콘덴서(11)의 외부 전극(111)이 직접 대면하고 있다. 부분 상부면 전극(1211LE, 1211RE)은 절연성 기판(120E)의 길이방향의 한쪽 끝 부근에서, 적층 세라믹 콘덴서(11)의 외부 전극(111)이 놓이는 위치보다도 단부측에 형성된 접속 전극에 의해 접속되어 있다.

컷아웃부(Cd61)는 절연성 기판(120E)의 IP 전극(121E)이 형성되는 쪽의 단면에서, 절연성 기판(120E)의 폭방향 대략 중심 위치에 형성되어 있다. 컷아웃부(Cd61)의 형상은 상술한 제1 실시형태에 나타낸 컷아웃부(Cd11, Cd12, Cd13, Cd14)와 마찬가지로, 주면에 직교하는 방향에서 봤을 때 원호형상이 되는 형상이다. 컷아웃부(Cd61)의 벽면에는 접속 전극(411E)이 형성되어 있으며, 상기 부분 상부면 전극(1211LE, 1211RE)을 접속하는 전극을 통해 부분 상부면 전극(1211LE, 1211RE)에 접속되어 있다.

인터포저(12E)의 IP 전극(122E)의 상부면 전극(1221E)은 인터포저(12E), 즉 절연성 기판(120E)의 폭방향을 따라 이간되어 배치된 부분 상부면 전극(1221LE, 1221RE)을 구비한다. 즉, 인터포저(12E)의 상부면에는 부분 상부면 전극(1221LE, 1221RE) 사이에 끼인 전극 이간부(501)가 형성되어 있다. 이 전극 이간부(501)에서는 인터포저(12E)의 절연성 기판(120E)의 상부면과, 적층 세라믹 콘덴서(11)의 외부 전극(112)이 직접 대면하고 있다. 부분 상부면 전극(1221LE, 1221RE)은 절연성 기판(120E)의 길이방향의 다른 쪽 끝 부근에서, 적층 세라믹 콘덴서(11)의 외부 전극(112)이 놓이는 위치보다도 단부측에 형성된 접속 전극에 의해 접속되어 있다.

컷아웃부(Cd62)는 절연성 기판(120E)의 IP 전극(122E)이 형성되는 쪽의 단면에서, 절연성 기판(120E)의 폭방향 대략 중심 위치에 형성되어 있다. 컷아웃부(Cd62)의 형상도 컷아웃부(Cd61)와 마찬가지로, 주면에 직교하는 방향에서 봤을 때 원호형상이 되는 형상이다. 컷아웃부(Cd62)의 벽면에는 접속 전극(412E)이 형성되어 있고, 상기 부분 상부면 전극(1221LE, 1221RE)을 접속하는 전극을 통해 부분 상부면 전극(1221LE, 1221RE)에 접속되어 있다.

이렇게 구성함으로써, 접속 전극(411E, 412E)을 각각 구비하는 컷아웃부(Cd61, Cd62)를, 인터포저(12E)의 폭방향 중앙에 설치해도, 상술한 각 실시형태에 나타낸 것과 같이 상부면 전극(1211E, 1221E)에 젖어 올라간 솔더가 외부 전극(111, 112)의 네 능선 부근에 부착되고, 폭방향의 중앙 부근에는 부착되지 않는다. 이로 인해, 상술한 각 실시형태와 마찬가지로 진동음의 발생을 억제할 수 있는 동시에, 상술한 각 효과를 발휘할 수 있다.

다음으로 제7 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 11은 본 실시형태에 따른 인터포저(12F)를 포함하는 전자부품(10F)의 구성을 나타내는 삼면도이다. 한편, 도 11에서는 인터포저(12F)의 구조를 명확히 나타내기 위해 적층 세라믹 콘덴서(11)의 도시를 간략화하였다.

본 실시형태의 인터포저(12F)는 제6 실시형태에 나타낸 인터포저(12E)에 대하여, 상부면 전극(1211F, 1221F)을, 절연성 기판(120F)의 대략 전체 폭에 걸치도록 형성하고, 부분적으로 전극 비형성부(131F, 132F)를 마련한 것이며, 다른 구성은 동일하다.

전극 비형성부(131F)는 적층 세라믹 콘덴서(11)의 외부 전극(111)의 폭방향의 중심 위치에서 상부면 전극(1211F)에 내리는 수선이 상부면 전극(1211F)에 직교하는 위치를 포함하는 소정 폭의 범위에 형성되어 있다. 전극 비형성부(131F)는 인터포저(12F)의 길이방향, 즉 절연성 기판(120F)의 길이방향에 대해서도, 상기 수선이 상부면 전극(1211F)에 직교하는 위치를 포함하는 소정 길이의 범위에 형성되어 있다. 바꿔 말하면, 인터포저(12F)의 상부면에서의 외부 전극(111)의 폭방향 중앙 부근에 전극의 개구 패턴이 형성되어 있다. 이로 인해, 외부 전극(111)의 폭방향의 중앙 부근이 IP 전극(121F)의 상부면 전극(1211F)에 접하지 않는다.

마찬가지로 전극 비형성부(132F)는 적층 세라믹 콘덴서(11)의 외부 전극(112)의 폭방향의 중심 위치에서 상부면 전극(1221F)에 내리는 수선이 상부면 전극(1221F)에 직교하는 위치를 포함하는 소정 폭의 범위에 형성되어 있다. 전극 비형성부(132F)는 인터포저(12F)의 길이방향, 즉 절연성 기판(120F)의 길이방향에 대해서도, 상기 수선이 상부면 전극(1221F)에 직교하는 위치를 포함하는 소정 길이의 범위에 형성되어 있다. 바꿔 말하면, 인터포저(12F)의 상부면에서의 외부 전극(112)의 폭방향 중앙 부근에 전극의 개구 패턴이 형성되어 있다. 이로 인해, 외부 전극(112)의 폭방향 중앙 부근이 IP 전극(122F)의 상부면 전극(1221F)에 접하지 않는다.

이로 인해, 상술한 바와 같이 솔더가 접속 전극(411F, 412F)을 통해 상부면 전극(1211F, 1221F)에 젖어 올라가도, 전극 비형성부(131F, 132F)에 의해 외부 전극(111, 112)의 중앙 부근에는 부착되지 않는다. 이로 인해, 진동음의 발생을 억제할 수 있다.

다음으로 제8 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 12는 본 실시형태에 따른 인터포저(12G)를 포함하는 전자부품(10G)의 구성을 나타내는 삼면도이다. 한편, 도 12에서는 인터포저(12G)의 구조를 명확히 나타내기 위해 적층 세라믹 콘덴서(11)의 도시를 간략화하였다.

본 실시형태의 인터포저(12G)는 제7 실시형태에 나타낸 전극 비형성부(131F, 132F)와 같은 위치에 솔더 레지스트막(Re12G)을 각각 형성한 것이며, 다른 구성은 제7 실시형태와 동일하다. 이 때, 도 12에서는 상기 위치에 상부면 전극을 형성한 것으로 도시되어 있지만, 상기 위치에는 상부면 전극을 형성해도 되고 하지 않아도 된다. 이 솔더 레지스트막(Re12G)이 본 발명의 "접촉 규제 수단"에 상당한다.

이러한 구성에서는 상술한 바와 같이 솔더가 접속 전극(411G, 412G)을 통해 상부면 전극(1211G, 1221G)에 젖어 올라가도, 솔더 레지스트막(Re12G)에 의해 외부 전극(111, 112)의 중앙 부근에는 부착되지 않는다. 이로 인해 진동음의 발생을 억제할 수 있다.

다음으로 제9 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 13은 본 실시형태에 따른 인터포저(12H)를 포함하는 전자부품(10H)의 구성을 나타내는 삼면도이다. 한편, 도 13에서는 인터포저(12H)의 구조를 명확히 나타내기 위해 적층 세라믹 콘덴서(11)의 도시를 간략화하였다.

본 실시형태의 인터포저(12H)는 제7 실시형태에 나타낸 전극 비형성부(131F, 132F)를 형성하지 않고, 절연성 기판(120H)의 대략 전체 폭에 걸쳐 상부면 전극(1211H, 1221H)이 형성되어 있으며, 상기 상부면 전극(1211H, 1221H)상에 솔더 레지스트막(Re12H)이 형성되어 있다. 다른 구성은 제7의 실시형태와 동일하다.

솔더 레지스트막(Re12H)은 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 폭방향 중심 위치에서 상부면 전극(1211H, 1221H)에 내리는 수선이 상부면 전극(1211H, 1221H)에 직교하는 위치를 포함하는 소정 폭의 범위에 형성되어 있다. 솔더 레지스트막(Re12H)은 인터포저(12H)의 길이방향에 대해서도, 상기 수선이 상부면 전극(1211H, 1221H)에 직교하는 위치를 포함하는 소정 길이의 범위에 형성되어 있다. 이 솔더 레지스트막(Re12H)이 본 발명의 "접촉 규제 수단"에 상당한다.

또한 솔더 레지스트막(Re12H)은 상부면 전극(1211H, 1221H)이 컷아웃부(Cd61, Cd62)의 접속 전극(411H, 412H)에 접속하는 영역과, 상부면 전극(1211H, 1221H)이 외부 전극(111, 112)의 상기 네 능선에 접하는 영역을, 절연성 기판(120H)의 주면에 직교하는 방향에서 봤을 때 분할하는 형상으로 형성되어 있다. 예를 들면 도 13(A)에 나타내는 바와 같이, 컷아웃부(Cd61, Cd62)측에 중심을 가지며, 외부 전극(111, 112)의 폭방향 중앙 부근을 통과하여, 소정 폭을 가지는 원호형상으로 형성한다.

이렇게 구성함으로써, 상술한 바와 같이 솔더가 접속 전극(411H, 412H)을 통해 상부면 전극(1211H, 1221H)에 젖어 올라가도, 솔더 레지스트막(Re12H)에 의해 외부 전극(111, 112)에는 전혀 솔더가 부착되지 않는다. 이로 인해, 더욱 확실하게 진동음의 발생을 억제할 수 있다.

다음으로 제10 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 14는 본 실시형태에 따른 인터포저(12K)를 포함하는 전자부품(10K)의 구성을 나타내는 삼면도이다. 한편, 도 14에서는 인터포저(12K)의 구조를 명확히 나타내기 위해 적층 세라믹 콘덴서(11)의 도시를 간략화하였다.

본 실시형태의 인터포저(12K)는 제9 실시형태에 나타낸 인터포저(12H)에 대하여, 솔더 레지스트막(Re12K)의 형상이 다른 것이며, 다른 구성은 동일하다.

솔더 레지스트막(Re12K)은 인터포저(12K)의 길이방향에 대하여, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 폭방향 중심 위치에서 상부면 전극(1211K, 1221K)에 내리는 수선이 상부면 전극(1211K, 1221K)에 직교하는 위치를 포함하면서, 길이방향의 양단까지 도달하는 형상으로 형성되어 있다. 이 솔더 레지스트막(Re12K)이 본 발명의 "규제부"에 상당한다.

이 때, 솔더 레지스트막(Re12K)은 접속 전극(411K, 412K)을 구비하는 컷아웃부(Cd61, Cd62)의 상부면 전극(1211K, 1221K)측의 개구단을 덮는 형상으로 형성되어 있다.

이러한 구조로 함으로써, 전자부품(10K)을 회로 기판에 실장할 때에 솔더가 컷아웃부(Cd61, Cd62)의 접속 전극(411K, 412K)을 따라 젖어 올라가도, 솔더 레지스트막(Re12K)에 의해 솔더가 인터포저(12K)의 상부면측으로 젖어 오르는 것을 막을 수 있다. 이로 인해, 회로 기판에 실장하기 위한 솔더가, 인터포저(12K)의 상부면측, 즉 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)에 불필요하게 부착되는 것을 방지할 수 있다. 이 결과, 상술한 각 실시형태와 마찬가지로 진동음의 발생을 억제할 수 있다.

다음으로 제11 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 15는 본 실시형태에 따른 인터포저(12L)를 포함하는 전자부품(10L)의 구성을 나타내는 삼면도이다. 한편, 도 15에서는 인터포저(12L)의 구조를 명확히 나타내기 위해 적층 세라믹 콘덴서(11)의 도시를 간략화하였다.

본 실시형태의 인터포저(12L)는 제10 실시형태에 나타낸 인터포저(12K)에 대하여, 솔더 레지스트막(Re12L)의 형상이 다른 것이며, 다른 구성은 동일하다.

솔더 레지스트막(Re12L)은 제10 실시형태의 인터포저(12K)와 마찬가지로, 인터포저(12L)의 접속 전극(411L, 412L)을 구비하는 컷아웃부(Cd61, Cd62)의 상부면 전극(1211L, 1221L)측을 덮는 형상으로 형성되어 있다. 단, 본 실시형태의 솔더 레지스트막(Re12L)은 상기 길이방향의 중앙측 단부가, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)이 상부면 전극(1211L, 1221L)에 접촉하는(실장되는) 위치까지 이르지 않는 형상으로 형성되어 있다. 바꿔 말하면, 솔더 레지스트막(Re12L)은 컷아웃부(Cd61, Cd62)를 덮는 것을 최소한으로 하여 가능한 한 작은 형상으로 형성되어 있다. 이 솔더 레지스트막(Re12L)이 본 발명의 "규제부"에 상당한다.

이러한 구조의 솔더 레지스트막(Re12L)을 형성하면, 상술한 제10 실시형태에 나타낸 인터포저(12K)와 마찬가지로, 본 실시형태의 인터포저(12L)에서도 회로 기판에 실장하기 위한 솔더가, 인터포저(12L)의 상부면측, 즉 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)에 불필요하게 부착되는 것을 방지할 수 있다. 이 결과, 상술한 각 실시형태와 마찬가지로 진동음의 발생을 억제할 수 있다.

또한 본 실시형태의 구조를 이용함으로써 솔더 레지스트막(Re12L)이 적층 세라믹 콘덴서(11)가 실장되는 영역까지 퍼지지 않는 형상이므로, 적층 세라믹 콘덴서(11)를 상부면 전극(1211L, 1221L)에 실장할 때, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 바닥면과 상부면 전극(1211L, 1221L) 사이에, 솔더 레지스트막(Re12L)이 개재되지 않는다. 이로 인해, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 바닥면과 상부면 전극(1211L, 1221L)이 이간되지 않고 확실하게 접촉한다. 따라서 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 바닥면과 상부면 전극(1211L, 1221L)의 접합 강도가 향상된다.

한편, 제10 실시형태 및 제11 실시형태에 나타낸 솔더 레지스트막은 인터포저의 폭방향 중앙영역에만 형성되어 있지만, 폭방향 전역에 걸쳐 형성해도 된다.

또한 제10 실시형태 및 제11 실시형태에 나타낸 인터포저는 폭방향 중앙에 컷아웃부를 형성한 것이지만, 상술한 각 실시형태에 나타낸, 모서리부에 컷아웃부를 마련한 것이어도 상기 컷아웃부를 덮도록 솔더 레지스트막을 형성할 수 있다. 이로 인해, 제10 실시형태 및 제11 실시형태와 마찬가지로 솔더가 불필요하게 외부 전극에 부착되는 것을 방지할 수 있다.

또한 제10 실시형태 및 제11 실시형태에 나타낸 인터포저는 솔더 레지스트막을 이용한 예를 제시했지만, 컷아웃부를 상부면 전극측에서 덮도록 금속막을 형성해도 되며, 솔더가 젖어 오르는 것을 막을 수 있는 판형상의 부재이면 된다.

또한 상술한 각 실시형태의 구성은 단독으로 이용해도 되지만, 복수의 실시형태의 구성을 조합해서 이용할 수도 있다. 나아가서는, 이 실시형태들의 구성에 기초해서 유추할 수 있는 형상이면, 상술한 각 실시형태와 동일한 작용 효과를 얻을 수 있다.

또한 상술한 실시형태에서는 절연성 기판에 대하여 전극 비형성부나 레지스트막을 형성함으로써, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 단면 중앙에 솔더가 부착되는 것을 억제했지만, 이러한 전극 비형성부나 레지스트막을 외부 전극(111, 112)에 형성하는 것도 가능하다.

도 16은 기타 실시형태에 따른 전자부품(10J)을 회로 기판(200)에 실장한 상태를 나타내는 삼면도이다.

도 16에 나타내는 전자부품(10J)은 제1 실시형태에 나타낸 전자부품(10)에 대하여, 적층 세라믹 콘덴서(11J)의 외부 전극이 다른 것이며, 다른 구성은 동일하다.

전자부품(10J)의 적층 세라믹 콘덴서(11J)의 외부 전극(111J, 112J)은 도 16(C)에 나타내는 바와 같이, 부품 본체(110)의 길이방향의 단면, 즉 외부 전극(111J, 112J)의 형성면 중앙에 소정 면적으로 전극 비형성부(140)가 마련되어 있다. 이렇게 구성함으로써, 부품 본체(110)의 외부 전극(111J, 112J)이 형성되는 단면의 중앙에 솔더가 부착되는 것을 더욱 확실하게 방지할 수 있다. 이 전극 비형성부(140)가 본 발명의 "접합 규제 수단"에 상당한다.

한편, 외부 전극에 비형성부를 마련하는 것이나 레지스트막을 형성하고, 직접 회로 기판에 접합하는 구성으로도 진동음의 발생을 억제하는 것이 가능하지만, 상술한 구성으로 이루어지는 인터포저를 개재함으로써, 보다 확실하게 진동음의 발생을 억제하는 동시에, 실장시의 들뜸을 억제하여 접합 안정성을 얻을 수 있다.

또한 도 16에서는 전극 비형성부(140)를 마련하는 예를 제시했지만, 상기 영역에 전극 유무에 관계없이 레지스트막을 형성하도록 해도 된다. 나아가서는 외부 전극을 바닥면에만 형성하는 구조여도 된다. 그리고 이러한 도 16에 유사한 구성은 상술한 어느 실시형태의 구성과도 조합시킬 수 있다.

또한 상술한 설명에서는 칩 부품으로서 적층 세라믹 콘덴서를 이용한 예를 제시했지만, 동일한 진동이 발생하는 다른 칩 부품에도 상술한 구성을 적용할 수 있다.

그리고 본 발명에서 나타내는 대략 직사각형이란, 장방형에 한정되지 않고, 정방형이나, 이들 장방형이나 정방형의 모서리부(모퉁이)가 잘린 다각형, 장방형이나 정방형의 모서리부(모퉁이)가 곡면형상으로 성형된 형상도 포함한다.

10,10A,10B,10C,10D,10E,10F,10G,10H,10K,10L: 전자부품,
11,11J: 적층 세라믹 콘덴서,
110: 부품 본체,
111,112,111J,112J: 외부 전극,
12,12A,12B,12C,12D,12E,12F,12G,12H,12K,12L: 인터포저,
120,120A,120B,120C,120D,120E,120F,120G,120H,120K,120L: 절연성 기판,
121,122,121A,122A,121B,122B,121C,122C,121D,122D,121E,122E,121F,122F,121G,122G,121H,122H,121K,122K,121L,122L: IP 전극,
1211,1221,1211A,1221A,1211B,1221B,1211C,1221C,1211D,1221D,1211E,1221E,1211F,1221F,1211G,1221G,1211H,1221H,1211K,1221K,1211L,1221L: 상부면 전극,
1211LB,1211RB,1221LB,1221RB,1211LE,1211RE,1221LE,1221RE: 부분 상부면 전극,
1212,1222: 하부면 전극,
131F,132F: 전극 비형성부,
140: 전극 비형성부(외부 전극),
Cd11,Cd12,Cd13,Cd14,Cd11A,Cd12A,Cd13A,Cd14A,Cd11B,Cd12B,Cd13B,Cd14B,Cd11C,Cd12C,Cd13C,Cd14C,Cd11D,Cd12D,Cd13D,Cd14D,Cd61,Cd62: 컷아웃부,
Re12,Re12G,Re12H,Re12K,Re12L: 솔더 레지스트막,
20: 회로 기판,
201,202: 실장용 랜드,
401,402,403,404,401A,402A,403A,404A,401B,402B,403B,404B,401C,402C,403C, 404C,401D,402D,403D,404D,411E,412E,411F,412F,411G,412G,411H,412H,411K,412K,411L,412L: 접속 전극,
500,501: 전극 이간부

Claims

평판형상의 절연성 기판, 상기 절연성 기판의 한쪽 주면(主面)에 형성된 제1 상부면 전극, 제2 상부면 전극, 상기 절연성 기판의 다른 쪽 주면에 형성된 제1 하부면 전극, 제2 하부면 전극을 포함하는 기판과,
본체의 길이방향의 양단에 각각 대향하여 제1 외부 전극과 제2 외부 전극이 형성되며, 상기 제1 외부 전극이 상기 제1 상부면 전극에 실장되고, 상기 제2 외부 전극이 상기 제2 상부면 전극에 실장되는 칩 부품을 포함하는 전자부품으로서,
상기 기판은 상기 한쪽 주면과 상기 다른 쪽 주면에 직교하는 단면에 형성되며, 상기 제1 상부면 전극과 상기 제1 하부면 전극을 접속하고, 상기 제2 상부면 전극과 상기 제2 하부면 전극을 접속하는 복수의 접속 전극을 포함하고,
상기 칩 부품의 본체의 길이방향과 직교하는 폭방향의 대략 중앙에서, 상기 제1 상부면 전극과 상기 제1 하부면 전극이 이간되고, 상기 제2 상부면 전극과 상기 제2 하부면 전극이 이간되어 있으며,
상기 칩 부품이 2단자형 적층 세라믹 콘덴서인 것을 특징으로 하는 전자부품.
제1항에 있어서,
상기 절연성 기판에는 상기 칩 부품의 상기 제1 외부 전극에 대응하는 위치에 각각 상기 제1 상부면 전극 및 상기 제1 하부면 전극이 마련되고, 상기 칩 부품의 상기 제2 외부 전극에 대응하는 위치에 각각 상기 제2 상부면 전극 및 상기 제2 하부면 전극이 마련되며,
상기 복수의 접속 전극은 상기 절연성 기판의 네 모퉁이에 형성되어 있는 것을 특징으로 하는 전자부품.
제2항에 있어서,
상기 절연성 기판의 네 모퉁이에는 컷아웃부가 형성되어 있고,
상기 컷아웃부의 내벽면에 상기 접속 전극이 형성되어 있는 것을 특징으로 하는 전자부품.
제3항에 있어서,
상기 절연성 기판에 상기 칩 부품을 탑재했을 때, 상기 한쪽 주면 및 상기 다른 쪽 주면에 직교하는 방향에서 봤을 때, 상기 컷아웃부의 적어도 일부는 상기 칩 부품의 외형으로 구성되는 영역 내에 존재하는 것을 특징으로 하는 전자부품.
제3항에 있어서,
상기 컷아웃부는 상기 한쪽 주면 및 상기 다른 쪽 주면에 직교하는 방향에서 본 상태에서, 상기 절연성 기판의 중심측으로 볼록한 원호형상으로 형성되어 있는 것을 특징으로 하는 전자부품.
제3항에 있어서,
상기 절연성 기판은 상기 칩 부품을 탑재했을 때, 상기 한쪽 주면 및 상기 다른 쪽 주면에 직교하는 방향에서 본 상태에서, 상기 칩 부품의 외형보다 작은 외형형상으로 형성되어 있는 것을 특징으로 하는 전자부품.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 절연성 기판은 상기 칩 부품의 상기 제1 외부 전극 및 상기 제2 외부 전극이 형성되는 단부의 중심에서 상기 절연성 기판에 내린 수선이 상기 절연성 기판과 교차하는 위치를 포함하는 소정 범위에서, 상기 제1 외부 전극 및 상기 제2 외부 전극에 대하여 직접 대면하고 있는 것을 특징으로 하는 전자부품.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 제1 상부면 전극 및 상기 제2 상부면 전극의 상기 칩 부품을 탑재하는 면에는, 상기 칩 부품의 상기 제1 외부 전극 및 상기 제2 외부 전극이 형성되는 단부의 중심에서 상기 제1 상부면 전극 및 상기 제2 상부면 전극에 내린 수선이 상기 기판과 교차하는 위치를 포함하는 소정 범위에 레지스트막이 마련되어 있는 것을 특징으로 하는 전자부품.
평판형상의 절연성 기판, 상기 절연성 기판의 한쪽 주면에 형성된 제1 상부면 전극, 제2 상부면 전극, 상기 절연성 기판의 다른 쪽 주면에 형성된 제1 하부면 전극, 제2 하부면 전극을 포함하는 기판과,
본체의 길이방향의 양단에 각각 대향하여 제1 외부 전극과 제2 외부 전극이 형성되며, 상기 제1 외부 전극이 상기 제1 상부면 전극에 실장되고, 상기 제2 외부 전극이 상기 제2 상부면 전극에 실장되는 칩 부품을 포함하는 전자부품으로서,
상기 기판은 상기 한쪽 주면과 상기 다른 쪽 주면에 직교하는 단면에 형성되며, 상기 제1 상부면 전극과 상기 제1 하부면 전극을 접속하고, 상기 제2 상부면 전극과 상기 제2 하부면 전극을 접속하는 복수의 접속 전극을 포함하고,
상기 제1 상부면 전극 및 상기 제2 상부면 전극에는, 상기 제1 외부 전극 및 상기 제2 외부 전극의 단면의 중심에서 상기 제1 상부면 전극 및 상기 제2 상부면 전극에 내린 수선이 상기 기판과 교차하는 위치를 포함하는 소정 범위가 상기 제1 상부면 전극 및 상기 제2 상부면 전극에 대하여 비접촉이 되는 접촉 규제 수단이 형성되어 있는 것을 특징으로 하는 전자부품.
제9항에 있어서,
상기 절연성 기판에는 상기 칩 부품의 상기 제1 외부 전극에 대응하는 위치에, 각각 상기 제1 상부면 전극 및 상기 제1 하부면 전극이 마련되고, 상기 칩 부품의 상기 제2 외부 전극에 대응하는 위치에, 각각 상기 제2 상부면 전극 및 상기 제2 하부면 전극이 마련되며,
상기 접촉 규제 수단은 상기 제1 상부면 전극 및 상기 제2 상부면 전극에 마련된 개구영역인 것을 특징으로 하는 전자부품.
제9항에 있어서,
상기 절연성 기판에는 상기 칩 부품의 상기 제1 외부 전극에 대응하는 위치에, 각각 상기 제1 상부면 전극 및 상기 제1 하부면 전극이 마련되고, 상기 칩 부품의 상기 제2 외부 전극에 대응하는 위치에, 각각 상기 제2 상부면 전극 및 상기 제2 하부면 전극이 마련되며,
상기 접촉 규제 수단은 상기 제1 상부면 전극 및 상기 제2 상부면 전극에 형성된 레지스트막인 것을 특징으로 하는 전자부품.
제9항 내지 제11항 중 어느 한 항에 있어서,
상기 접속 전극은 상기 칩 부품의 본체의 길이방향과 직교하는 폭방향의 대략 중앙에 형성되어 있는 것을 특징으로 하는 전자부품.
제9항 내지 제11항 중 어느 한 항에 있어서,
상기 접속 전극은 상기 절연성 기판의 단면부에 형성된 컷아웃부의 내벽면에 형성되어 있는 것을 특징으로 하는 전자부품.
제13항에 있어서,
상기 컷아웃부는 상기 한쪽 주면, 상기 다른 쪽 주면에 직교하는 방향에서 본 상태에서, 상기 절연성 기판의 중심측으로 볼록한 원호형상으로 형성되어 있는 것을 특징으로 하는 전자부품.
평판형상의 절연성 기판, 상기 절연성 기판의 한쪽 주면에 형성된 제1 상부면 전극, 제2 상부면 전극, 상기 절연성 기판의 다른 쪽 주면에 형성된 제1 하부면 전극, 제2 하부면 전극을 포함하는 기판과,
본체의 길이방향의 양단에 각각 대향하여 제1 외부 전극과 제2 외부 전극이 형성되며, 상기 제1 외부 전극이 상기 제1 상부면 전극에 실장되고, 상기 제2 외부 전극이 상기 제2 상부면 전극에 실장되는 칩 부품을 포함하는 전자부품으로서,
상기 기판은 상기 한쪽 주면과 상기 다른 쪽 주면에 직교하는 단면에 형성되며, 상기 제1 상부면 전극과 상기 제1 하부면 전극을 접속하고, 상기 제2 상부면 전극과 상기 제2 하부면 전극을 접속하는 복수의 접속 전극을 포함하고,
상기 접속 전극은 상기 절연성 기판의 상기 단면에서 움푹 들어가는 형상으로 형성된 컷아웃부를 형성하는 내벽면에 형성되어 있으며,
상기 컷아웃부의 상기 제1 상부면 전극측 및 상기 제2 상부면 전극측에는 상기 절연성 기판을 평면시(平面視)하여 상기 컷아웃부를 덮는 규제부가 형성되어 있는 것을 특징으로 하는 전자부품.
제1항 내지 제6항, 제9항 내지 제11항 중 어느 한 항에 있어서,
상기 칩 부품의 상기 제1 외부 전극 및 상기 제2 외부 전극이 형성되는 단면의 중심을 포함하는 소정 범위에 접합 규제 수단이 형성되어 있는 것을 특징으로 하는 전자부품.
제16항에 있어서,
상기 접합 규제 수단은 상기 단면의 전면에 걸치는 것을 특징으로 하는 전자부품.
제9항 내지 제11항 중 어느 한 항에 있어서,
상기 칩 부품이 2단자형 적층 세라믹 콘덴서인 것을 특징으로 하는 전자부품.