JP2017005221A - 複合電子部品 - Google Patents

複合電子部品 Download PDF

Info

Publication number
JP2017005221A
JP2017005221A JP2015120845A JP2015120845A JP2017005221A JP 2017005221 A JP2017005221 A JP 2017005221A JP 2015120845 A JP2015120845 A JP 2015120845A JP 2015120845 A JP2015120845 A JP 2015120845A JP 2017005221 A JP2017005221 A JP 2017005221A
Authority
JP
Japan
Prior art keywords
conductor
electronic component
surface conductor
composite electronic
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015120845A
Other languages
English (en)
Inventor
服部　和生
Kazuo Hattori
和生 服部
力 藤本
Tsutomu Fujimoto
力 藤本
慎一郎 黒岩
Shinichiro Kuroiwa
慎一郎 黒岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015120845A priority Critical patent/JP2017005221A/ja
Priority to US15/176,564 priority patent/US10121593B2/en
Priority to CN201610423776.3A priority patent/CN106257610B/zh
Priority to KR1020160074691A priority patent/KR101900375B1/ko
Publication of JP2017005221A publication Critical patent/JP2017005221A/ja
Priority to JP2020079116A priority patent/JP6984688B2/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G17/00—Structural combinations of capacitors or other devices covered by at least two different main groups of this subclass with other electric elements, not covered by this subclass, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】接合される複数の電子部品のうちの基板型の電子部品における上面導体同士の絶縁抵抗の低下を抑制することができる複合電子部品を提供する。
【解決手段】複合電子部品１Ａは、第１電子素子２０Ａと、第２電子素子１０と、接合材３１とを備える。第１電子素子２０Ａは、基部２１と、基部２１の上面２１ａに設けられた上面導体２４Ａとを有する。第２電子素子１０は、基部２１の上面２１ａに対向する下面１１ａを有する素子本体１１と、素子本体１１の下面１１ａに設けられた端子導体１４Ａとを有する。接合材３１は、上面導体２４Ａと端子導体１４Ａとを接合する。上面導体２４Ａは、重量比で最大の金属成分がＡｇである導電層２４ａを含む。導電層２４ａの側面２４ａ１は、保護金属膜としての導電層２４ｂ、２４ｃによって覆われ、保護金属膜としての導電層２４ｂ、２４ｃに含有された重量比で最大の金属成分は、ＡｇおよびＣｕ以外である。
【選択図】図５

Description

本発明は、複数の電子素子を備えた複合電子部品に関する。
従来、複数の電子素子を備えた複合電子部品に関して、配線基板に対する電子部品の高集積化の観点から、いくつかの発明が提案されている。
たとえば、特開２００１−３３８８３８号公報（特許文献１）には、コンデンサと抵抗体とからなる複合電子部品が開示されている。この複合電子部品では、チップ型コンデンサのコンデンサ本体の表面に抵抗体が設けられており、その抵抗体と、コンデンサ本体の表面に設けられた一対の外部電極とが接続されている。
また、特開平６−２８３３０１号公報（特許文献２）には、チップ型抵抗、チップ型サーミスタ、チップ型コンデンサおよびチップ型バリスタ等の群から選ばれた２種以上の同形かつ同寸法の直方体形状のチップ型素子が、これらの厚み方向に沿って互いに重ね合わせられ、さらにこれらに設けられた端子電極が一括してリードフレームで覆われることで、一体化された複合電子部品が開示されている。
特開２００１−３３８８３８号公報 特開平６−２８３３０１号公報
本発明者らは、特願２０１５−０４９４５７において、上述した特許文献１および２に開示されたものよりも、回路設計の自由度をより高めることができる複合電子部品を提案した。この複合電子部品は、絶縁性の基部に受動素子の機能が付加されてなる１つの基板型の電子素子に、他の１つの電子素子が接合された新規な構成の複合電子部品である。
当該新規な構成の複合電子部品にあっては、基板型の電子素子の絶縁性の基部の上面が、他の１つの電子素子に対向する面となる。この上面に、接合材を介して他の１つの電子素子が接続される上面導体が設けられる。また、この新規な構成の複合電子部品のある態様では、基板型の電子素子の絶縁性の基部の上面に、前述した上面導体に加えてさらに、この基板型の電子素子に含まれる電気的な機能部に接続される他の上面導体も設けられている。
これら上面導体は、十分な導電性を得るためにＡｇまたはＣｕからなる導電層を含むように構成されることが一般的である。しかしながら、ＡｇおよびＣｕは、電界が作用することによってその一部がイオン化して別の場所に移動し、その移動後に再び還元されて析出する、いわゆる“イオンマイグレーション”の問題を引き起こし易い導電材料である。
そのため、上記の新規な構成の複合電子部品のような上面導体が採用されている一方で、イオンマイグレーションの問題に何らの対策も施されていない場合には、上面導体間の絶縁抵抗が低下するおそれがある。
したがって、本発明は、上述した問題を解決すべくなされたものであり、接合される複数の電子部品のうちの基板型の電子部品における上面導体同士の絶縁抵抗の低下を抑制することができる複合電子部品を提供することを目的とする。
本発明に基づく複合電子部品は、第１電子素子と、高さ方向において上記第１電子素子に実装された第２電子素子と、上記第１電子素子および上記第２電子素子を接合する接合材とを備えている。上記第１電子素子は、上記高さ方向に交差する上面を有する絶縁性の基部と、上記基部の上記上面に設けられた上面導体とを有している。上記第２電子素子は、上記高さ方向において上記基部の上記上面に対向する下面を有する素子本体と、上記素子本体の上記下面の少なくとも一部に設けられた端子導体とを有している。上記接合材は、上記上面導体の少なくとも一部と上記端子導体の少なくとも一部とを接合している。上記上面導体は、重量比で最大の金属成分としてＡｇまたはＣｕを含有する導電層を含んでおり、上記導電層の側面の少なくとも一部は、保護金属膜によって覆われている。上記保護金属膜に含有された重量比で最大の金属成分は、ＡｇおよびＣｕ以外の金属である。
上記本発明に基づく複合電子部品にあっては、上記保護金属膜に含有された重量比で最大の金属成分が、Ｓｎ、Ｎｉ、ＡｕおよびＰｂのうちのいずれかであることが好ましい。
上記本発明に基づく複合電子部品にあっては、上記保護金属膜が、上記上面導体に含まれる、上記導電層の上面および上記側面を覆う被覆導電層であってもよい。
上記本発明に基づく複合電子部品にあっては、上記保護金属膜が、めっき層であてもよい。
上記本発明に基づく複合電子部品にあっては、上記保護金属膜が、上記接合材の一部であってもよい。
上記本発明に基づく複合電子部品にあっては、上記上面導体の大きさが、上記高さ方向に直交する任意の方向のいずれにおいても上記端子導体の大きさよりも小さいことが好ましい。
上記本発明に基づく複合電子部品にあっては、上記上面導体の厚みが、５［μｍ］以上であることが好ましい。
上記本発明に基づく複合電子部品にあっては、上記上面導体が、上記高さ方向に直交する長さ方向に互いに離隔する第１上面導体および第２上面導体と、上記第１上面導体と上記第２上面導体との間に位置する第３上面導体とを含んでいるとともに、上記端子導体が、上記長さ方向に互いに離隔する第１端子導体および第２端子導体を含んでいてもよい。その場合に、上記第１端子導体が、上記接合材によって上記第１上面導体に接合されているとともに、上記第２端子導体が、上記接合材によって上記第２上面導体に接合されていてもよい。
上記本発明に基づく複合電子部品にあっては、上記第１上面導体が、上記高さ方向および上記長さ方向に直交する幅方向において上記第１端子導体の両端の間に位置しているとともに、上記第２上面導体が、上記幅方向において上記第２端子導体の両端の間に位置していてもよい。その場合には、上記第１上面導体の上記側面のうち、上記幅方向に直交する側面が、上記保護金属膜で覆われているとともに、上記第２上面導体の上記側面のうち、上記幅方向に直交する側面が、上記保護金属膜で覆われていることが好ましい。
上記本発明に基づく複合電子部品にあっては、上記基部の上記幅方向における寸法が、上記第２電子素子の上記幅方向における寸法よりも大きくてもよい。
上記本発明に基づく複合電子部品にあっては、上記第１上面導体が、上記長さ方向において上記第１端子導体の外端と上記第２端子導体の外端との間に位置しているとともに、上記第２上面導体が、上記長さ方向において上記第１端子導体の外端と上記第２端子導体の外端との間に位置していてもよい。その場合には、上記第１上面導体の上記側面のうち、上記長さ方向に直交する側面が、上記保護金属膜で覆われているとともに、上記第２上面導体の上記側面のうち、上記長さ方向に直交する側面が、上記保護金属膜で覆われていることが好ましい。
上記本発明に基づく複合電子部品にあっては、上記基部の上記長さ方向における寸法が、上記第２電子素子の上記長さ方向における寸法よりも大きくてもよい。
上記本発明に基づく複合電子部品にあっては、上記素子本体が、積層された複数の誘電体層および複数の導電体層を含んでいてもよく、またその場合に、上記第１電子素子が、上記基部の上記上面に設けられ、上記第３上面導体と接続された抵抗体を含んでいてもよい。
上記本発明に基づく複合電子部品にあっては、上記上面導体が、上記第１上面導体と上記第２上面導体との間に位置する第４上面導体を含んでいてもよく、またその場合に、上記抵抗体が、上記第４上面導体に接続されていてもよい。
上記本発明に基づく複合電子部品にあっては、上記上面導体が、上記高さ方向に直交する長さ方向に互いに離隔する第１上面導体および第２上面導体を含んでいるとともに、上記端子導体が、上記長さ方向に互いに離隔する第１端子導体および第２端子導体を含んでいてもよい。その場合に、上記第１端子導体が、上記接合材によって上記第１上面導体に接合されているとともに、上記第２端子導体が、上記接合材によって上記第２上面導体に接合されていてもよい。さらにその場合に、上記第１電子素子が、上記基部の上記上面とは反対側に位置する下面に設けられた下面導体をさらに有しているとともに、上記下面導体が、上記長さ方向に互いに離隔する第１下面導体および第２下面導体と、上記第１下面導体と上記第２下面導体との間に位置する第３下面導体とを含んでいてもよい。加えてその場合に、上記素子本体が、積層された複数の誘電体層および複数の導電体層を含んでいるとともに、上記第１電子素子が、上記基部の内部に設けられ、上記第３下面導体と電気的に接続されたインダクタ配線を含んでいてもよい。
上記本発明に基づく複合電子部品にあっては、上記下面導体が、上記第１下面導体と上記第２下面導体との間に位置する第４下面導体を含んでいてもよく、またその場合に、上記インダクタ配線が、上記第４下面導体に電気的に接続されていてもよい。
本発明によれば、接合される複数の電子部品のうちの基板型の電子部品における上面導体同士の絶縁抵抗の低下を抑制することができる複合電子部品を提供することができる。
本発明の実施の形態１に係る複合電子部品の概略的な斜視図である。 図１に示される複合電子部品の模式的な断面図である。 図１に示される抵抗素子の模式的な上面図および下面図である。 図１に示される複合電子部品が分解された模式的な斜視図である。 図１に示される複合電子部品の模式的な断面図および要部を拡大した模式的な断面図である。 図１に示される複合電子部品の製造工程を説明するためのフローチャートである。 図６に示される孔あけ工程を説明するための模式的な平面図である。 図６に示される導電性ペーストの印刷工程を説明するための模式的な平面図である。 図６に示される抵抗体ペーストの印刷工程を説明するための模式的な平面図である。 図６に示される保護膜の塗布工程を説明するための模式的な平面図である。 図６に示されるマザー基板の切断工程を説明するための模式的な平面図である。 図６に示される接合材の印刷工程およびコンデンサ素子の載置工程を説明するための模式的な平面図である。 図６に示される接合材の印刷工程およびコンデンサ素子の載置工程を説明するための模式的な側面図である。 本発明の実施の形態２に係る複合電子部品の要部を拡大した模式的な断面図である。 図１４に示される抵抗素子の製作フローにおける所定の工程を説明するための模式的な断面図である。 本発明の実施の形態３に係る複合電子部品の要部を拡大した模式的な断面図である。 図１６に示される抵抗素子の製作フローにおける所定の工程を説明するための模式的な断面図である。 本発明の実施の形態４に係る複合電子部品の要部を拡大した模式的な断面図である。 本発明の実施の形態５に係る複合電子部品の要部を拡大した模式的な断面図である。 本発明の実施の形態６に係る複合電子部品の要部を拡大した模試的な断面図である。 本発明の実施の形態７に係る複合電子部品の模式的な断面図である。 図２１に示されるインダクタ素子の模式的な上面図、断面図および下面図である。
以下、本発明の実施の形態について、図を参照して詳細に説明する。なお、以下に示す実施の形態の記載においては、同一のまたは共通する部分については、本明細書中および図中にて同一の符号を付し、原則としてその説明は繰り返されていない。
なお、ここに、本明細書の一部を構成するものとして、本発明者らによる特願２０１５−０４９４５７の内容を援用する。
（実施の形態１）
図１は、本発明の実施の形態１に係る複合電子部品１Ａの概略的な斜視図である。図２（Ａ）および図２（Ｂ）は、図１中に示されるＩＩＡ−ＩＩＡ線およびＩＩＢ−ＩＩＢ線に沿って本実施の形態に係る複合電子部品１Ａが切断された場合の模式的な断面図である。図３（Ａ）および図３（Ｂ）は、図１に示される抵抗素子２０Ａの模式的な上面図および下面図である。図４は、図１に示される本実施の形態に係る複合電子部品１Ａが分解された模式的な斜視図である。また、図５（Ａ）は、図２中に示されるＶＡ−ＶＡ線に沿って本実施の形態に係る複合電子部品１Ａが切断された場合の模式的な断面図である。図５（Ｂ）は、図５（Ａ）中に示される領域ＶＢを拡大した模式的な断面図である。まず、これら図１から図５を参照して、本実施の形態に係る複合電子部品１Ａの構成について説明する。
図１、図２、図４および図５に示されるように、本実施の形態に係る複合電子部品１Ａは、２つの電子素子を備えている。すなわち、複合電子部品１Ａは、第１電子素子としての抵抗素子２０Ａと、第２電子素子としてのコンデンサ素子１０とを備えている。
コンデンサ素子１０は、略直方体形状を有し、後述する長さ方向Ｌに沿った４辺の寸法が、後述する幅方向Ｗに沿った４辺の寸法よりも大きい。ここで言う略直方体形状には、コンデンサ素子１０の角部および稜部に丸み等が設けられたものや、コンデンサ素子１０の表面に段差や凹凸等が設けられたもの等が含まれる。
抵抗素子２０Ａは、所定の厚みを有する略平板形状を有し、後述する長さ方向Ｌに沿った４辺の寸法が、後述する幅方向Ｗに沿った４辺の寸法よりも大きい。ここで言う略平板形状には、抵抗素子２０Ａの角部および稜部に丸み等が設けられたものや、抵抗素子２０Ａの表面に段差や凹凸等が設けられたもの等が含まれる。
図１、図２および図５に示されるように、コンデンサ素子１０は、抵抗素子２０Ａ上に配置されている。すなわち、コンデンサ素子１０の下面１１ａと、抵抗素子２０の上面２１ａとが対向するように、各電子素子が配置されている。そしてコンデンサ素子１０が、第１および第２接合材３１、３２を介して抵抗素子２０Ａに接合されている。
ここで、複合電子部品１Ａの構成を具体的に説明するために、コンデンサ素子１０と抵抗素子２０Ａとが並ぶ方向を高さ方向Ｈと呼ぶ。そして、この高さ方向Ｈに直交する方向のうち、後述するコンデンサ素子１０の第１および第２外部電極１４Ａ、１４Ｂが並ぶ方向を長さ方向Ｌと呼ぶ。また、この高さ方向Ｈおよび長さ方向Ｌのいずれにも直交する方向を幅方向Ｗと呼ぶ。
図１、図２、図４および図５に示されるように、コンデンサ素子１０は、たとえば積層セラミックコンデンサであり、素子本体としてのコンデンサ本体１１と、端子導体としての第１および第２外部電極１４Ａ、１４Ｂとを有している。なお、本明細書中では、これら第１および第２外部電極１４Ａ、１４Ｂを、第１および第２端子導体と呼ぶ場合もある。コンデンサ本体１１は、略直方体形状を有しており、その表面の所定の領域に設けられた第１および第２外部電極１４Ａ、１４Ｂは、長さ方向Ｌにおいて、たとえば３００［μｍ］の距離で互いに離隔している。
図２および図５に示されるように、コンデンサ本体１１は、複数の誘電体層１２および複数の内部電極層１３からなり、各誘電体層１２と各内部電極層１３とが交互に積層されて構成されている。本実施の形態に係る複合電子部品１Ａでは、複数の誘電体層１２および複数の内部電極層１３の積層方向が、高さ方向Ｈと一致している。ただし、これは一例にすぎず、複数の誘電体層１２および複数の内部電極層１３の積層方向は、幅方向Ｗに一致していてもよい。
誘電体層１２は、たとえばチタン酸バリウム（ＢａＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、またはジルコン酸カルシウム（ＣａＺｒＯ３）等を主成分とするセラミック材料を含む材料からなる。また、誘電体層１２は、主成分よりも含有量の少ない副成分として、Ｍｎ、Ｍｇ、Ｓｉ、Ｃｏ、Ｎｉ、または希土類等を含んでいてもよい。一方、内部電極層１３は、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、またはＡｕ等の金属材料を含む材料からなる。
図５（Ｂ）に示されるように、第１および第２外部電極１４Ａ、１４Ｂは、いずれも下地導電層１４ａ、被覆導電層１４ｂおよび被覆導電層１４ｂとは異なる被覆導電層１４ｃを含む複数の導電層にて構成されている。図５（Ｂ）においては、第１外部電極１４Ａのみが示されている。下地導電層１４ａは、たとえばＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、またはＡｕ等のペーストを焼き付けることで形成される焼結金属層から構成される。たとえば、被覆導電層１４ｂは、めっき層としてのＮｉ層であり、被覆導電層１４ｃは、被覆導電層１４ｂを覆うめっき層としてのＳｎ層である。被覆導電層１４ｂ、１４ｃは、これに代えてめっき層としてのＣｕ層やＡｕ層であってもよい。
本実施の形態においては、下地導電層１４ａが焼結金属層としてのＣｕ層にて構成されており、被覆導電層１４ｂがめっき層としてのＮｉ層にて構成されており、被覆導電層１４ｃがめっき層としてのＳｎ層にて構成されている。めっき層としてのＮｉ層である被覆導電層１４ｂは、めっき層としてのＳｎ層である被覆導電層１４ｃに覆われている。
なお、第１および第２外部電極１４Ａ、１４Ｂは、下地導電層１４ａを省略してめっき層のみによって構成されていてもよい。また、下地導電層１４ａは、金属成分と樹脂成分とを含む導電性樹脂ペーストを硬化させた導電性の樹脂層で構成されていてもよい。
図１、図２および図５に示されるように、コンデンサ本体１１は、長さ方向Ｌにおいて相対する一対の端面と、幅方向Ｗにおいて相対する一対の側面と、高さ方向Ｈにおいて相対する一対の主面とを有している。このうち、高さ方向Ｈにおいて相対する一対の主面のうちの一方である下面１１ａが、抵抗素子２０Ａに対向している。
また、第１外部電極１４Ａは、コンデンサ本体１１の一方の端面と、上記一対の側面および上記一対の主面のそれぞれの一部とに連なって設けられており、第２外部電極１４Ｂは、コンデンサ本体１１の他方の端面と、上記一対の側面および上記一対の主面のそれぞれの一部とに連なって設けられている。これにより、コンデンサ本体１１の下面１１ａの所定の領域は、長さ方向Ｌにおいて互いに離隔する第１および第２外部電極１４Ａ、１４Ｂによって覆われており、これら第１および第２外部電極１４Ａ、１４Ｂの間においてコンデンサ本体１１の下面１１ａの一部が露出している。
図２に示されるように、高さ方向Ｈに沿って１つの誘電体層１２を挟んで隣り合う一対の内部電極層１３のうちの一方は、コンデンサ本体１１の一対の端面のうちの一方に引き出されて第１および第２外部電極１４Ａ、１４Ｂのうちの一方に電気的に接続されている。そして、他方の内部電極層１３は、コンデンサ本体１１の一対の端面のうちの他方に引き出されて第１および第２外部電極１４Ａ、１４Ｂのうちの他方に電気的に接続されている。これにより、第１および第２外部電極１４Ａ、１４Ｂ間は、複数のコンデンサが電気的に並列に接続された状態とされている。
上述したコンデンサ素子１０は、たとえば、以下の手順で製造される。まず、誘電体層１２となるセラミックグリーンシートの表面に内部電極層１３となる導電性ペーストが印刷されてなる素材シートを交互に積層して圧着することにより、積層チップが得られる。ここで、複数の積層チップが一体化された積層ブロックを予め準備し、この積層ブロックを切り離して、積層チップを得てもよい。次に、積層チップを焼成することで、コンデンサ本体１１が得られる。そしてその後、コンデンサ本体１１の表面に第１および第２外部電極１４Ａ、１４Ｂが形成されて、上述したコンデンサ素子１０が製造される。
なお、コンデンサ素子１０の大きさは、特に制限されるものではないが、一例としては、その長さ方向Ｌの寸法が０．６２［ｍｍ］であり、その幅方向Ｗの寸法が０．３２［ｍｍ］であり、その高さ方向Ｈの寸法が０．３２［ｍｍ］である。
図１から図５に示されるように、抵抗素子２０Ａは、絶縁性の基部２１と、抵抗体２２と、保護膜２３と、第１から第４上面導体２４Ａ〜２４Ｄと、第１から第４下面導体２５Ａ〜２５Ｄと、第１から第４接続導体２６Ａ〜２６Ｄとを有している。第１から第４接続導体２６Ａ〜２６Ｄがビア導体として基部２１の内部に設けられている場合、これらを第１から第４ビア導体２６Ａ〜２６Ｄと呼んでもよい。
基部２１は、所定の厚みを有する略平板形状を有しており、たとえばエポキシ樹脂等の樹脂材料やアルミナ等のセラミック材料、あるいはこれらに無機材料または有機材料からなるフィラーや織布等が添加されたもの等にて構成される。より好ましくは、アルミナ基板や、低温同時焼成セラミック（ＬＴＣＣ）基板を含むセラミック基板が、基部２１として利用される。なお、本実施の形態においては、基部２１としてＬＴＣＣ基板が用いられている。
基部２１は、長さ方向Ｌにおいて相対する一対の側面である第１および第２側面と、幅方向Ｗにおいて相対する一対の側面である第３および第４側面と、高さ方向Ｈにおいて相対する一対の主面とを有している。図２、図４および図５に示されるように、一対の主面のうちの一方である上面２１ａが、コンデンサ素子１０に対向しており、一対の主面のうちの他方である下面２１ｂが、複合電子部品１Ａが実装される配線基板（不図示）と対向する面となる。配線基板上において隣に実装される別の電子部品と第２電子素子とが接触することを防止するためには、基部２１の長さ方向Ｌの寸法を第２電子素子の長さ方向Ｌの寸法よりも大きくすることが好ましく、また、基部２１の幅方向Ｗの寸法を第２電子素子の幅方向Ｌの寸法よりも大きくすることも好ましい。
図２および図３に示されるように、抵抗体２２は、基部２１の上面２１ａの所定位置に設けられており、高さ方向Ｈに沿って平面視された場合に、たとえば矩形または円形の膜形状を有している。抵抗体２２としては、たとえば金属皮膜、酸化金属皮膜、または酸化金属皮膜とガラスとの混合物であるメタルグレーズ被膜等が利用できる。
保護膜２３は、基部２１の上面２１ａ上において抵抗体２２の少なくとも一部を覆っており、たとえばガラス材料や樹脂材料等からなる絶縁性の膜で構成されている。ここで、保護膜２３は、抵抗体２２が露出されることがないように、抵抗体２２を完全に覆っていることが好ましい。
第１および第２上面導体２４Ａ、２４Ｂは、基部２１の上面２１ａに設けられており、矩形状の導電層にて構成されている。第１および第２上面導体２４Ａ、２４Ｂの長さ方向Ｌの寸法は、たとえば０．１２５［ｍｍ］である。第１および第２上面導体２４Ａ、２４Ｂは、長さ方向Ｌにおいて、たとえば０．３６［ｍｍ］の距離で互いに離隔しており、基部２１の上面２１ａの長さ方向Ｌにおける両端部近傍に配置されている。第１上面導体２４Ａは、第１側面、第３側面および第４側面から所定の間隔、たとえば０．０２５［ｍｍ］の距離で離れている。また、第２上面導体２４Ｂは、第２側面、第３側面および第４側面から所定の間隔、たとえば０．０２５［ｍｍ］の距離で離れている。基部２１の第１および第２上面導体２４Ａ、２４Ｂは、含有する金属成分のうち重量比で最大の金属成分がＡｇであるＡｇ層、または含有する金属成分のうち重量比で最大の金属成分がＣｕであるＣｕ層を含んでいる。
第３および第４上面導体２４Ｃ、２４Ｄは、基部２１の上面２１ａに設けられており、矩形状の導電層にて構成されている。第３および第４上面導体２４Ｃ、２４Ｄは、長さ方向Ｌにおいて、第１上面導体２４Ａが設けられた領域と第２上面導体２４Ｂが設けられた領域との間に位置している。また、第３および第４上面導体２４Ｃ、２４Ｄは、幅方向Ｗにおいて互いに離隔しており、基部２１の上面２１ａの幅方向Ｗにおける両端部近傍に配置されている。ここで、第３および第４上面導体２４Ｃ、２４Ｄは、長さ方向Ｌにおいて互いに離隔して配置されていてもよい。
第３および第４上面導体２４Ｃ、２４Ｄは、含有する金属成分のうち重量比で最大の金属成分がＡｇであるＡｇ層、または含有する金属成分のうち重量比で最大の金属成分がＣｕであるＣｕ層を含んでいる。
第１および第２下面導体２５Ａ、２５Ｂは、基部２１の下面２１ｂに設けられており、矩形状の導電層にて構成されている。第１および第２下面導体２５Ａ、２５Ｂは、長さ方向Ｌにおいて互いに離隔しており、基部２１の下面２１ｂの長さ方向Ｌにおける両端部近傍に配置されている。第１下面導体２５Ａは、基部２１を挟んで第１上面導体２４Ａと相対し、第１側面、第３側面および第４側面から所定の間隔で離れている。また、第２下面導体２５Ｂは、基部２１を挟んで第２上面導体２４Ｂと相対し、第２側面、第３側面および第４側面から所定の間隔で離れている。
第３および第４下面導体２５Ｃ、２５Ｄは、基部２１の下面２１ｂに設けられており、矩形状の導電層にて構成されている。第３および第４下面導体２５Ｃ、２５Ｄは、長さ方向Ｌにおいて、第１下面導体２５Ａが設けられた領域と第２下面導体２５Ｂが設けられた領域との間に位置している。また、第３および第４下面導体２５Ｃ、２５Ｄは、幅方向Ｗにおいて互いに離隔しており、基部２１の下面２１ｂの幅方向Ｗにおける両端部近傍に配置されている。
第１および第２接続導体２６Ａ、２６Ｂは、基部２１を高さ方向Ｈに沿って貫通する第１および第２ビア導体２６Ａ、２６Ｂであり、高さ方向Ｈに沿って平面視された場合に、略円形状を有している。第１ビア導体２６Ａは、高さ方向Ｈに沿って平面視された場合に、第１上面導体２４Ａおよび第１下面導体２５Ａに重なっており、第１上面導体２４Ａと第１下面導体２５Ａとを接続している。第２ビア導体２６Ｂは、高さ方向Ｈに沿って平面視された場合に、第２上面導体２４Ｂおよび第２下面導体２５Ｂに重なっており、第２上面導体２４Ｂと第２下面導体２５Ｂとを接続している。
第３および第４接続導体２６Ｃ、２６Ｄは、基部２１を高さ方向Ｈに沿って貫通する第３および第４ビア導体２６Ｃ、２６Ｄであり、高さ方向Ｈに沿って平面視された場合に、略円形状を有している。第３ビア導体２６Ｃは、高さ方向Ｈに沿って平面視された場合に、第３上面導体２４Ｃおよび第３下面導体２５Ｃに重なっており、第３上面導体２４Ｃと第３下面導体２５Ｃとを接続している。第４ビア導体２６Ｄは、高さ方向Ｈに沿って平面視された場合に、第４上面導体２４Ｄおよび第４下面導体２５Ｄに重なっており、第４上面導体２４Ｄと第４下面導体２５Ｄとを接続している。
なお、第１から第４接続導体２６Ａ〜２６Ｄは、基部２１の側面に設けられていてもよい。
上述した抵抗体２２は、長さ方向Ｌにおいて第１上面導体２４Ａが設けられた領域と第２上面導体２４Ｂが設けられた領域との間に位置しており、高さ方向Ｈから平面視された場合に、抵抗体２２の幅方向Ｗにおける一端が第３上面導体２４Ｃの一部と重なっているとともに、他端が第４上面導体２４Ｄの一部と重なっている。これにより、第３および第４上面導体２４Ｃ、２４Ｄが、抵抗体２２に接続されることになる。
抵抗素子２０Ａとコンデンサ素子１０とが物理的に干渉することを防止するためには、抵抗体２２の長さ方向Ｌにおける寸法を、コンデンサ素子１０の第１外部電極１４Ａと第２外部電極１４Ｂとの間隔よりも小さくすることが好ましい。
また、他の導電性部材との接触を防ぐためには、図示されるように、上述した保護膜２３は、抵抗体２２のみならず、第３および第４上面導体２４Ｃ、２４Ｄをも覆うことが好ましい。
なお、抵抗素子２０Ａの大きさは、特に制限されるものではないが、一例としては、その長さ方向Ｌの寸法が０．６６［ｍｍ］であり、その幅方向Ｗの寸法が０．３６［ｍｍ］であり、その高さ方向Ｈの寸法が０．１４［ｍｍ］である。
なお、抵抗素子２０Ａは、第４上面導体２４Ｄを含まず、基部の上面に第１から第３上面導体２４Ａ〜２４Ｃのみを有してもよい。この場合、抵抗体２２は、第４上面導体２４Ｄに代えて、第１上面導体２４Ａまたは第２上面導体２４Ｂに接続される。また、この場合、抵抗素子２０Ａは、第４下面導体２５Ｄおよび第４ビア導体２６Ｄを含まなくてもよい。
図５（Ｂ）に示されるように、第１および第２上面導体２４Ａ、２４Ｂは、いずれも下地導電層２４ａ、被覆導電層２４ｂおよび被覆導電層２４ｃを含む複数の導電層にて構成されている。図５（Ｂ）においては、第１上面導体２４Ａのみが示されている。ここで、下地導電層２４ａは、Ａｇペーストを焼き付けることで形成された焼結金属層としてのＡｇ層にて構成されており、被覆導電層２４ｂ、２４ｃは、それぞれめっき層としてのＮｉ層およびこれを覆うめっき層としてのＡｕ層にて構成されている。
一方、第３および第４上面導体２４Ｃ、２４Ｄは、製造の容易化の観点から、第１および第２上面導体２４Ａ、２４Ｂの下地導電層２４ａと同時に形成されることが好ましい。その場合には、第３および第４上面導体２４Ｃ、２４Ｄは、Ａｇペーストを焼き付けることで形成された焼結金属層としてのＡｇ層で構成することが好ましい。
また、第１から第４下面導体２５Ａ〜２５Ｄは、製造の容易化の観点からは、第１および第２上面導体２４Ａ、２４Ｂと同様の方法にて形成することが好ましい。その場合には、図５（Ｂ）に示されるように、第１から第４下面導体２５Ａ〜２５Ｄは、Ａｇペーストを焼き付けることで形成された焼結金属層としてのＡｇ層である下地導電層２５ａと、めっき層としてのＮｉ層である被覆導電層２５ｂおよびこれを覆うめっき層としてのＡｕ層である被覆導電層２５ｃとからなる複数の導電層にて構成されることになる。図５（Ｂ）においては、第１下面導体２５Ａのみが示されている。
さらに、第１から第４ビア導体２６Ａ〜２６Ｄは、製造の容易化の観点から、第１および第２上面導体２４Ａ、２４Ｂの下地導電層２４ａ、ならびに第３および第４上面導体２４Ｃ、２４Ｄ、または、第１から第４下面導体２５Ａ〜２５Ｄの下地導電層２５ａと同様の方法にて形成することが好ましい。すなわち、第１から第４ビア導体２６Ａ〜２６Ｄは、Ａｇペーストを焼き付けることで形成された焼結金属層にて構成されることが好ましい。
ここで、第１から第４上面導体２４Ａ〜２４Ｄ、および第１から第４下面導体２５Ａ〜２５Ｄが、いずれも焼結金属層としてのＡｇ層を含んでいる理由は、上面導体および下面導体における導電性を十分に得るためである。また、第１および第２上面導体２４Ａ、２４Ｂならびに第１から第４下面導体２５Ａ〜２５Ｄの最外部が、いずれも被覆導電層としてのＡｕ層にて構成されている理由は、上面導体および下面導体とこれに接合される接合材との間の電気的および機械的な接続信頼性を十分に得るためである。
図１、図２および図５に示されるように、コンデンサ素子１０と抵抗素子２０Ａとは、上述した第１および第２接合材３１、３２を介して接合されている。具体的には、コンデンサ素子１０が、高さ方向Ｈにおいて抵抗素子２０Ａの上面２１ａ側に配置されて実装されることにより、コンデンサ本体１１の下面１１ａと基部２１の上面２１ａとが、高さ方向Ｈにおいて対向している。そして、コンデンサ素子１０の第１外部電極１４Ａと抵抗素子２０Ａの第１上面導体２４Ａとが第１接合材３１を介して接合され、第２外部電極１４Ｂと第２上面導体２４Ｂとが、第２接合材３２を介して接合されている。
第１および第２接合材３１、３２としては、たとえば半田や導電性接着剤等が利用できるが、特に半田が用いられることが好ましい。一般的な半田として、Ｓｎが金属重量比で９６．５［％］、Ａｇが金属重量比で３［％］、Ｃｕが金属重量比で０．５［％］含有する半田（Ｓｎ−３Ａｇ−０．５Ｃｕの三元系の半田）が用いられる。さらに、複合電子部品１Ａの配線基板への実装時において、コンデンサ素子１０と抵抗素子２０Ａとを接合する半田が再溶融することを避けるために、第１および第２接合材３１、３２としては、いわゆる高温半田が用いられることが好ましい。高温半田には、たとえば、Ｓｎを金属の主成分としてＢｉ、Ａｕ、Ｚｎ、ＡｌまたはＳｂが添加された半田がある。
これにより、第１外部電極１４Ａは、第１上面導体２４Ａと第１ビア導体２６Ａを通じて第１下面電極２５Ａに電気的に接続される。第２外部電極１４Ｂは、第２上面導体２４Ｂと第２ビア導体２６Ｂを通じて第２下面導体２５Ｂに電気的に接続される。したがって、第１および第２上面導体２４Ａ、２５Ｂならびに第１および第２ビア導体２６Ａ、２６Ｂは、コンデンサ素子１０の中継導体として機能する。第１および第２下面導体２５Ａ、２５Ｂは、コンデンサ素子１０の配線基板への接続端子として機能する。
一方、抵抗素子２０Ａに設けられた抵抗体２２は、上述したように抵抗素子２０Ａの第３および第４上面導体２４Ｃ、２４Ｄに電気的に接続されている。第３上面導体２４Ｃは、第３ビア導体２６Ｃを通じて第３下面導体２５Ｃに電気的に接続されている。第４上面導体２４Ｄは、第４ビア導体２６Ｄを通じて第４下面導体２５Ｄに電気的に接続されている。したがって、第３および第４上面導体２４Ｃ、２４Ｄならびに第３および第４ビア導体２６Ｃ、２６Ｄは、抵抗体２２の中継導体として機能する。第３および第４下面導体２５Ｃ、２５Ｄは、抵抗素子２０Ａの配線基板への接続端子として機能する。
ここで、図５（Ｂ）に示されるように、本実施の形態に係る複合電子部品１Ａでは、上述したように、第１および第２上面導体２４Ａ、２４Ｂが、それぞれ下地導電層２４ａとしてのＡｇ層と被覆導電層２４ｂとしてのＮｉ層および被覆導電層２４ｃとしてのＡｕ層との複数の層にて構成されている。また、下地導電層２４ａとしてのＡｇ層は、その上面が被覆導電層２４ｂ、２４ｃによって覆われていることに加え、その側面（これら側面には、長さ方向Ｌに交差する一対の側面および幅方向Ｗに交差する一対の側面が含まれる）も被覆導電層２４ｂ、２４ｃによって覆われている。図５（Ｂ）においては、第１上面導体２４Ａの下地導電層２４ａのうちの、幅方向Ｗに交差する一対の側面のうちの一方の側面２４ａ１が、被覆導電層２４ｂ、２４ｃによって覆われている様子が示されている。
本実施の形態に係る複合電子部品１Ａでは、Ａｇ層からなる下地導電層２４ａの側面が、ＡｇおよびＣｕを含まない保護金属膜としての被覆導電層２４ｂ、２４ｃによって覆われているため、当該Ａｇ層からなる下地導電層２４ａが外部に露出しない。そのため、第１および第２上面導体２４Ａ、２４Ｂに含まれるＡｇ層に起因したイオンマイグレーションの問題の発生を低減することができ、上面導体同士の絶縁抵抗の低下が抑制される。したがって、本実施の形態に係る複合電子部品１Ａは、高い信頼性を有する。
なお、本実施の形態に係る複合電子部品１Ａでは、第３および第４上面導体２４Ｃ、２４Ｄが、上述した第１および第２上面導体２４Ａ、２４Ｂの構成とは異なり、Ａｇ層からなる下地導電層２４ａのみによって構成されている。これは、第３および第４上面導体２４Ｃ、２４Ｄが、被覆導電層に代えて、抵抗体２２を覆う保護膜２３によって覆われているためであり、当該保護膜２３によって覆われることでイオンマイグレーションの発生が低減できるためである。しかしながら、保護膜２３によってこれら第３および第４上面導体２４Ｃ、２４Ｄそれぞれの全部または一部を覆わない場合には、上述した第１および第２上面導体２４Ａ、２４Ｂと同様に、第３および第４上面導体２４Ｃ、２４ＤのＡｇ層が、被覆導電層２４ｂ、２４ｃで覆われることが好ましい。
また、本実施の形態に係る複合電子部品１Ａにあっては、第１および第２上面導体２４Ａ、２４ＢのそれぞれにおけるＡｇ層からなる下地導電層２４ａの側面を覆う被覆導電層２４ｂ、２４ｃが、さらに第１および第２接合材３１、３２によって覆われている。ここで、当該第１および第２接合材３１、３２は、上述したようにＳｎ−３Ａｇ−０．５Ｃｕの三元系の半田にて構成されているため、イオンマイグレーションを発生させ易い導電材料であるＡｇおよびＣｕを含んでいる。しかしながら、当該第１および第２接合材３１、３２中に含まれるＡｇおよびＣｕは、いずれも非常に微量であるため、Ａｇ層からなる下地導電層２４ａが露出している場合に比べて発生し得るイオンマイグレーションの程度は大幅に低い。したがって、このように構成した場合にも、高い信頼性を確保することが可能である。
ここで、第１および第２上面導体２４Ａ、２４ＢのそれぞれにおけるＡｇ層からなる下地導電層２４ａの側面を覆う被覆導電層２４ｂ、２４ｃが、さらに第１および第２接合材３１、３２によって覆われている場合には、抵抗素子２０Ａに対するコンデンサ素子１０の実装時において、いわゆるセルフアライメント効果が得やすくなる。なお、その詳細については、後述する。
また、本実施の形態に係る複合電子部品１Ａでは、第１から第４下面導体２５Ａ〜２５Ｄにおいても、上述した第１および第２上面導体２４Ａ、２４Ｂに準じた構成が採用されている。このように構成することにより、これら下面導体同士の絶縁抵抗の低下も抑制することができる。
図６は、図１に示される複合電子部品１Ａの製造工程を説明するためのフローチャートであり、図７から図１３は、図６に示されるフローチャートにおける所定の各工程を説明するための模式的な平面図および模式的な側面図である。以下、これら図６から図１３を参照して、本実施の形態に係る複合電子部品１Ａの製造工程について説明する。なお、図７から図１０は、製造過程の仕掛品をセラミックグリーンシート１２１の上面１２１ａ側から見た模式的な図であり、また、図１１および図１２は、製造過程の仕掛品を抵抗素子２０Ａの基部２１の上面２１ａ側から見た模式的な図である。また、図１３（Ａ）は、製造過程の仕掛品を幅方向Ｗに沿って見た模式的な図であり、図１３（Ｂ）は、製造過程の仕掛品を長さ方向Ｌに沿って見た模式的な図である。
以下で説明する製造の各工程のうち、抵抗素子２０Ａの製作工程は、複数の抵抗素子２０Ａが一体化された集合体を予め準備し、集合体を切り離すことで複数の抵抗素子２０Ａを一括して製作する場合のものである。なお、抵抗素子２０Ａの製作フローは、当然にこれに限定されるものではない。集合体は、図１０等に示されるマザー基板１２１’に相当する。
図６に示されるように、まず、セラミックグリーンシートが製作される（工程ＳＴ１）。具体的には、セラミック粉末、バインダ樹脂および溶媒等が所定の配合比率で混合されることでセラミックスラリーが調製される。このセラミックスラリーがキャリアフィルム上においてダイコーティング、グラビアコーティング、マイクログラビアコーティング、スクリーン印刷、またはスプレーコーティング等によってシート状に塗布されることにより、セラミックグリーンシートが形成される。形成されたセラミックグリーンシートは、抵抗素子２０Ａの集合体であるマザー基板１２１’となるものであり、また、抵抗素子２０Ａの基部２１となるものである。
次に、孔あけ加工が施される（工程ＳＴ２）。具体的には、図７に示されるように、セラミックグリーンシート１２１に複数の貫通孔１２８が形成される。ここで、当該貫通孔１２８の形成は、第１から第４ビア導体２６Ａ〜２６Ｄを形成するための前処理となる。
図６に戻り、次に、導電性ペーストが印刷される（工程ＳＴ３）。具体的には、図８に示されるように、セラミックグリーンシート１２１の上面１２１ａおよび下面に、導電性ペーストとしてＡｇペーストがスクリーン印刷法またはグラビア印刷法等によって印刷される。これにより、セラミックグリーンシート１２１に設けられた貫通孔１２８が、第１から第４ビア導体２６Ａ〜２６ＤとなるＡｇペーストからなる導電パターン１２６によって埋め込まれるとともに、セラミックグリーンシート１２１の上面１２１ａに第１から第４上面導体２４Ａ〜２４ＤとなるＡｇペーストからなる所定形状の導電パターン１２４ａが形成され、さらに、セラミックグリーンシート１２１の下面に第１から第４下面導体２５Ａ〜２５ＤとなるＡｇペーストからなる所定形状の導電パターンが形成されることになる。
図６に戻り、次に、焼成が行なわれる（工程ＳＴ４）。具体的には、ここまでの仕掛品が所定の温度に加熱され、これによりセラミックグリーンシート１２１および当該セラミックグリーンシート１２１上に印刷されたＡｇペーストからなる導電パターン１２４ａおよび１２６等の焼結処理が行なわれる。その結果、セラミックグリーンシート１２１が硬質のマザー基板１２１’に変化し、導電パターン１２４ａおよび１２６等が焼結金属層に変化する。これにより、図９等に示されるように、マザー基板１２１’には、第１および第２上面導体２４Ａ、２４Ｂならびに第１から第４下面導体２５Ａ〜２５Ｄの一部となる下地導電層２４ａ、２５ａと、第３および第４上面導体２４Ｃ、２４Ｄと、第１から第４ビア導体２６Ａ〜２６Ｄとが形成されることになる。
図６に戻り、次に、抵抗体ペーストが印刷される（工程ＳＴ５）。具体的には、図９に示されるように、マザー基板１２１’の上面１２１ａ’に、抵抗体ペーストがスクリーン印刷法またはグラビア印刷法等を用いて印刷される。これにより、マザー基板１２１’の上面１２１ａ’に抵抗体ペーストからなる抵抗体パターン１２２が形成されることになる。なお、その際、第３および第４上面導体２４Ｃ、２４Ｄの一部に当該抵抗体パターン１２２が重なるように印刷が行なわれる。
図６に戻り、次に、抵抗体ペーストが焼き付けられる（工程ＳＴ６）。具体的には、ここまでの仕掛品が所定の温度に加熱され、これにより、図１０に示されるように、マザー基板１２１’上に印刷された抵抗体ペーストの焼結処理が行われる。その結果、抵抗体パターン１２２がマザー基板１２１’に焼き付けられ、これによりマザー基板１２１’には、抵抗体２２が形成されることになる。
図６に戻り、次に、抵抗体のトリミングが行なわれる（工程ＳＴ７）。具体的には、抵抗体２２にレーザー光が照射されてその一部が除去されることにより、当該抵抗体２２の抵抗値の調整が行なわれる。
次に、保護膜が塗布され（工程ＳＴ８）、次いで保護膜の硬化処理が行なわれる（工程ＳＴ９）。具体的には、図１０に示されるように、抵抗体２２とこの抵抗体２２に接続された第３および第４上面導体２４Ｃ、２４Ｄとを覆うように保護膜２３が塗布される。その後、ここまでの仕掛品が所定の温度に加熱されることにより、当該保護膜２３がマザー基板１２１’に付着した状態で硬化することになる。
図６に戻り、次に、めっき処理が施される（工程ＳＴ１０）。具体的には、ここまでの仕掛品がＮｉめっき浴およびＡｕめっき浴に順次浸漬されることにより、マザー基板１２１’上において露出する下地導電層２４ａ、２５ａのめっき処理が実施される。これにより、当該下地導電層２４ａ、２５ａがＮｉ層である被覆導電層２４ｂ、２５ｂによって覆われ、被覆導電層２４ｂ、２５ｂがＡｕ層である被覆導電層２４ｃ、２５ｃによって覆われる。これにより、第１および第２上面導体２４Ａ、２４Ｂならびに第１から第４下面導体２５Ａ〜２５Ｄが形成されることになる。なお、その際、下地導電層２４ａの側面も、これがＮｉ層およびＡｕ層である被覆導電層２４ｂ、２４ｃによって覆われる。
次に、マザー基板１２１’が切断される（工程ＳＴ１１）。具体的には、図１１に示されるように、押し切りやダイシングによってマザー基板１２１’が所定の切断ラインに沿って切断されることにより、個々の抵抗素子２０Ａが切り出される。以上により、抵抗素子２０Ａの製作が完了する。
そして、図６に戻り、接合材が印刷され（工程ＳＴ１２）、次いでコンデンサ素子が載置される（工程ＳＴ１３）。具体的には、図１２および図１３に示されるように、第１および第２上面導体２４Ａ、２４Ｂを覆うように半田ペーストからなる第１および第２接合材３１、３２がそれぞれスクリーン印刷法等によって印刷され、当該第１および第２接合材３１、３２上にそれぞれ第１および第２外部電極１４Ａ、１４Ｂが配置されるようにコンデンサ素子１０が載置される。
ここで、図１３（Ａ）に示されるように、長さ方向Ｌにおける第１および第２外部電極１４Ａ、１４Ｂの寸法をそれぞれＬｅとし、長さ方向Ｌにおける第１および第２上面導体２４Ａ、２４Ｂの寸法をそれぞれＬｌとした場合には、これらＬｅおよびＬｌが、Ｌｌ＜Ｌｅの条件を満たしていることが好ましい。つまり、長さ方向Ｌにおいて、第１および第２上面導体２４Ａ、２４Ｂは、第１外部電極１４Ａの外端および第２外部電極１４Ｂの外端の間に位置することが好ましい。すなわち、第１上面導体２４Ａの外端と第２外部電極１４Ｂの外端との間の距離は、第１外部電極１４Ａの外端と第２外部電極１４Ｂの外端との間の距離よりも小さいことが好ましく、また、第２上面導体２４Ｂの外端と第１外部電極１４Ａの外端との間の距離は、第２外部電極１４Ｂの外端と第１外部電極１４Ａの外端との間の距離よりも小さいことが好ましい。また、高さ方向Ｈから平面視されて、第１上面導体２４Ａの長さ方向Ｌの外端は、第１外部電極１４Ａと重なっていることが好ましく、また、第２上面導体２４Ｂの長さ方向Ｌの外端は、第２外部電極１４Ｂと重なっていることが好ましい。
なお、長さ方向Ｌにおける第１外部電極１４Ａの外端とは、長さ方向Ｌにおける第１外部電極１４Ａの両端のうち、第２外部電極１４Ｂから遠い方の端を意味する。長さ方向Ｌにおける第２外部電極１４Ｂの外端とは、長さ方向Ｌにおける第２外部電極１４Ｂの両端のうち、第１外部電極１４Ａから遠い方の端を意味する。長さ方向Ｌにおける第１上面導体２４Ａの外端とは、長さ方向Ｌにおける第１上面導体２４Ａの両端のうち、第２上面導体２４Ｂから遠い方の端を意味する。長さ方向Ｌにおける第２上面導体２４Ｂの外端とは、長さ方向Ｌにおける第２上面導体２４Ｂの両端のうち、第１上面導体２４Ｂから遠い方の端を意味する。
また、図１３（Ｂ）に示されるように、幅方向Ｗにおける第１および第２外部電極１４Ａ、１４Ｂの寸法をそれぞれＷｅとし、幅方向Ｗにおける第１および第２上面導体２４Ａ、２４Ｂの寸法をそれぞれＷｌとした場合には、これらＷｅおよびＷｌが、Ｗｌ＜Ｗｅの条件を満たしていることが好ましい。つまり、幅方向Ｗにおいて、第１上面導体２４Ａが、第１外部電極１４Ａの両端の間に位置することが好ましく、また、第２上面導体２４Ｂが、第２外部電極１４Ｂの両端の間に位置することが好ましい。すなわち、幅方向において、第１上面導体２４Ａの一方端と他方端との間の距離Ｗｌは、第１外部電極１４Ａの一方端と第１上面導体２４Ａの他方端との間の距離よりも小さいことが好ましく、第２上面導体２４Ｂの一方端と他方端との間の距離Ｗｌは、第２外部電極１４Ｂの一方端と第２上面導体２４Ｂの他方端との間の距離よりも小さいことが好ましい。また、高さ方向Ｈから平面視されて、第１上面導体２４Ａの幅方向Ｗの両端は、それぞれ第１外部電極１４Ａと重なっていることが好ましく、また、第２上面導体２４Ｂの幅方向Ｗの両端は、それぞれ第２外部電極１４Ｂと重なっていることが好ましい。
すなわち、高さ方向Ｈに直交する任意の方向のいずれにおいても、第１および第２上面導体２４Ａ、２４Ｂの大きさが、第１および第２外部電極１４Ａ、１４Ｂの大きさよりも小さいことが好ましい（以下、この好ましい条件を「第１条件」と称す）。本実施の形態においては、高さ方向Ｈから平面視されて、第１上面導体２４Ａの全てが、第１外部電極１４Ａと重なっており、第２上面導体２４Ｂの全てが、第２外部電極１４Ｂに重なっている。
一方、図１３（Ａ）に示されるように、長さ方向Ｌにおける第１および第２接合材３１、３２の塗布領域の長さをそれぞれＬｓとした場合には、当該Ｌｓと上記Ｌｌとが、Ｌｌ＜Ｌｓの条件を満たしていることが好ましい。また、図１３（Ｂ）に示されるように、幅方向Ｗにおける第１および第２接合材３１、３２の塗布領域の長さをそれぞれＷｓとした場合には、当該Ｗｓと上記Ｗｌとが、Ｗｌ＜Ｗｓの条件を満たしていることが好ましい。すなわち、第１および第２接合材３１、３２は、それぞれ第１および第２上面導体２４Ａ、２４Ｂからはみ出すように塗布されることが好ましい（以下、この好ましい条件を「第２条件」と称す）。
条件１および／または条件２を満たすことにより、後述するリフローの際に、すなわち抵抗素子２０Ａに対するコンデンサ素子１０の実装時おいて、いわゆるセルフアライメント効果が得やすくなる。ここで、セルフアライメント効果とは、半田付けに際して溶融した半田にその表面積が小さくなるような力（すなわち表面張力）が作用することにより、溶融した半田によって支持された実装の対象となる電子素子が移動することでその位置決めが行なわれる効果のことであり、このセルフアライメント効果が得られることで実装時の位置ずれが防止できることになる。
ここで、上記第１条件を満たすことにより、平面視した状態においてコンデンサ素子１０よりも第１および第２上面導体２４Ａ、２４Ｂの側面が内側に位置することになる。そして、第１および第２接合材３１、３２としての半田の溶融時において当該第１および第２上面導体２４Ａ、２４Ｂの側面付近に位置する半田の表面張力が、その上部に位置するコンデンサ素子１０を内側に向けて引っ張る方向に作用することになる。このコンデンサ素子１０を内側に向けて引っ張る力は、上記第１および第２上面導体２４Ａ、２４Ｂの側面付近に半田がない場合に比べて非常に大きい。したがって、上記第２条件をさらに満たすことにより、上記第１および第２上面導体２４Ａ、２４Ｂの側面付近に半田が位置することになるため、コンデンサ素子１０を内側に向けて引っ張る力がより強く得られることになり、その結果、セルフアライメント効果がより確実に得られるようになる。
なお、上述したセルフアライメント効果は、第１および第２上面導体２４Ａ、２４Ｂの厚み、すなわち、抵抗素子２０Ａの基部２１の上面２１ａを基準とした第１および第２上面導体２４Ａ、２４Ｂの高さが５［μｍ］以上である場合に、より確実に得られることになるため、当該第１および第２上面導体２４Ａ、２４Ｂの厚みは、好ましくは５［μｍ］以上とされる。
図６に戻り、次に、リフローが行なわれる（工程ＳＴ１４）。具体的には、ここまでの仕掛品がリフロー炉等に投入されることによって半田付けが行なわれ、第１および第２上面導体２４Ａ、２４Ｂと第１および第２外部電極１４Ａ、１４Ｂとがそれぞれ第１および第２接合材３１、３２によって接合される。これにより、コンデンサ素子１０が抵抗素子２０Ａに対して実装されることになり、上述した本実施の形態に係る複合電子部品１Ａの製造が完了する。
なお、以上において説明した複合電子部品の製造フローは一例に過ぎず、当然に他の製造フローに基づいて本実施の形態に係る複合電子部品１Ａを製造することも可能である。
（実施の形態２）
図１４は、本発明の実施の形態２に係る複合電子部品１Ｂの要部を拡大した模式的な断面図であり、図１５（Ａ）から図１５（Ｄ）は、図１４に示される抵抗素子２０Ｂの製作フローにおける所定の各工程を説明するための模式的な断面図である。以下、これら図１４および図１５を参照して、本実施の形態に係る複合電子部品１Ｂの構成ならびにこの複合電子部品１Ｂに具備された抵抗素子２０Ｂの製作フローについて説明する。
図１４に示されるように、複合電子部品１Ｂは、実施の形態１に係る複合電子部品１Ａの抵抗素子２０Ａとは異なる構成の抵抗素子２０Ｂを備えている。そして、抵抗素子２０Ｂに設けられた第１および第２上面導体２４Ａ、２４Ｂに対する第１および第２接合材３１、３２の接合位置が、複合電子部品１Ａと異なる。
具体的には、第１および第２上面導体２４Ａ、２４Ｂは、Ａｇ層である下地導電層２４ａと、Ｎｉ層である被覆導電層２４ｂおよびこれを覆うＡｕ層である被覆導電層２４ｃとからなる複数の導電層にて構成されている。Ａｇ層である下地導電層２４ａは、その上面が被覆導電層２４ｂ、２４ｃによって覆われているのみではなく、その側面２４ａ１も被覆導電層２４ｂ、２４ｃによって覆われている。図１４においては、第１上面導体２４Ａのみが示されている。
一方で、第１および第２上面導体２４Ａ、２４Ｂのそれぞれにおいて、Ａｇ層である下地導電層２４ａの側面２４ａ１を覆う被覆導電層２４ｂ、２４ｃは、第１および第２接合材３１、３２によって覆われておらず、下地導電層２４ａの上面を覆う被覆導電層２４ｂ、２４ｃのみが、第１および第２接合材３１、３２によって覆われている。図１４においては、第１上面導体２４Ａの下地導電層２４ａの側面２４ａ１が、被覆導電層２４ｂ、２４ｃによってのみ覆われている様子が示されている。
このように構成した場合にも、Ａｇ層である下地導電層２４ａの側面２４ａ１がＡｇおよびＣｕを含まない保護金属膜としての被覆導電層２４ｂ、２４ｃによって覆われているため、上述した実施の形態１の場合と同様に、上面導体間の絶縁抵抗の低下を抑制できることになる。
また、本実施の形態に係る複合電子部品１Ｂにあっては、上述した実施の形態１の場合とは異なり、第１および第２上面導体２４Ａ、２４Ｂの大きさが、高さ方向Ｈに直交する方向において第１および第２外部電極１４Ａ、１４Ｂよりも大きく構成されている。このように構成した場合には、上述したセルフアライメント効果が得られる程度が若干低下することにはなるものの、上面導体同士の絶縁抵抗の低下を効果的に抑制できる点については、上述した実施の形態１に比べて遜色ない効果を得ることができる。
上記構成の抵抗素子２０Ｂは、たとえば以下の製作フローによって容易に製作することができる。なお、当該抵抗素子２０Ｂの製作フローの説明は、上述した抵抗素子２０Ａの製作フローの説明に基本的に準じており、以下においては、特に相違点に着目してその説明を行なう。
図１５（Ａ）に示されるように、まず、セラミックグリーンシート１２１の上面１２１ａおよび下面１２１ｂにＡｇペーストからなる所定形状の導電パターン１２４ａ、１２５ａがそれぞれ印刷された後、仕掛品の焼成が行なわれる。その後、抵抗体ペーストの印刷および焼き付け、トリミング、保護膜の塗布および硬化処理が順次実施される。
次に、図１５（Ｂ）に示されるように、下地導電層２４ａ、２５ａが形成されたマザー基板１２１’の所定位置に向けて、上面１２１ａ’側および下面１２１ｂ’側からマザー基板１２１’に達するようにそれぞれレーザー光が照射される。これにより、マザー基板１２１’の上面１２１ａ’側および下面１２１ｂ’側のそれぞれに断面が略Ｖ字状の溝部１２９ａが形成されることになり、下地導電層２４ａ、２５ａが溝部１２９ａによって分断されることになる。
次に、図１５（Ｃ）に示されるように、溝部１２９ａが形成されたマザー基板１２１’対して図中に示される矢印ＡＲ方向に沿って力が加えられることにより、マザー基板１２１’の切断が行なわれる。これにより、マザー基板１２１’は、個片化されることになる。
次に、図１５（Ｄ）に示されるように、切り出された個々の仕掛品に対してめっき処理が施され、下地導電層２４ａを覆うようにめっき層としてのＮｉ層である被覆導電層２４ｂおよびめっき層としてのＡｕ層である被覆導電層２４ｃが形成され、下地導電層２５ａを覆うようにめっき層としてのＮｉ層である被覆導電層２５ｂおよびめっき層としてのＡｕ層である被覆導電層２５ｃが形成される。これにより、下地導電層２４ａの側面２４ａ１が被覆導電層２４ｂ、２４ｃによって覆われてなる第１および第２上面導体２４Ａ、２４Ｂが形成されることになる。以上により、抵抗素子２０Ｂの製作が完了する。
なお、マザー基板１２１’に溝部１２９ａを形成した後であって、マザー基板１２１’を切断して個片化する前に、下地導電層２４ａ、２４ｂにめっき層を形成しても、同じ構成の抵抗素子２０Ｂが得られる。
（実施の形態３）
図１６は、本発明の実施の形態３に係る複合電子部品１Ｃの要部を拡大した模式的な断面図であり、図１７（Ａ）から図１７（Ｄ）は、図１６に示される抵抗素子２０Ｃの製作フローにおける所定の各工程を説明するための模式的な断面図である。以下、これら図１６および図１７を参照して、本実施の形態に係る複合電子部品１Ｃの構成ならびにこの複合電子部品１Ｃに具備された抵抗素子２０Ｃの製作フローについて説明する。
図１６に示されるように、複合電子部品１Ｃは、実施の形態１に係る複合電子部品１Ａの抵抗素子２０ＣＡは異なる構成の抵抗素子２０Ｃを備えている。
具体的には、第１および第２上面導体２４Ａ、２４Ｂは、Ａｇ層である下地導電層２４ａと、Ｎｉ層である被覆導電層２４ｂおよびこれを覆うＡｕ層である被覆導電層２４ｃとからなる複数の導電層にて構成されている。Ａｇ層である下地導電層２４ａは、その上面のみが被覆導電層２４ｂ、２４ｃによって覆われており、その側面２４ａ１は、被覆導電層２４ｂ、２４ｃによって覆われていない。図１６においては、第１上面導体２４Ａのみが示されている。
一方で、第１および第２上面導体２４Ａ、２４Ｂのそれぞれにおいて、Ａｇ層である下地導電層２４ａの側面２４ａ１は、第１および第２接合材３１、３２によって覆われている。図１６においては、第１上面導体２４Ａの下地導電層２４ａの側面２４ａ１が、第１接合材３１によって覆われている様子が示されている。下地導電層２４ａの側面２４ａ１は、高さ方向Ｈから見て、第１外部電極１４Ａと重なり、また、高さ方向Ｈに対して傾斜している。このため、第１および第２上面導体２４Ａ、２４Ｂの下地導電体層２４ａの側面２４ａ１は、それぞれ第１および第２接合材３１、３２によって覆われやすい。
なお、抵抗素子２０Ａの大きさは、特に制限されるものではないが、一例としては、その長さ方向Ｌの寸法が０．６０［ｍｍ］であり、その幅方向Ｗの寸法が０．３０［ｍｍ］であり、その高さ方向Ｈの寸法が０．１４［ｍｍ］である。
このように構成した場合にも、第１および第２上面導体２４Ａ、２４Ｂの下地導電層２４ａの側面２４ａ１が、それぞれＡｇおよびＣｕを殆ど含まない保護金属膜としての第１および第２接合材３１、３２によって覆われているため、上述した実施の形態１の場合と同様に、上面導体間の絶縁抵抗の低下を抑制できることになる。
上記構成の抵抗素子２０Ｃは、たとえば以下の製作フローによって容易に製作することができる。なお、当該抵抗素子２０Ｃの製作フローの説明は、上述した抵抗素子２０Ａの製作フローの説明に基本的に準じており、以下においては、特に相違点に着目してその説明を行なう。
図１７（Ａ）に示されるように、まず、セラミックグリーンシート１２１の上面１２１ａおよび下面１２１ｂにＡｇペーストからなる所定形状の導電パターン１２４ａ、１２５ａがそれぞれ印刷された後、仕掛品の焼成が行なわれる。その後、抵抗体ペーストの印刷および焼き付け、トリミング、保護膜の塗布および硬化処理が順次実施される。
次に、図１７（Ｂ）に示されるように、ここまでの仕掛品に対してめっき処理が施され、下地導電層２４ａを覆うようにめっき層としてのＮｉ層である被覆導電層２４ｂおよびめっき層としてのＡｕ層である被覆導電層２４ｃが形成され、下地導電層２５ａを覆うようにめっき層としてのＮｉ層である被覆導電層２５ｂおよびめっき層としてのＡｕ層である被覆導電層２５ｃが形成される。
次に、図１７（Ｃ）に示されるように、下地導電層２４ａ、２５ａならびに被覆導電層２４ｂ、２４ｃ、２５ｂ、２５ｃが形成されたマザー基板１２１’の所定位置に向けて、上面１２１ａ’側および下面１２１ｂ’側からマザー基板１２１’に達するようにそれぞれレーザー光が照射される。これにより、マザー基板１２１’の上面１２１ａ’側および下面１２１ｂ’側のそれぞれに断面が略Ｖ字状の溝部１２９ｂが形成されることになり、下地導電層２４ａ、２５ａならびに被覆導電層２４ｂ、２４ｃ、２５ｂ、２５ｃが溝部１２９ｂによって分断されることになる。
次に、図１７（Ｄ）に示されるように、溝部１２９ｂが形成されたマザー基板１２１’対して図中に示される矢印ＡＲ方向に沿って力が加えられることにより、マザー基板１２１’の切断が行なわれる。これにより、マザー基板１２１’は、個片化されることになり、下地導電層２４ａの側面２４ａ１が被覆導電層２４ｂ、２４ｃによって覆われずに露出してなる第１および第２上面導体２４Ａ、２４Ｂが形成されることになる。以上により、抵抗素子２０Ｃの製作が完了する。
（実施の形態４）
図１８は、本発明の実施の形態４に係る複合電子部品１Ｄの要部を拡大した模式的な断面図である。以下、この図１８を参照して、本実施の形態に係る複合電子部品１Ｄについて説明する。
図１８に示されるように、複合電子部品１Ｄは、上述した実施の形態１に係る複合電子部品１Ａの抵抗素子２０Ａとは異なる第１および第２上面導体２４Ａ、２４Ｂの構成を有する抵抗素子２０Ｄを備えている。そして、抵抗素子２０Ｄの第１および第２上面導体２４Ａ、２４Ｂを構成する導電層の材料が、複合電子部品１Ａと異なる。
具体的には、第１および第２上面導体２４Ａ、２４Ｂは、Ｃｕ層である下地導電層２４ａと、Ｓｎ層である被覆導電層２４ｂとからなる複数の導電層にて構成されている。図１８においては、第１上面導体２４Ａのみが示されている。Ｃｕ層である下地導電層２４ａは、たとえばＣｕペーストを焼き付けることで形成された焼結金属層にて構成され、Ｓｎ層である被覆導電層２４ｂは、たとえばめっき層にて構成される。なお、Ｓｎ層である被覆導電層２４ｂは、第１および第２接合材３１、３２として半田を用いた場合に、第１および第２接合材３１、３２中に拡散することでこれと一体化する。
その結果、コンデンサ素子１０の抵抗素子２０Ｄへの実装後においては、第１および第２上面導体２４Ａ、２４ＢのＣｕ層である下地導電層２４ａは、それぞれ、その上面が第１および第２接合材３１、３２によって覆われているのみではなく、その側面２４ａ１も第１および第２接合材３１、３２によって覆われている。図１８においては、第１上面導体２４Ａの下地導電層２４ａの側面２４ａ１が、第１接合材３１によって覆われている様子が示されている。
このように構成した場合にも、Ｃｕ層である下地導電層２４ａの側面２４ａ１がＡｇおよびＣｕを殆ど含まない保護金属膜としての第１および第２接合材３１、３２によって覆われているため、上述した実施の形態１の場合と同様に、上面導体間の絶縁抵抗の低下を抑制できることになる。
（実施の形態５）
図１９は、本発明の実施の形態５に係る複合電子部品１Ｅの要部を拡大した模式的な断面図である。以下、この図１９を参照して、本実施の形態に係る複合電子部品１Ｅについて説明する。
図１９に示されるように、複合電子部品１Ｅは、上述した実施の形態２に係る複合電子部品１Ｂの抵抗素子２０Ｂとは異なる第１および第２上面導体２４Ａ、２４Ｂの構成を有する抵抗素子２０Ｅを備えている。そして、抵抗素子２０Ｅの第１および第２上面導体２４Ａ、２４Ｂを構成する導電層の材料が、複合電子部品１Ｂと異なり、上述した実施の形態４に係る複合電子部品１Ｄと同様である。
具体的には、第１および第２上面導体２４Ａ、２４Ｂは、Ｃｕ層である下地導電層２４ａと、Ｓｎ層である被覆導電層２４ｂとからなる複数の導電層にて構成されている。図１９においては、第１上面導体２４Ａのみが示されている。なお、Ｓｎ層である被覆導電層２４ｂの一部は、第１および第２接合材３１、３２として半田を用いた場合に、第１および第２接合材３１、３２中に拡散することでこれと一体化する。
その結果、コンデンサ素子１０の抵抗素子２０Ｅへの実装後においては、第１および第２上面導体２４Ａ、２４ＢのＣｕ層である下地導電層２４ａは、その上面が第１および第２接合材３１、３２によって覆われているのみではなく、その側面２４ａ１が被覆導電層２４ｂによって覆われることになる。図１９においては、第１上面導体２４Ａの下地導電層２４ａの側面２４ａ１が、被覆導電層２４ｂによって覆われている様子が示されている。
このように構成した場合にも、Ｃｕ層である下地導電層２４ａの側面２４ａ１がＡｇおよびＣｕを含まない保護金属膜としての被覆導電層２４ｂによって覆われているため、上述した実施の形態２の場合と同様に、上面導体間の絶縁抵抗の低下を抑制できることになる。
（実施の形態６）
図２０は、本発明の実施の形態６に係る複合電子部品１Ｆの要部を拡大した模式的な断面図である。以下、この図２０を参照して、本実施の形態に係る複合電子部品１Ｆについて説明する。
図２０に示されるように、複合電子部品１Ｆは、上述した実施の形態３に係る複合電子部品１Ｃの抵抗素子２０Ｃとは異なる第１および第２上面導体２４Ａ、２４Ｂの構成を有する抵抗素子２０Ｆを備えている。そして、抵抗素子２０Ｆの第１および第２上面導体２４Ａ、２４Ｂを構成する導電層の材料が、複合電子部品１Ｃと異なり、上述した実施の形態４に係る複合電子部品１Ｄと同様である。
具体的には、第１および第２上面導体２４Ａ、２４Ｂは、Ｃｕ層である下地導電層２４ａと、Ｓｎ層である被覆導電層２４ｂとからなる複数の導電層にて構成されている。図２０おいては、第１上面導体２４Ａのみが示されている。なお、Ｓｎ層である被覆導電層２４ｂは、第１および第２接合材３１、３２として半田を用いた場合に、第１および第２接合材３１、３２中に拡散することでこれと一体化する。
その結果、コンデンサ素子１０の抵抗素子２０Ｆへの実装後においては、第１および第２上面導体２４Ａ、２４ＢのＣｕ層である下地導電層２４ａは、それぞれ、その上面が第１および第２接合材３１、３２によって覆われているのみではなく、その側面２４ａ１も第１および第２接合材３１、３２によって覆われている。図２０においては、第１上面導体２４Ａの下地導電層２４ａの側面２４ａ１が、第１接合材３１によって覆われている様子が示されている。
さらに、実施の形態３と同様、下地導電層２４ａの側面２４ａ１は、高さ方向Ｈから見て、第１外部電極１４Ａと重なり、また、高さ方向Ｈに対して傾斜している。このため、第１および第２上面導体２４Ａ、２４Ｂの下地導電体層２４ａの側面２４ａ１は、それぞれ第１および第２接合材３１、３２によって覆われやすい。
このように構成した場合にも、Ｃｕ層である下地導電層２４ａの側面２４ａ１がＡｇおよびＣｕを殆ど含まない保護金属膜としての第１および第２接合材３１、３２によって覆われているため、上述した実施の形態３の場合と同様に、上面導体間の絶縁抵抗の低下を抑制できることになる。
（実施の形態７）
図２１（Ａ）および図２１（Ｂ）は、本発明の実施の形態７に係る複合電子部品１Ｇの模式的な断面図であり、図２２（Ａ）から図２２（Ｃ）は、図２１に示されるインダクタ素子の模式的な上面図、断面図および下面図である。なお、図２１（Ｂ）は、図２１（Ａ）中に示されるＸＸＩＢ−ＸＸＩＢ線に沿って本実施の形態に係る複合電子部品１Ｇが切断された場合の模式的な断面図であり、図２２（Ｂ）は、図２１（Ａ）中に示されるＸＸＩＩＢ−ＸＸＩＩＢ線に沿って本実施の形態に係る複合電子部品１Ｇが切断された場合の模式的な断面図である。以下、これら図２１および図２２を参照して、本実施の形態に係る複合電子部品１Ｇについて説明する。
図２１に示されるように、複合電子部品１Ａは、上述した実施の形態１に係る複合電子部品１Ａと比較した場合に、基板型の電子素子である第１電子素子が、抵抗素子ではなくインダクタ素子２０Ｇである点において相違している。
図２１および図２２に示されるように、インダクタ素子２０Ｇは、絶縁性の基部２１と、インダクタ配線２８と、第１および第２上面導体２４Ａ、２４Ｂと、第１から第４下面導体２５Ａ〜２５Ｄと、第１から第４ビア導体２６Ａ〜２６Ｄとを有している。
インダクタ配線２８は、基部２１の内部に埋め込み配線として形成されており、高さ方向Ｈから平面視された場合に、渦巻き状の形状を有している。インダクタ配線２８の外周側端部は、第３ビア導体２６Ｃに接続されており、内周側端部は、第４ビア導体２６Ｄに接続されている。また、第３および第４ビア導体２６Ｃ、２６Ｄは、いずれもインダクタ配線２８から基部２１の下面２１ｂ側に向けて延びており、基部２１の下面２１ｂに設けられた第３および第４下面導体２５Ｃ、２５Ｄにそれぞれ接続されている。なお、インダクタ配線２８は、高さ方向Ｈに積層された複数のインダクタ配線層を含んでもよい。
なお、第１および第２上面導体２４Ａ、２４Ｂ、第１および第２下面導体２５Ａ、２５Ｂならびに第１および第２ビア導体２６Ａ、２６Ｂの構成は、上述した実施の形態１と同様であり、特に、第１および第２上面導体２４Ａ、２４Ｂを構成する導電層の材料および当該第１および第２上面導体２４Ａ、２４Ｂと第１および第２接合材３１、３２の接合構造も、上述した実施の形態１と同様である。
したがって、このように構成した場合にも、上述した実施の形態１の場合と同様に、上面導体同士に電気的な短絡が発生することが効果的に抑制できることになる。
上述した本発明の実施の形態１から７においては、第１および第２上面導体の側面の全周囲にわたって下地導電層が保護金属膜によって覆われている場合を例示して説明を行なったが、当該側面の全周囲が必ずしも保護金属膜によって覆われている必要はなく、一部のみが保護金属膜によって覆われていてもよい。このように構成した場合にも、上面導体間の絶縁抵抗の低下を抑制できる。
また、本発明の実施の形態１から７においては、基板型の電子素子である第１電子素子の基部としてＬＴＣＣ基板を利用した場合を例示して説明を行なったが、その場合には、上述したように、第１および第２上面導体が、下地導電層であるＡｇ層と、被覆導電層であるＮｉ層および被覆導電層であるＡｕ層とからなる複数の導電層にて構成されているか、あるいは、下地導電層であるＣｕ層と、被覆導電層であるＳｎ層とからなる複数の導電層にて構成されているか、のいずれかとされていることが好ましい。しかしながら、当然にこれに限定されるものではなく、第１および第２上面導体を、下地導電層であるＡｇ層と、被覆導電層であるＮｉ層および被覆導電層であるＳｎ層とからなる複数の導電層等にて構成してもよい。
また、基板型の電子素子である第１電子素子の基部としてガラスエポキシ基板を用いる場合や、アルミナ基板を用いる場合、シリコン基板を用いる場合等においては、第１および第２上面導体を、下地導電層であるＣｕ層と、被覆導電層であるＳｎ層とからなる複数の導電層にて構成することが好ましい。
さらに、これら導電層は、上述した焼結金属層やめっき層に限られるものではなく、蒸着法によって形成された金属蒸着層やスパッタ法によって形成されたスパッタ層等であってもよい。
いずれにしても、下地導電層として十分な導電性を考慮してＡｇ層またはＣｕ層を利用する場合においては、接合材との間の電気的および機械的な接続信頼性を考慮した上での被覆導電層の材料の選定ならびに接合材の材料の選定が行なわれることが好ましく、その場合に、当該下地導電層の側面を保護導電層（被覆導電層あるいは接合材）にて覆うとともに、当該保護金属膜に含有された重量比で最大の金属成分を、ＡｇおよびＣｕ以外とすればよい。この場合、保護金属膜に含有された重量比で最大の金属成分は、Ｓｎ、Ｎｉ、ＡｕおよびＰｂのいずれかとされることが好ましい。
保護金属膜や導電層に含有される重量比で最大の金属成分の特定には、公知の分析方法を用いることができ、たとえば、走査型電子顕微鏡（ＳＥＭ）に付帯された波長分散型Ｘ線分析装置（ＷＤＸ）による元素分析などを用いることができる。
また、上述した本発明の実施の形態１から７においては、コンデンサ素子のコンデンサ本体を構成する誘電体層および内部電極層の積層方向を複合電子部品の高さ方向と合致するように構成した場合を例示して説明を行なったが、当該積層方向は、複合電子部品の幅方向に合致するように構成することも当然に可能である。
また、上述した本発明の実施の形態１から７においては、複合電子部品に組み込むコンデンサ素子として、積層セラミックコンデンサを用いた場合を例示して説明を行なったが、積層セラミックコンデンサに代えて他の種類のコンデンサ素子を複合電子部品に組み込むこととしてもよい。
また、上述した本発明の実施の形態１から７においては、基板型の第１電子素子として抵抗素子またはインダクタ素子を例示して説明を行なったが、基板型の第１電子素子は、サーミスタ素子、圧電素子等、他の電子素子であってもよい。また、基板型の第１電子素子に実装される第２電子素子としても、上述したコンデンサ素子以外の電子素子であってもよい。
さらには、上述した本発明の実施の形態１から７において示した特徴的な構成は、本発明の趣旨を逸脱しない限りにおいて、当然に相互にその組み合わせが可能である。
このように、今回開示した上記実施の形態はすべての点で例示であって、制限的なものではない。本発明の技術的範囲は特許請求の範囲によって画定され、また特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
１Ａ〜１Ｇ 複合電子部品、１０ コンデンサ素子、１１ コンデンサ本体、１１ａ 下面、１２ 誘電体層、１３ 内部電極層、１４Ａ 第１外部電極、１４Ｂ 第２外部電極、１４ａ 下地導電層、１４ｂ，１４ｃ 被覆導電層、２０Ａ〜２０Ｆ 抵抗素子、２０Ｇ インダクタ素子、２１ 基部、２１ａ 上面、２１ｂ 下面、２２ 抵抗体、２３ 保護膜、２４Ａ 第１上面導体、２４Ｂ 第２上面導体、２４Ｃ 第３上面導体、２４Ｄ 第４上面導体、２４ａ 下地導電層、２４ａ１ 側面、２４ｂ，２４ｃ 被覆導電層、２５Ａ 第１下面導体、２５Ｂ 第２下面導体、２５Ｃ 第３下面導体、２５Ｄ 第４下面導体、２５ａ 下地導電層、２５ｂ，２５ｃ 被覆導電層、２６Ａ 第１接続導体（第１ビア導体）、２６Ｂ 第２接続導体（第２ビア導体）、２６Ｃ 第３接続導体（第３ビア導体）、２６Ｄ 第４接続導体（第４ビア導体）、２８ インダクタ配線、３１ 第１接合材、３２ 第２接合材、１２１ セラミックグリーンシート、１２１ａ 上面、１２１ｂ 下面、１２１’ マザー基板、１２１ａ’ 上面、１２１ｂ’ 下面、１２２ 抵抗体パターン、１２４ａ，１２５ａ，１２６ 導電パターン、１２８ 貫通孔、１２９ａ，１２９ｂ 溝部。

Claims (16)

  1. 第１電子素子と、
    高さ方向において前記第１電子素子に実装された第２電子素子と、
    前記第１電子素子および前記第２電子素子を接合する接合材とを備え、
    前記第１電子素子は、前記高さ方向に交差する上面を有する絶縁性の基部と、前記基部の前記上面に設けられた上面導体とを有し、
    前記第２電子素子は、前記高さ方向において前記基部の前記上面に対向する下面を有する素子本体と、前記素子本体の前記下面の少なくとも一部に設けられた端子導体とを有し、
    前記接合材は、前記上面導体の少なくとも一部と前記端子導体の少なくとも一部とを接合し、
    前記上面導体が、重量比で最大の金属成分としてＡｇまたはＣｕを含有する導電層を含み、
    前記導電層の側面の少なくとも一部が、保護金属膜によって覆われ、
    前記保護金属膜に含有された重量比で最大の金属成分が、ＡｇおよびＣｕ以外の金属である、複合電子部品。
  2. 前記保護金属膜に含有された重量比で最大の金属成分が、Ｓｎ、Ｎｉ、ＡｕおよびＰｂのうちのいずれかである、請求項１に記載の複合電子部品。
  3. 前記保護金属膜が、前記上面導体に含まれる、前記導電層の上面および前記側面を覆う被覆導電層である、請求項１または２に記載の複合電子部品。
  4. 前記保護金属膜が、めっき層である、請求項３に記載の複合電子部品。
  5. 前記保護金属膜が、前記接合材の一部である、請求項１または２に記載の複合電子部品。
  6. 前記上面導体の大きさが、前記高さ方向に直交する任意の方向のいずれにおいても前記端子導体の大きさよりも小さい、請求項１から５のいずれかに記載の複合電子部品。
  7. 前記上面導体の厚みが、５［μｍ］以上である、請求項１から６のいずれかに記載の複合電子部品。
  8. 前記上面導体が、前記高さ方向に直交する長さ方向に互いに離隔する第１上面導体および第２上面導体と、前記第１上面導体と前記第２上面導体との間に位置する第３上面導体とを含み、
    前記端子導体が、前記長さ方向に互いに離隔する第１端子導体および第２端子導体を含み、
    前記第１端子導体が、前記接合材によって前記第１上面導体に接合され、
    前記第２端子導体が、前記接合材によって前記第２上面導体に接合されている、請求項１から７のいずれかに記載の複合電子部品。
  9. 前記第１上面導体が、前記高さ方向および前記長さ方向に直交する幅方向において前記第１端子導体の両端の間に位置し、
    前記第２上面導体が、前記幅方向において前記第２端子導体の両端の間に位置し、
    前記第１上面導体の前記側面のうち、前記幅方向に直交する側面が、前記保護金属膜で覆われ、
    前記第２上面導体の前記側面のうち、前記幅方向に直交する側面が、前記保護金属膜で覆われている、請求項８に記載の複合電子部品。
  10. 前記基部の前記幅方向における寸法が、前記第２電子素子の前記幅方向における寸法よりも大きい、請求項９に記載の複合電子部品。
  11. 前記第１上面導体が、前記長さ方向において前記第１端子導体の外端と前記第２端子導体の外端との間に位置し、
    前記第２上面導体が、前記長さ方向において前記第１端子導体の外端と前記第２端子導体の外端との間に位置し、
    前記第１上面導体の前記側面のうち、前記長さ方向に直交する側面が、前記保護金属膜で覆われ、
    前記第２上面導体の前記側面のうち、前記長さ方向に直交する側面が、前記保護金属膜で覆われている、請求項８から１０のいずれかに記載の複合電子部品。
  12. 前記基部の前記長さ方向における寸法が、前記第２電子素子の前記長さ方向における寸法よりも大きい、請求項１１に記載の複合電子部品。
  13. 前記素子本体が、積層された複数の誘電体層および複数の導電体層を含み、
    前記第１電子素子が、前記基部の前記上面に設けられ、前記第３上面導体と接続された抵抗体を含んでいる、請求項８から１２のいずれかに記載の複合電子部品。
  14. 前記上面導体が、前記第１上面導体と前記第２上面導体との間に位置する第４上面導体を含み、
    前記抵抗体が、前記第４上面導体に接続されている、請求項１３に記載の複合電子部品。
  15. 前記上面導体が、前記高さ方向に直交する長さ方向に互いに離隔する第１上面導体および第２上面導体を含み、
    前記端子導体が、前記長さ方向に互いに離隔する第１端子導体および第２端子導体を含み、
    前記第１端子導体が、前記接合材によって前記第１上面導体に接合され、
    前記第２端子導体が、前記接合材によって前記第２上面導体に接合され、
    前記第１電子素子が、前記基部の前記上面とは反対側に位置する下面に設けられた下面導体をさらに有し、
    前記下面導体が、前記長さ方向に互いに離隔する第１下面導体および第２下面導体と、前記第１下面導体と前記第２下面導体との間に位置する第３下面導体とを含み、
    前記素子本体が、積層された複数の誘電体層および複数の導電体層を含み、
    前記第１電子素子が、前記基部の内部に設けられ、前記第３下面導体と電気的に接続されたインダクタ配線を含んでいる、請求項１から７のいずれかに記載の複合電子部品。
  16. 前記下面導体が、前記第１下面導体と前記第２下面導体との間に位置する第４下面導体を含み、
    前記インダクタ配線が、前記第４下面導体に電気的に接続されている、請求項１５に記載の複合電子部品。
JP2015120845A 2015-06-16 2015-06-16 複合電子部品 Pending JP2017005221A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015120845A JP2017005221A (ja) 2015-06-16 2015-06-16 複合電子部品
US15/176,564 US10121593B2 (en) 2015-06-16 2016-06-08 Composite electronic component
CN201610423776.3A CN106257610B (zh) 2015-06-16 2016-06-15 复合电子部件
KR1020160074691A KR101900375B1 (ko) 2015-06-16 2016-06-15 복합 전자 부품
JP2020079116A JP6984688B2 (ja) 2015-06-16 2020-04-28 複合電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015120845A JP2017005221A (ja) 2015-06-16 2015-06-16 複合電子部品

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020079116A Division JP6984688B2 (ja) 2015-06-16 2020-04-28 複合電子部品

Publications (1)

Publication Number Publication Date
JP2017005221A true JP2017005221A (ja) 2017-01-05

Family

ID=57588391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015120845A Pending JP2017005221A (ja) 2015-06-16 2015-06-16 複合電子部品

Country Status (4)

Country Link
US (1) US10121593B2 (ja)
JP (1) JP2017005221A (ja)
KR (1) KR101900375B1 (ja)
CN (1) CN106257610B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6503943B2 (ja) * 2015-07-10 2019-04-24 株式会社村田製作所 複合電子部品および抵抗素子
JP6582648B2 (ja) * 2015-07-10 2019-10-02 株式会社村田製作所 複合電子部品
JP6500700B2 (ja) * 2015-08-26 2019-04-17 株式会社村田製作所 抵抗素子用の集合基板
KR102032759B1 (ko) * 2018-09-14 2019-10-17 삼성전기주식회사 전자 부품
KR102127803B1 (ko) * 2019-04-26 2020-06-29 삼성전기주식회사 인터포저 및 이 인터포저를 포함하는 전자 부품
CN110111960B (zh) * 2019-06-04 2022-04-19 广州金陶电子有限公司 一种贴片型热敏电阻及其生产方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP2021174863A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2022156320A (ja) * 2021-03-31 2022-10-14 Tdk株式会社 積層電子部品
JP2022183971A (ja) * 2021-05-31 2022-12-13 株式会社村田製作所 電子部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173964U (ja) * 1988-05-24 1989-12-11
JPH05243070A (ja) * 1992-03-03 1993-09-21 Mitsubishi Materials Corp 樹脂モールド電子部品及びその基板への装着方法
JPH0684687A (ja) * 1992-08-31 1994-03-25 Toshiba Corp セラミックチップ部品およびチップ部品実装構造
JPH07254764A (ja) * 1994-03-15 1995-10-03 Toyota Motor Corp 配線基板のマイグレーション防止構造及び装置
JP2004235403A (ja) * 2003-01-30 2004-08-19 Matsushita Electric Ind Co Ltd 複合電子部品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283301A (ja) 1993-03-29 1994-10-07 Mitsubishi Materials Corp チップ型複合電子部品及びその製造方法
JP2001338838A (ja) 2000-05-26 2001-12-07 Sharp Corp 複合機能電子部品、その製造方法、及びこの複合機能電子部品を備えた電圧制御発振器
US6931712B2 (en) * 2004-01-14 2005-08-23 International Business Machines Corporation Method of forming a dielectric substrate having a multiturn inductor
KR100826391B1 (ko) * 2006-07-18 2008-05-02 삼성전기주식회사 칩형 고체 전해콘덴서
US9241408B2 (en) * 2010-12-28 2016-01-19 Murata Manufacturing Co., Ltd. Electronic component
CN107240496B (zh) * 2010-12-28 2019-06-07 株式会社村田制作所 电子部件
KR101562597B1 (ko) 2011-07-11 2015-10-22 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP5472230B2 (ja) * 2011-08-10 2014-04-16 株式会社村田製作所 チップ部品構造体及び製造方法
WO2014115358A1 (ja) 2013-01-25 2014-07-31 株式会社村田製作所 モジュールおよびその製造方法
KR102069627B1 (ko) * 2013-10-31 2020-01-23 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR101525689B1 (ko) * 2013-11-05 2015-06-03 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR20150135909A (ko) * 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR101681410B1 (ko) * 2015-04-20 2016-11-30 삼성전기주식회사 커패시터 부품

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173964U (ja) * 1988-05-24 1989-12-11
JPH05243070A (ja) * 1992-03-03 1993-09-21 Mitsubishi Materials Corp 樹脂モールド電子部品及びその基板への装着方法
JPH0684687A (ja) * 1992-08-31 1994-03-25 Toshiba Corp セラミックチップ部品およびチップ部品実装構造
JPH07254764A (ja) * 1994-03-15 1995-10-03 Toyota Motor Corp 配線基板のマイグレーション防止構造及び装置
JP2004235403A (ja) * 2003-01-30 2004-08-19 Matsushita Electric Ind Co Ltd 複合電子部品

Also Published As

Publication number Publication date
US10121593B2 (en) 2018-11-06
CN106257610A (zh) 2016-12-28
US20160372265A1 (en) 2016-12-22
CN106257610B (zh) 2018-10-26
KR101900375B1 (ko) 2018-09-19
KR20160148479A (ko) 2016-12-26

Similar Documents

Publication Publication Date Title
JP2017005221A (ja) 複合電子部品
KR102021296B1 (ko) 복합 전자부품 및 저항 소자
JP6503943B2 (ja) 複合電子部品および抵抗素子
US10453617B2 (en) Composite electronic component and resistance element
CN105742041A (zh) 多层电子组件及其制造方法
KR101815443B1 (ko) 복합 전자 부품 및 저항 소자
KR102041097B1 (ko) 복합 전자부품 및 저항 소자
KR101973368B1 (ko) 저항 소자용 집합 기판
KR20160000329A (ko) 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
JP7444135B2 (ja) 電子部品及び電子機器
JP6984688B2 (ja) 複合電子部品
JP6537079B2 (ja) インダクタの製造方法
JP2021197417A (ja) 半導体セラミック電子部品の実装構造
JP2021072325A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200128