JPH0684687A - セラミックチップ部品およびチップ部品実装構造 - Google Patents

Abstract

(57)【要約】 【目的】 回路基板１９への実装時におけるツームスト
ーン現象を回避できると共に高密度実装が可能なチップ
コンデンサ１１などのチップ部品を提供しようとするも
のである。 【構成】 所定の回路基板上に実装される際に前記回路
基板と対向する面に一対の電極部１６ａ、１６ｂが前記
面の対向する辺の近傍に形成されていると共に、前記各
辺から前記面に対して鉛直方向に立ち上がる側面を絶縁
材料で形成した構造を有し、かつ前記回路基板と対向す
る面が０．２〜３．０ｍｍ² の面積を有することを特徴
としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、セラミックチップ部品
および前記チップ部品を回路基板に実装したチップ部品
実装構造に関する。

【０００２】

【従来の技術】近年、積層セラミックコンデンサ、セラ
ミック抵抗体、積層セラミックインダクタなどのセラミ
ック部品は、回路基板への実装性を高めるためにチップ
化が進み、かつ高性能化による小形化が進んでいる。特
に、積層セラミックコンデンサにおいては実装時に回路
基板に対向する面が１ｍｍ角程度と非常に小型化されて
いる。

【０００３】従来より例えば積層セラミックチップコン
デンサの回路基板への実装構造は、図１８のように模式
的に示される。すなわち、回路基板１における配線パタ
ーンのランド２にはんだ３を印刷し、前記回路基板１上
に積層セラミックチップコンデンサチップ４をその誘電
体５両側面に形成した外部電極６ａ、６ｂが前記はんだ
３に接するように載置する。なお、図１８中の７は前記
誘電体５内にその端部を前記外部電極６ａ、６ｂが形成
された側面に交互に露出するように配置された内部電極
である。この後、リフロー炉内を移動させて前記はんだ
３を溶融することにより前記チップコンデンサ４の外部
電極６ａ、６ｂは前記はんだ３を介して前記回路基板１
のランド２に接続され、実装される。

【０００４】しかしながら、前記実装構造においてチッ
プコンデンサが長さ２．０ｍｍ、幅１．２５ｍｍ、厚さ
１．０ｍｍ程度の寸法より小さくなり、軽量になると、
はんだ付け後に前記チップ部品が立ち上がる現象（ツー
ムストーン現象）がしばしば見られる。前記現象は、前
記チップ部品の両端の外部電極が前記ランドに印刷され
たクリームはんだと接着される際、まず、前記外部電極
の片側のみではんだが溶融され、その時の前記はんだの
表面張力により前記チップ部品が前記ランド上で立ち上
がる現象であり、オープン不良になる。この問題を解決
するために前記外部電極の濡れ性を改善したり、前記外
部電極の形状を最適化したり、リフロー炉を厳格に管理
して対応している。しかしながら、前記チップ部品が長
さ１．６ｍｍ、幅０．８ｍｍ、厚さ０．６ｍｍ程度の寸
法より小さくなり、さらに軽量になると、前述した対策
を講じてもツームストーン現象が起こり易くなる。しか
も、リフロー炉の温度管理などはユーザに任されてお
り、他の部品との配置関係によるチップ部品の両端の温
度差などにより、回路基板上に実装されるすべてのチッ
プコンデンサについて両側の外部電極で同時にはんだを
溶融させることができないため、ツームストーン現象を
回避することができない。

【０００５】さらに、前記チップコンデンサの実装構造
では、前述した図１８に示すようにはんだ３を含むチッ
プコンデンサ４の長さ（ａ）に相当する実装面積が必要
である。今までのチップコンデンサの寸法は、前記長さ
（ａ）とほぼ同藤野大きさを有していたために、全実装
面積中の前記はんだ３が占める面積はそれほどに問題に
ならなかった。しかしながら、チップコンデンサの小型
化が進むと実装面積に占める前記はんだ３の面積が相対
的に増大するため、チップコンデンサが小型化されても
実装面積の縮小化を十分に達成することができなくなる
という問題を生じる。

【０００６】

【発明が解決しようとする課題】本発明の目的は、回路
基板への実装時におけるツームストーン現象を回避でき
ると共に高密度実装が可能なセラミックチップ部品およ
びチップ部品実装構造を提供しようとするものである。

【０００７】

【課題を解決するための手段】本発明に係わるセラミッ
クチップ部品は、所定の回路基板上に実装される際に前
記回路基板と対向する面に一対の電極部が前記面の対向
する辺の近傍に形成されていると共に、前記各辺から前
記面に対して鉛直方向に立ち上がる側面を絶縁材料で形
成した構造を有し、かつ前記回路基板と対向する面が
０．２〜３．０ｍｍ² の面積を有することを特徴とする
ものである。

【０００８】また、本発明に係わるチップ部品実装構造
は回路基板の回路パターンに請求項１記載のセラミック
チップ部品の一対の電極部をはんだを介して接続したこ
とを特徴とするものである。

【０００９】本発明に係わるセラミックチップ部品と
は、例えば積層セラミックチップコンデンサ、セラミッ
クチップ抵抗体、積層セラミックチップインダクタ、積
層チップバリスタ等を意味するものである。以下、本発
明に係わるセラミックチップ部品（例えば積層セラミッ
クチップコンデンサ）およびチップ部品実装構造を図面
を参照して詳細に説明する。

【００１０】図１は、本発明に係わる積層セラミックチ
ップコンデンサ（以下、単にチップコンデンサと称す）
の一形態を示す断面図である。チップコンデンサ１１
は、略直方体を横置きにした形状をなすと共に、セラミ
ックからなる誘電体１２を主体とする。前記略直方体に
おいて実装時に回路基板と対向する面（下面）、０．２
〜３．０ｍｍ² の面積を有する。複数の内部電極１３
は、前記誘電体１２内にその上下面に平行にかつ一端が
前記誘電体１２の対向する側面に交互に露出するように
設けられている。外部電極１４ａ、１４ｂは、前記内部
電極１３が露出する前記誘電体１２の対向する側面およ
びそれら側面全面と交わる前記上下面を含む４つの面に
おける前記側面近傍に亘って形成されている。絶縁層１
５ａ、１５ｂは、前記誘電体１１の前記内部電極１２が
露出する側面に対応する前記外部電極１４ａ、１４ｂ部
分に被覆されている。このような絶縁層１５ａ、１５ｂ
が被覆された前記外部電極１３ａ、１３ｂにおいて、実
装時に回路基板と対向する面である前記誘電体１１の下
面または上面に位置する部分が電極部１６ａ、１６ｂ、
１６ａ´、１６ｂ´として機能する。

【００１１】前述したチップコンデンサ１１の実装構造
は、図２に示すようにセラミック基材１７および前記基
材１７表面に形成されたランド１８等の回路パターンと
からなる回路基板１９の前記ランド１８に、前記チップ
コンデンサ１１の下面側の電極部１６ａ、１６ｂをはん
だ２０を介して接続、固定した構造になっている。

【００１２】本発明に係わるセラミックチップ部品（例
えば積層セラミックチップコンデンサ）は、一対の電極
部にバンプを取り付けた構造を許容する。具体的には、
図３に示すようにチップコンデンサ１１は誘電体１２下
面の電極部１６ａ、１６ｂにバンプ２１ａ、２１ｂがそ
れぞれ取り付けられた構造になっている。この場合、蒲
鉾形のバンプが各電極部のほぼ全面に亘って取り付けら
れてもよく、また半球状のバンプが各電極部にそれぞれ
１個所または複数個所取り付けられてもよい。

【００１３】このようなバンプ付きチップコンデンサを
用いた実装構造は、図４に示すように回路基板１９のラ
ンド１８に前記チップコンデンサ１１の電極部１６ａ、
１６ｂに取り付けたバンプ２１ａ、２１ｂを介して接
続、固定した構造になっている。前記外部電極は、例え
ばガラスフリット入りＡｇペーストの塗布、焼き付けに
よる方法、スパッタリング法等により形成される。

【００１４】前記絶縁層は、例えばポリイミド、エポキ
シ樹脂、ガラスペースト等の絶縁材料から形成され、ま
た前記チップコンデンサの主体となる誘電体を同一材料
を用いることかもできる。

【００１５】前記バンプは、例えばＰｂ−Ｓｎ系共晶は
んだ、Ｐｂ−Ｓｎ（９５ｗｔ％／５ｗｔ％）の高融点は
んだを用いることができる。また、２種以上の成分を使
用し、内部を外側より高融点の材料で形成したバンプも
許容される。かかるバンプの材料としては、Ａｕ、Ｃ
ｕ、Ｐｂ−Ｓｎはんだ、Ｉｎ−Ｓｎはんだ、Ｉｎ−Ｐｂ
はんだが用いられ、これら材料を前述したように内部を
外側より高融点の材料で形成されるように選択する。な
お、このように２種以上の成分を使用してバンプを複合
化する場合、これら成分がバンプ内で多層化されてもよ
いし、特定の成分が他の成分中にフィラーとして分散さ
れてもよい。前記バンプの形成には、例えばバレル方式
の電気めっき法、無電解めっき法、ディッピング法、印
刷法等が採用される。前記バンプは、前記はんだ以外に
Ｃｕ、Ｎｉ等が用いられる。この場合、前記バンプはは
んだを介して前記回路基板のランドに接続される。

【００１６】前記バンプの高さは、０．０２５〜０．５
ｍｍにすることが望ましい。この理由は、前記バンプの
高さを０．０２５ｍｍ未満にするとチップコンデンサを
回路基板に実装した際に熱衝撃に対して弱くなり、ヒー
トサイクル時に故障が生じ易くなり、一方前記バンプの
高さが０．５ｍｍを超えると回路基板への実装後のチッ
プコンデンサの安定性が損なわれる恐れがある。

【００１７】前記下面および上面の面積を前記範囲に限
定したのは、次のような理由によるものである。前記面
積を０．２ｍｍ² 未満にすると、実装時のはんだ付け工
程で電極部間で短絡を生じたり、バンプを取り付ける構
造ではその安定性が損なわれる。一方、前記面積が３．
０ｍｍ² を超えると実装面積中の大部分がチップコンデ
ンサの下面の面積となり、実装面積を縮小することが困
難になるばかりか、ツームストーン現象そのものが発生
し難い構造になる。

【００１８】なお、前述した図４に示す実装構造におい
て回路基板１９のランド１８側に予めバンプ２１ａ、２
１ｂを形成し、前記バンプ２１ａ、２１ｂを介して前記
チップコンデンサ１１の電極部１６ａ、１６ｂに接続す
ることを許容する。

【００１９】また、本発明に係わるセラミックチップ部
品では前述したように電極部が下面の対向する辺の近傍
に形成され、例えば下面の中央部付近には形成されな
い。この理由は、セラミックチップ部品の下面の中央部
付近に電極部が形成されると、回路基板側で前記電極部
と接続されるランドを配置するために極めて複雑な回路
パターンの引き回しが必要になり、回路パターンの形成
にあたっての制約が大きく、実装面積を縮小化すること
が困難になるからである。

【００２０】次に、バンプ付きチップコンデンサにおい
て（１）バンプの高さと前記バンプ高さを除く総高さと
の関係、（２）バンプ間距離とバンプが取り付けられる
電極部が形成された面の長さとの関係、（３）電極部の
幅とバンプの幅との関係、（４）実装時に回路基板に対
向する面の最大長さに比べて高さを比較的高くした場合
のバンプおよびダミーバンプの配置形態、（５）バンプ
が取り付けられた面と反対側の面にマーキングを付す形
態、を図面を参照してそれぞれ説明する。なお、下記
（１）〜（５）において、前述した図３と同様な部材は
同符号を付して説明を省略する。

【００２１】（１）図５に示すようにチップコンデンサ
１１は、バンプ２１ａ、２１ｂの高さをＨ₁ 、バンブ２
１ａ、２１ｂの取り付け面（電極部１６ａ、１６ｂの下
面）から上面までの高さをＨ₂ とした時、０．１≦Ｈ₁
／Ｈ₂ ≦１．５になるように設定することが望ましい。
この理由は、前記Ｈ₁ ／Ｈ₂ を０．１未満にすると回路
基板に実装した際の熱衝撃に対して弱くなり信頼性が低
下する恐れがあり、一方前記Ｈ₁ ／Ｈ₂ が１．５を越え
ると回路基板に実装した場合にバンプ２１ａ、２１ｂ同
士が接触して短絡を起こし易くなる。

【００２２】（２）図６および図７に示すようにチップ
コンデンサ１１は、バンプ２１ａ、２１ｂの中心間距離
をＷ₁ 、下面の前記バンプ２１ａ、２１ｂの並び方向に
沿う長さをＷ₂ とした時、０．４≦Ｗ₁ ／Ｗ₂ ≦０．９
になるように設定することが望ましい。この理由は、前
記Ｗ₁ ／Ｗ₂ を０．４未満にすると前記バンプ同士が近
付き過ぎて回路基板に実装する際、バンプ２１ａ、２１
ｂ同士が接触して短絡を起こし易くなり、一方前記Ｗ₁
／Ｗ₂ が０．９を越えると回路基板に実装した際の熱衝
撃に対して弱くなる恐れがあるばかりか、高密度実装時
には隣接するチップコンデンサとバンプ間の距離が小さ
くなってチップコンデンサ間での短絡を招く恐れがあ
る。

【００２３】（３）図８および図９に示すようにチップ
コンデンサ１１は、略半球状のバンプ２１ａ、２１ｂの
直径をＬ₁ 、前記バンプ２１ａ、２１ｂが取り付けられ
る電極部１６ａ、１６ｂの幅をＬ₂ とした時、０．１≦
Ｌ₁ ／Ｌ₂ ≦２．０になるように設定することが望まし
い。前記バンプ２１ａ、２１ｂは、前記電極部１６ａ、
１６ｂにそれぞれ２個所取り付けた構造になっている。
このように前記バンプの直径と電極部の幅との関係を限
定した理由は、前記Ｌ₁ ／Ｌ₂ を０．１未満にすると回
路基板に実装した際に熱衝撃に対して弱くなり信頼性が
低下する恐れがあり、一方前記Ｌ₁ ／Ｌ₂ が２．０を越
えると前記バンプ２１ａ、２１ｂ間の距離が短くなって
短絡を招く恐れがある。

【００２４】また、図１０に示すように蒲鉾形のバンプ
２１ａ、２１ｂを電極部１６ａ、１６ｂに取り付けた場
合にも、前述した０．１≦Ｌ₁ ／Ｌ₂ ≦２．０（ただ
し、Ｌ₁ は前記バンプ２１ａ、２１ｂの幅を示す）にな
るように設定することが望ましい。

【００２５】（４）図１１および図１２に示すように実
装時に回路基板と対向する面の最長長さに比べて高さが
比較的高い構造、つまり直方体が縦置きにされた形状を
なすチップコンデンサ１１は、電極部１６ａ、１６ｂに
取り付けられるバンプ２１ａ、２１ｂの他に、前記電極
部１６ａ、１６ｂ間の誘電体１２下面にダミーバンプ２
２を取り付けることが望ましい。

【００２６】（５）図１３および図１４に示すようにチ
ップコンデンサ１１は、バンプ２１ａ、２１ｂが取り付
けられた面と反対側の誘電体１２に例えば凹状のマーク
２３または凸状のマーク２４を形成することが望まし
い。マーキングの方法は、前記形態に限定されず、例え
ば誘電体と異なる材料の印刷等によりマークを形成する
ことも可能である。

【００２７】なお、バンプ付きチップコンデンサは前述
した図３〜図１４に示すように内部電極を下面および上
面と平行となるように配置した構造に限定されない。例
えば、図１５、図１６の（ａ）、（ｂ）および図１７に
示すチップコンデンサ３１を用いてもよい。すなわち、
チップコンデンサ３１は、誘電体３２内に内部電極３３
が下面および上面に対して垂直に、かつその電極部３４
ａ、３４ｂが前記誘電体３２の対向する側面近傍に位置
する前記下面に交互に露出するように配置され、さらに
前記誘電体３２下面に一対の蒲鉾形のバンプ３５ａ、３
５ｂが前記各電極部３４ａ、３４ｂと接続するようにそ
の並び方向に取り付けられた構造になっている。このよ
うな内部電極を誘電体内に垂直に配置すれば、前記内部
電極が前記誘電体に露出される方向を適宜選択すること
により図１５および図１６に示すように略直方体の長方
形の面のみならず、前記略直方体の正方形の面に露出さ
せて縦置きにされた形状のチップコンデンサを実現でき
る。また、前記図１５および図１６の構造のチップコン
デンサは、その側面に外部電極が形成されず、誘電体が
露出しているため、特に側面に絶縁層で被覆する必要が
ない。ただし、チップコンデンサの製造の容易さ、内部
電極間での剥離防止の観点から、前述したように内部電
極を実装すべき側の面に平行に配置する構造にすること
が望ましい。

【００２８】

【作用】本発明に係わるセラミックチップ部品、より具
体的には図１に示す構成のチップコンデンサ１１によれ
ば、前述した図２のように回路基板１９のランド１８に
前記チップコンデンサ１１の電極部１６ａ、１６ｂをは
んだ２０を介して接続、固定する際、前記電極部１６
ａ、１６ｂの配列方向と直交する辺から立ち上がる側面
に絶縁層１５ａ、１５ｂが形成されているため、前記は
んだ２０がその表面張力により前記側面に付着するのを
防止できる。したがって、回路基板１９と対向する面が
０．２〜３．０ｍｍ² の極めて小さい面積を有する軽量
のチップコンデンサ１１を実装する際、前記電極部１６
ａ、１６ｂに付着されるはんだ１８のうちのいずれか一
方が先に溶融したとしても、前述した図１８に示す従来
のチップコンデンサのようにツームストーン現象が起こ
るのを防止することができる。さらに、チップコンデン
サを回路基板１９上に固定するはんだ２０が従来のチッ
プコンデンサと異なり側面に付着されないため、チップ
コンデンサ１１を回路基板１９に実装した際の耐熱衝撃
性を向上し、誘電体１２におけるクラックの発生に起因
する容量低下を抑制することかできる。

【００２９】また、図２に示すように回路基板１９への
前記チップコンデンサ１１の実装長さ（Ａ）は前記チッ
プコンデンサ１１そのものの長さにすることができる。
しかも、図２に示すようにチップコンデンサ１１の側面
には絶縁材料層１５ａ、１５ｂが形成されているため、
隣接するチップコンデンサ１１、１１間の距離を短くで
きる。その結果、前記チップコンデンサ１１を回路基板
１９に高密度で実装することができる。

【００３０】さらに、図３に示すようにチップコンデン
サ１１を電極部１５ａ、１６ｂにバンプ２１ａ、２１ｂ
を取り付けた構造にすることによって、図４に示す回路
基板１９へのチップコンデンサ１１の実装をより簡便に
行うことができると共に、回路基板１９への接続信頼性
を向上することができる。

【００３１】さらに、バンプ付きチップコンデンサにお
いて前記（１）〜（３）で説明した図５〜図１０の形態
にすることによって、より信頼性の高いチップコンデン
サ１１の実装構造を実現できる。

【００３２】さらに、バンプ付きチップコンデンサにお
いて前記（４）で説明した図１１および図１２の形態に
することによって、実装時に回路基板と対向する面の最
大長さに比べて比較的高くしても、前述した面にバンプ
２１ａ、２１ｂと共に取り付けられたダミーバンプ２２
により回路基板に安定的に実装することができる。しか
も、この際に略直方体を縦置きにした形状をなすチップ
コンデンサ１１を実装しているため、略直方体を横置き
にした形状をなすチップコンデンサを実装する場合に比
較して実装面積を縮小することができる。

【００３３】さらに、バンプ付きチップコンデンサにお
いて前記（５）で説明した図１３または図１４の形態に
することによって、バンプ２１ａ、２１ｂが取り付けら
れた面を誘電体１２の前記面と反対側に形成した凹状マ
ーク２３また凸状マーク２４により容易に識別すること
ができる。

【００３４】さらに、バンプ付きチップコンデンサにお
いて２種以上の成分を使用し、内部を外側より高融点の
材料で形成したバンプを用いることによって、回路基板
への実装に際し、前記バンプの過度の潰れを抑制でき、
バンプが前記回路基板のランドの外側に広がることを防
止できるため、より高密度の実装を実現できる。

【００３５】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。 実施例１〜４

【００３６】まず、セラミック誘電体材料として市販の
ＪＩＳのＢ特性のチタン酸バリウムを用い、この誘電体
粉末１ｋｇをＰＶＢバインダ８０ｇ、可塑剤２０ｇ、有
機溶剤５００ｇと共に混合し、スラリーを調製した。つ
づいて、前記スラリーをプラスチックフィルム上にキャ
スティングして厚さ２０μｍのグリーンシートを形成し
た後、前記グリーンシート上にＰｄペーストをスクリー
ン印刷して内部電極用パターンを形成することにより複
数枚の複合シートを作製した。ひきつづき、前記複合シ
ートをその内部電極用パターンが対向する側面に交互に
露出するように１０層積層して積層体を作製した。

【００３７】次いで、前記積層体から異なる寸法の４種
のコンデンサ素体を切り出した後、３５０℃、２０時間
の脱脂を行った。つづいて、１３００℃で前記グリーン
シートおよび内部電極用パターンを同時焼成した。得ら
れた焼結体の対向する側面をバレル研磨することにより
内部電極の端面を前記両側面に露出させた。

【００３８】次いで、前記各焼結体の両側面にガラスフ
リット入りＡｇペーストをディップ法により塗布し、６
００〜９００℃で焼き付けて一対の外部電極を形成し
た。つづいて、前記各焼結体全体をポリイミド樹脂溶液
に浸漬し、４００℃で乾燥して硬化させた後、前記焼結
体の両側面に対応するポリイミド樹脂層部分以外を研摩
等により除去することによって、ポリイミド樹脂からな
る絶縁層を両側面に対応する部分に形成すると共に、上
下面に前記外部電極を露出させて電極部を形成して前述
した図１に示す構造を有し、下記表１に示す寸法および
上下面の面積を有する４種のチップコンデンサを製造し
た。

【００３９】得られた実施例１〜４のチップコンデンサ
をそれぞれ１０００個用意し、これらチップコンデンサ
を図２に示すように回路基板のランドにクリームはんだ
を用いて実装した。ただし、前記クリームはんだは実装
の確実性を調べるために用いた。かかる実装時のツーム
ストーン現象によるオープン不良の個数を測定した。ま
た、実装後に−５５℃から１２５℃の条件で各３０分間
のサイクルの熱衝撃試験（ＨＣＴ）を１０回行い、試験
後の容量を測定して故障率を調べた。故障は、初期値に
対して容量が２０％以上低下したものを不良とした。こ
れらの結果を下記表１に併記した。 比較例１〜４ 外部電極に絶縁層を被覆する工程を行わない以外、実施
例１〜４と同様な方法により４種のチップコンデンサを
製造した。

【００４０】得られた比較例１〜４のチップコンデンサ
をそれぞれ１０００個用意し、これらチップコンデンサ
を図１８に示すように回路基板のランドにクリームはん
だを用いて実装した。かかる実装時のツームストーン現
象によるオープン不良の個数を測定すると共に、熱衝撃
試験（ＨＣＴ）による故障数を実施例１の評価に準じて
測定した。これらの結果を下記表１に併記した。なお、
比較例１〜４においてツームストーン現象によるオープ
ン不良が生じたものは前記ＨＣＴ試験から除外して評価
した。このため、下記表１では比較例１〜４のＨＣＴ不
良の対象数は総数（１０００個）をオープン不良数で差
し引いた数として示した。 表１ チップサイズ 面積 絶縁層 オープン不良 ＨＣＴ不良 Ｌ×Ｗ の有無 （ｍｍ） （ｍｍ² ） 実施例１ 1.0×0.5 0.50 有 0/1000 0/1000 実施例２ 1.2×0.6 0.72 有 0/1000 0/1000 実施例３ 1.6×0.8 1.28 有 0/1000 0/1000 実施例４ 2.0×1.25 2.50 有 0/1000 0/1000 比較例１ 1.0×0.5 0.50 無 49/1000 3/951 比較例２ 1.2×0.6 0.72 無 42/1000 4/958 比較例３ 1.6×0.8 1.28 無 30/1000 5/970 比較例４ 2.0×1.25 2.50 無 22/1000 8/978

【００４１】前記表１から明らかなように誘電体の側面
に対応する外部電極に絶縁層を形成しない比較例１〜４
では、チップサイズの縮小化に伴ってツームストーン現
象によるオープン不良の発生率が高く、一方チップが大
きくなるにしたがってＨＣＴ不良の発生率が高くなるこ
とがわかる。これに対し、本発明のチップコンデンサは
オープン不良、ＨＣＴ不良のいずれも全く生じず、極め
て良好な特性を有することがわかる。 実施例５〜８

【００４２】前記実施例１〜４の絶縁層の形成および電
極部の露出工程後にさらに前記電極部に下記表２に示す
形状を有するＰｂ−Ｓｎ系共晶はんだからなるバンプを
形成して前述した図３に示す構造の４種のバンプ付きチ
ップコンデンサを製造した。

【００４３】得られた実施例５〜８のバンプ付きチップ
コンデンサをそれぞれ１０００個用意し、これらチップ
コンデンサを図４に示すように回路基板のランドにクリ
ームはんだを用いて実装した。ただし、前記クリームは
んだは実装の確実性を調べるために用いた。かかる実装
時のツームストーン現象によるオープン不良の個数を測
定すると共に、熱衝撃試験（ＨＣＴ）による故障数を実
施例１の評価に準じて測定した。これらの結果を下記表
３に示した。 表２ チップサイズ 実装面積 バ ン プ Ｌ×Ｗ 形 状 高 さ （ｍｍ） （ｍｍ² ） （μｍ） （μｍ） 実施例５ 1.0×0.5 0.50 50×400 50 実施例６ 1.2×0.6 0.72 50×600 100 実施例７ 1.6×0.8 1.28 50φ 100 実施例８ 2.0×1.25 2.50 50×1250 200 表３ オープン不良 ＨＣＴ不良 実施例５ 0/1000 0/1000 実施例６ 0/1000 0/1000 実施例７ 0/1000 0/1000 実施例８ 0/1000 0/1000 前記表３から明らかなように本発明のバンプ付きチップ
コンデンサはオープン不良、ＨＣＴ不良のいずれも生じ
ず、極めて良好な特性を有することがわかる。 実施例９

【００４４】外部電極をスパッタによりＮｉ−Ｃｒ、Ａ
ｕの順序で形成し、ポリイミド樹脂からなる絶縁層で外
部電極を被覆した後、上下面に前記外部電極を露出させ
て電極部とし、前記電極部にＣｕを蒲鉾形に電気メッキ
し、その外側にＰｂ−Ｓｎはんだをメッキして多層構造
のバンプを形成した以外、前記実施例６と同様なチップ
サイズ、バンプ形状を有するチップコンデンサを製造し
た。 実施例１０

【００４５】外部電極をスパッタによりＮｉ−Ｃｒ、Ａ
ｕの順序で形成し、ポリイミド樹脂からなる絶縁層で外
部電極を被覆した後、上下面に前記外部電極を露出させ
て電極部とし、前記電極部にＰｂ−Ｓｎ（４０：６０）
はんだをディッピングにより蒲鉾形に形成し、その外側
にＰｂ−Ｓｎ（６０：４０）はんだをディッピングして
多層構造のバンプを形成した以外、前記実施例６と同様
なチップサイズ、バンプ形状を有するチップコンデンサ
を製造した。 実施例１１

【００４６】外部電極をスパッタによりＴｉ、Ｐｂ、Ｓ
Ｎの順序で形成し、ポリイミド樹脂からなる絶縁層で外
部電極を被覆した後、上下面に前記外部電極を露出させ
て電極部とし、前記電極部にＮｉおよびＡｕのめっきが
施された銅粒子を接触させた後、熱処理を施して前記銅
粒子の表面にＰｂおよびＳｎを回り込ませ、合金化する
ことにより少なくとも外側がＰｂ−Ｓｎ（４０：６０）
はんだをからなるバンプを形成した以外、前記実施例７
と同様なチップサイズ、バンプ形状を有するチップコン
デンサを製造した。

【００４７】得られた実施例９〜１１のチップコンデン
サをそれぞれ１０００個用意し、これらチップコンデン
サのバンプを図４に示すように回路基板のランド上に接
触させ、外側のバンプ材料の融点以上、内部のバンプ材
料の融点以下の温度で熱処理を施して実装した。かかる
実装時のツームストーン現象によるオープン不良の個数
を測定すると共に、熱衝撃試験（ＨＣＴ）による故障数
を実施例１の評価に準じて測定した。その結果、実施例
９〜１１いずれのチップコンデンサにおいてもオープン
不良、ＨＣＴ不良が皆無であった。 実施例１２〜１６

【００４８】まず、セラミック誘電体材料として鉛系複
合ペロブスカイト化合物である（Ｐｂ_0.875 Ｂ
ａ_0.125 ）［（Ｍｇ_1/3 Ｎｂ_2/3 ）_0.5 （Ｚｎ_1/3 Ｎｂ
_2/3 ）_0.3 Ｔｉ_0.2 ］Ｏ₃ を用い、この誘電体粉末を有
機系バインダ、有機溶剤と共に混合し、スラリーを調製
した。つづいて、前記スラリーをプラスチックフィルム
上にキャスティングして厚さ２０μｍのグリーンシート
を形成した後、前記グリーンシート上にＡｇ７０／Ｐｂ
３０ペーストをスクリーン印刷して内部電極用パターン
を形成することにより複数枚の複合シートを作製した。
ひきつづき、前記複合シートをその内部電極用パターン
が対向する側面に交互に露出するように１０層積層して
積層体を作製した。

【００４９】次いで、前記積層体から焼成後の外径寸法
が３．２ｍｍ×１．６ｍｍ×１．０ｍｍとなるコンデン
サ素体を切り出した後、３５０℃、２０時間の脱脂を行
った。つづいて、１０５０℃で前記グリーシートおよび
内部電極用パターンを同時焼成した。得られた焼結体の
対向する側面をバレル研磨することにより内部電極の端
面を前記両側面に露出させた。

【００５０】次いで、前記各焼結体の両側面にガラスフ
リット入りＡｇペーストをディップ法により塗布し、６
００〜９００℃で焼き付けて一対の外部電極を形成し
た。つづいて、前記各焼結体全体をポリイミド樹脂溶液
に浸漬し、４００℃で乾燥して硬化させた後、前記焼結
体の両側面に対応するポリイミド樹脂層部分以外を研摩
等により除去することによって、ポリイミド樹脂からな
る絶縁層を両側面に対応する部分に形成すると共に、上
下面に前記外部電極を露出させて電極部を形成した。こ
の後、前記電極部にＰｂ−Ｓｎ系共晶はんだからなるバ
ンプを形成した。この時、前述した図５に示すＨ₁ 、Ｈ
₂ の寸法を下記表４に示すように変化させて５種のチッ
プコンデンサを製造した。

【００５１】得られた各チップコンデンサをそれぞれ１
００個用意し、前記各チップコンデンサのバンプを図４
に示すように回路基板のランド上に載せ、前記バンプを
溶融、固化することにより実装した。かかる実装後に−
５５℃から１２５℃の条件で各３０分間のサイクルの熱
衝撃試験（ＨＣＴ）を１００回行い、試験後の故障率を
調べた。故障モードは、オープンおよびショートであ
る。この結果を下記表４に併記した。なお、表４にはＨ
₁ ／Ｈ₂ の値が前記（１）で規定した範囲外である参照
例１およびクリームはんだにより外部電極を直接ランド
に接続・実装する比較例５の結果を併記した。 表４ Ｈ₁ Ｈ₂ Ｈ₁ ／Ｈ₂ 100サイクル後の個数 良品 不良品 ｍｍ ｍｍ オープン ショート 実施例１２ 0.1 1.0 0.1 95 5 0 実施例１３ 0.3 1.0 0.3 100 0 0 実施例１４ 0.5 1.0 0.5 100 0 0 実施例１５ 1.0 1.0 1.0 100 0 0 実施例１６ 1.5 1.0 1.5 96 0 4 参照例１ 2.0 1.0 2.0 80 0 20 比較例５ （バンプなし） 50 50 0

【００５２】前記表４から明らかなように０．１≦Ｈ₁
／Ｈ₂ ≦１．５である実施例１２〜１６のチップコンデ
ンサはＨＣＴ不良が少なく、いずれも良好な特性を有す
ることがわかる。 実施例１７〜２０

【００５３】外径寸法が１．０ｍｍ×０．５ｍｍ×０．
５ｍｍで、バンプ形状を高さ１００μｍ、直径約５０μ
ｍとし、前述した図６および図７に示すＷ₁ 、Ｗ₂ の寸
法を下記表５に示すように変化させた以外、実施例１２
と同様な方法により４種のチップコンデンサを製造し
た。

【００５４】得られた各チップコンデンサをそれぞれ１
００個用意し、前記各チップコンデンサのバンプを図４
に示すように回路基板のランド上に載せ、前記バンプを
溶融、固化することにより実装した。かかる実装後に−
５５℃から１２５℃の条件で各３０分間のサイクルの熱
衝撃試験（ＨＣＴ）を１００回行い、試験後の故障率を
調べた。故障モードは、オープンおよびショートであ
る。この結果を下記表５に併記した。なお、表５にはＷ
₁ ／Ｗ₂ の値が前記（２）で規定した範囲外である参照
例２、３およびクリームはんだにより外部電極を直接ラ
ンドに接続・実装する比較例６の結果を併記した。 表５ Ｗ₁ ／Ｗ₂ 100サイクル後の個数 良品 不良品 オープン ショート 参照例２ 0.2 60 0 40 参照例３ 0.3 80 0 20 実施例１７ 0.4 99 1 0 実施例１８ 0.5 100 0 0 実施例１９ 0.8 96 4 0 実施例２０ 0.9 90 5 5 比較例６ （バンプなし） 50 43 7

【００５５】前記表５から明らかなように０．４≦Ｗ₁
／Ｗ₂ ≦０．９である実施例１７〜２０のチップコンデ
ンサはＨＣＴ不良が少なく、いずれも良好な特性を有す
ることがわかる。 実施例２１〜２５

【００５６】外径寸法が１．０ｍｍ×０．５ｍｍ×０．
５ｍｍで、バンプ形状を半球状とし、前述した図８およ
び図９に示すＬ₁ 、Ｌ₂ の寸法を下記表６示すように変
化させた以外、実施例１２と同様な方法により５種のチ
ップコンデンサを製造した。

【００５７】得られた各チップコンデンサをそれぞれ１
００個用意し、前記各チップコンデンサのバンプを図４
に示すように回路基板のランド上に載せ、前記バンプを
溶融、固化することにより実装した。かかる実装後に−
５５℃から１２５℃の条件で各３０分間のサイクルの熱
衝撃試験（ＨＣＴ）を１００回行い、試験後の故障率を
調べた。故障モードは、オープンおよびショートであ
る。この結果を下記表６に併記した。なお、表６にはＬ
₁ ／Ｌ₂ の値が前記（３）で規定した範囲外である参照
例４およびクリームはんだにより外部電極で直接ランド
に接続・実装する比較例７の結果を併記した。 表６ Ｌ₁ Ｌ₂ Ｌ₁ ／Ｌ₂ 100サイクル後 μｍ μｍ の不良率（％） 実施例２１ 20 200 0.1 3 実施例２２ 30 100 0.3 0 実施例２３ 100 200 0.5 0 実施例２４ 100 100 1.0 0 実施例２５ 200 100 2.0 2 参照例４ 300 100 3.0 12 比較例７ （バンプなし） 50

【００５８】前記表６から明らかなように０．１≦Ｌ₁
／Ｌ₂ ≦２．０である実施例２１〜２５のチップコンデ
ンサはＨＣＴ不良が少なく、いずれも良好な特性を有す
ることがわかる。

【００５９】なお、本発明に係わるセラミックチップ部
品はチップコンデンサに限定されず、セラミックチップ
抵抗体、積層セラミックチップインダクタ、積層チップ
バリスタ等を含み、これらチップ部品についても実施例
で説明したチップコンデンサと同様な優れた電気特性、
高密度実装性を有する。

【００６０】

【発明の効果】以上詳述したように、本発明によれば回
路基板への実装時におけるツームストーン現象を回避で
きると共に高密度実装が可能な高信頼性で電気特性の優
れたセラミックチップ部品、並びにチップ部品実装構造
を提供できる。

【図面の簡単な説明】

【図１】本発明に係わるチップコンデンサの断面図。

【図２】図１のチップコンデンサを回路基板に実装した
構造を示す断面図。

【図３】本発明に係わる他のバンプ付きチップコンデン
サを示す断面図。

【図４】図３のバンプ付きチップコンデンサを回路基板
に実装した構造を示す断面図。

【図５】バンプ付きチップコンデンサにおいて、バンプ
の高さおよびバンプを除く総高との関係を示す断面図。

【図６】バンプ付きチップコンデンサにおいて、バンプ
間距離とバンプが取り付けられる電極部形成面の長さと
の関係を示す断面図。

【図７】図６の背面図。

【図８】バンプ付きチップコンデンサにおいて、電極部
の幅とバンプの幅との関係を示す断面図。

【図９】図８の背面図。

【図１０】図８の他の形態を示す背面図。

【図１１】バンプ付きチップコンデンサにおいて、実装
時に回路基板と対向する面の最大長さに比べて高さを比
較的高くした場合のバンプおよびダミーバンプの配置形
態を示す断面図。

【図１２】図１１の背面図。

【図１３】バンプ付きチップコンデンサにおいて、マー
キングを付した形態を示す斜視図。

【図１４】バンプ付きチップコンデンサにおいて、マー
キングを付した他の形態を示す斜視図。

【図１５】内部電極を下面および上面に対して垂直に配
置した本発明に係わるチップコンデンサを示す正面図。

【図１６】図１５の縦断面図。

【図１７】図１５の背面図。

【図１８】従来のチップコンデンサを回路基板に実装し
た構造を示す断面図。

【符号の説明】

１１、３１…チップコンデンサ、１２、３２…誘電体、
１３、３３…内部電極、１５ａ、１５ｂ…絶縁層、１６
ａ、１６ｂ、３４、３４ｂ…電極部、１８…ランド、１
９…回路基板、２１ａ、２１ｂ…バンプ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥和田 久美 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内 (72)発明者 山川 晃司 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 (72)発明者 安本 恭章 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 所定の回路基板上に実装される際に前記
   回路基板と対向する面に一対の電極部が前記面の対向す
   る辺の近傍に形成されていると共に、前記各辺から前記
   面に対して鉛直方向に立ち上がる側面を絶縁材料で形成
   した構造を有し、かつ前記回路基板と対向する面が０．
   ２〜３．０ｍｍ² の面積を有することを特徴とするセラ
   ミックチップ部品。
2. 【請求項２】 回路基板の回路パターンに請求項１記載
   のセラミックチップ部品の一対の電極部をはんだを介し
   て接続したことを特徴とするチップ部品実装構造。