JP2013225679A - 積層型セラミックコンデンサ - Google Patents

積層型セラミックコンデンサ Download PDF

Info

Publication number
JP2013225679A
JP2013225679A JP2013107825A JP2013107825A JP2013225679A JP 2013225679 A JP2013225679 A JP 2013225679A JP 2013107825 A JP2013107825 A JP 2013107825A JP 2013107825 A JP2013107825 A JP 2013107825A JP 2013225679 A JP2013225679 A JP 2013225679A
Authority
JP
Japan
Prior art keywords
solder
external electrode
adhering
multilayer
solder non
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013107825A
Other languages
English (en)
Other versions
JP5637252B2 (ja
Inventor
Koji Okamoto
好司 岡本
Toshihiro Nakai
敏弘 中井
Shingo Okuyama
晋吾 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013107825A priority Critical patent/JP5637252B2/ja
Publication of JP2013225679A publication Critical patent/JP2013225679A/ja
Application granted granted Critical
Publication of JP5637252B2 publication Critical patent/JP5637252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 積層コンデンサが回路基板へ実装された状態で電界印加されたときに起きる「鳴き」を抑制する。
【解決手段】 積層型コンデンサ30の外部電極14に、はんだ非付着部17B、37Bと、はんだ付着部18B、38Bとがある。はんだ非付着部17B、37Bは、外部電極14の表面に、帯状のはんだレジスト膜19B、39Bが付与されることにより形成されたものであり、はんだ付着部18B、38Bは、はんだ非付着部17B、37Bを間に挟むように、はんだ非付着部17B、37Bの上下方向の両側にある。積層型コンデンサ30を回路基板へ実装したときに、はんだ非付着部17B、37Bに、はんだが付着しなくなり、交流電圧を印加したときの伸縮が回路基板に伝わりにくくなり、回路基板の振動が抑制される。
【選択図】 図14

Description

本発明は、積層型セラミックコンデンサに関するもので、特に、積層セラミックコンデンサが回路基板へ実装された状態で電界印加されたときに起きる「鳴き」を抑制する技術に関するものである。
電子機器の静寂化にともない、ノートパソコン、携帯電話、デジタルカメラなど様々なアプリケーションの電源回路等において、積層セラミックコンデンサ(以下、「積層コンデンサ」と呼ぶ)の振動による「鳴き」が問題となっている。
特許文献1(特開2010−186884号公報)には、積層コンデンサを回路基板に実装し交流電圧を印加すると、積層コンデンサの電歪振動が基板に伝播して、鳴きが発生すると記載されている。
図16および図17は非特許文献1に記載された図である。図16に示すとおり、積層コンデンサ110は、強誘電性のセラミックスの電歪効果により、交流電圧を印加すると、太い矢印の方向に伸縮する。図16において、WT断面、LT断面、LW断面とは、積層コンデンサ110の幅方向寸法と厚み方向寸法とによって規定される断面、長さ方向寸法と厚み方向寸法とによって規定される断面、長さ方向寸法と幅方向寸法とによって規定される断面をそれぞれ意味する。破線は、それぞれの箇所における伸縮度合いを示している。
図17に示すように、積層コンデンサ110を回路基板101に、はんだ102で実装した後、交流電圧を印加すると、積層コンデンサ110の伸縮がはんだ102を介して回路基板101を変形させることになり、回路基板101が面方向に振動する。この回路基板101の振動の周期が人間の可聴周波数帯域(20Hz〜20kHz)になったときに、音として人間の耳に認識され「鳴き」となる。
これらの問題は、外部電極114が2つの積層コンデンサ110に限られず、外部電極114が3つの3端子型積層コンデンサにも共通する。
特開2010−186884号公報
株式会社村田製作所、鳴き対策事例、[online]、[平成24年3月1日検索]、インターネット<URL:http://www.murata.co.jp/products/capacitor/solution/naki.html>.
本発明の目的は、上述した課題を解決し得る積層型セラミックコンデンサを提供することである。
本発明にかかる積層型セラミックコンデンサは、強誘電体材料で構成された誘電体セラミック層と内部電極とが上下方向に交互に重ねられることにより直方体形状に形成され、外形が上下面、両側面、ならびに上下面および両側面に直交する両端面で規定されるセラミック積層体と、内部電極と電気的に接続されるように、端面ならびに端面から上下面のそれぞれの一部および両側面のそれぞれの一部にも延びて形成される外部電極と、を備えるものであって、外部電極は、溶融はんだの付着しないはんだ非付着部と、溶融はんだの付着可能なはんだ付着部とを有し、はんだ非付着部は、両端面および両側面にある外部電極の表面に、帯状のはんだレジスト膜が付与されることにより形成されたものであり、はんだ付着部は、はんだ非付着部を間に挟むようにはんだ非付着部の上下方向の両側にある。
好ましくは、はんだ非付着部は、セラミック積層体の両側面の誘電体セラミック層に掛るように形成される。
本発明によれば、帯状のはんだレジスト膜により、セラミック積層体のはんだ非付着部への溶融はんだの付着が防止され、積層型セラミックコンデンサが回路基板に実装されて交流電圧を印加されたときの「鳴き」を抑制できる。更に、はんだ付着部が、はんだ非付着部の両側にあるので、積層型セラミックコンデンサを上下どちらの向きでも実装することができ、また、実装後の接合強度も確保できる。
第1参考形態にかかる積層セラミックコンデンサ10を示す図である。(参考例) 図1の積層セラミックコンデンサ10を回路基板1に実装した図である。(参考例) 図1のはんだ非付着部17に関する第1変形例(参考例)を示す図である。 図1のはんだ非付着部17に関する第2変形例(参考例)を示す図である。 図1のはんだ非付着部17に関する第3変形例(参考例)を示す図である。 図1のはんだ非付着部17に関する第4変形例(参考例)を示す図である。 図1のはんだ非付着部17に関する第5変形例(参考例)を示す図である。 第2参考形態にかかる積層セラミックコンデンサ20を示す図である。(参考例) 図8の外部電極24に関する第6変形例(参考例)を示す図である。 図8の外部電極24に関する第7変形例(参考例)を示す図である。 第3参考形態にかかる積層セラミックコンデンサ30を示す図である。(参考例) 図11の積層セラミックコンデンサ30を回路基板1に実装した図である。(参考例) 図11のはんだ非付着部37に関する第8変形例(参考例)を示す図である。 図11のはんだ非付着部37に関する本発明の実施形態を示す図である。 第4参考形態にかかる積層セラミックコンデンサ40を示す図である。(参考例) 積層セラミックコンデンサ110に交流電圧を印加したときの状態を示す図である。 従来の積層セラミックコンデンサ110を回路基板101に実装し、交流電圧を印加したときの状態を示す図である。
[第1参考形態]
図1に示すように、積層セラミックコンデンサ10は、誘電体セラミック層11と内部電極12とが交互に複数重ねられたセラミック積層体13と、セラミック積層体13の両端に形成される1対の外部電極14と、を備える。セラミック積層体13の外形は、上面8、下面9、両側面16、ならびに上面8、下面9および両側面16に直交する両端面15で規定される。内部電極12は誘電体セラミック層11を間に挟むように対向して配置される。対向した内部電極12の一方は1対の外部電極14のうちの一方に接続され、対向した内部電極12の他方は1対の外部電極14のうちの他方に接続される。外部電極14は、基本的にセラミック積層体13の両端面15を覆うように形成されるが、一方の端面15に形成された外部電極14と繋がるように上面8、下面9のそれぞれの一部および両側面16のそれぞれの一部にも延びて形成される。他方の端面15に形成された外部電極14についても同様である。
以下、便宜上、積層セラミックコンデンサ10を積層コンデンサ10と呼び、誘電体セラミック層11を誘電体層11と呼び、セラミック積層体13を積層体13と呼ぶ。また、積層コンデンサ10の向きを説明する上で、誘電体層11の重ね方向を上下方向と呼び、1対の外部電極14の配列する方向を長さ方向と呼び、上下方向および長さ方向に直交する方向を幅方向と呼ぶ。
積層体13は直方体形状をしており、積層体13の角は丸みを有する。積層体13の両端面15に形成される外部電極14も、積層体13の角の形状に対応するように丸みを有する。ただし、本発明を理解する上では、積層体13の端面15は、端面15の平坦領域のみならず上記の丸みを含むと解する。そのため、図1において端面15を全て平面で表し、丸みの図示を省略する。
第1参考形態においては図1に示すように、積層コンデンサ10の端面15に形成された外部電極14は、はんだ非付着部17とはんだ付着部18を有する。はんだ非付着部17とは、積層コンデンサ10の外部から溶融はんだを接触させた場合に溶融はんだが付着しない部分をいい、はんだ付着部18とは溶融はんだが付着する部分をいう。はんだ非付着部17は、積層コンデンサ10を端面15側から見たときに、積層体13の端面15の中心Cを覆う位置にある。はんだ付着部18は、はんだ非付着部17を間に挟むように、はんだ非付着部17の上下方向の両側または幅方向の両側にある。
具体的には、積層コンデンサ10を端面15側から見たときに、外部電極14の形状は四角形をしており、はんだ非付着部17の形状は円形である。はんだ非付着部17は、外部電極14の表面に、円形のはんだレジスト膜19が付与されることにより形成される。すなわち図1において、はんだレジスト膜19に覆われた領域が、はんだ非付着部17となる。一方、はんだ付着部18の領域は、はんだレジスト膜19が形成されず外部電極14が露出した領域である。はんだ付着部18は、少なくとも外部電極14の4隅にある。また、はんだ付着部18の形状は、中心Cを通る水平線に対して上下対称である。
はんだレジスト膜19の材質は、はんだ付けの温度(139℃以上)において変形しない材質が好ましく、たとえば耐熱性樹脂などにより構成される。外部電極14は、たとえばCu、Ni、SnもしくはCu、Ni、Auの3層で構成され、溶融はんだを接触させた場合に、溶融はんだが付着する材質である。なお、溶融はんだの材質としては、たとえば、Sn−Ag−Cuの合金などが挙げられる。
誘電体層11は、たとえばチタン酸バリウムなどの強誘電体材料で構成される。そのため、積層コンデンサ10の1対の外部電極14に交流電圧を印加したときに、誘電体層11に極性の反転が起き、電歪現象が起きる。
図2は、第1参考形態にかかる積層コンデンサ10を回路基板1に、はんだ2で実装した図である。図2に示すように、積層コンデンサ10のはんだ付着部18に溶融はんだが付着し、回路基板1との間にフィレット3が形成される。しかし、はんだ非付着部17の領域、すなわち端面15の中心C付近には、溶融はんだが付着せず、フィレット3は形成されない。
図16に示すように、積層コンデンサ10に交流電圧を印加したときは、端面15の中心Cでの伸縮が大きくなる。第1参考形態によれば、図2に示すとおり、端面15の中心Cに溶融はんだが付着せず、交流電圧を印加したときの大きな伸縮が回路基板1に伝わりにくい。これにより、回路基板1の振動が抑制され、鳴きも起こりにくくなる。
更に、図2に示すとおり、はんだ付着部18に溶融はんだが付着する。これにより、回路基板1との間にフィレット3が形成され、積層コンデンサ10と回路基板1との接合強度を確保できる。なお、交流電圧を印加したときの伸縮については、図16に示すように、端面15の中心Cでは伸縮が大きいが、中心C以外の箇所はそれに比べて小さい。そのため、端面15の中心C以外の箇所にフィレット3が形成されても、回路基板1へ伝わる伸縮は小さく、回路基板1へ与える振動の影響は小さい。
更に、図2に示すとおり、積層コンデンサ10を端面15側から見たときに、はんだ非付着部17の両側には、はんだ付着部18が存在する。そのため、回路基板1に対し積層コンデンサ10を上下どちらの向きでも実装することができる。
また、はんだ付着部18は外部電極14の4隅にあるのが好ましい。図16に示すように、積層コンデンサ10を端面15側から見たときに、外部電極14の4隅は、4隅以外の領域に比べて伸縮が小さい。そのため、外部電極14の4隅のいずれかにフィレット3を形成し、4隅以外の領域にフィレット3を形成しなければ、より効果的に回路基板1への振動を抑制できる。
また、はんだ付着部18の形状は、上下対称となるのが好ましい。これにより、回路基板1に対し積層コンデンサ10を上下どちらの向きで実装しても、形成されるフィレット3はほぼ同じ形状となる。そのため、回路基板1へ伝わる振動の振幅もほぼ同じになり、実装方向にかかわらず振動を安定して抑制できる。
また、前述したように、はんだレジスト膜19の材質は、好ましくは、はんだ付けする温度で変形の起きない耐熱性樹脂により構成されるので、積層コンデンサ10を実装するとき、はんだ付けの温度環境下においても、はんだを付着させたくない位置を維持できる。
ここで、第1参考形態にかかる積層コンデンサ10の製造方法について説明する。まず、チタン酸バリウム系材料のセラミックグリーンシートの表面にAg−Pd材料の内部電極12を印刷し、これを所定枚数積層した後、所定の温度で焼成して積層体13を得る。更に、積層体13の両端に導電ペーストを塗布した後、焼き付け、外部電極14を形成する。ここまでは、一般的な積層コンデンサの製造方法と同じである。
第1参考形態にかかる積層コンデンサ10を得るには、更に、両端面15に位置する外部電極14に、はんだ付着部17を形成するため、はんだレジスト膜19を付与する。このはんだレジスト膜19は、印刷転写により形成する。具体的には、所定図形をした窪みを有する印刷版に、はんだレジスト膜19のペースト材料を満たした後、一方の端面15に位置する外部電極14を印刷版に向けて接触させる。その後、外部電極14と印刷版を離反させ、外部電極14に付いたペースト材料を硬化する。他方の端面15に位置する外部電極14にも同様に形成する。なお、他の印刷方法としては、たとえばローラ転写、ピン転写などが挙げられる。
第1参考形態については、はんだ非付着部17の位置、形状などを任意に変更することができる。図3から図7は、それらの代表的な変形例を示した図である。
図3は、はんだ非付着部17に関する第1変形例(参考例)を示した図である。図3において積層コンデンサ10を端面15側から見たときに、はんだ非付着部17Aは、端面15の中心Cを覆う位置にある。はんだ非付着部17Aは、外部電極14の表面に、長方形のはんだレジスト膜19Aが付与されることにより形成される。一方、はんだ付着部18Aは、はんだ非付着部17Aを間に挟むように、はんだ非付着部17Aの上下方向の両側または幅方向の両側にある。
図4は、はんだ非付着部17に関する第2変形例(参考例)を示した図である。図4において積層コンデンサ10を端面15側から見たときに、はんだ非付着部17Bは、端面15の中心Cを覆う位置にある。はんだ非付着部17Bは、外部電極14の表面に、幅方向に帯状の形状をしたはんだレジスト膜19Bが付与されることにより形成される。一方、はんだ付着部18Bは、はんだ非付着部17Bを間に挟むように、はんだ非付着部17Bの上下方向の両側にある。
図5は、はんだ非付着部17に関する第3変形例(参考例)を示した図である。図5において積層コンデンサ10を端面15側から見たときに、はんだ非付着部17Cは、端面15の中心Cを覆う位置にある。はんだ非付着部17Cは、外部電極14の表面に、上下方向に帯状の形状をしたはんだレジスト膜19Cが付与されることにより形成される。一方、はんだ付着部18Cは、はんだ非付着部17Cを間に挟むように、はんだ非付着部17Cの幅方向の両側にある。
図6は、はんだ非付着部17に関する第4変形例(参考例)を示した図である。図6におい積層コンデンサ10を端面15側から見たときに、はんだ非付着部17Dは、端面15の中心Cを覆う位置にある。はんだ非付着部17Dは、外部電極14の表面に、八角形のはんだレジスト膜19Dが付与されることにより形成される。一方、はんだ付着部18Dは、はんだ非付着部17Dを間に挟むように、はんだ非付着部17Dの両側にある。
図7は、はんだ非付着部17に関する第5変形例(参考例)を示した図である。図7に示すとおり、積層体13は、誘電体層11と内部電極12とが交互に重ねられ接触した実積層部13Aと、誘電体層11同士が重ねられ、実積層部13Aの周囲に形成されるマージン部13Bと、を備える。この実積層部13Aは、積層コンデンサ10に電圧を印加したときに、電歪現象の起こりうる箇所である。
はんだ非付着部17Eは、外部電極14の表面に、四角形のはんだレジスト膜19Eが付与されることにより形成される。ただし、積層コンデンサ10を端面15側から見たときに、はんだ非付着部17Eの領域は、実積層部13Aの領域より大きく、マージン部13Bの外形により囲まれた領域より小さい。一方、はんだ付着部18Eの領域は、はんだ非付着部17E以外のマージン部13Bの領域である。第5変形例によれば、実積層部13Aを、はんだ非付着部17Eでカバーした上で、回路基板1に積層コンデンサ10を実装するので、実積層部13Aにフィレット3が形成されるのが防止され、効果的に振動を抑制できる。
なお、これら第1変形例ないし第5変形例については、図1で示した参考形態と同様に、はんだ付着部18A、18B、18C、18D、18Eは、外部電極14の4隅にあるのが好ましい。また、はんだ付着部18A、18B、18C、18D、18Eの形状は、端面15の中心Cを通る水平線に対して、それぞれ上下対称であるのが好ましい。
上述した参考形態および代表的な変形例は、特許請求の範囲に記載された発明を限定するものでなく、技術的思想の同一性が認められる範囲で種々の変形が可能である。第1参考形態では一般的な積層コンデンサ10を例に挙げて説明したが、本発明は、外部電極14が2つの積層コンデンサ10に限られず、外部電極14が3つの3端子型積層コンデンサにも適用できる。
[第2参考形態]
第2参考形態は、外部電極が端面15の全領域でなく一部の領域に形成される参考形態である。なお、第1参考形態と共通する構成については詳しい説明を省略する。
図8に示すように、積層コンデンサ20を端面15側から見たときに、外部電極24の形状は、積層体13の端面15の一部を覆うように正方形である。外部電極24は、めっき成長もしくは印刷転写により形成される。
はんだ非付着部27は、積層体13の端面15の中心Cを覆う位置にあり、はんだ非付着部27の形状は、外部電極24の形成された領域よりも小さな円形である。はんだ非付着部27は、外部電極24の表面に、円形のはんだレジスト膜29が付与されることにより形成される。一方、はんだ付着部28は、はんだ非付着部27を間に挟むように、はんだ非付着部27の上下方向の両側または幅方向の両側にある。
なお、第2参考形態についても第1参考形態と同様に、はんだ付着部28は、少なくとも外部電極24の4隅にあるのが好ましい。また、はんだ付着部28の形状は上下対称であるのが好ましい。
第2参考形態によれば、積層体13の端面15の中心C付近に溶融はんだが付着せず、交流電圧を印加したときの大きな伸縮が回路基板1に伝わりにくい。これにより、回路基板1の振動が抑制され、鳴きも起こりにくくなる。更に、はんだ付着部28には溶融はんだが付着するので、回路基板1との間にフィレット3が形成され、積層コンデンサ10と回路基板1との接合強度を確保できる。
第2参考形態については、外部電極24の形状、はんだ非付着部27の形状などを任意に変更することができる。図9および図10は、それらの代表的な変形例を示した図である。
図9は、外部電極24に関する第6変形例(参考例)を示した図である。図9において積層コンデンサ20を端面15側から見たときに、外部電極24Aの形状は円形である。はんだ非付着部27Aは、端面15の中心Cを覆う位置にあり、はんだ非付着部27Aの形状は、外部電極24Aよりも小さな円形である。はんだ非付着部27Aは、外部電極24Aの表面に、円形のはんだレジスト膜29Aが付与されることにより形成される。一方、はんだ付着部28Aは、はんだ非付着部27Aを間に挟むように、はんだ非付着部27Aの上下方向の両側または幅方向の両側にある。また、はんだ付着部28Aの形状は上下対称であるのが好ましい。
図10は、外部電極24に関する第7変形例(参考例)を示した図である。図10において積層コンデンサ20を端面15側から見たときに、外部電極24Bの形状は、上下方向に帯状となっており、幅方向は中腹が膨らんでいる。また、外部電極24Bは積層コンデンサ20の上面8および下面9の一部にも延びて形成される。はんだ非付着部27Bは、積層体13の端面15の中心Cを覆う位置にあり、はんだ非付着部27Bの形状は長方形である。はんだ非付着部27Bは、外部電極24Bの表面および端面15に、長方形のはんだレジスト膜29Bが付与されることにより形成される。一方、はんだ付着部28Bは、はんだ非付着部27Bを間に挟むように、はんだ非付着部27Bの上下方向の両側にある。
はんだ付着部28Bの形状は、上下対称となるのが好ましいが、必ずしもその必要はない。外部電極24Bの形状が、たとえば台形のように上下対称でない場合であっても、はんだ非付着部27Bが端面15の中心Cを覆う位置にあれば、交流電圧を印加したときに伸縮の大きくなる箇所にフィレット3が形成されるのを防止できる。
また、第7変形例において、はんだレジスト膜29Bは、積層体13の端面15の誘電体セラミック層11に掛るように形成される。これにより、積層体13の端面15と、はんだレジスト膜29Bとの固着力が強化され、はんだ付けなどの高温環境下において、はんだ非付着部27Bの位置ずれが起きにくくなる。
[第3参考形態および本発明の実施形態]
第3参考形態は、はんだ非付着部を、外部電極14の側面16に位置する箇所にも設けた実施形態である。なお、第1参考形態と共通する構成については詳しい説明を省略する。
図11に示すとおり、積層コンデンサ30を側面16側から見たときに、はんだ非付着部37は、外部電極14の側面16に位置する箇所の一部を覆う位置にも設けられる。はんだ非付着部37は、外部電極14の側面16に位置する箇所の表面に、長方形のはんだレジスト膜39が付与されることにより形成される。一方、はんだ付着部38は、はんだ非付着部37を間に挟むように、はんだ非付着部37の上下方向の両側にある。なお、積層コンデンサ30を端面15側から見たときは、第1変形例(図3)と同様である。
図12は、第3参考形態にかかる積層コンデンサ30を回路基板1にはんだ2で実装した図である。図12に示すように、積層コンデンサ30のはんだ付着部38に溶融はんだが付着し、回路基板1との間にフィレット3が形成される。しかし、はんだ非付着部37の領域、すなわち端面15の中心Cおよび側面16の一部には、溶融はんだが付着せず、フィレット3は形成されない。
図16に示すように、積層コンデンサ30に交流電圧を印加したときは、端面15のみならず側面16にも伸縮が起きる。第3参考形態によれば、図12のように、側面16の一部に溶融はんだが付着せず、交流電圧を印加したときの伸縮が回路基板1に伝わりにくい。これにより、回路基板1の振動が抑制され、鳴きも起こりにくくなる。
第3参考形態については、はんだ非付着部37の位置、形状などを任意に変更することができる。図13および図14は、それらの代表的な変形例を示した図である。
図13は、はんだ非付着部37に関する第8変形例(参考例)を示した図である。第8変形例では、はんだ非付着部37Aは、外部電極14の上面8、下面9および両側面16に位置する箇所のそれぞれの一部を覆う位置にも設けられる。一方。両側面16において、はんだ付着部38Aは、はんだ非付着部37Aを間に挟むように、はんだ非付着部37Aの上下方向の両側にある。また、上面8および下面9においても、はんだ付着部38Aは、はんだ非付着部37Aを間に挟むように、はんだ非付着部37Aの幅方向の両側にある。なお、図13において積層コンデンサ30を端面15側から見たときは、第4変形例(図6)と同様である。
端面15に位置するはんだ非付着部17Dならびに上面8、下面9および側面16に位置するはんだ非付着部37Aは、はんだレジスト膜39Aが同時に付与されることにより形成される。はんだレジスト膜39Aの付与は、たとえば、菱形に整形されたペースト材料をゴム材により端面15側から印刷転写することにより実現される。この製造方法によれば、はんだ非付着部17D、37Aを同時に効率良く形成できる。
図14は、はんだ非付着部37に関する本発明の実施形態を示した図である。本発明の実施形態では、積層コンデンサ30を側面16側から見たときに、はんだ非付着部37Bは、外部電極14の側面16に位置する箇所の一部を覆う位置にある。はんだ非付着部37Bは、外部電極14の側面16に位置する箇所の表面に、帯状の形状をしたはんだレジスト膜39Bが付与されることにより形成される。一方、はんだ付着部38Bは、はんだ非付着部37Bを間に挟むように、はんだ非付着部37Bの上下方向の両側にある。なお、図14において積層コンデンサ30を端面15側から見たときは、第2変形例(図4)と同様である。
はんだレジスト膜39Bは、積層体13の側面16の誘電体セラミック層11に掛るように形成される。これにより、積層体13の側面16と、はんだレジスト膜39Bとの固着力が強化され、はんだ付けなどの高温環境下において、はんだ非付着部37Bの位置ずれが起きにくくなる。
[第4参考形態]
第4参考形態は、外部電極14自身に溶融はんだの付着しない処理をした参考形態である。なお、第1参考形態と共通する構成については詳しい説明を省略する。
図15に示すように、積層コンデンサ40の外部電極14の一部に、はんだ非付着部47が形成される。はんだ非付着部47は、外部電極14の所望の箇所を酸化処理することにより形成される。この酸化処理により、はんだ非付着部47への溶融はんだの付着が抑制される。
はんだ非付着部47は、積層コンデンサ40を端面15側から見たときに、積層体13の端面15の中心Cを覆う位置にある。また、はんだ付着部48は、はんだ非付着部47を間に挟むように、はんだ非付着部47の上下方向の両側または幅方向の両側にある。
具体的には、積層コンデンサ40を端面15側から見たときに、外部電極14の形状は四角形をしており、はんだ非付着部47の形状は円形である。外部電極14の4隅は、酸化処理がされておらず、溶融はんだが付着可能である。はんだ付着部48の形状は、中心Cを通る水平線に対して上下対称である。
第4参考形態によれば、端面15の中心Cに溶融はんだが付着せず、交流電圧を印加したときの大きな伸縮が回路基板1に伝わりにくい。これにより、回路基板1の振動が抑制され、鳴きも起こりにくくなる。更に、はんだ付着部48に溶融はんだが付着するので、回路基板1との間にフィレット3が形成され、積層コンデンサ40と回路基板1との接合強度を確保できる。
はんだ非付着部47は、積層コンデンサ40を治具に固定した後、端面15に位置する外部電極14にレーザを照射することにより形成される。レーザを照射することにより、外部電極14の表面が酸化処理される。酸化処理による方法とれば、はんだレジスト膜19、29、39などの別の材料を用いずに、第1参考形態と同様の効果を得ることができる。
なお、第4参考形態についても、たとえば第1参考形態、第2参考形態、第3参考形態および本発明の実施形態に示すように、はんだ非付着部47やはんだ付着部48の位置、形状などを任意に変更することができる。
1:回路基板
2:はんだ
3:フィレット
8:上面
9:下面
10、20、30、40:積層セラミックコンデンサ
11:誘電体セラミック層
12:内部電極
13:セラミック積層体
14、24:外部電極
15:端面
16:側面
17、27、37、47:はんだ非付着部
18、28、38、48:はんだ付着部
19、29、39:はんだレジスト膜

Claims (2)

  1. 強誘電体材料で構成された誘電体セラミック層と内部電極とが上下方向に交互に重ねられることにより直方体形状に形成され、外形が上下面、両側面、ならびに前記上下面および前記両側面に直交する両端面で規定されるセラミック積層体と、前記内部電極と電気的に接続されるように、前記端面ならびに前記端面から前記上下面のそれぞれの一部および前記両側面のそれぞれの一部にも延びて形成される外部電極と、を備える積層型セラミックコンデンサであって、
    前記外部電極は、溶融はんだの付着しないはんだ非付着部と、前記溶融はんだの付着可能なはんだ付着部とを有し、
    前記はんだ非付着部は、前記両端面および前記両側面にある前記外部電極の表面に、帯状のはんだレジスト膜が付与されることにより形成されたものであり、
    前記はんだ付着部は、前記はんだ非付着部を間に挟むように前記はんだ非付着部の前記上下方向の両側にある、積層型セラミックコンデンサ。
  2. 前記はんだ非付着部は、前記セラミック積層体の前記両側面の前記誘電体セラミック層に掛るように形成される、請求項1に記載された積層型セラミックコンデンサ。
JP2013107825A 2013-05-22 2013-05-22 積層型セラミックコンデンサおよびその実装構造体 Active JP5637252B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013107825A JP5637252B2 (ja) 2013-05-22 2013-05-22 積層型セラミックコンデンサおよびその実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013107825A JP5637252B2 (ja) 2013-05-22 2013-05-22 積層型セラミックコンデンサおよびその実装構造体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012095267A Division JP5637170B2 (ja) 2012-04-19 2012-04-19 積層型セラミック電子部品およびその実装構造体

Publications (2)

Publication Number Publication Date
JP2013225679A true JP2013225679A (ja) 2013-10-31
JP5637252B2 JP5637252B2 (ja) 2014-12-10

Family

ID=49595505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013107825A Active JP5637252B2 (ja) 2013-05-22 2013-05-22 積層型セラミックコンデンサおよびその実装構造体

Country Status (1)

Country Link
JP (1) JP5637252B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160126013A1 (en) * 2014-11-03 2016-05-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board having the same
JP2016086063A (ja) * 2014-10-24 2016-05-19 京セラ株式会社 積層型コンデンサおよび実装構造
WO2016098702A1 (ja) * 2014-12-19 2016-06-23 京セラ株式会社 積層型コンデンサおよび実装構造体
WO2016157866A1 (ja) * 2015-03-30 2016-10-06 日本ケミコン株式会社 コンデンサおよびその製造方法
JP2016189382A (ja) * 2015-03-30 2016-11-04 日本ケミコン株式会社 コンデンサおよびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137023U (ja) * 1989-04-14 1990-11-15
JPH0684687A (ja) * 1992-08-31 1994-03-25 Toshiba Corp セラミックチップ部品およびチップ部品実装構造
JPH08236387A (ja) * 1995-02-22 1996-09-13 Matsushita Electric Ind Co Ltd 面実装電子部品とその製造方法
JPH08330174A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd チップ型電子部品およびその製造方法
JPH10270288A (ja) * 1997-03-25 1998-10-09 Murata Mfg Co Ltd 複合型電子部品
JP2000150292A (ja) * 1998-11-17 2000-05-30 Tokin Ceramics Corp 積層セラミックコンデンサ
JP2002025850A (ja) * 2000-07-03 2002-01-25 Nec Corp チップ部品並びにチップ立ち防止方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137023U (ja) * 1989-04-14 1990-11-15
JPH0684687A (ja) * 1992-08-31 1994-03-25 Toshiba Corp セラミックチップ部品およびチップ部品実装構造
JPH08236387A (ja) * 1995-02-22 1996-09-13 Matsushita Electric Ind Co Ltd 面実装電子部品とその製造方法
JPH08330174A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd チップ型電子部品およびその製造方法
JPH10270288A (ja) * 1997-03-25 1998-10-09 Murata Mfg Co Ltd 複合型電子部品
JP2000150292A (ja) * 1998-11-17 2000-05-30 Tokin Ceramics Corp 積層セラミックコンデンサ
JP2002025850A (ja) * 2000-07-03 2002-01-25 Nec Corp チップ部品並びにチップ立ち防止方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016086063A (ja) * 2014-10-24 2016-05-19 京セラ株式会社 積層型コンデンサおよび実装構造
US20160126013A1 (en) * 2014-11-03 2016-05-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board having the same
WO2016098702A1 (ja) * 2014-12-19 2016-06-23 京セラ株式会社 積層型コンデンサおよび実装構造体
JPWO2016098702A1 (ja) * 2014-12-19 2017-09-28 京セラ株式会社 積層型コンデンサおよび実装構造体
WO2016157866A1 (ja) * 2015-03-30 2016-10-06 日本ケミコン株式会社 コンデンサおよびその製造方法
JP2016189382A (ja) * 2015-03-30 2016-11-04 日本ケミコン株式会社 コンデンサおよびその製造方法
US10262802B2 (en) 2015-03-30 2019-04-16 Nippon Chemi-Con Corporation Capacitor and method for manufacturing same

Also Published As

Publication number Publication date
JP5637252B2 (ja) 2014-12-10

Similar Documents

Publication Publication Date Title
JP5637170B2 (ja) 積層型セラミック電子部品およびその実装構造体
JP5673595B2 (ja) 積層型セラミック電子部品およびその実装構造体
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
JP6483007B2 (ja) 表面実装電子部品及び電子部品の実装基板
JP6248644B2 (ja) 電子部品
KR101514536B1 (ko) 칩 전자부품 및 그 실장 기판
KR102463337B1 (ko) 적층형 전자 부품 및 그 실장 기판
JP5874682B2 (ja) コンデンサ部品及びコンデンサ部品実装構造体
JP5637252B2 (ja) 積層型セラミックコンデンサおよびその実装構造体
US10840022B2 (en) Electronic component
JP6552050B2 (ja) 積層セラミック電子部品
KR102139762B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP2012248846A (ja) 積層セラミックコンデンサの回路基板の実装構造
JP2014099589A (ja) 積層セラミックコンデンサが実装された実装基板の製造方法及び実装構造体
JP2014187322A (ja) 電子部品
US10910163B2 (en) Multilayer electronic component and board having the same mounted thereon
JP2015099815A (ja) 電子機器
KR20210085669A (ko) 적층형 전자 부품 및 그 실장 기판
JP2018207090A (ja) 積層型電子部品及びその実装基板、並びに電子装置
KR102061506B1 (ko) 적층 세라믹 전자부품 및 그 실장기판
KR20200016587A (ko) 적층형 전자 부품 및 그 실장 기판
JP2014143350A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141007

R150 Certificate of patent or registration of utility model

Ref document number: 5637252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150