KR102061506B1 - 적층 세라믹 전자부품 및 그 실장기판 - Google Patents

적층 세라믹 전자부품 및 그 실장기판 Download PDF

Info

Publication number
KR102061506B1
KR102061506B1 KR1020130146400A KR20130146400A KR102061506B1 KR 102061506 B1 KR102061506 B1 KR 102061506B1 KR 1020130146400 A KR1020130146400 A KR 1020130146400A KR 20130146400 A KR20130146400 A KR 20130146400A KR 102061506 B1 KR102061506 B1 KR 102061506B1
Authority
KR
South Korea
Prior art keywords
connection part
multilayer ceramic
connectors
electronic component
ceramic electronic
Prior art date
Application number
KR1020130146400A
Other languages
English (en)
Other versions
KR20150061969A (ko
Inventor
정해석
김두영
하나림
김창훈
홍경표
박상현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130146400A priority Critical patent/KR102061506B1/ko
Publication of KR20150061969A publication Critical patent/KR20150061969A/ko
Application granted granted Critical
Publication of KR102061506B1 publication Critical patent/KR102061506B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태는 유전체층 및 내부전극이 적층된 세라믹 본체; 상기 세라믹 본체의 제1 단면 및 제2 단면에 각각 형성된 제1 외부전극 및 제2 외부전극; 상기 제1 외부전극과 접속하며 상기 제1 단면과 평행한 제1 접속부 및 상기 제1 접속부와 연결되며 상기 제1 접속부와 연결된 영역으로부터 상기 제1 접속부와 수직한 양 방향으로 소정 간격 연장된 제1 지지부를 갖는 제1 프레임 단자; 및 상기 제2 외부전극과 접속하며 상기 제2 단면과 평행한 제2 접속부 및 상기 제2 접속부와 연결되며 상기 제2 접속부와 연결된 영역으로부터 상기 제2 접속부와 수직한 양 방향으로 소정 간격 연장된 제2 지지부를 갖는 제2 프레임 단자; 를 포함하는 적층 세라믹 전자부품을 제공할 수 있다.

Description

적층 세라믹 전자부품 및 그 실장기판{Multi-layered ceramic electronic part and board having the same mounted thereon}
본 발명은 적층 세라믹 전자부품 및 적층 세라믹 전자부품이 실장된 기판에 관한 것이다.
일반적으로 커패시터, 인덕터, 압전 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 세라믹 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 커패시터는 소형이면서 고용량이 보장되고, 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근 전기, 전자기기 산업의 고성능화 및 경박단소화에 따라 전자부품에 있어서도 소형, 고성능 및 고용량화가 요구되고 있다. 특히 CPU의 고속화, 기기의 소형 경량화, 디지털화 및 고기능화가 진전됨에 따라, 적층 세라믹 커패시터도 소형화, 박층화, 고용량화 등의 특성을 구현하기 위한 연구 개발이 활발히 진행되고 있다.
또한, 적층 세라믹 커패시터는 LSI의 전원 회로 내에 배치되는 바이패스(bypass) 커패시터로 유용하게 사용되고 있으며, 이러한 바이패스 커패시터로 기능하기 위해서는 적층 세라믹 커패시터가 고주파 노이즈를 효과적으로 제거할 수 있어야 한다. 이러한 요구는 전자장치의 고주파화 경향에 따라 더욱 증가되고 있다. 바이패스 커패시터로 사용되는 적층 세라믹 커패시터는 회로기판 상의 실장 패드 상에 솔더링을 통하여 전기적으로 연결되며 상기 실장 패드는 기판 상의 배선 패턴이나 도전성 비아를 통해 다른 외부 회로와 연결될 수 있다.
대한민국 공개특허공보 제10-2012-0106598호
본 발명은 적층 세라믹 전자부품 및 적층 세라믹 전자부품이 실장된 기판을 제공하고자 한다.
본 발명의 일 실시형태는 유전체층 및 내부전극이 적층된 세라믹 본체; 상기 세라믹 본체의 제1 단면 및 제2 단면에 각각 형성된 제1 외부전극 및 제2 외부전극; 상기 제1 외부전극과 접속하며 상기 제1 단면과 평행한 제1 접속부 및 상기 제1 접속부와 연결되며 상기 제1 접속부와 연결된 영역으로부터 상기 제1 접속부와 수직한 양 방향으로 소정 간격 연장된 제1 지지부를 갖는 제1 프레임 단자; 및 상기 제2 외부전극과 접속하며 상기 제2 단면과 평행한 제2 접속부 및 상기 제2 접속부와 연결되며 상기 제2 접속부와 연결된 영역으로부터 상기 제2 접속부와 수직한 양 방향으로 소정 간격 연장된 제2 지지부를 갖는 제2 프레임 단자; 를 포함하는 적층 세라믹 전자부품을 제공할 수 있다.
상기 제1 및 제2 접속부의 높이를 H, 상기 제1 및 제2 지지부의 외측 단부로부터 상기 제1 및 제2 접속부까지의 거리를 E라고 할 때, E/H≤0.15를 만족할 수 있다.
상기 제1 및 제2 접속부의 높이를 H, 상기 제1 및 제2 지지부의 외측 단부로부터 상기 제1 및 제2 접속부까지의 거리를 E라고 할 때, E/H≥0.025를 만족할 수 있다.
상기 제1 및 제2 외부전극과 상기 제1 및 제2 접속부는 전도성 접착제를 매개로하여 전기적으로 접속할 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 및 제2 지지부로부터 소정 간격 이격될 수 있다.
본 발명의 다른 일 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판에 설치된 적층 세라믹 전자부품; 을 포함하며, 상기 적층 세라믹 전자부품은 유전체층 및 내부전극이 적층된 세라믹 본체, 상기 세라믹 본체의 제1 및 제2 단면에 각각 형성된 제1 및 제2 외부전극, 상기 제1 외부전극과 접속하며 상기 제1 단면과 평행한 제1 접속부 및 상기 제1 접속부와 연결되며 상기 제1 접속부와 연결된 영역으로 부터 상기 제1 접속부와 수직한 양 방향으로 소정 간격 연장된 제1 지지부를 갖는 제1 프레임 단자 및 상기 제2 외부전극과 접속하며 상기 제2 단면과 평행한 제2 접속부 및 상기 제2 접속부와 연결되며 상기 제2 접속부와 연결된 영역으로부터 상기 제2 접속부와 수직한 양 방향으로 소정 간격 연장된 제2 지지부를 갖는 제2 프레임 단자를 포함하는 적층 세라믹 전자부품의 실장 기판을 제공할 수 있다.
상기 적층 세라믹 전자부품은 상기 제1 및 제2 지지부의 하면에 배치된 솔더에 의해 상기 제1 및 제2 전극패드와 연결될 수 있다.
상기 제1 및 제2 접속부의 높이를 H, 상기 제1 및 제2 지지부의 외측 단부로부터 상기 제1 및 제2 전극 접속부까지의 거리를 E라고 할 때, E/H≤0.15를 만족할 수 있다.
상기 제1 및 제2 접속부의 높이를 H, 상기 제1 및 제2 지지부의 외측 단부로부터 상기 제1 및 제2 접속부까지의 거리를 E라고 할 때, E/H≥0.025를 만족할 수 있다.
상기 제1 및 제2 외부전극과 상기 제1 및 제2 접속부는 전도성 접착제를 매개로하여 전기적으로 접속할 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 및 제2 지지부로부터 소정 간격 이격될 수 있다.
본 발명의 일 실시형태에 의하면 기판 실장 시 기판 진동(어쿠스틱 노이즈)이 저감된 적층 세라믹 전자부품 및 그 실장 기판을 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 나타내는 개략적인 사시도이다.
도 2는 도 1의 A-A'선을 따라 취한 개략적인 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 실장 기판을 나타내는 개략적인 사시도이다.
도 4는 도 3의 B-B'선을 따라 취한 개략적인 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
적층 세라믹 전자부품
본 발명의 일 실시형태는 적층 세라믹 전자부품에 관한 것으로, 세라믹 재료를 사용하는 전자부품은 커패시터, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등이 있다. 하기에서는 적층 세라믹 전자부품의 일례로서 적층 세라믹 커패시터에 관하여 설명하나, 본 발명이 이에 한정되는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한 명세서 전체에서, "상에" 형성된다고 하는 것은 직접적으로 접촉하여 형성되는 것을 의미할 뿐 아니라, 사이에 다른 구성요소를 더 포함할 수 있는 것을 의미할 수 있는 것으로 문맥에 따라 적절히 해석되어야 한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께 또는 길이를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙이도록 한다.
본 발명의 일 실시형태는 세라믹 본체(110); 외부전극(131, 132); 및 프레임 단자(141, 142);를 포함하는 적층 세라믹 전자부품을 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)를 나타내는 개략적인 사시도이다.
도 2는 도 1의 A-A'선을 따라 취한 적층 세라믹 커패시터(100)를 나타내는 개략적인 단면도이다.
도 1, 도 2를 참조하면, 본 실시형태에 따른 적층 세라믹 커패시터(100)는 유전체층(111) 및 내부전극(121, 122)이 적층된 세라믹 본체(110); 상기 세라믹 본체의 제1 단면 및 제2 단면에 각각 형성된 제1 외부전극(131) 및 제2 외부전극(132); 상기 제1 외부전극과 접속하며 상기 제1 단면과 평행한 제1 접속부(141a) 및 상기 제1 접속부와 연결되며 상기 제1 접속부와 연결된 영역으로부터 상기 제1 접속부와 수직한 양 방향으로 소정 간격 연장된 제1 지지부(141b)를 갖는 제1 프레임 단자(141); 및 상기 제2 외부전극과 접속하며 상기 제2 단면과 평행한 제2 접속부(142a) 및 상기 제2 접속부와 연결되며 상기 제2 접속부와 연결된 영역으로부터 상기 제2 접속부와 수직한 양 방향으로 소정 간격 연장된 제2 지지부(142b)를 갖는 제2 프레임 단자(142); 를 포함할 수 있다.
본 발명의 일 실시 형태에서, 적층 세라믹 커패시터의 '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의될 수 있다. 상기 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
상기 세라믹 본체(110)의 형상에 특별히 제한은 없지만, 본 발명의 일 실시형태에 따르면 육면체 형상을 가질 수 있다.
상기 세라믹 본체(110)는 복수 개의 유전체층(111)이 적층되어 형성될 수 있다.
상기 세라믹 본체(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로써, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(111)은 세라믹 분말을 포함하는 세라믹 그린시트의 소결에 의하여 형성될 수 있다.
상기 세라믹 분말은 당업계에서 일반적으로 사용되는 것이면 특별히 제한되지 않는다.
이에 제한되는 것은 아니나, 예를 들면 BaTiO3계 세라믹 분말을 포함할 수 있다.
상기 일 유전체층(111)의 두께는 적층 세라믹 커패시터의 용량 설계에 맞추어 적절히 변경될 수 있다.
상기 세라믹 본체(110) 내부에는 제1 및 제2 내부 전극(121, 122)이 형성될 수 있다.
상기 제1 및 제2 내부 전극(121, 122)은 세라믹 그린시트 상에 형성되어 적층되고, 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 본체(110) 내부에 형성될 수 있다.
상기 제1 및 제2 내부 전극은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있으며, 유전체층의 적층 방향에 따라 대향 배치될 수 있다.
상기 세라믹 본체(110)는 두께 방향으로 서로 대향하는 제1 주면 및 제2 주면과 폭 방향으로 서로 대향하면서 상기 제1 주면 및 제2 주면을 연결하는 제1 측면 및 제2 측면 그리고 길이방향으로 서로 대향하면서 상기 제1 주면 및 제2 주면을 연결하는 제1 단면 및 제2 단면을 가질 수 있다.
도 2에 도시된 바와 같이, 상기 제1 및 제2 내부 전극(121, 122)의 말단은 세라믹 본체(110)의 길이 방향으로 대향하는 일면으로 교대로 노출될 수 있다.
예를 들어, 제1 내부전극은 세라믹 본체의 제1 단면으로 노출되고 제2 내부전극은 세라믹 본체의 제2 단면으로 노출될 수 있다.
상기 제1 및 제2 내부 전극(121, 122)을 형성하는 도전성 금속의 종류는 특별히 제한되지 않으며, 예를 들면 비금속(base metal)을 사용할 수 있다.
이에 제한되는 것은 아니나, 예를 들면 니켈(Ni), 망간(Mn), 크롬(Cr), 코발트(Co), 알루미늄(Al) 또는 이들의 합금이 있고, 이들을 하나 이상 포함할 수 있다.
상기 세라믹 본체(110)의 외표면에는 제1 및 제2 외부 전극(131, 132)이 형성될 수 있고, 상기 제1 및 제2 외부 전극(131, 132)은 제1 및 제2 내부 전극(121, 122)과 각각 전기적으로 연결될 수 있다.
예를 들어, 상기 제1 외부전극은 상기 제1 내부 전극(121)과 전기적으로 연결되도록 상기 세라믹 본체의 제1 단면에 형성되며, 세라믹 본체의 제1 및 제2 주면과 제1 및 제2 측면으로 소정 간격 연장될 수 있다.
상기 제2 외부전극은 상기 제2 내부전극과 전기적으로 연결되도록 상기 세라믹 본체의 제2 단면에 형성되며, 세라믹 본체의 제1 및 제2 주면과 제1 및 제2 측면으로 소정 간격 연장될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 단일층으로 구성되거나 복수의 층으로 구성될 수 있다.
상기 제1 및 제2 외부전극이 단일 층으로 구성되는 경우, 이에 제한되는 것은 아니나 제1 및 제2 외부전극은 금속 분말을 포함하는 도전성 페이스트의 소성으로 형성된 소성 전극층, 도전성 입자와 열경화성 수지를 포함하는 전도성 수지 전극층, 도금에 의해 형성되는 도금 전극층 중 하나 이상을 포함할 수 있다.
또는 상기 제1 및 제2 외부전극이 복수의 층으로 구성되는 경우, 이에 제한되는 것은 아니나 제1 및 제2 외부전극은 금속 분말을 포함하는 도전성 페이스트의 소성으로 형성된 소성 전극층, 도전성 입자와 열경화성 수지를 포함하는 전도성 수지 전극층, 도금에 의해 형성되는 도금 전극층 중 2 이상을 포함할 수 있다.
상기 제1 및 제2 외부전극(131, 132)에 포함된 도전성 물질은 특별히 제한되지 않으며, 예를 들면 니켈(Ni), 구리(Cu), 또는 이들 합금을 사용할 수 있다.
상기 제1 외부전극(131)에는 제1 프레임 단자(141)가 연결되며 상기 제2 외부전극(132)에는 제2 프레임 단자(142)가 연결될 수 있다.
상기 제1 외부전극(131)과 제1 프레임 단자(141), 상기 제2 외부전극(132)과 제2 프레임 단자(142)는 고온 땜납 또는 전도성 접착제(미도시)를 매개로 하여 전기적으로 접속하도록 연결될 수 있다.
본 발명의 일 실시형태에 의하면 상기 제1 프레임 단자(141) 및 제2 프레임 단자(142)는 제1 외부전극 및 제2 외부전극과 전기적 도통을 확보하기 위하여 금속 단자로 형성될 수 있으며, Ni, Fe, Cu, Ag, Cr 및 이들의 합금을 주성분으로 포함할 수 있다.
본 발명의 일 실시형태에 의하면 상기 제1 프레임 단자 및 제2 프레임 단자는 금속 단자와 금속 단자의 표면에 형성된 도금막을 포함할 수 있다.
상기 도금막은 기판 실장 시 솔더와의 연결성을 향상시키기 위해 주석(Sn)을 포함할 수 있다.
본 발명의 일 실시형태에 의하면 상기 제1 프레임 단자(141)는 상기 제1 외부전극(131)과 접속하며 상기 세라믹 본체(110)의 제1 단면과 평행한 제1 접속부(141a)와 상기 제1 접속부와 연결되며 상기 제1 접속부와 연결된 영역으로부터 상기 제1 접속부와 수직한 양 방향으로 소정 간격 연장되어 형성된 제1 지지부(141b)를 포함할 수 있으며, 상기 제2 프레임 단자(142)는 상기 제2 외부전극(132)과 접속하며 상기 세라믹 본체(110)의 제2 단면과 평행한 제2 접속부(142a) 및 상기 제2 접속부와 연결되며 상기 제2 접속부와 연결된 영역으로부터 상기 제2 접속부와 수직한 양 방향으로 소정 간격 연장된 제2 지지부(142b)를 포함할 수 있다.
적층 세라믹 본체에 포함된 유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에서 압전 현상이 발생하여 진동이 나타날 수 있다.
이러한 진동은 적층 세라믹 커패시터와 연결된 솔더를 통해 상기 적층 세라믹 커패시터가 실장된 인쇄회로기판으로 전달되어 상기 인쇄회로기판 전체가 음향 방사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.
상기 진동음은 사람에게 불쾌감을 주는 20 내지 20000 Hz 영역의 가청 주파수에 해당될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
프레임 단자가 존재하지 않고 외부전극이 바로 기판에 실장되는 경우 적층 세라믹 전자부품의 유전체층과 내부전극 사이에서 발생한 진동이 솔더를 통해 직접적으로 기판에 전달되게 되지만, 본 발명의 일 실시형태와 같이 적층 세라믹 전자부품의 외부전극과 연결된 프레임 단자가 존재하는 경우, 프레임 단자에 의해 기판으로 전달되는 진동을 줄일 수 있어 어쿠스틱 노이즈가 감소될 수 있다.
본 발명의 일 실시형태에 의하면 어쿠스틱 노이즈를 효율적으로 저감하기 위해 상기 제1 및 제2 외부전극(131, 132)은 상기 제1 및 제2 지지부(141b, 142b)로 부터 소정 간격(I) 이격되도록 제1 및 제2 접속부와 연결될 수 있다.
또한 어쿠스틱 노이즈는 솔더의 높이와 관련이 있으며, 솔더가 상승할수록 진동이 기판에 잘 전달되어 어쿠스틱 노이즈가 증가할 수 있다.
만일 상기 제1 및 제2 지지부가 상기 제1 및 제2 접속부와 각각 연결된 영역으로부터 제1 및 제2 접속부와 수직한 일 방향으로 연장되는 경우 제1 및 제2 프레임 단자는 알파벳 "L"과 유사한 형상을 가지게 된다. 이 경우 기판 실장 시 솔더가 알파벳 "L" 형상의 제1 및 제2 프레임의 꺾인 영역을 타고 올라가게 된다. 다시 말해 제1 및 제2 지지부가 제1 및 제2 접속부와 연결되는 영역 중 제1 및 제2 지지부가 연장되지 않고 코너지게 형성된 영역(L자 형상에서 구부러진 부분)에서 제1 및 제2 지지부의 하면에 배치된 솔더가 제1 및 제2 접속부의 소정 높이 까지 상승하게 된다.
하지만 본 발명의 일 실시형태는 제1 및 제2 지지부(141b, 142b)가 제1 및 제2 접속부(141a, 142a)와 연결되는 영역에서 제1 및 제2 접속부와 수직한 양 방향으로 연장형성되어 제1 및 제2 프레임 단자(141, 142)가 알파벳 "T"가 뒤집어진 형상과 유사하게 형성될 수 있다.
상기 실시형태와 같이 제1 및 제2 지지부가 제1 및 제2 접속부와 연결되는 영역에서 제1 및 제2 접속부와 수직한 양 방향으로 연장형성되는 경우 제1 및 제2 지지부의 하면에 배치되는 솔더의 상승을 막아 제1 및 제2 접속부에 솔더가 배치되지 않게 되어 어쿠스틱 노이즈가 더욱 감소될 수 있다.
도 2를 참조할 때, 본 발명의 일 실시형태에 의하면 상기 제1 및 제2 접속부(141a, 142a)의 높이를 H, 상기 제1 및 제2 지지부(141b, 142b)의 외측 단부로부터 상기 제1 및 제2 지지부(141b, 142b)와 상기 제1 및 제2 접속부(141a, 142a)가 연결된 영역까지의 거리를 E라고 할 때, E/H≤0.15를 만족할 수 있다. 상기 E는 상기 제1 및 제2 지지부(141b, 142b)의 외측 단부로부터 상기 제1 및 제2 접속부(141a, 142a)까지의 최단 거리로 볼 수 있다.
상기 E/H가 0.15를 초과하는 경우 제1 및 제2 지지프레임의 면적 증가로 기판 실장 시 프레임 단자와 솔더의 접착면적이 과도하게 커져 감소하던 기판 진동(어쿠스틱 노이즈)이 다시 증가하며, 급격한 온도 변화시 솔더와 프레임에 균열이 발생하는 열충격 크랙 발생이 증가할 수 있다.
따라서 본 발명의 일 실시형태에 의할 때, 상기 제1 및 제2 프레임 단자(141, 142)는 E/H가 0.15 미만이 되도록 형성될 수 있다.
본 발명의 일 실시형태에 의하면 상기 제1 및 제2 접속부(141a, 142a)의 높이를 H, 상기 제1 및 제2 지지부(141b, 142b)의 외측 단부로부터 상기 제1 및 제2 지지부(141b, 142b)와 상기 제1 및 제2 접속부(141a, 142a)가 연결된 영역까지의 거리를 E라고 할 때, E/H≥0.025를 만족할 수 있다. E/H가 0.025 미만인 경우 기판과 프레임 단자 사이에 고착강도가 확보되지 않을 수 있다.
바람직하게 상기 제1 및 제2 프레임 단자(141, 142)는 0.05≤E/H≤0.15를 만족하도록 형성될 수 있으며, 보다 바람직하게 0.1≤E/H≤0.15를 만족하도록 형성될 수 있다.
적층 세라믹 커패시터의 실장 기판(200)
도 3은 본 발명 다른 일 실시형태에 따른 적층 세라믹 커패시터가 실장된 기판(200)에 관한 개략적인 사시도이고, 도 4는 도 3의 B-B' 단면도이다.
도 3 및 도 4를 참조하면 본 실시형태에 따른 적층 세라믹 커패시터의 실장기판(200)은 상부에 제1 및 제2 전극 패드(221, 222)를 갖는 인쇄회로기판(210); 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 전자부품(100);을 포함하며, 상기 적층 세라믹 전자부품은 유전체(111)층 및 내부전극(121, 122)이 적층된 세라믹 본체, 상기 세라믹 본체의 제1 및 제2 단면에 각각 형성된 제1 및 제2 외부전극(131, 132), 상기 제1 외부전극과 접속하며 상기 제1 단면과 평행한 제1 접속부(141a) 및 상기 제1 접속부와 연결되며 상기 제1 접속부와 연결된 영역으로 부터 상기 제1 접속부와 수직한 양 방향으로 소정 간격 연장된 제1 지지부(141b)를 갖는 제1 프레임 단자(141) 및 상기 제2 외부전극과 접속하며 상기 제2 단면과 평행한 제2 접속부(142a) 및 상기 제2 접속부와 연결되며 상기 제2 접속부와 연결된 영역으로부터 상기 제2 접속부와 수직한 양 방향으로 소정 간격 연장된 제2 지지부(142b)를 갖는 제2 프레임 단자(142)를 포함할 수 있다.
상기 적층 세라믹 전자부품은 상기 제1 및 제2 지지부(141b, 142b)의 하면에 배치된 솔더(230)에 의해 상기 제1 및 제2 전극패드(221, 222)와 연결될 수 있으며, 솔더가 제1 및 제2 접속부까지 상승하지 않아 적층 세라믹 전자부품에서 발생하여 기판으로 전달되는 진동을 감소시킬 수 있다.
본 실시형태에서 인쇄회로기판(210)에 실장되는 적층 세라믹 커패시터(100)는 상술한 적층 세라믹 커패시터에 관한 설명과 중복되므로 그 설명을 생략하도록 한다.
실험 예
하기 표 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제1 및 제2 프레임 단자에서 제1 및 제2 접속부의 높이를 H, 상기 제1 및 제2 지지부의 외측 단부로부터 상기 제1 및 제2 전극 접속부까지의 거리를 E라고 할 때, E/H 값에 따른 열 충격 시험 시 프레임 단자와 솔더 사이에 균열 발생 개수, 기판 진동 레벨, 및 기판과의 고착강도 평과 결과를 나타내는 데이터이다.
열 충격 시험은 적층 세라믹 전자부품을 기판에 실장 후 온도를 -55℃에서 125℃로 1000회 동안 반복하여 변화시킨 후 프레임 단자와 솔더 사이에 균열이 발생한 부품의 개수를 측정하였으며, 기판 진동 레벨은 기판 당 1개의 시료(적층 칩 커패시터)를 실장한 후 그 기판을 측정용 지그(Jig)에 장착하였다. 그리고, DC 파워 서플라이(Power supply) 및 신호 발생기(Function generator)를 이용하여 측정 지그에 장착된 시료의 양단자에 DC 전압 및 전압 변동을 인가하고, 상기 인쇄 회로 기판의 바로 위에 설치된 마이크를 통해 진동 레벨(dB)을 측정하였다. 진동 레벨 비율은 E/H가 0인 경우를 기준으로 계산되었다.
기판과의 고착강도는 제1 및 제2 프레임 단자가 솔더에 의해 기판의 전극패드와 연결되도록 실장한 다음 세라믹 본체 폭 방향과 수직한 세라믹 본체의 측면에 기판과 평행한 방향으로 힘을 가해 파괴 시 가해진 힘이 18N 이하인 경우를 고착 강도 불량으로 판정하였다.
샘플 E/H 열 충격 시험
(100pcs)		 기판 진동 레벨(dB) 진동 레벨 비율(%) 고착 강도 불량율
(10pcs)
1 0 0/100 41 100 2/10
2 0.02 0/100 40.8 100 2/10
3 0.025 0/100 40.5 99 0/10
4 0.026 0/100 40.3 98 0/10
5 0.029 0/100 40.2 98 0/10
6 0.03 0/100 40 98 0/10
7 0.05 0/100 34 83 0/10
8 0.07 0/100 31 76 0/10
9 0.1 0/100 23 56 0/10
10 0.12 0/100 18 44 0/10
11 0.15 0/100 13 32 0/10
12 0.17 3/100 19 48 0/10
13 0.19 7/100 25 61 0/10
14 0.21 8/100 30 73 0/10
15 0.22 10/100 42 102 0/10
상기 표 1에 도시된 바와 같이 E/H가 0.15를 초과하는 경우 열 충격 시험에서 불량률이 증가하였으며, 감소하던 기판 진동 레벨이 다시 증가하는 것을 확인할 수 있다.
또한 E/H가 0.05인 경우 기판 진동 레벨이 E/H가 0인 경우에 비하여 약 17% 가량 감소하며, E/H가 0.1인 경우 기판 진동 레벨이 E/H가 0인 경우에 비하여 거의 절반 수준(56%)으로 감소하는 것을 알 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 : 적층 세라믹 커패시터
110 : 세라믹 본체
111 : 유전체 층
121, 122 : 제1 및 제2 내부전극
131, 132 : 제1 및 제2 외부 전극
141, 142 : 제1 및 제2 프레임 단자
200 : 실장 기판
210 : 인쇄회로기판
221, 222 : 제1 및 제2 전극 패드
230 : 솔더

Claims (11)

  1. 유전체층 및 내부전극이 적층된 세라믹 본체;
    상기 세라믹 본체의 제1 단면 및 제2 단면에 각각 형성된 제1 외부전극 및 제2 외부전극;
    상기 제1 외부전극과 접속하며 상기 제1 단면과 평행한 제1 접속부 및 상기 제1 접속부와 연결되며 상기 제1 접속부와 연결된 영역으로부터 상기 제1 접속부와 수직한 양 방향으로 연장된 제1 지지부를 갖는 제1 프레임 단자; 및
    상기 제2 외부전극과 접속하며 상기 제2 단면과 평행한 제2 접속부 및 상기 제2 접속부와 연결되며 상기 제2 접속부와 연결된 영역으로부터 상기 제2 접속부와 수직한 양 방향으로 연장된 제2 지지부를 갖는 제2 프레임 단자;
    를 포함하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 제1 및 제2 접속부의 높이를 H, 상기 제1 및 제2 지지부의 외측 단부로부터 상기 제1 및 제2 접속부까지의 거리를 E라고 할 때, E/H≤0.15를 만족하는 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 제1 및 제2 접속부의 높이를 H, 상기 제1 및 제2 지지부의 외측 단부로부터 상기 제1 및 제2 접속부까지의 거리를 E라고 할 때, E/H≥0.025를 만족하는 적층 세라믹 전자부품.

  4. 제1항에 있어서,
    상기 제1 및 제2 외부전극과 상기 제1 및 제2 접속부는 전도성 접착제를 매개로하여 전기적으로 접속하는 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 제1 및 제2 외부전극은 상기 제1 및 제2 지지부로부터 이격되어 배치된 적층 세라믹 전자부품.
  6. 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판에 설치된 적층 세라믹 전자부품; 을 포함하며,
    상기 적층 세라믹 전자부품은 유전체층 및 내부전극이 적층된 세라믹 본체, 상기 세라믹 본체의 제1 및 제2 단면에 각각 형성된 제1 및 제2 외부전극, 상기 제1 외부전극과 접속하며 상기 제1 단면과 평행한 제1 접속부 및 상기 제1 접속부와 연결되며 상기 제1 접속부와 연결된 영역으로부터 상기 제1 접속부와 수직한 양 방향으로 연장된 제1 지지부를 갖는 제1 프레임 단자 및 상기 제2 외부전극과 접속하며 상기 제2 단면과 평행한 제2 접속부 및 상기 제2 접속부와 연결되며 상기 제2 접속부와 연결된 영역으로부터 상기 제2 접속부와 수직한 양 방향으로 연장된 제2 지지부를 갖는 제2 프레임 단자를 포함하는 적층 세라믹 전자부품의 실장 기판.
  7. 제6항에 있어서,
    상기 적층 세라믹 전자부품은 상기 제1 및 제2 지지부의 하면에 배치된 솔더에 의해 상기 제1 및 제2 전극패드와 연결되는 적층 세라믹 전자부품의 실장 기판.
  8. 제6항에 있어서,
    상기 제1 및 제2 접속부의 높이를 H, 상기 제1 및 제2 지지부의 외측 단부로부터 상기 제1 및 제2 접속부까지의 거리를 E라고 할 때, E/H≤0.15를 만족하는 적층 세라믹 전자부품의 실장 기판.
  9. 제6항에 있어서,
    상기 제1 및 제2 접속부의 높이를 H, 상기 제1 및 제2 지지부의 외측 단부로부터 상기 제1 및 제2 접속부까지의 거리를 E라고 할 때, E/H≥0.025를 만족하는 적층 세라믹 전자부품의 실장 기판.
  10. 제6항에 있어서,
    상기 제1 및 제2 외부전극과 상기 제1 및 제2 접속부는 전도성 접착제를 매개로하여 전기적으로 접속하는 적층 세라믹 전자부품의 실장 기판.
  11. 제6항에 있어서,
    상기 제1 및 제2 외부전극은 상기 제1 및 제2 지지부로부터 이격되어 배치된 적층 세라믹 전자부품의 실장 기판.
KR1020130146400A 2013-11-28 2013-11-28 적층 세라믹 전자부품 및 그 실장기판 KR102061506B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130146400A KR102061506B1 (ko) 2013-11-28 2013-11-28 적층 세라믹 전자부품 및 그 실장기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130146400A KR102061506B1 (ko) 2013-11-28 2013-11-28 적층 세라믹 전자부품 및 그 실장기판

Publications (2)

Publication Number Publication Date
KR20150061969A KR20150061969A (ko) 2015-06-05
KR102061506B1 true KR102061506B1 (ko) 2020-01-02

Family

ID=53499901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130146400A KR102061506B1 (ko) 2013-11-28 2013-11-28 적층 세라믹 전자부품 및 그 실장기판

Country Status (1)

Country Link
KR (1) KR102061506B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110312359A (zh) * 2018-03-27 2019-10-08 联发科技股份有限公司 用来降低电容器噪音的装置与方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094671A (ja) 2010-10-27 2012-05-17 Tdk Corp 電子部品
JP2012094784A (ja) 2010-10-28 2012-05-17 Tdk Corp 電子部品
JP2012212861A (ja) 2011-03-18 2012-11-01 Murata Mfg Co Ltd 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094671A (ja) 2010-10-27 2012-05-17 Tdk Corp 電子部品
JP2012094784A (ja) 2010-10-28 2012-05-17 Tdk Corp 電子部品
JP2012212861A (ja) 2011-03-18 2012-11-01 Murata Mfg Co Ltd 積層セラミックコンデンサ

Also Published As

Publication number Publication date
KR20150061969A (ko) 2015-06-05

Similar Documents

Publication Publication Date Title
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
KR102139760B1 (ko) 전자 부품 및 그 실장 기판
JP6483007B2 (ja) 表面実装電子部品及び電子部品の実装基板
CN108054008B (zh) 多层陶瓷电容器
KR102139763B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102149787B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR101525689B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP5819362B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
US9343236B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
KR101504015B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9148955B2 (en) Mounting structure of circuit board having multi-layered ceramic capacitor thereon
KR101740818B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR20180073358A (ko) 적층형 커패시터 및 그 실장 기판
US10192684B2 (en) Multilayer capacitor and board having the same mounted thereon
KR102189804B1 (ko) 적층 전자부품 및 적층 전자부품 실장 기판
KR20140038876A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102122931B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102139758B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
US20180144868A1 (en) Multilayer capacitor and board having the same mounted thereon
KR20180047892A (ko) 적층 전자 부품
KR20190021081A (ko) 복합 전자부품, 그 실장 기판
JP2012033652A (ja) セラミックコンデンサ
JP2009059888A (ja) 積層セラミックコンデンサ
KR102189803B1 (ko) 커패시터 부품
KR102061506B1 (ko) 적층 세라믹 전자부품 및 그 실장기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant