KR102189804B1 - 적층 전자부품 및 적층 전자부품 실장 기판 - Google Patents

Abstract

본 발명은 적층 전자부품 및 그 실장 기판에 관한 것으로, 본 발명은 제1 커패시터 바디와 상기 제1 커패시터 바디의 외측에 배치된 제1 및 제2 외부전극을 포함하는 제1 커패시터; 제2 커패시터 바디와 상기 제2 커패시터 바디의 외측에 배치된 제3 및 제4 외부전극을 포함하며, 상기 제1 커패시터와 전기적으로 연결되는 제2 커패시터; 를 포함하고, 상기 제1 및 제3 외부전극은 상기 제1 외부전극의 하면으로부터 상기 제3 외부전극의 상면까지를 둘러 감는 제1 금속단자에 의해 연결되고, 상기 제2 및 제4 외부전극은 상기 제2 외부전극의 하면으로부터 상기 제4 외부전극의 상면까지를 둘러 감는 제2 금속단자에 의해 연결되는 적층 전자부품 및 그 실장 기판을 제공한다.

Description

적층 전자부품 및 적층 전자부품 실장 기판{stacked electronic component and circuit board for mounting the same}

본 발명은 적층 전자부품 및 적층 전자부품이 실장된 실장 기판에 관한 것이다.

커패시터, 인턱터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.

세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.

적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이한 장점을 갖는다.

적층 세라믹 커패시터를 2 이상 적층하는 적층 전자부품의 경우, 적층 세라믹 커패시터를 적층 및 결합하는 과정에서 용량과 무관한 부피증가가 발생할 수 있다.

또한, 적층 세라믹 커패시터를 포함하는 전자부품의 경우 등가직렬인덕턴스(Equivalent Series Inductance, ESL) 값이 문제될 수 있는데, 용도에 따라 등가직렬인덕턴스가 낮은 전자부품이 요구되고 있다.

또한, 적층 세라믹 커패시터는 LSI의 전원 회로 내에 배치되는 바이패스(bypass) 커패시터로 유용하게 사용되고 있으며, 이러한 바이패스 커패시터로 기능하기 위해서는 적층 세라믹 커패시터가 고주파 노이즈를 효과적으로 제거할 수 있어야 한다. 이러한 요구는 전자장치의 고주파화 경향에 따라 더욱 증가되고 있다. 바이패스 커패시터로 사용되는 적층 세라믹 커패시터는 회로기판 상의 실장 패드 상에 솔더링을 통하여 전기적으로 연결되며 상기 실장 패드는 기판 상의 배선 패턴이나 도전성 비아를 통해 다른 외부 회로와 연결될 수 있다.

일본 공개 특허공보 제2000-306769호

본 발명은 등가직렬인덕턴스를 저감한 적층 전자부품 및 그 실장 기판을 제공하고자 한다.

상기 과제를 해결하기 위하여, 본 발명의 일 실시형태에 따른 적층 전자부품은 제1 커패시터 바디와 상기 제1 커패시터 바디의 외측에 배치되는 제1 및 제2 외부전극을 포함하는 제1 커패시터; 상기 제1 커패시터와 전기적으로 연결되면서 제2 커패시터커패시터 바디와 상기 제2 커패시터커패시터 바디의 외측에 배치되는 제3 및 제4 외부전극을 포함하는 제2 커패시터; 상기 제1 외부전극의 하면으로부터 상기 제3 외부전극의 상면까지를 둘러 감아, 상기 제1 및 제2 커패시터를 연결하는 제1 금속단자; 및 상기 제2 외부전극의 하면으로부터 상기 제4 외부전극의 상면까지를 둘러 감아, 상기 제1 및 제2 커패시터를 연결하는 제2 금속단자; 를 포함하는 적층 전자부품이다.

또한, 본 발명의 또 다른 일 실시형태는 상기 적층 전자부품의 실장 기판을 제공한다.

본 발명에 의하면, 실장 밀도가 향상된 고용량의 적층 전자부품 및 적층 전자부품이 실장된 기판을 제공할 수 있다.

본 발명에 의하면, 개선된 ESR(Equivalent Serial Resistance)특성을 갖는 적층 전자부품 및 적층 전자부품이 실장된 기판을 제공할 수 있다.

본 발명에 의하면, 적층 전자부품을 기판에 실장하는 경우 적층 전자부품에 발생되는 솔더 크랙(crack)을 저감시킬 수 있다.

본 발명에 의하면, 적층 전자부품의 휨강도가 개선된 적층 전자 부품 및 적층 전자부품이 실장된 기판을 제공할 수 있다.

본 발명에 의하면, 어쿠스틱 노이즈가 현저히 감소된 적층 전자부품 및 적층 전자부품이 실장된 기판을 제공할 수 있다.

도1 은 본 발명 일 실시형태에 따른 적층 전자부품을 개략적으로 나타내는 사시도이다.
도2 는 도1 의 A-A' 단면도이다.
도3a 는 본 발명 일 실시형태에 따른 적층 전자부품의 제1 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도3b 는 본 발명 일 실시형태에 따른 적층 전자부품의 제2 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도4 은 본 발명의 일 실시형태의 변형예에 따른 적층 전자부품을 개략적으로 나타내는 사시도이다.
도5 는 본 발명 일 실시형태에 따른 적층형 전자부품의 실장 기판의 사시도이다.
도6 은 도5 의 적층형 전자부품의 실장기판을 A-A'방향으로 절단한 단면도이다.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

또한 명세서 전체에서, "상에" 형성된다고 하는 것은 직접적으로 접촉하여 형성되는 것을 의미할 뿐 아니라, 사이에 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다.

적층 전자부품

본 발명의 일 실시예에 따른 적층 전자부품은, 제1 커패시터, 제2 커패시터, 제1 금속단자 및 제2 금속단자를 포함한다.

상기 제1 커패시터는 제1 커패시터 바디와 상기 제1 커패시터 바디의 외측에 배치되는 제1 및 제2 외부전극을 포함하고, 상기 제2 커패시터는 상기 제1 커패시터와 전기적으로 연결되며, 제2 커패시터 바디와 상기 제2 커패시터 바디의 외측에 배치되는 제3 및 제4 외부전극을 포함한다.

한편, 상기 제1 금속단자는 상기 제1 외부전극 중 제1 커패시터의 하면으로부터 상기 제3 외부전극 중 제2 커패시터의 상면까지를 둘러감아 상기 제1 및 제3 외부전극을 연결하고, 상기 제2 금속단자는 상기 제2 외부전극 중 제1 커패시터의 하면으로부터 상기 제4 외부전극 중 제2 커패시터의 상면까지를 둘러감아 상기 제2 및 제4 외부전극을 연결한다.

이하, 첨부된 도면을 참조하여 본 실시형태를 상세히 설명한다.

도1 은 본 발명의 일 실시예를 따르는 적층 전자부품(100)의 사시도이고, 도2 는 도1 을 A-A'를 따라 절단한 것을 나타낸다.

본 발명의 일 실시형태에 따르면, T-방향은 커패시터 바디의 두께 방향으로서, 커패시터 바디가 적층되는 방향이며, L-방향은 커패시터 바디 길이 방향이며, W-방향은 커패시터 바디의 폭 방향일 수 있다.

여기서 '두께 방향'은 적층 커패시터를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.

또한, 본 발명의 일 실시형태에 따르면, 하면은 적층 전자부품이 인쇄회로기판 상에 실장될 경우 상기 인쇄회로기판과 마주하게 되는 면이고, 상면이란 상기 하면으로부터 세라믹 커패시터가 적층되어지는 두께 방향으로 연장되는 면일 수 있다.

도1 을 참조하면, 본 실시 예를 따르는 적층 전자부품(100)은, 제1 세라믹 커패시터(101)와 제2 세라믹 커패시터(102)를 포함하고, 상기 제1 및 제2 세라믹 커패시터(101, 102)를 연결하는 제1 금속단자(150)와 제2 금속단자(160)를 포함한다.

상기 제1 세라믹 커패시터(101)는 제1 커패시터 바디(111)와 제1 및 제2 외부전극(141a, 141b)을 포함한다.

상기 제1 외부전극(141a)은 상기 제1 커패시터 바디의 상면 및 하면과 폭방향 양 측면과 길이방향 일 단면에 형성된다.

상기 제2 외부전극(141b)은 상기 제1 커패시터 바디의 상면 및 하면과 폭방향 양 측면과 길이방향 타 단면에 형성된다.

상기 제2 세라믹 커패시터(102)는 제2 커패시터 바디(112)와 제3 및 제4 외부전극(142a, 142b)을 포함한다.

상기 제3 외부전극(142a)은 상기 제2 커패시터 바디의 상면 및 하면과 폭방향 양 측면과 길이방향 일 단면에 형성된다.

상기 제4 외부전극(142b)은 상기 제2 커패시터 바디의 상면 및 하면과 폭방향 양 측면과 길이방향 타 단면에 형성된다.

도2 를 참조하면, 제1 금속단자(150)는 상기 제1 및 제2 커패시터를 연결하면서 상기 제1 및 제2 커패시터와는 별개로 준비되어, 제1 외부전극(141a) 중 제1 커패시터 바디의 하면과 상기 제1 커패시터 바디의 폭방향 양 측면 및 제3 외부전극(142a) 중 제2 커패시터 바디의 상면과 상기 제2 커패시터 바디의 폭방향 양 측면에 배치된 영역의 표면을 둘러 감으며,

제2 금속단자(160)는 상기 제1 및 제2 커패시터를 연결하면서 상기 제1 및 제2 커패시터와는 별개로 준비되어, 제2 외부전극(141b) 중 제1 커패시터 바디의 하면과 상기 제1 커패시터 바디의 폭방향 양 측면 및 제4 외부전극(142b) 중 제2 커패시터 바디의 상면과 상기 제2 커패시터 바디의 폭방향 양 측면에 배치된 영역의 표면을 둘러 감는다.

도2 를 참고하면, 상기 제1 및 제2 금속단자(150, 160) 중 제1 및 제2 커패시터 바디의 길이방향으로 형성되는 영역의 폭은 실질적으로 동일하나, 제1 및 제2 금속단자(150, 160)의 폭은 서로 상이할 수 있다.

또한, 상기 제1 및 제2 금속단자(150, 160)의 폭은 제1 내지 제4 외부전극(141a, 141b, 142a, 142b) 중 제1 및 제2 커패시터 바디의 길이방향 영역의 폭과 실질적으로 동일할 수 있으며, 더 크게 설정될 수도 있다.

보다 구체적으로는, 상기 제1 금속단자(150)의 폭은 제1 커패시터의 제1 외부전극(141a)의 폭에 대하여 80~120% 이거나, 혹은, 제2 커패시터의 제3 외부전극(142a)의 폭에 대하여 80~120%일 수 있다. 마찬가지로, 상기 제2 금속단자(160)의 폭은 제1 커패시터의 제2 외부전극(141b)의 폭에 대하여 80~120%이거나, 혹은, 제2 커패시터의 제4 외부전극(142b)의 폭에 대하여 80~120%일 수 있다.

상기 제1 및 제2 금속단자(150, 160)의 폭이 제1 및 제2 커패시터 외부전극의 폭에 대하여 80% 미만인 경우, 상기 제1 및 제2 커패시터를 기판에 실장시 제1 및 제2 금속 단자의 하면과 기판의 상면 간의 접촉면적이 충분하지 않아 안정적인 부착이 보정되지 않을 수 있다.

한편, 상기 제1 및 제2 금속단자(150,160)의 폭이 제1 및 제2 커패시터 외부전극의 폭에 대하여 120% 초과인 경우, 적층 전자부품의 제1 및 제2 금속 단자 간의 거리가 너무 가까워져 메탈 마이그레이션(metal migration) 현상 등으로 인한 단락(short) 발생의 위험이 있다.

제1 및 제2 커패시터 바디(111,112)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 상기 제1 및 제2 커패시터 바디(111, 112)는 육면체 형상으로 이루어질 수 있다.

칩 소성 시 세라믹 분말의 소성 수축으로 인하여, 상기 제1 및 제2 커패시터 바디(111,112)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.

상기 제1 커패시터 바디(111)와 제2 커패시터 바디(112)는 병렬로 연결될 수 있다.

보다 상세하게 설명하면 상기 제1 금속단자(150)는 밴드 형상을 가지면서, 제1 외부전극 중 제1 커패시터 바디의 하면, 제1 커패시터 바디의 폭방향 양 측면 중 일면, 제3 외부전극 중 제2 커패시터 바디의 폭방향 양 측면 중 일면, 제2 커패시터 바디의 상면, 제2 커패시터 바디의 폭방향 양 측면 중 타면, 및 제1 외부전극 중 제1 커패시터 바디의 폭방향 양 측면 중 타면의 영역의 표면을 순차적으로 둘러 감도록 배치될 수 있다.

또한, 제2 금속단자(160)는 밴드 형상을 가지면서, 제2 외부전극 중 제1 커패시터 바디의 하면, 제1 커패시터 바디의 폭방향 양 측면 중 일면, 제4 외부전극 중 제2 커패시터 바디의 폭방향 양 측면 중 일면, 제2 커패시터 바디의 상면, 제2 커패시터 바디의 폭방향 양 측면 중 타면, 및 제1 커패시터 바디의 폭방향 양 측면 중 타면의 영역의 표면을 순차적으로 둘러 감도록 배치될 수 있다.

상기 제1 금속단자(150)와 제2 금속단자(160)는 제1 및 제2 커패시터를 연결하는 밴드 형상을 가질 수도 있는 것이며, 상기 밴드의 일 재질은 금속일 수 있으며, 본 발명의 제1 및 제2 금속단자의 형상 및 재질이 이에 한정되는 것은 아니다. 예를 들어, 상기 제1 및 제2 금속단자(150,160)는 도전 재료인 한 특별히 한정되지 않으며, Ag, Au, Pt, Pd, Ni, Cr, Al, Cu 등의 금속이나, 그 금속들 중 1 종 이상을 포함하는 합금으로 형성할 수 있다.

본 발명의 일 실시형태에 의하면 적층 전자부품은 병렬로 배치된 제1 커패시터 및 제2 커패시터를 포함한다.

본 발명의 일 실시형태에 따르면, 제1 및 제2 커패시터(101, 102) 간의 결합은 제1 및 제2 금속단자(150, 160)에 의하여 견고한 고착강도를 유지하는 것이 가능하므로, 제1 및 제2 커패시터 간의 결합을 위한 접착제가 필수적으로 사용되어야만 할 필요는 없다.

나아가, 본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 금속단자(150, 160)의 하면의 형상을 다양하게 변형시킬 수가 있다.

상기 제1 및 제2 금속단자(150, 160)의 하면의 형상을 다양하게 변형시켜서 기판에 실장시 전극 패드와 연결되는 적층 전자부품의 하면 영역의 표면적을 용이하게 변경할 수 있으며, 그 결과 솔더 페이스트가 적절하게 적용되도록 할 수 있다.

그리고, 본 발명의 일 실시형태에 따르는 적층 전자부품을 인쇄회로기판에 실장하는 경우, 제1 커패시터의 제1 외부전극 중 제1 커패시터 바디의 길이방향 일면에 형성되는 영역의 표면과, 제1 커패시터의 제2 외부전극 중 제1 커패시터 바디의 길이방향 타면에 형성되는 영역의 표면에 각각 도포되는 솔더링 페이스트의 양을 충분히 저감시킬 수가 있게 되어 적층 전자부품의 외부전극의 성능을 저감시키는 요인을 배제할 수가 있다.

또한, 본 발명의 일 실시형태에 따르는 적층 전자부품을 인쇄회로기판에 실장하는 경우 적층 전자부품과 실장 기판 간의 이격되는 간격이 용이하게 조절될 수가 있다.

상기 제1 및 제2 금속단자의 하면의 형상은 다양한 두께를 가지도록 조절이 가능하고, 일 실시예로서 하면이 편평한 형상을 가지면서 다양한 두께를 가질 수 있다.

또한, 상기 제1 금속단자가 밴드 형상으로서 제3 외부전극의 상면으로부터 제1 외부전극의 하면까지를 둘러 감고 남게 되는 잔여 밴드가 있는 경우, 상기 잔여 밴드를 제1 금속 단자의 하단에 배치되도록 함으로써 제1 금속단자의 하단의 형상을 다양하게 조절할 수도 있다.

마찬가지로, 상기 제2 금속단자가 밴드 형상으로서 제4 외부전극의 상면으로부터 제2 외부전극의 하면까지를 둘러 감고 남게 되는 잔여 밴드가 있는 경우, 상기 잔여 밴드를 제2 금속 단자의 하단에 배치되도록 함으로써 제2 금속단자의 하단의 형상을 다양하게 조절할 수도 있다.

이와 같이, 상기 제1 및 제2 금속단자의 하면의 형상을 용이하게 조절할 수 있으므로 적층 전자 부품과 기판 간의 이격되는 간격을 용이하게 조절할 수가 있다.

한편, 적층 전자부품의 커패시터 바디에서는, 그 유전체층 압전성 및 전왜성으로 인하여 적층 전자부품에 직류 또는 교류 전압이 인가될 때 내부 전극들 사이에서 압전 형상이 발생하여 진동이 나타날 수 있다.

이러한 진동은 적층 전자부품과 연결되는 솔더를 통해 상기 적층 전자부품이 실장되어 있는 기판으로 전달되어 상기 기판 전체가 음향 방사면이 되면서 진동음을 발생시키게 된다.

상기 진동음은 사람에게 불쾌감을 주는 20 내지 20000 Hz 영역의 가청 주파수에 해당될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.

한편, 본 발명의 일 실시형태에 따르면, 적층 전자 부품과 기판 간의 이격되는 간격을 용이하게 조절할 수 있으므로 어쿠스틱 노이즈를 저감시키기가 용이하다.

본 발명 일 실시형태에 따른 적층 전자부품의 제1 및 제2 커패시터의 보다 구체적인 구조는 도3a 및 도3b를 통해 설명한다.

도3a 는 본 발명 일 실시형태에 따른 적층 전자부품의 제1 커패시터(101)를 개략적으로 나타내는 사시도이다.

도3a 는 제1 커패시터(101)는 제1 커패시터 바디(111)와 제1 커패시터 바디의 외측에 배치되는 제1 외부전극(141a)과 제2 외부전극(141b)를 포함한다.

상기 제1 외부전극(141a)은 제1 커패시터 바디의 두께방향 양 측면 (즉, 상면 및 하면), 폭방향 양 측면 및 길이방향 일 단면에 배치되는 영역의 표면에 형성된다.

상기 제2 외부전극(141b)은 제1 커패시터 바디의 두께방향 양 측면(즉, 상면 및 하면), 폭방향 양 측면 및 길이방향 타 단면에 배치되는 영역의 표면에 형성된다.

도3b 는 본 발명 일 실시형태에 따른 적층 전자부품의 제2 커패시터(102)를 개략적으로 나타내는 사시도이다.

도3b 를 참조하면 제2 커패시터(102)는 제2 커패시터 바디(112)의 외측에 배치되는 제3 외부전극(142a)과 제4 외부전극(142b)을 포함한다.

상기 제3 외부전극(142a)은 제2 커패시터 바디의 두께방향 양 측면(즉, 상면 및 하면), 폭방향 양 측면 및 길이방향 일 단면에 배치되는 영역의 표면에 형성된다.

상기 제4 외부전극(142b)은 제2 커패시터 바디의 두께방향 양 측면(즉, 상면 및 하면), 폭방향 양 측면 및 길이방향 타 단면에 배치되는 영역의 표면에 형성된다.

본 발명의 일 실시형태에 대한 변형예는 도4 를 참조하여 알 수 있다.

도4 은 도1 의 적층 전자부품과 대비하여 제1 커패시터(101)의 하면에 배치되는 더미 기판(103)을 더 포함하는 적층 전자부품을 나타낸다.

상기 더미 기판(103)은 상기 더미 바디의 양 측면에 배치되는 제1 및 제2 더미 전극을 포함할 수 있다.

도4 를 참조하면, 제1 및 제2 커패시터(101, 102)와 상기 더미기판(103)은 제1 및 제2 금속단자(150', 160')에 의하여 상호 연결될 수 있다.

상기 제1 금속단자(150')는 더미기판(103)의 제1 더미전극의 하면으로부터 제2 커패시터의 제3 외부전극의 상면에 이르기까지를 둘러 감을 수 있다.

상기 제2 금속단자(160')는 더미기판(103)의 제2 더미전극의 하면으로부터 제2 커패시터의 제4 외부전극의 상면에 이르기까지를 둘러 감을 수 있다.

보다 상세하게 설명하면, 제1 금속단자(150')는 더미기판(103)의 제1 더미전극의 하면, 제1 외부전극 중 상기 제1 커패시터 바디의 폭방향 양 측면, 제3 외부전극 중 제2 커패시터 바디의 폭방향 양 측면 및 제3 외부전극의 상면에 배치되는 영역의 표면을 둘러감고, 제2 금속단자(160')는 더미기판(103)의 제2 더미전극의 하면, 제2 외부전극 중 상기 제1 커패시터 바디의 폭방향 양 측면, 제4 외부전극 중 제2 커패시터 바디의 폭방향 양 측면 및 제4 외부전극의 상면에 배치되는 영역의 표면을 둘러감을 수 있다.

상기 더미 기판(103)은 전극이 인쇄된 알루미나 기판일 수 있다.

본 발명의 일 실시형태에 의하여 적층 전자 부품 내에 전극이 인쇄된 알루미나 기판을 추가하는 경우, 적층 전자부품의 기판 실장 시 적층 전자부품과 기판 간의 이격되는 거리가 증가되므로, 솔더 크랙(solder crack)을 저감시킬 수가 있다.

나아가, 본 발명의 일 실시형태에 따르는 적층 전자 부품의 제1 및 제2 금속단자(150 및 160)는, 밴드 형상을 가질 수 있어서, 제1 및 제2 외부전극(141a, 141b) 중 제1 커패시터 바디의 길이방향 양 단부면(도3a 의 S 및 도3b 의 S 참조)에 배치되는 영역의 표면까지 연장될 필요가 없다.

그 결과, 상기 적층 전자 부품을 기판에 실장시 솔더 페이스트가 제1 및 제2 외부 전극 중 제1 커패시터 바디의 길이방향 양 측면에 배치되는 영역의 표면에까지 도포되도록 하는 것을 필수로 하지 않게 되므로, 본 발명의 일 실시형태에 따르는 적층 전자부품에 의할 경우, 적층 전자부품의 실장 후 적층 전자부품과 솔더링된 솔더 페이스트 간에 발생되는 솔더 크랙(crack)의 발생 위험을 낮출 수가 있다.

마찬가지로, 본 발명의 일 실시형태에 따라, 제1 커패시터의 하면에 더미 기판이 배치되는 경우에도 적층 전자 부품의 제1 및 제2 금속단자(150', 160')는, 밴드 형상을 가지며 제1 및 제2 외부전극(141a, 141b) 중 제1 커패시터 바디의 길이방향 양 측면에 배치된 영역의 표면과 더미 기판(103)의 제1 및 제2 더미전극 중 더미 바디의 길이방향 양 측면에 배치된 영역의 표면에까지 연장될 필요가 없다.

이로 인해, 적층 전자부품의 기판 실장 시 솔더 페이스트가 적용되는 단면적을 저감시킬 수 있어서 솔더 크랙(soldar crack)을 개선시킬 수가 있다.

적층 전자부품의 실장 기판

도5 는 본 발명의 일 실시형태에 따른 적층 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이고, 도6 는 도5 의 A-A' 단면도이다.

도5 및 도6 을 참조하면, 본 발명의 또 다른 실시형태에 따른 적층 전자부품의 실장 기판(200)은, 상부에 전극 패드(221, 222)를 갖는 인쇄회로기판(210)과 상기 인쇄회로기판(210) 위에 설치된 적층 전자부품(100) 및 상기 전극 패드(221, 222)와 상기 적층 전자부품(100)을 연결하는 솔더(230)를 포함한다.

본 실시 형태에 따른 적층 전자부품의 실장 기판(200)은 적층 전자부품(100)이 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 형성된 2개 이상의 전극 패드(221, 222)를 포함한다.

상기 전극 패드(221, 222)는 제1 및 제2 전극 패드(221, 222)를 포함하며, 상기 제1 전극패드(221)는 상기 적층 전자부품(100) 중 하부에 배치된 제1 커패시터(101) 하면 제1 외부전극(141a)과 연결될 수 있고, 상기 제2 전극패드(222)는 제1 커패시터(101) 하면 제2 외부전극(141b)과 연결될 수 있다.

이 때, 본 발명의 일 실시형태에 따른 적층 전자부품의 실장기판에서, 제1 외부전극(141a)과 제2 외부전극(141b)은 각각 제1 및 제2 전극패드(221, 222) 위에 솔더(230)에 의하여 접촉하게 되는데, 본 발명의 일 실시형태에 따르는 적층 전자부품의 실장기판에서는 실질적으로 상기 제1 외부전극(141a) 하면에 배치된 제1 금속단자(150) 및 상기 제2 외부전극(141b) 하면에 배치된 제2 금속단자(160)가 각각 제1 및 제2 전극패드(221, 222) 위에 솔더(230)에 의하여 접촉하게 될 수 있다.

이로써, 제1 금속단자(150) 하면의 형상에 따라 솔더링되는 솔더 페이스트의 형상을 조절하는 것이 용이하며, 솔더의 양을 선택적으로 저감시킬 수가 있다.

또한, 제1 금속단자(150) 하면에 위치되는 솔더이 차지하는 영역에 의하여 설정되는 형상은 실질적으로 상기 제1 금속단자의 하면의 형상과 동일할 수 있다.

또한, 본 발명의 일 실시형태에 따른 적층 전자부품의 제1 캐퍼시터(101)의 하면에는 전극이 인쇄된 알루미나 기판이 접합될 수 있어서, 적층 전자부품의 실장시 실장기판과 적층 전자부품 간의 거리가 증가하므로, 어쿠스틱 노이즈를 저감시킬 수가 있다.

또한, 본 발명의 일 실시형태에 따른 적층 전자부품의 실장시 제1 및 제2 금속단자(150, 160)가 인쇄회로기판(210)과 적층 전자부품 간에 개재하게 되므로, 적층 전자부품을 실장 기판에 직접 실장하는 경우보다 적층 전자부품에 의해 발생되는 어쿠스틱 노이즈를 저감할 수 있다.

이 때, 상기 제1 및 제2 금속단자(150, 160) 하면 형상을 적절하게 조절하고, 동시에, 제1 및 제2 금속단자(150, 160) 하면의 두께를 적절하게 조절하는 것에 의하여도 적층 전자부품에 의해 발생되는 어쿠스틱 노이즈를 한층 더 저감시킬 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다.

따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

100: 적층 전자부품
101, 102: 제1 및 제2 커패시터
111, 112: 제1 및 제2 커패시터 바디
141a, 141b: 제1 및 제2 외부전극
142a, 142b: 제3 및 제4 외부전극
103: 더미 기판
143a, 143b: 더미 기판의 외부전극
150, 150': 제1 금속단자
160, 160': 제2 금속단자
200: 적층 전자부품의 실장 기판
210: 인쇄회로기판
221, 222: 제1 및 제2 전극패드230: 솔더

Claims (7)

1. 제1 커패시터 바디와 상기 제1 커패시터 바디의 외측에 배치된 제1 및 제2 외부전극을 포함하는 제1 커패시터;
   제2 커패시터 바디와 상기 제2 커패시터 바디의 외측에 배치된 제3 및 제4 외부전극을 포함하며, 상기 제1 커패시터와 전기적으로 연결되는 제2 커패시터;
   상기 제1 외부전극의 하면으로부터 상기 제3 외부전극의 상면까지를 둘러 감아 밴드 형상을 가지며 상기 제1 및 제2 커패시터를 연결하는 제1 금속단자; 및
   상기 제2 외부전극의 하면으로부터 상기 제4 외부전극의 상면까지를 둘러 감아 밴드 형상을 가지며 상기 제1 및 제2 커패시터를 연결하는 제2 금속단자; 를 포함하는
   적층 전자부품.
   
2. 제1항에 있어서,
   상기 제1 금속단자는,
   상기 제1 외부전극 중 상기 제1 커패시터 바디의 하면과 폭 방향 양 측면에 배치된 영역 및 상기 제3 외부전극 중 제2 커패시터 바디의 상면과 폭 방향 양 측면에 배치된 영역의 표면을 둘러 감는
   적층 전자부품.
   
3. 제1항에 있어서,
   상기 제2 금속 단자는,
   상기 제2 외부전극 중 상기 제1 커패시터 바디의 하면과 폭 방향 양 측면에 배치된 영역 및 상기 제4 외부전극 중 제2 커패시터 바디의 상면과 제2 커패시터 바디의 폭 방향 양 측면에 배치된 영역의 표면을 둘러 감는
   적층 전자부품.
   
4. 제1항에 있어서,
   상기 제1 커패시터와 실장 기판 간의 이격되는 간격은 상기 제1 커패시터의 하측에 배치된 상기 제1 또는 제2 금속단자의 하면의 형상에 의하여 조절할 수 있는
   적층 전자부품.
   
5. 제1항에 있어서,
   상기 제1 커패시터와 상기 제2 커패시터는 병렬로 연결되는
   적층 전자부품.
   
6. 상부에 전극 패드를 갖는 기판;
   상기 기판 위에 설치되는 적층 전자부품; 및
   상기 전극 패드와 상기 적층 전자부품을 연결하는 솔더; 를 포함하며,
   상기 적층 전자부품은,
   제1 커패시터 바디와 상기 제1 커패시터 바디의 외측에 배치된 제1 및 제2 외부전극을 포함하는 제1 커패시터, 및
   제2 커패시터 바디와 상기 제2 커패시터 바디의 외측에 배치된 제3 및 제4 외부전극을 포함하며 상기 제1 커패시터와 전기적으로 연결되는 제2 커패시터를 포함하고,
   상기 제1 및 제3 외부전극은 상기 제1 외부전극의 하면으로부터 상기 제3 외부전극의 상면까지를 둘러 감는 밴드 형상의 제1 금속단자에 의해 연결되고,
   상기 제2 및 제4 외부전극은 상기 제2 외부전극의 하면으로부터 상기 제4 외부전극의 상면까지를 둘러 감는 밴드 형상의 제2 금속단자에 의해 연결되는
   적층 전자부품의 실장 기판.
   
7. 제6항에 있어서,
   상기 솔더는 제1 및 제2 금속단자의 하면에 배치되어, 상기 전극 패드와 상기 적층 전자부품을 연결하는
   적층 전자부품의 실장 기판.
   
   
   
   

Images