JP2012028800A - スタンドオフをもつ高精密キャパシター - Google Patents

Abstract

【課題】ボトム電極素子の電子コンポーネントの実装技術に関し、ボトム電極素子の傾きを抑えるように実装するための半導体基体に高周波キャパシターを形成する技術を提供する。
【解決手段】第１主面および第２主面を有する基体３８と、基体の第１主面に積層した誘電体層４８と、第１電極４４と、そして第２電極４６とを有する。第１電極および第２電極にパシベーション層３４を積層する。第１電極上のパシベーション層に第１開口を形成し、第２電極上のパシベーション層に第２開口を形成する。第１開口内に第１ボトム電極成端部１４を設けるとともに、第２開口内に第２ボトム電極成端部１６を設ける。第１ボトム電極成端部と第２ボトム電極成端部との間にスタンドオフ１８を設け、パシベーション層に装着し、これによって実装時、電子コンポーネントの支持体とする。スタンドオフがあるため、素子は傾くことがなくなる。
【選択図】図１１

Description

本発明は、ボトム電極素子の電子コンポーネント実装技術に関する。制限するわけではないが、本発明は、素子の傾きを抑えるように実装した半導体基体に高周波キャパシターを形成する技術に関する。

高周波が通信技術に利用されことがますます多くなっている。例えば、携帯電話通信には、４５０ＭＨｚ〜３ＧＨｚの範囲の周波数が利用され、また衛星画像/データ送信には、１０ＧＨｚ〜１８ＧＨｚの範囲の周波数が利用されている。これら用途では、小型精密なキャパシターが必要である。積層セラミックキャパシターが従来から使用されているが、これらは精度および性能に欠陥を生じる傾向がある。薄膜キャパシターは精度および性能が改善されているが、高価である。

Ｇｏｌｄｂｅｒｇｅｒなどを発明者とするＵＳＰ６，６２１，１４３には、半導体基体に設けられた精密な高周波キャパシターが開示されている。また、Ｇｏｌｄｂｅｒｇｅｒなどを発明者とするＵＳＰ６，５３８，３００には、同様に、半導体基体に設けた精密な高周波キャパシターが開示されている。同じくＧｏｌｄｂｅｒｇｅｒなどを発明者とするＵＳＰ６，６２１，１４３には、半導体基体に設けた精密な高周波キャパシターが開示されている。これら公報の記載はいずれも本明細書に援用されるものである。これら公報記載のキャパシターは、合理的なコストで製造できる精密な高周波キャパシターであるが、依然として問題が残っている。特に、これら素子に利用されている成端部の形状が傾きやすい。成端部には、半田ボールが使用でき、これらは素子に組み込み、素子内の端子に電気的接続できる。また、成端部は、スクリーン印刷によっても形成できる。必要なのは、傾きが生じない高精密キャパシター（ＨＰＣ）である。

ＵＳＰ６，６２１，１４３ ＵＳＰ６，５３８，３００

即ち、本発明の第１の目的、特徴、作用効果は、従来技術を改善することである。

本発明の第２の目的、特徴、作用効果は、素子の傾きが生じない高精密キャパシターを提供することである。

本発明の第３の目的、特徴、作用効果は、製造が簡単および／または費用効率の高い高精密キャパシターを提供することである。

本発明の第４の目的、特徴、作用効果は、ボトム電極を成端成分として使用した場合でも、素子の傾きが生じない電子コンポーネントを提供することである。

本発明の以上の、および／または他の目的、特徴または作用効果の一つまたはそれ以上は、本開示および特許請求の範囲の記載から明らかになるはずである。

即ち、本発明は、スタンドオフを使用して、ボトム電極を成端部として組み込んだ素子の傾きを抑える技術を提供するものである。ボトム電極は、半田ボール、スクリーン印刷やその他の公知技術によって形成できる。本発明の一つの態様の場合、キャパシターは、第１および第２の主面をもつ基体、この基体の第１主面に積層した誘電体層、第１電極、および第２電極を有する。第１電極および第２電極の上にパシベーション層を積層し、第１電極に積層したパシベーション層に第１開口を形成し、そして第２電極に積層したパシベーション層に第２開口を形成する。第１開口に第１ボトム電極成端部を設け、そして第２開口に第２ボトム電極成端部を設ける。第１ボトム電極成端部を第１電極に電気的に接続するとともに、第２ボトム電極成端部を第２電極に電気的に接続する。第１ボトム電極成端部と第２ボトム電極成端部との間にスタンドオフを設け、これをパシベーション層に取り付けることによって、実装時キャパシターの支持体を構成する。このスタンドオフがあるため、素子が傾くことはない。

スタンドオフは、ストリップとして構成することができる。ストリップとして構成した場合、キャパシター間全体に延設することが好ましい。あるいは、スタンドオフを点（ｄｏｔ）として、あるいは部分的な点（ｐａｒｔｉａｌ ｄｏｔ）として、あるいはその他の形で構成することも可能である。キャパシターとしては、任意の形式および任意のサイズのキャパシターを使用できる。例えば、長さが約０．０４インチ（１．０２ｍｍ）、そして幅が約０．０２インチ（０．５１ｍｍ）の標準０４０２サイズパッケージの形でキャパシターを実装できる。各種サイズのスタンドオフを使用でき、例えば幅が１００〜４００μｍの範囲にあるものを使用できる。また、スタンドオフの厚みは５０〜２００μｍが好ましいが、幅については、成端部の厚みを基準にして種々変更できる。

第２態様によれば、本発明は電子コンポーネントを提供するものである。本発明の電子コンポーネントは、それぞれ対向する第１主面および第２主面をもつ基体と、この基体に積層した第１電極と、この基体に積層した第２電極とを有する。第１電極および第２電極にパシベーション層を積層する。第１電極に積層したパシベーション層に第１開口を形成し、そして第２電極に積層したパシベーション層に第２開口を形成する。第１電極に第１ボトム電極成端部を電気的に接続し、第１ボトム電極成端部を半導体基体の第１主面を超えて延設する。第２電極に第２ボトム電極成端部を電気的に接続し、第２ボトム電極成端部を半導体基体の第１主面を超えて延設する。半導体基体の第１主面を超えて延設した第１ボトム電極成端部と第２ボトム電極成端部との間に、スタンドオフを設けることによって、実装時、電子コンポーネントの支持体を形成し、これによって電子コンポーネントの傾きを抑制する。第１ボトム電極成端部および第２ボトム電極成端部は、半田ボール、スクリーン印刷やその他の技術によって形成できる。また、電子コンポーネントとしては、キャパシターやその他のものが使用できる。

以下の添付図面は、本発明の具体的な実施態様を示す図であり、同一コンポーネントは、同じ参照符号で示す。なお、図面は、必ずしも一定の比例関係にあるものではない。
各コンポーネントを分離する前の、本発明のスタンドオフを形成した複数のコンポーネントを示す写真である。 本発明のキャパシターの一実施態様のボトム面図であって、中心にスタンドオフを形成したキャパシターを示す写真である。 本発明のキャパシターの一実施態様の横断面を示す写真である。 本発明のキャパシターの一実施態様であって、キャパシターを回路基盤に装着した断面を示す写真である。 回路基盤に接続した本発明のキャパシターの一実施態様を示す写真である。 図５Ａに示したキャパシターのうち一つを詳細に示す写真である。 回路基盤に接続した従来キャパシターを示す写真である。 図６Ａに示した従来キャパシターのうち一つを詳細に示す写真である。 製造中であって、分離する前の複数のコンポーネントを示す図である。 本発明に従ってスタンドオフをストリップとして形成したキャパシターの一実施態様を示すボトム面図である。 スタンドオフを点として形成したキャパシターの一実施態様を示すボトム面図である スタンドオフを部分点として形成したキャパシターの一実施態様を示すボトム面図である 本発明のスタンドオフを形成したキャパシターの一実施態様であって、キャパシターを回路基盤に接続した側面図である。 本発明のキャパシターの一つの実施態様を示す横断面図である。 本発明のキャパシターの別な実施態様を示す横断面図である。 本発明のキャパシターのさらに別な実施態様を示す横断面図である。 本発明のキャパシターのさらに別な実施態様を示す横断面図である。

本発明は、半田ボール、スクリーン印刷やその他の技術によって形成することができるボトム電極によって成端部を形成した高精密キャパシターなどの素子に使用するスタンドオフを提供するものである。ボトム電極成端部をもつキャパシターは、全体をここに援用する、Ｇｏｌｄｂｅｒｇｅｒなどを発明者とするＵＳＰ６，６２１，１４３、ＵＳＰ６，５３８，３００およびＵＳＰ６，６２１，１４３に記載されている。

図１は、スタンドオフを独立したウェハに形成した複数のキャパシターを示す写真である。図示の大きな黒いストリップが、スタンドオフである。キャパシターの製造後に、各キャパシターを含むダイを、刻線などにそってウェハ内の他のダイから鋸引きによって切断する。

図２は、スタンドオフを形成した本発明の高精密キャパシターの写真である。図示のように、回路基盤に接続する対向端子をキャパシターのボトム部に形成し、これら端子の間にスタンドオフを設ける。

図３は、本発明の高精密キャパシターの横断面を示す写真である。

図４は、回路基盤に接続した本発明の高精密キャパシターの断面を示す写真である。

図５Ａおよび図５Ｂは、回路基盤に接続した本発明の高精密キャパシター示す写真である。図５Ａおよび図５Ｂを図６Ａおよび図６Ｂと比較する。図６Ａおよび図６Ｂの従来素子は、側部に対して実質的に傾いているため、素子の作動および／または性能に問題があるだけでなく、回路との接続が切れる恐れがある。このように、素子の側部から側部への傾きは、深刻な問題である。なお、本発明の素子は、図５Ａおよび図５Ｂに示すように、いずれの側にも傾かないので、従来の素子の問題を解決するものである。

図７は、本発明の複数のコンポーネントをウェハに設けたウェハを示す図である。図示のように、スタンドオフ材料からなるストリップをキャパシターに設ける。このストリップの場合、対向端子間の中心位置において各キャパシターを横断するように設ける。図示のスタンドオフ材料ストリップは、約１００〜４００μｍに設定するのが好ましい。また、厚みは５０〜２００μｍに設定するのが好ましいが、成端部の厚み応じて適当な任意の寸法を設定することができる。スタンドオフの形状は、（図示のように）ストリップ形状とすることができるが、点、部分点やその他の形状とすることも可能である。本発明の場合、スタンドオフ材料として各種の組成を利用することができる。このような材料の一例を挙げると、ポリマーＳＮ７接着剤がある。

図８Ａは、本発明のキャパシターの一実施態様のボトム面を示す図である。図８に示すように、表面実装キャパシター１０は、表面実装キャパシター本体１２を有している。図示のように、第１成端部１４および第２成端部１６は、キャパシター本体の表面に設ける。第１成端部１４と第２成端部１６との間に、スタンドオフ１８がある。図示のスタンドオフ１８は、ストリップである。スタンドオフがストリップの場合、側部から側部へ全体に延設する必要はない。あるいは、図８Ｂに示すように、スタンドオフは、素子１０Ｂと同様に、点でもよく、また図８Ｃに示すように、素子１０Ｃと同様に、部分点１８Ｃでもよい。このように、本発明のスタンドオフの場合、サイズおよび形状に制限はない。なお、図８Ａに示すストリップ１８が好適である。というのは、複数の素子を同時に製造する一方で、スタンドオフに接触するキャパシターの表面積を大きくできる製造方法の効率がよく改善するからである。

図９は、キャパシター１０Ｄの断面図である。キャパシター１０Ｄは、キャパシター本体２２を有し、成端部として、キャパシター本体２２のボトム面にボトム電極端子１４Ａおよび１６Ａを取り付ける。これら端子１４Ａおよび１６Ａが、キャパシター１０Ｄを回路基盤２０に電気的に接続する。ボトム電極端子１４Ａおよび１６Ａが、スクリーン印刷によって形成した回路基盤および半田の端子である。図示のスタンドオフ１８の場合、キャパシター１０Ｄを回路基盤２０に機械的に接続し、安定性および支持性を強化し、これによってキャパシター１０Ｄが傾くことがなくなる。

図１０は、別な実施態様の横断面図である。図１０のキャパシター４０の場合、電極３０および３２の下にトレンチ４１を利用する。誘電体層３６をトレンチ４１内に延入し、標準的なトレンチゲート式ＭＯＳＦＥＴの場合と同じ方法で、壁部をライニングする。トレンチ４１には、電極３０および３２に電気的に接触するポリシリコンなどの導電材料４２を充填する。この結果、キャパシターの“プレート”と誘電体層との間の界面の有効面積が広くなる。

図１１は、別な実施態様の横断面図である。図１１において、電極４６は、基体３８と電気的に接触する。所定厚みの誘電体層４８によって、電極４４を基体３８から分離する。電極４４および４６を横向きに設定するため、素子の横方向寸法の関数である有効直列抵抗（ＥＳＲ）を、単位面積当たりのキャパシタンス値にほぼ影響することなく、大きく取ることができる。

図１２は、別な実施態様の横断面図である。キャパシター６０は、実際には、直列に接続した一対のキャパシターである。Ｎ＋シリコン基体３８に誘電体層５２を形成する。誘電体層５２に金属層を蒸着し、標準的な光リソグラフィー法を利用してパターニング処理し、第１電極３０および第２電極３２を形成する。構造体のトップ面にパシベーション層３４を蒸着形成する。パシベーション層３４内に開口を形成し、上記と同様にして、半田ボール１４、１６などのボトム電極を形成する。スタンドオフ１８は、基体３８の表面上のパシベーション層３２にわたって形成する。

図１３は、本発明のキャパシターのさらに別な実施態様の横断面を示す図である。第１電極５４のフィンガー５４ａ〜５４ｃと、第２電極のフィンガー５６ａ〜５６ｄとで交叉指電極を形成する。フィンガーが交叉指電極を形成する作動領域５８では、薄膜の誘電体層６８を基体上に積層形成する。比較的厚い誘電体層６４が、電極５４の残りの“パーム”部分をＮ＋基体３８から分離し、そして比較的厚い誘電体層６６が、電極５６のパーム部分を基体３８から分離する。キャパシター７０のキャパシタンスは、フィンガーの数および寸法によって定まる。スタンドオフ１８は、図示のように、パシベーション層の上に延設する。

以上、本発明のスタンドオフをもつ各種キャパシターを説明してきたが、本発明は、これら具体的な実施態様に制限を受けるものではない。本発明では、スタンドオフのサイズおよび形状、スタンドオフに使用する材料、電子コンポーネントの実装サイズなどにおいて各種の変更が可能である。また、本発明をキャパシターとして説明してきたが、成端部としてボトム電極をもつ他のタイプの電子コンポーネントも本発明の範囲に含まれる。

１０、１０Ｄ：キャパシター、
１０Ｂ、１０Ｃ：素子、
１４：第１成端部、
１４Ａ、１６Ａ：端子、
１６：第２成端部、
１８：スタンドオフ、
１８Ｃ：点、
２０：回路基盤、
２２：キャパシター本体、
３０、３２：電極、
３８：基体、
４１：トレンチ、
４４：電極、
４８、５２：誘電体層、
５４ａ〜５４ｃ：フィンガー、
５６ａ〜５６ｄ：フィンガー。

Claims (1)

1. 第１主面および第２主面を有する半導体基体、
   基体の第１主面に積層した誘電体層、
   第１電極、
   第２電極、
   第１電極および第２電極上に積層したパシベーション層、
   第１電極上のパシベーション層に形成した第１開口、
   第２電極上のパシベーション層に形成した第２開口、
   第１開口内の第１ボトム電極成端部であって、第１電極に電気的に接続した第１ボトム電極成端部、
   第２開口内の第２ボトム電極成端部であって、第２電極に電気的に接続した第２ボトム電極成端部、および
   第１ボトム電極成端部と第２ボトム電極成端部との間に設けられ、パシベーション層に取り付けられて、実装時にキャパシターの支持体になり、これによって素子の傾きを抑えたスタンドオフを有することを特徴とするキャパシター。

Images