KR20150065467A - 적층 세라믹 전자부품 및 그 실장 기판 - Google Patents
적층 세라믹 전자부품 및 그 실장 기판 Download PDFInfo
- Publication number
- KR20150065467A KR20150065467A KR1020130150825A KR20130150825A KR20150065467A KR 20150065467 A KR20150065467 A KR 20150065467A KR 1020130150825 A KR1020130150825 A KR 1020130150825A KR 20130150825 A KR20130150825 A KR 20130150825A KR 20150065467 A KR20150065467 A KR 20150065467A
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic body
- conductive
- electrode
- electrodes
- layer
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 119
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 239000010949 copper Substances 0.000 claims description 29
- 239000011521 glass Substances 0.000 claims description 24
- 229910052759 nickel Inorganic materials 0.000 claims description 16
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 229910052709 silver Inorganic materials 0.000 claims description 14
- 239000004332 silver Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 claims description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 239000003985 ceramic capacitor Substances 0.000 description 20
- 238000007747 plating Methods 0.000 description 16
- 239000007788 liquid Substances 0.000 description 8
- 230000035515 penetration Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000003405 preventing effect Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 239000000843 powder Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000002003 electrode paste Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000004014 plasticizer Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Materials Engineering (AREA)
Abstract
본 발명은 유전체층을 포함하는 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층; 상기 액티브층의 상부 및 하부에 형성된 상부 및 하부 커버층; 및 상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며, 상기 세라믹 본체의 길이-두께 방향 단면에서 상기 제1 외부전극은 제1 바탕전극, 상기 제1 바탕전극 상에 형성되며, 상기 세라믹 본체의 모서리부에 형성된 제1 도전층 및 상기 제1 바탕전극과 제1 도전층 상에 형성된 제1 단자전극을 포함하고, 상기 제2 외부전극은 제2 바탕전극, 상기 제2 바탕전극 상에 형성되며, 상기 세라믹 본체의 모서리부에 형성된 제2 도전층 및 상기 제2 바탕전극과 제2 도전층 상에 형성된 제2 단자전극을 포함하며, 상기 제1 및 제2 도전층은 상기 세라믹 본체의 두께 방향으로 상기 액티브층 외측에 위치하는 적층 세라믹 전자부품 및 그 실장 기판을 제공한다.
Description
본 발명은 외부전극의 코너 커버리지(corner coverage) 성능을 향상시킴으로써 신뢰성이 개선된 적층 세라믹 전자부품 및 그 실장 기판에 관한 것이다.
최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다.
적층 세라믹 전자 부품의 소형화 및 대용량화 요구에 맞추어 적층 세라믹 전자부품의 외부전극 역시 박층화되고 있다.
상기 외부전극을 형성하기 위해 종래에는 통상 도전성 금속으로서 구리(Cu)가 사용되고 이 금속에 글라스 및 베이스 수지와 유기 용제 등을 혼합하여 외부전극 페이스트를 제조하고, 세라믹 본체의 양 단면에 상기 외부전극 페이스트를 도포한 후 상기 세라믹 본체를 소성하여 상기 외부전극 내 금속을 소결시킨다.
상기 외부전극 페이스트는 주재료로서 구리(Cu)와 같은 도전성 금속을 사용하여 칩 밀폐성 및 칩과의 전기적 연결성을 보장하고, 보조재료로서 글라스를 사용하여 상기 금속의 소결 수축시 빈공간을 채워줌과 동시에 외부전극과 칩의 결합력을 부여하는 역할을 한다.
그러나, 상기 적층 세라믹 전자부품이 소형화 및 대용량화됨에 따라 용량 확보를 위하여 내부전극의 적층수를 증가시키고, 이에 따라 상하 커버층의 두께를 감소시키는 설계가 보편적으로 적용된다.
이로 인하여, 외부전극 형성시 두께가 얇아지는 세라믹 본체의 코너부 부근까지 내부전극이 형성되어 있어 물리적, 화학적 충격에 쉽게 노출되는 문제가 있다.
특히, 상기 적층 세라믹 전자부품의 외부전극이 박층화됨에 따라 세라믹 본체의 코너부 부근의 외부전극의 두께는 더욱 얇아져서 코너 커버리지(corner coverage) 성능이 떨어지고 이로 인해 도금액이 침투하는 문제가 있다.
또한, 고용량 기종에 사용되는 외부전극의 경우 외부전극 소성시 열 충격을 감소시키고자 저온에서 소결이 가능한 재료를 사용하게 된다. 특히, 저온에서 연화가 되는 글라스의 경우 상대적으로 도금시 내산성에 취약한 특성을 가진다. 이러한 특징으로 인하여 외부전극 외부에 도금층을 형성할 경우 도금액 침투가 용이하며 이는 내습 신뢰성 저하에 따른 제품 품질 저하의 주요한 원인이 된다.
본 발명은 외부전극의 코너 커버리지(corner coverage) 성능을 향상시킴으로써 신뢰성이 개선된 적층 세라믹 전자부품 및 그 실장 기판에 관한 것이다.
본 발명의 일 실시형태는 유전체층을 포함하는 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층; 상기 액티브층의 상부 및 하부에 형성된 상부 및 하부 커버층; 및 상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며, 상기 세라믹 본체의 길이-두께 방향 단면에서 상기 제1 외부전극은 제1 바탕전극, 상기 제1 바탕전극 상에 형성되며, 상기 세라믹 본체의 모서리부에 형성된 제1 도전층 및 상기 제1 바탕전극과 제1 도전층 상에 형성된 제1 단자전극을 포함하고, 상기 제2 외부전극은 제2 바탕전극, 상기 제2 바탕전극 상에 형성되며, 상기 세라믹 본체의 모서리부에 형성된 제2 도전층 및 상기 제2 바탕전극과 제2 도전층 상에 형성된 제2 단자전극을 포함하며, 상기 제1 및 제2 도전층은 상기 세라믹 본체의 두께 방향으로 상기 액티브층 외측에 위치하는 적층 세라믹 전자부품을 제공한다.
상기 세라믹 본체의 단면측 방향에서 상기 제1 및 제2 도전층이 형성되지 않은 상기 제1 및 제2 바탕전극의 영역은 사각형 형상일 수 있다.
상기 제1 및 제2 바탕전극은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상인 도전성 금속과 글라스를 포함할 수 있다.
상기 제1 및 제2 도전층은 상기 제1 및 제2 바탕전극 대비 더 많은 양의 도전성 금속과 더 적은 양의 글라스를 포함할 수 있다.
상기 제1 및 제2 도전층은 전도성 수지를 포함할 수 있다.
상기 전도성 수지는 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상인 도전성 금속과 에폭시 수지를 포함할 수 있다.
본 발명의 다른 실시형태는 유전체층을 포함하는 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층; 상기 액티브층의 상부 및 하부에 형성된 상부 및 하부 커버층; 및 상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며, 상기 세라믹 본체의 길이-두께 방향 단면에서 상기 제1 외부전극은 제1 바탕전극, 상기 제1 바탕전극 상에 형성되며, 상기 세라믹 본체의 모서리부에 형성된 제1 도전층 및 상기 제1 바탕전극과 제1 도전층 상에 형성된 제1 단자전극을 포함하고, 상기 제2 외부전극은 제2 바탕전극, 상기 제2 바탕전극 상에 형성되며, 상기 세라믹 본체의 모서리부에 형성된 제2 도전층 및 상기 제2 바탕전극과 제2 도전층 상에 형성된 제2 단자전극을 포함하며, 상기 제1 및 제2 바탕전극은 도전성 금속과 글라스를 포함하고, 상기 제1 및 제2 도전층은 상기 제1 및 제2 바탕전극 대비 더 많은 양의 도전성 금속과 더 적은 양의 글라스를 포함하는 적층 세라믹 전자부품을 제공한다.
상기 세라믹 본체의 단면측 방향에서 상기 제1 및 제2 도전층이 형성되지 않은 상기 제1 및 제2 바탕전극의 영역은 사각형 형상일 수 있다.
상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
본 발명의 다른 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 상기 적층 세라믹 전자부품;을 포함하는 적층 세라믹 전자부품의 실장 기판을 제공한다.
상기 세라믹 본체의 단면측 방향에서 상기 제1 및 제2 도전층이 형성되지 않은 상기 제1 및 제2 바탕전극의 영역은 사각형 형상일 수 있다.
본 발명에 따르면 제1 및 제2 외부전극에 있어서, 세라믹 본체의 모서리부에 도전층을 추가로 형성함으로써, 외부전극의 코너 커버리지(corner coverage) 성능을 향상시켜 신뢰성이 개선된 적층 세라믹 전자부품의 구현이 가능하다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3a 내지 도 3f는 도 1의 B 방향에서 본 제1 및 제2 외부전극의 층별 개략도이다.
도 4a 및 도 4b는 각각 본 발명의 비교예 및 실시예에 따른 적층 세라믹 커패시터의 외부전극 단면의 주사전자현미경(Scanning Electron Microscope, SEM) 사진이다.
도 5는 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3a 내지 도 3f는 도 1의 B 방향에서 본 제1 및 제2 외부전극의 층별 개략도이다.
도 4a 및 도 4b는 각각 본 발명의 비교예 및 실시예에 따른 적층 세라믹 커패시터의 외부전극 단면의 주사전자현미경(Scanning Electron Microscope, SEM) 사진이다.
도 5는 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층(111)을 포함하는 세라믹 본체(110); 상기 유전체층(111)을 사이에 두고 상기 세라믹 본체(110)의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극(121, 122)을 포함하여 용량이 형성되는 액티브층(A); 상기 액티브층(A)의 상부 및 하부에 형성된 상부 및 하부 커버층(C); 및 상기 세라믹 본체(110)의 양측 단부에 형성된 제1 및 제2 외부전극(131, 132)을 포함하며, 상기 세라믹 본체(110)의 길이-두께(L-T) 방향 단면에서 상기 제1 외부전극(131)은 제1 바탕전극(131a), 상기 제1 바탕전극(131a) 상에 형성되며, 상기 세라믹 본체(110)의 모서리부에 형성된 제1 도전층(131b) 및 상기 제1 바탕전극(131a)과 제1 도전층(131b) 상에 형성된 제1 단자전극(131c)을 포함하고, 상기 제2 외부전극(132)은 제2 바탕전극(132a), 상기 제2 바탕전극(132a) 상에 형성되며, 상기 세라믹 본체(110)의 모서리부에 형성된 제2 도전층(132b) 및 상기 제2 바탕전극(132a)과 제2 도전층(132b) 상에 형성된 제2 단자전극(132c)을 포함하며, 상기 제1 및 제2 도전층(131b, 132b)은 상기 세라믹 본체(110)의 두께 방향으로 상기 액티브층(A) 외측에 위치할 수 있다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
본 발명의 일 실시형태에서, 세라믹 본체(110)는 형상에 있어 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.
본 발명의 일 실시형태에서, 세라믹 본체(110)는 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가질 수 있으며, 상기 제1 및 제2 주면은 상기 세라믹 본체(110)의 상면 및 하면으로 표현될 수도 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다.
상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
이러한 세라믹 본체(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브층(A)과, 상하 마진부로서 액티브층(A)의 상하부에 각각 형성된 상부 및 하부 커버층(C)으로 구성될 수 있다.
상기 액티브층(A)은 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 및 하부 커버층(C)은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
상기 상부 및 하부 커버층(C)은 단일 유전체층 또는 2 개 이상의 유전체층을 액티브층(A)의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 세라믹 본체(110)의 양측 단부에 형성되며, 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결된 제1 및 제2 외부전극(131, 132)을 포함할 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결될 수 있다.
상기 세라믹 본체(110)의 길이-두께(L-T) 방향 단면에서 상기 제1 외부전극(131)은 제1 바탕전극(131a), 상기 제1 바탕전극(131a) 상에 형성되며, 상기 세라믹 본체(110)의 모서리부에 형성된 제1 도전층(131b) 및 상기 제1 바탕전극(131a)과 제1 도전층(131b) 상에 형성된 제1 단자전극(131c)을 포함할 수 있다.
또한, 상기 제2 외부전극(132)은 제2 바탕전극(132a), 상기 제2 바탕전극(132a) 상에 형성되며, 상기 세라믹 본체(110)의 모서리부에 형성된 제2 도전층(132b) 및 상기 제2 바탕전극(132a)과 제2 도전층(132b) 상에 형성된 제2 단자전극(132c)을 포함할 수 있다.
한편, 상기 제1 및 제2 도전층(131b, 132b)은 상기 세라믹 본체(110)의 두께 방향으로 상기 액티브층(A) 외측에 위치할 수 있다.
이하에서는, 상기 제1 및 제2 외부전극(131, 132)의 구조에 대하여 보다 상세히 설명하도록 한다.
상기 제1 및 제2 바탕전극(131a, 132a)은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상인 도전성 금속과 글라스를 포함할 수 있다.
정전 용량 형성을 위해 상기 제1 및 제2 외부전극(131, 132)이 상기 세라믹 본체(110)의 양 단면에 형성될 수 있으며, 상기 제1 및 제2 외부전극(131, 132)이 포함하는 상기 제1 및 제2 바탕전극(131a, 132a)이 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결될 수 있다.
상기 제1 및 제2 바탕전극(131a, 132a)은 상기 제1 및 제2 내부전극(121, 122)과 동일한 재질의 도전성 물질을 포함할 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속을 포함할 수 있다.
상기 제1 및 제2 바탕전극(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 외부전극(131, 132)은 상기 제1 바탕전극(131a) 상에 형성되며, 상기 세라믹 본체(110)의 모서리부에 형성된 제1 도전층(131b)과 상기 제2 바탕전극(132a) 상에 형성되며, 상기 세라믹 본체(110)의 모서리부에 형성된 제2 도전층(132b)을 포함할 수 있다.
상기 제1 및 제2 도전층(131b, 132b)이 각각 상기 제1 및 제2 바탕전극(131a, 132a) 상에 형성되며, 상기 세라믹 본체(110)의 모서리부에 형성됨으로써 외부로부터 내부전극을 보호할 수 있다.
일반적으로, 적층 세라믹 전자부품이 소형화 및 대용량화됨에 따라 용량 확보를 위하여 내부전극의 적층수를 증가시키고, 이에 따라 상하 커버층의 두께를 감소시키는 설계가 보편적으로 적용된다.
이로 인하여, 외부전극 형성시 두께가 얇아지는 세라믹 본체의 모서리부 부근까지 내부전극이 형성되어 있어 물리적, 화학적 충격에 쉽게 노출되는 문제가 있다.
특히, 상기 적층 세라믹 전자부품의 외부전극이 박층화됨에 따라 세라믹 본체의 모서리부 부근의 외부전극의 두께는 더욱 얇아져서 코너 커버리지(corner coverage) 성능이 떨어지고 이로 인해 도금액이 침투하는 문제가 있다.
또한, 고용량 기종에 사용되는 외부전극의 경우 외부전극 소성시 열 충격을 감소시키고자 저온에서 소결이 가능한 재료를 사용하게 된다. 특히, 저온에서 연화가 되는 글라스의 경우 상대적으로 도금시 내산성에 취약한 특성을 가진다. 이러한 특징으로 인하여 외부전극 외부에 도금층을 형성할 경우 도금액 침투가 용이하며 이는 내습 신뢰성 저하에 따른 제품 품질 저하의 주요한 원인이 되어 왔다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 도전층(131b, 132b)이 상기 세라믹 본체(110)의 모서리부에 형성됨으로써 제1 및 제2 외부전극(131, 132)의 두께 증가 없이 도금액 침투에 따른 내습 신뢰성 저하를 막을 수 있다.
특히, 상기 제1 및 제2 도전층(131b, 132b)은 상기 세라믹 본체(110)의 두께 방향으로 상기 액티브층(A) 외측에 위치하도록 형성함으로써 제1 및 제2 외부전극(131, 132)의 두께 증가 없이 신뢰성을 높이는 효과를 달성할 수 있다.
일반적으로, 세라믹 본체의 모서리부에 형성된 외부전극의 두께가 얇아 내습 신뢰성이 저하되는 문제를 해결하기 위해 외부전극 페이스트를 이중으로 도포하는 방법을 사용하였으나, 이 경우 외부전극의 전체 두께가 증가하여 제품의 소형화 달성에 문제가 생길 수 있었다.
그러나, 본 발명의 일 실시형태에 따르면 상기 제1 및 제2 도전층(131b, 132b)이 상기 세라믹 본체의 모서리부에 형성되되, 상기 세라믹 본체(110)의 두께 방향으로 상기 액티브층(A) 외측에 위치하도록 함으로써, 외부전극 전체의 두께는 증가되지 않고 유지할 수 있다.
즉, 상기 제1 및 제2 도전층(131b, 132b)은 상기 세라믹 본체의 모서리부에 형성되되, 일측 단부가 상기 액티브층(A)의 외측에 해당하는 영역 즉, 커버층(C)에 해당하는 영역에 형성되도록 함으로써, 외부전극 전체의 두께는 증가 되지 않을 수 있다.
상기 제1 및 제2 도전층(131b, 132b)은 상기 제1 및 제2 바탕전극(131a, 132a) 대비 더 많은 양의 도전성 금속과 더 적은 양의 글라스를 포함할 수 있다.
즉, 상기 제1 및 제2 도전층(131b, 132b)은 상기 제1 및 제2 바탕전극(131a, 132a)과 동일하게 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상인 도전성 금속과 글라스를 포함할 수 있으나, 그 함량에 있어서는 차이가 있다.
상기 제1 및 제2 도전층(131b, 132b)은 상기 제1 및 제2 바탕전극(131a, 132a) 대비 더 많은 양의 도전성 금속과 더 적은 양의 글라스를 포함하기 때문에, 외부전극의 코너 커버리지(corner coverage) 성능을 향상시켜 도금액 침투에 따른 내습 특성 저하를 막아 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있다.
즉, 상기 제1 및 제2 도전층(131b, 132b)은 상기 세라믹 본체(110)의 코너부에 형성되는 제1 및 제2 바탕전극(131a, 132a)의 두께가 얇아서 도금액이 용이하게 침투하는 문제를 해결하기 위하여 형성하는 것이므로, 도금액 침투 방지 효과를 보다 향상시키기 위해 상기 제1 및 제2 바탕전극(131a, 132a) 대비 더 많은 함량의 도전성 금속을 포함할 수 있다.
마찬가지로, 도금액 침투 방지 효과를 보다 향상시키기 위해 상기 제1 및 제2 도전층(131b, 132b)은 상기 제1 및 제2 바탕전극(131a, 132a) 대비 더 적은 함량의 글라스를 포함할 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 제1 및 제2 도전층(131b, 132b)은 전도성 수지를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 전도성 수지는 특별히 제한되는 것은 아니나, 예를 들어 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상인 도전성 금속과 에폭시 수지를 포함할 수 있다.
한편, 상기 제1 외부전극(131)은 상기 제1 바탕전극(131a)과 제1 도전층(131b) 상에 형성된 제1 단자전극(131c)을 포함할 수 있으며, 상기 제2 외부전극(132)은 상기 제2 바탕전극(132a)과 제2 도전층(132b) 상에 형성된 제2 단자전극(132c)을 포함할 수 있다.
상기 제1 및 제2 단자전극(131b, 132b)은 도금에 의해 형성될 수 있으며, 특히 니켈/주석 도금층일 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 3a 내지 도 3f는 도 1의 B 방향에서 본 제1 및 제2 외부전극의 층별 개략도이다.
도 3a 내지 도 3c를 참조하면, 상기 세라믹 본체(110)의 단면측 방향에서 상기 제1 및 제2 도전층(131b, 132b)이 형성되지 않은 상기 제1 및 제2 바탕전극(131a, 132a)의 영역은 사각형 형상일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 도전층(131b, 132b)은 상기 세라믹 본체(110)에 형성된 제1 및 제2 바탕전극(131a, 132a) 영역 중 두께가 얇아 도금액에 취약한 영역에 형성되는 것으로서, 상기 세라믹 본체(110)의 단면측 방향에서 가로 및 세로선으로 표시되는 모서리 영역에 형성될 수 있다.
이때, 후술하는 바와 같이 상기 제1 및 제2 도전층(131b, 132b)은 인쇄 방식으로 형성될 수 있어, 상기 액티브 영역(A)을 제외한 상하 커버층과 폭 방향 마진부에 형성됨으로써, 상기 제1 및 제2 도전층(131b, 132b)이 형성되지 않은 상기 제1 및 제2 바탕전극(131a, 132a)의 영역은 사각형 형상일 수 있다.
상기와 같이 제1 및 제2 도전층(131b, 132b)이 형성되지 않은 상기 제1 및 제2 바탕전극(131a, 132a)의 영역의 형상이 사각형일 경우, 원형의 형상에 비하여 외부전극 코너 커버리지(corner coverage) 면적이 균일하여 도금액 침투 방지 효과가 보다 우수할 수 있다.
한편, 도 3d 내지 도 3f를 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터에 있어서, 상기 세라믹 본체(110)의 단면측 방향에서 상기 제1 및 제2 도전층(131b, 132b)이 형성되지 않은 상기 제1 및 제2 바탕전극(131a, 132a)의 영역은 그 형상이 원형일 수 있다.
상기 제1 및 제2 도전층(131b, 132b)은 인쇄 방식으로 형성될 수 있어, 상기 액티브 영역(A)을 제외한 상하 커버층과 폭 방향 마진부에 형성됨으로써, 상기 제1 및 제2 도전층(131b, 132b)이 형성되지 않은 상기 제1 및 제2 바탕전극(131a, 132a)의 영역은 그 형상이 원형일 수 있다.
상기와 같이 제1 및 제2 도전층(131b, 132b)이 형성되지 않은 상기 제1 및 제2 바탕전극(131a, 132a)의 영역의 형상이 원형일 경우, 도금액 침투 방지 효과가 우수할 수 있다.
본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 유전체층(111)을 포함하는 세라믹 본체(110); 상기 유전체층(111)을 사이에 두고 상기 세라믹 본체(110)의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극(121, 122)을 포함하여 용량이 형성되는 액티브층(A); 상기 액티브층(A)의 상부 및 하부에 형성된 상부 및 하부 커버층(C); 및 상기 세라믹 본체(110)의 양측 단부에 형성된 제1 및 제2 외부전극(131, 132)을 포함하며, 상기 세라믹 본체(110)의 길이-두께(L-T) 방향 단면에서 상기 제1 외부전극(131)은 제1 바탕전극(131a), 상기 제1 바탕전극(131a) 상에 형성되며, 상기 세라믹 본체(110)의 모서리부에 형성된 제1 도전층(131b) 및 상기 제1 바탕전극(131a)과 제1 도전층(131b) 상에 형성된 제1 단자전극(131c)을 포함하고, 상기 제2 외부전극(132)은 제2 바탕전극(132a), 상기 제2 바탕전극(132a) 상에 형성되며, 상기 세라믹 본체(110)의 모서리부에 형성된 제2 도전층(132b) 및 상기 제2 바탕전극(132a)과 제2 도전층(132b) 상에 형성된 제2 단자전극(132c)을 포함하며, 상기 제1 및 제2 바탕전극(131a, 132a)은 도전성 금속과 글라스를 포함하고, 상기 제1 및 제2 도전층(131b, 132b)은 상기 제1 및 제2 바탕전극(131a, 132a) 대비 더 많은 양의 도전성 금속과 더 적은 양의 글라스를 포함할 수 있다.
상기 세라믹 본체(110)의 단면측 방향에서 상기 제1 및 제2 도전층(131b, 132b)이 형성되지 않은 상기 제1 및 제2 바탕전극(131a, 132a)의 영역은 사각형 형상일 수 있다.
상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
이외 상기의 실시형태에 따른 적층 세라믹 전자부품의 특징 중 상술한 일 실시형태에 따른 적층 세라믹 전자부품의 설명과 중복되는 설명은 여기서 생략하도록 한다.
이하, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 제조방법을 상세히 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
우선, 유전체층(111) 및 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하는 세라믹 본체(110)를 마련할 수 있다.
상기 유전체층(111)은 티탄산바륨(BaTiO3) 등의 파우더를 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제와 배합하여 바스킷 밀(Basket Mill)을 이용하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 수 ㎛의 두께로 제조된 세라믹 그린시트로 형성할 수 있다.
그리고, 그린시트 상에 도전성 페이스트를 디스펜싱(dispensing)하고, 스퀴지(squeegee)를 일측 방향으로 진행시키면서 도전성 페이스트에 의한 내부전극 층을 형성할 수 있다.
이때, 도전성 페이스트는 은(Ag), 납(Pb), 백금(Pt) 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나의 물질로 형성되거나 적어도 2개의 물질을 혼합하여 형성될 수 있다.
이와 같이 내부전극 층이 형성된 후 그린시트를 캐리어 필름으로부터 분리시킨 후 복수의 그린시트 각각을 서로 겹쳐서 적층하여 적층체를 형성할 수 있다.
이어 그린시트 적층체를 고온, 고압으로 압착시킨 후, 압착된 시트 적층체를 절단공정을 통해 소정의 크기로 절단하여 세라믹 본체를 제조할 수 있다.
다음으로, 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결되도록 제1 및 제2 외부전극(131, 132)을 상기 세라믹 본체(110)의 단부에 형성할 수 있다.
상기 제1 및 제2 외부전극(131, 132)을 형성하는 공정은 우선, 도전성 금속 및 글라스를 포함하는 외부전극용 도전성 페이스트를 세라믹 본체의 양 단부에 도포하여 제1 및 제2 바탕전극을 형성할 수 있다.
상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
다음으로, 상기 제1 및 제2 바탕전극 상부에 형성하되, 상기 세라믹 본체의 모서리부에 상기 제1 및 제2 바탕전극 대비 더 많은 함량의 도전성 금속과 더 적은 함량의 글라스를 포함하는 도전성 페이스트를 도포하여 제1 및 제2 도전층을 형성할 수 있다.
상기 제1 및 제2 바탕전극과 제1 및 제2 도전층이 포함하는 도전성 금속과 글라스의 함량은 특별히 제한되는 것은 아니며, 제1 및 제2 바탕전극이 도전성 금속과 글라스 함량비가 6 : 4로 포함할 경우 제1 및 제2 도전층은 도전성 금속과 글라스 함량비가 8 : 2로 포함할 수 있다.
다음으로, 상기 제1, 제2 바탕전극과 제1 및 제2 도전층 상에 각각 제1 및 제2 단자전극을 도금에 의해 형성할 수 있다.
상기 제1 및 제2 단자전극은 도금층이면 특별히 제한되지 않으며, 예를 들어 니켈/주석층일 수 있다.
끝으로, 상기 세라믹 본체를 소성하여 적층 세라믹 커패시터를 제조할 수 있다.
상기 제조방법 이외에 세부적인 제조방법은 일반적인 적층 세라믹 커패시터의 제조방법과 동일하다.
도 4a 및 도 4b는 각각 본 발명의 비교예 및 실시예에 따른 적층 세라믹 커패시터의 외부전극 단면의 주사전자현미경(Scanning Electron Microscope, SEM) 사진이다.
도 4a 및 도 4b를 참조하면, 본 발명의 비교예(4a)에 따른 적층 세라믹 커패시터의 외부전극의 경우 코너부 두께가 얇은 것을 알 수 있고, 본 발명의 실시예(4b)에 따른 적층 세라믹 커패시터의 외부전극의 경우 코너부 두께가 다른 영역의 두께와 비교하여 균일하므로, 도금액 침투에 따른 내습 특성 저하를 막아 신뢰성을 향상시킬 수 있음을 알 수 있다.
결론적으로, 본 발명의 일 실시형태에 따르면, 제1 외부전극이 제1 바탕전극 상에 형성되며, 상기 세라믹 본체의 모서리부에 형성된 제1 도전층을 포함하고, 마찬가지로 제2 외부전극이 제2 바탕전극 상에 형성되며, 상기 세라믹 본체의 모서리부에 형성된 제2 도전층을 포함함으로써, 신뢰성이 우수한 적층 세라믹 전자부품의 구현이 가능하다.
즉, 본 발명에 따르면 칩의 밀폐성을 향상시킴과 동시에 외부전극의 두께를 증가시키지 않아 신뢰성이 우수하며, 고용량 및 소형화된 적층 세라믹 전자부품의 구현이 가능하다.
적층 세라믹 전자부품의 실장 기판
도 5는 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 5를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)의 실장 기판(200)은 적층 세라믹 커패시터(100)가 수평하도록 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)를 포함한다.
이때, 적층 세라믹 커패시터(100)는 하부 커버층이 하측에 배치되며 제1 및 제2 외부 전극(131, 132)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
상기 세라믹 본체(110)의 단면측 방향에서 상기 제1 및 제2 도전층(131b, 132b)이 형성되지 않은 상기 제1 및 제2 바탕전극(131a, 132a)의 영역은 사각형 형상일 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 ; 적층 세라믹 커패시터
110 ; 세라믹 본체
111 ; 유전체층
121, 122 ; 제1 및 제2 내부 전극
131, 132 ; 제1 및 제2 외부 전극 131a, 132a: 제1, 제2 바탕전극
131b, 132b: 제1, 제2 도전층 131c, 132c: 제1, 제2 단자전극
200 ; 실장 기판
210 ; 인쇄회로기판 221, 222 ; 제1 및 제2 전극 패드
230 ; 솔더링
111 ; 유전체층
121, 122 ; 제1 및 제2 내부 전극
131, 132 ; 제1 및 제2 외부 전극 131a, 132a: 제1, 제2 바탕전극
131b, 132b: 제1, 제2 도전층 131c, 132c: 제1, 제2 단자전극
200 ; 실장 기판
210 ; 인쇄회로기판 221, 222 ; 제1 및 제2 전극 패드
230 ; 솔더링
Claims (11)
- 유전체층을 포함하는 세라믹 본체;
상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층;
상기 액티브층의 상부 및 하부에 형성된 상부 및 하부 커버층; 및
상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며,
상기 세라믹 본체의 길이-두께 방향 단면에서 상기 제1 외부전극은 제1 바탕전극, 상기 제1 바탕전극 상에 형성되며, 상기 세라믹 본체의 모서리부에 형성된 제1 도전층 및 상기 제1 바탕전극과 제1 도전층 상에 형성된 제1 단자전극을 포함하고, 상기 제2 외부전극은 제2 바탕전극, 상기 제2 바탕전극 상에 형성되며, 상기 세라믹 본체의 모서리부에 형성된 제2 도전층 및 상기 제2 바탕전극과 제2 도전층 상에 형성된 제2 단자전극을 포함하며, 상기 제1 및 제2 도전층은 상기 세라믹 본체의 두께 방향으로 상기 액티브층 외측에 위치하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 세라믹 본체의 단면측 방향에서 상기 제1 및 제2 도전층이 형성되지 않은 상기 제1 및 제2 바탕전극의 영역은 사각형 형상인 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 및 제2 바탕전극은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상인 도전성 금속과 글라스를 포함하는 적층 세라믹 전자부품.
- 제3항에 있어서,
상기 제1 및 제2 도전층은 상기 제1 및 제2 바탕전극 대비 더 많은 양의 도전성 금속과 더 적은 양의 글라스를 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 및 제2 도전층은 전도성 수지를 포함하는 적층 세라믹 전자부품.
- 제5항에 있어서,
상기 전도성 수지는 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상인 도전성 금속과 에폭시 수지를 포함하는 적층 세라믹 전자부품.
- 유전체층을 포함하는 세라믹 본체;
상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층;
상기 액티브층의 상부 및 하부에 형성된 상부 및 하부 커버층; 및
상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며,
상기 세라믹 본체의 길이-두께 방향 단면에서 상기 제1 외부전극은 제1 바탕전극, 상기 제1 바탕전극 상에 형성되며, 상기 세라믹 본체의 모서리부에 형성된 제1 도전층 및 상기 제1 바탕전극과 제1 도전층 상에 형성된 제1 단자전극을 포함하고, 상기 제2 외부전극은 제2 바탕전극, 상기 제2 바탕전극 상에 형성되며, 상기 세라믹 본체의 모서리부에 형성된 제2 도전층 및 상기 제2 바탕전극과 제2 도전층 상에 형성된 제2 단자전극을 포함하며, 상기 제1 및 제2 바탕전극은 도전성 금속과 글라스를 포함하고, 상기 제1 및 제2 도전층은 상기 제1 및 제2 바탕전극 대비 더 많은 양의 도전성 금속과 더 적은 양의 글라스를 포함하는 적층 세라믹 전자부품.
- 제7항에 있어서,
상기 세라믹 본체의 단면측 방향에서 상기 제1 및 제2 도전층이 형성되지 않은 상기 제1 및 제2 바탕전극의 영역은 사각형 형상인 적층 세라믹 전자부품.
- 제7항에 있어서,
상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자부품.
- 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
상기 인쇄회로기판 위에 설치된 상기 제1항 또는 제7항의 적층 세라믹 전자부품;을 포함하는 적층 세라믹 전자부품의 실장 기판.
- 제10항에 있어서,
상기 세라믹 본체의 단면측 방향에서 상기 제1 및 제2 도전층이 형성되지 않은 상기 제1 및 제2 바탕전극의 영역은 사각형 형상인 적층 세라믹 전자부품의 실장 기판.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130150825A KR102004776B1 (ko) | 2013-12-05 | 2013-12-05 | 적층 세라믹 전자부품 및 그 실장 기판 |
| US14/198,172 US9258893B2 (en) | 2013-12-05 | 2014-03-05 | Multilayer ceramic electronic part and board having the same mounted thereon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130150825A KR102004776B1 (ko) | 2013-12-05 | 2013-12-05 | 적층 세라믹 전자부품 및 그 실장 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150065467A true KR20150065467A (ko) | 2015-06-15 |
| KR102004776B1 KR102004776B1 (ko) | 2019-07-29 |
Family
ID=53271871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130150825A KR102004776B1 (ko) | 2013-12-05 | 2013-12-05 | 적층 세라믹 전자부품 및 그 실장 기판 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9258893B2 (ko) |
| KR (1) | KR102004776B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190073974A (ko) * | 2017-12-19 | 2019-06-27 | 삼성전기주식회사 | 커패시터 부품 |
| US11282646B2 (en) * | 2019-09-02 | 2022-03-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component having effective coverage of external electrode |
| US11315732B2 (en) | 2019-09-02 | 2022-04-26 | Samsung Electro-Mechanics Co., Ltd. | Multi-layer ceramic electronic component |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6720660B2 (ja) * | 2016-04-12 | 2020-07-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| CN112863874B (zh) * | 2016-09-23 | 2023-02-03 | Tdk株式会社 | 电子部件和电子部件装置 |
| JP2018101724A (ja) * | 2016-12-21 | 2018-06-28 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| IL250305B (en) | 2017-01-26 | 2021-02-28 | Vishay Israel Ltd | Electronic component with flexible terminal |
| JP6972592B2 (ja) * | 2017-03-16 | 2021-11-24 | Tdk株式会社 | 電子部品及び電子部品装置 |
| JP6933090B2 (ja) * | 2017-10-30 | 2021-09-08 | Tdk株式会社 | 電子部品 |
| JP7040534B2 (ja) * | 2017-12-29 | 2022-03-23 | 株式会社村田製作所 | 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連 |
| JP7231340B2 (ja) * | 2018-06-05 | 2023-03-01 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| KR102029597B1 (ko) * | 2018-09-05 | 2019-10-08 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR20210071496A (ko) * | 2019-12-06 | 2021-06-16 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP2022067931A (ja) * | 2020-10-21 | 2022-05-09 | Tdk株式会社 | 電子部品 |
| KR20220060321A (ko) | 2020-11-04 | 2022-05-11 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR20220163610A (ko) | 2021-06-03 | 2022-12-12 | 삼성전기주식회사 | 적층형 커패시터 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243245A (ja) * | 2002-02-14 | 2003-08-29 | Murata Mfg Co Ltd | セラミック電子部品およびその製造方法 |
| JP2004128328A (ja) | 2002-10-04 | 2004-04-22 | Tdk Corp | 電子部品およびその製造方法 |
| JP2010226017A (ja) * | 2009-03-25 | 2010-10-07 | Tdk Corp | 電子部品の製造方法 |
| JP2013098540A (ja) * | 2011-11-04 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4730807B2 (ja) | 2002-09-11 | 2011-07-20 | 株式会社村田製作所 | 外部電極の形成方法及び電子部品の製造方法 |
| JP4359914B2 (ja) * | 2003-05-28 | 2009-11-11 | 京セラ株式会社 | 積層型電子部品およびその製法 |
| JP4720425B2 (ja) * | 2005-10-18 | 2011-07-13 | 株式会社村田製作所 | 電子部品 |
| JP2008181956A (ja) | 2007-01-23 | 2008-08-07 | Tdk Corp | セラミック電子部品 |
| KR101245347B1 (ko) * | 2011-12-29 | 2013-03-25 | 삼화콘덴서공업주식회사 | 적층 세라믹 커패시터 |
| JP5853735B2 (ja) * | 2012-02-02 | 2016-02-09 | Tdk株式会社 | 電子部品 |
| KR20140090466A (ko) * | 2013-01-09 | 2014-07-17 | 삼성전기주식회사 | 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법 |
-
2013
- 2013-12-05 KR KR1020130150825A patent/KR102004776B1/ko active IP Right Grant
-
2014
- 2014-03-05 US US14/198,172 patent/US9258893B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243245A (ja) * | 2002-02-14 | 2003-08-29 | Murata Mfg Co Ltd | セラミック電子部品およびその製造方法 |
| JP2004128328A (ja) | 2002-10-04 | 2004-04-22 | Tdk Corp | 電子部品およびその製造方法 |
| JP2010226017A (ja) * | 2009-03-25 | 2010-10-07 | Tdk Corp | 電子部品の製造方法 |
| JP2013098540A (ja) * | 2011-11-04 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190073974A (ko) * | 2017-12-19 | 2019-06-27 | 삼성전기주식회사 | 커패시터 부품 |
| US11282646B2 (en) * | 2019-09-02 | 2022-03-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component having effective coverage of external electrode |
| US11315732B2 (en) | 2019-09-02 | 2022-04-26 | Samsung Electro-Mechanics Co., Ltd. | Multi-layer ceramic electronic component |
| US11657975B2 (en) | 2019-09-02 | 2023-05-23 | Samsung Electro-Mechanics Co., Ltd. | Multi-layer ceramic electronic component |
| US11978594B2 (en) | 2019-09-02 | 2024-05-07 | Samsung Electro-Mechanics Co., Ltd. | Multi-layer ceramic electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| US9258893B2 (en) | 2016-02-09 |
| KR102004776B1 (ko) | 2019-07-29 |
| US20150162132A1 (en) | 2015-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101548859B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
| KR102004776B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
| CN109461578B (zh) | 电容器组件及制造该电容器组件的方法 | |
| KR101462754B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법. | |
| KR20230093188A (ko) | 적층형 커패시터, 그 실장 기판 및 적층형 커패시터의 제조방법 | |
| KR102061503B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR101883061B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| JP2014165489A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR101813368B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| JP2015057810A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| US11670456B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| KR102004789B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
| KR20170119559A (ko) | 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품 | |
| KR20230040972A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR101422945B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| CN115512965A (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
| US20140085852A1 (en) | Multilayer ceramic electronic component | |
| KR101539888B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
| KR20170109823A (ko) | 커패시터 및 그 제조방법 | |
| KR20140046301A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR20190023594A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR20190116171A (ko) | 적층형 전자 부품 | |
| KR102145316B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102214305B1 (ko) | 적층형 커패시터 | |
| CN114678213A (zh) | 多层电子组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |