JP2013098540A - 積層セラミック電子部品及びその製造方法 - Google Patents

積層セラミック電子部品及びその製造方法 Download PDF

Info

Publication number
JP2013098540A
JP2013098540A JP2012189749A JP2012189749A JP2013098540A JP 2013098540 A JP2013098540 A JP 2013098540A JP 2012189749 A JP2012189749 A JP 2012189749A JP 2012189749 A JP2012189749 A JP 2012189749A JP 2013098540 A JP2013098540 A JP 2013098540A
Authority
JP
Japan
Prior art keywords
external electrode
glass
electrode layer
electronic component
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012189749A
Other languages
English (en)
Other versions
JP5676536B2 (ja
Inventor
Hyun-Hee Gu
グ・ヒュン・ヒ
Sang Hoon Kwon
クォン・サン・フン
Sang Huk Kim
キム・サン・フク
Da-Yong Che
チェ・ダ・ヨン
Ji Na Choi
チェ・ジ・ナ
Jae Young Park
パク・ゼ・ヨン
Chang Bo Liu
リュウ・チャン・ボ
Myun-Chon Park
パク・ミュン・チョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013098540A publication Critical patent/JP2013098540A/ja
Application granted granted Critical
Publication of JP5676536B2 publication Critical patent/JP5676536B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/129Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Non-Adjustable Resistors (AREA)
  • Thermistors And Varistors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】メッキ液の浸透が抑制されて信頼性に優れた積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明の積層セラミック電子部品は、セラミック本体と、上記セラミック本体の内部に積層配置された内部電極と、上記セラミック本体上に形成された第1外部電極層、上記第1外部電極層上に形成された第2外部電極層、上記第2外部電極層上に形成された第3外部電極層を含む外部電極とを含む。
【選択図】図2

Description

本発明は積層セラミック電子部品及びその製造方法に関し、具体的には、信頼性に優れた積層セラミック及びその製造方法に関する。
製品の小型化及び大容量化の傾向により、外部電極の厚さが薄くなり、外部電極の焼成後のメッキ工程で、メッキ液が電極内部に浸透し、チップの信頼性が低下するという問題がある。
外部電極内に存在するガラスは、メッキ液に対する耐食性に優れないため、メッキ液によりガラスが浸食され、メッキ液が電極内部に浸透するようになる。外部電極内のガラスのメッキ液に対する耐食性を強化することで、メッキ工程で起こる可能性があるメッキ液の電極内浸透を防ぎ、チップの信頼性を向上させることが求められている。
内部電極としてニッケルが用いられる最近のMLCC(Multilayered ceramic capacitor)において、外部電極は銅をベース金属として用いることが一般的で、これにガラスを添加する。
外部電極ペーストにおけるガラスは、銅焼結を促進させるだけでなく、セラミック素体と外部電極との接着剤の役割をし、また、銅金属が満たせなかった空間を満たして完全に密封させる役割をする。
一般的に、外部電極ペーストには1種又は2〜3種の他のガラスが含まれる。しかし、一般的なガラスの特性上、耐酸性に優れたり、容量接触性に優れたりするガラスは軟化点が高くて銅濡れ性が落ち、銅濡れ性に優れたガラスは耐酸性が弱いか、容量接触性が脆弱であるという問題点がある。
従来の銅外部電極ペーストは、1種又は異なる特性を有する2〜3種のガラスが含まれた銅ペーストを塗布、乾燥及び焼成して外部電極を形成する。このような1回塗布及び焼成する方法により形成する場合、銅ペースト内に含まれているガラスは、内部電極及び外部電極の接着性、外部電極のシーリング(sealing)、銅との濡れ性、耐酸性などの機能を満たすことが困難である。
即ち、ガラスの銅濡れ性が低下する。また、2種以上のガラスを混合すると、酸化ケイ素の含量が増加して軟化点が高くなり、ガラスが界面と銅金属との空間を十分に満たせない恐れがある。また、ガラスの銅濡れ性及び界面移動は十分に行われるが、ガラスの界面移動が速すぎて銅−ニッケル合金がうまく形成されない恐れもある。さらに、ガラスの銅濡れ性が足らず、電極焼成後、ガラスが表面に溶出されることもあり得る。
上記のような問題点を解決するために、外部電極ペーストを製造する際、それぞれの問題点を解決する2〜3種のガラスを一緒に入れてペーストを製造することもある。しかし、各ガラスが所望する機能を適切に行うためには、外部電極内で各ガラスが所望する位置になければならないが、ガラスの高温特性上、実際は各ガラスが所望する位置にあることが困難である。
本発明は信頼性に優れた積層セラミック電子部品及びその製造方法を提供する。
本発明の一実施形態である積層セラミック電子部品はセラミック本体と、上記セラミック本体の内部に積層配置された内部電極と、上記セラミック本体上に形成された第1外部電極層、上記第1外部電極層上に形成され、ガラスを含み、導電性金属を含まない第2外部電極層、上記第2外部電極層上に形成された第3外部電極層を含む外部電極とを含んでよい。
上記第1外部電極層は、上記内部電極が積層された積層方向において、上記内部電極が積層されたアクティブ領域をカバーすることができる。
上記第1外部電極層は、第1導電性金属及び第1ガラスを含んでよい。
上記第1導電性金属は、金、銀、銅、白金、パラジウム、ニッケル及びこれらの合金からなる群より選択された少なくとも何れか1つを含んでよい。
上記第1ガラスは、ケイ素系ガラスを含んでよい。
上記第2外部電極層は、上記内部電極が積層された積層方向において、上記内部電極が積層されたアクティブ領域をカバーすることができる。
上記ガラスは、第2ガラスであってよい。
上記第2外部電極層は、第2ガラスを含んでよい。
上記第2ガラスは、バリウム系ガラスを含んでよい。
上記第3外部電極層は、上記第1及び第2外部電極層をカバーすることができる。
上記第3外部電極層は、第2導電性金属及び第3ガラスを含んでよい。
上記第2導電性金属は、金、銀、銅、白金、パラジウム、ニッケル及びこれらの合金からなる群より選択された少なくとも何れか1つを含んでよい。
上記第2導電性金属は、上記第1導電性金属と同一であってよい。
上記第3ガラスは、バリウム系ガラスを含んでよい。
上記第3ガラスは、上記第2ガラスと同一であってよい。
上記第2及び第3ガラスは、バリウム系ガラスを含んでよい。
本発明の他の実施形態である積層セラミック電子部品の製造方法は、内部電極が積層配置されたセラミック本体を設ける段階と、上記セラミック本体上に第1外部電極層を形成する段階と、上記第1外部電極層上に導電性金属を含まない第2外部電極層を形成する段階と、上記第2外部電極層上に第3外部電極層を形成する段階とを含んでよい。
上記第1外部電極層は、上記内部電極の積層方向において、上記内部電極が積層されたアクティブ領域をカバーするように形成されてよい。
上記第1外部電極層は、第1導電性金属及び第1ガラスを含んでよい。
上記第1導電性金属は、金、銀、銅、白金、パラジウム、ニッケル及びこれらの合金からなる群より選択された少なくとも何れか1つを含んでよい。
上記第1ガラスは、ケイ素系ガラスを含んでよい。
上記第2外部電極層は、上記内部電極が積層された積層方向において、上記内部電極が積層されたアクティブ領域をカバーするように形成されてよい。
上記第2外部電極層は、導電性金属を含まずに形成されてよい。
上記第2外部電極層は、第2ガラスを含んで形成されてよい。
上記第2ガラスは、バリウム系ガラスを含んでよい。
上記第3外部電極層は、上記第1及び第2外部電極層をカバーするように形成されてよい。
上記第3外部電極層は、第2導電性金属及び第3ガラスを含んでよい。
上記第2導電性金属は、金、銀、銅、白金、パラジウム、ニッケル及びこれらの合金からなる群より選択された少なくとも何れか1つを含んでよい。
上記第2導電性金属は、上記第1導電性金属と同一であってよい。
上記第3ガラスは、バリウム系ガラスを含んでよい。
上記第3ガラスは、上記第2ガラスと同一であってよい。
上記第2及び第3ガラスは、バリウム系ガラスを含んでよい。
本発明によると、メッキ液の浸透を防止することで、信頼性に優れた積層セラミック電子部品を得ることができる。
本発明の一実施形態による積層セラミック電子部品の外観斜視図である。 図1のX−Yによる断面図である。 図2のZ部分の拡大図である。 (a)は比較例による積層セラミック電子部品に対する絶縁抵抗試験の結果を示したグラフであり、(b)は本発明の一実施形態による積層セラミック電子部品に対する絶縁抵抗試験の結果を示したグラフである。
以下では、添付の図面を参照して本発明の好ましい実施形態を説明する。
本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。
また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
従って、図面における要素の形状及び大きさなどは、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同じ要素である。
積層セラミック電子部品には積層セラミックキャパシタ、積層型チップインダクター、チップビーズ、チップバリスタなどがあるが、本発明の一実施形態に対しては、積層セラミックキャパシタを例に挙げて具体的に説明する。但し、本発明はこれに制限されない。
図1は本発明の一実施形態である積層セラミック電子部品の外観斜視図であり、図2は図1のX−Yによる断面図である。
図1を参照すると、本実施形態はセラミック本体10と、上記セラミック本体10の内部に積層配置された内部電極31、32と、上記セラミック本体10上に形成された外部電極20とを含んでよい。
セラミック本体10は、これに制限されないが、直方形であってよい。
セラミック本体10において、外部電極20を連結して延長する方向(「L方向」)を「長さ方向」、内部電極31、32が積層される方向(「T方向」)を「積層方向」又は「厚さ方向」、長さ方向及び厚さ方向と垂直である方向を「幅方向」とする。
セラミック本体10はアクティブ領域Pとカバー領域Qを含んでよい。
アクティブ領域Pは内部電極31、32が積層配置され、静電容量の形成に寄与する領域を意味し、セラミック本体10の積層方向において最上内部電極から最下内部電極までの領域を示すことができる。
カバー領域Qは静電容量の形成に寄与しない領域を意味し、セラミック本体10の積層方向においてアクティブ領域Pの上下にセラミックだけで形成された領域を示すことができる。
セラミック本体10は高い誘電率を有するセラミック材料からなってよく、これに制限されないが、チタン酸バリウム(BaTiO)系又はチタン酸ストロンチウム(SrTiO)系材料などを使用してよい。
セラミック本体10はセラミック層11を積層してから焼結させたもので、隣接するセラミック層11同士は境界が確認できないほど一体化されていてもよい。
内部電極31、32はセラミック本体10の内部に積層配置されてよい。
内部電極31、32は一端がセラミック本体10の一面に露出するように形成されてよい。何れかの内部電極31の一端がセラミック本体10の一面に露出するように形成されたら、それと隣接する内部電極32の一端はセラミック本体10の反対側面に露出するように形成される。
内部電極31、32は、一般的に導電性金属、バインダー及び溶剤を含むペーストを誘電体グリーンシート上に印刷し、これを焼成して形成する。
導電性金属としては、ニッケル(Ni)又はニッケル合金などを使用することができる。
内部電極31、32用導電性ペースト組成物は、セラミック共材、例えば、チタン酸バリウムをさらに含んでよい。
バインダーとしては、ポリビニルブチラール、エチルセルロースなどの高分子樹脂を使用してよい。
溶剤は特に制限されないが、例えば、テルピネオール、ジヒドロテルピネオール、ブチルカルビトール、ケロシンなどを使用することができる。
内部電極31、32は、スクリーン印刷又はグラビア印刷などの方法によりセラミックグリーンシート上に形成されてよい。
外部電極20は、セラミック本体10の外部に形成され、第1から第3外部電極層21〜23を含んでよい。
セラミック本体10上に第1外部電極層21が形成され、第1外部電極層21上に第2外部電極層22が形成され、第2外部電極層22上に第3外部電極層23が形成されてよい。
第1外部電極層21はセラミック本体10上に直接接触して形成されてよく、アクティブ領域Pをカバーすることができる。
第1外部電極層21はメッキ液や外部の水分が内部電極に浸透することを防止するためにセラミック本体10の外部に内部電極31、32が露出したアクティブ領域Pをカバーする。
ここで、「第1」とは、他の構成要素と区分するために使用したに過ぎない。
第1外部電極層21の厚さは1〜10μmであってよく、より具体的には、5μmであってよい。
一般的に、外部電極20は、その内側は内部電極31、32と接続され、その外側にはメッキ層(不図示)が形成される。従って、外部電極20は、内側は内部電極31、32との接着性に優れ、外側はメッキ液に対する耐性が求められる。
内部電極31、32にはニッケルを、外部電極20には銅を主材料として使用する場合、外部電極用ペーストにガラスを添加すると、ガラスの流動性に便乗し、外部電極20内に存在する銅が内部電極31、32側に容易に移動することができる。
内部電極31、32側に移動した銅は、内部電極31、32を構成する元素であるニッケルと接触し焼結過程を経て銅−ニッケル合金を形成することができる。銅−ニッケル合金が形成されることにより、外部電極20と内部電極31、32間の接着力は向上する。
このような特性を具現するためにセラミック本体上に第1外部電極層を形成する。
第1外部電極層21はセラミック本体10の内部に積層配置された内部電極31、32と直接接続されることができ、第1導電性金属及び第1ガラスを含んでよい。
第1導電性金属は金、銀、銅、白金、パラジウム、ニッケル及びこれらの合金からなる群より選択された少なくとも何れか1つを含むことができるが、これに制限されず、外部電極20に導電性が付与できるものであればよい。
第1導電性金属は第1外部電極層21に導電性を付与することができる。これにより外部から印加された電気が外部電極20を介して内部電極31、32に達することができる。
第1ガラスは第1外部電極層21内に分散して存在し、第1外部電極層21内に存在する気孔などを埋めることができるため、第1外部電極層21の緻密度がさらに向上し、メッキ液の浸透を防止することができる。
第1ガラスはケイ素系ガラスを含むことができる。
ケイ素系ガラスは酸化ケイ素を含んでよく、酸化ケイ素はガラスの網目構造を形成する酸化物(glass network former)で、ケイ素原子がその周囲と取り囲んだ4個の酸素原子を介して隣接する4個のケイ素原子と結合する構造を有する。
酸化ケイ素は、ガラスの軟化温度及び耐酸性を決める最大の因子として作用する。酸化ケイ素の含量が小さいと、ガラスの網目構造が弱くて軟化温度が低く、耐酸性が弱い。また、酸化ケイ素の含量が大きいと、ガラスの網目構造が強くて軟化温度が高く、耐酸性が強い。
酸化ケイ素はメッキ液に対する耐食性を向上させることができ、酸化ケイ素の含量が小さいと、メッキ液に対する耐食性向上の効果がわずかで、酸化ケイ素の含量が大きいと、銅との濡れ性がよくない恐れがある。
第2外部電極層22はアクティブ領域Pをカバーすることができる。
第2外部電極層22はメッキ液や外部の水分が内部電極に浸透することを防止するために、セラミック本体10の外部に内部電極31、32が露出したアクティブ領域Pをカバーする。
第2外部電極層22の厚さは1〜10μmであってよく、より具体的には5μmであってよい。
第2外部電極層22は導電性金属を含まず、第2ガラスのみを含んでよい。
第2外部電極層22をガラスのみを含む層に形成することで、メッキ液などの浸透をより完全に遮断することができる。
第2ガラスはバリウム系ガラスを含むことができる。
バリウム系ガラスは酸化バリウムを含んでよく、酸化バリウムはアルカリ土類金属酸化物のうちガラスの軟化点及び融点を最も大きく低下させる成分であって、特に、ガラスの長化(高温での粘度変化が緩い特性)を誘導して高温作業性を向上させることができる。
酸化バリウムの含量が小さいと、融点及び軟化点が高くなることがあり、含量が大きいと、ガラスの形成が困難となるか、化学的耐久性が脆弱となり得る。
第3外部電極層23は第2導電性金属及び第3ガラスを含んでよく、第1及び第2外部電極層21、22をカバーすることができる。
第3外部電極層23はメッキ層を容易に形成させるために形成する。
第3外部電極層23の厚さは5μm以上であってよい。
ガラスの銅濡れ性が良いと、ガラスが外部電極層20内に均一に分散されることができ、この場合、すずメッキ層を容易に形成することができる。
ガラスの銅濡れ性が良いということは、外部電極20内で、ガラス同士が凝集したり、分離したりしておらず、外部電極20の全体にわたって均一に分布されており、外部電極20の表面にガラスが溶出しないことを意味する。
ガラスの銅濡れ性が悪いと、ガラスは外部電極20の主材料である銅と均一に混ざることができず、ガラス同士が凝集する傾向を示し、結局、ガラスは外部電極20の表面に溶出する。これにより、すずメッキ層(不図示)を形成し難くなる恐れがある。
第2導電性金属は金、銀、銅、白金、パラジウム、ニッケル及びこれらの合金からなる群より選択された少なくとも何れか1つを含んでよく、第2導電性金属は第1導電性金属と同一であってもよい。
第2導電性金属が第1導電性金属と同一であれば、第1及び第3外部電極層21、23の界面における相互接合性に優れるため、機械的特性及び電気的特性がさらに向上する。
第3ガラスはバリウム系ガラスを含むことができ、第3ガラスは第2ガラスと同一であってよく、第2及び第3ガラスフリットはバリウム系ガラスフリットを含むことができる。
第2及び第3ガラスが同一であれば、第2及び第3外部電極層22、23間の接合性がさらに向上し、層間剥離が容易に起きず、また、第2及び第3外部電極層22、23間にガラスの連続性が保持されるため、耐メッキ液特性などが連続的に保持されることができる。
バリウム系ガラスに関する事項は上述と同様である。
本発明の他の実施形態である積層セラミック電子部品の製造方法は、内部電極31、32が積層配置されたセラミック本体10を設ける段階と、上記セラミック本体10上に第1外部電極層21を形成する段階と、上記第1外部電極層21上に第2外部電極層22を形成する段階と、上記第2外部電極層22上に第3外部電極層23を形成する段階とを含んでよい。
セラミック本体10を設ける段階は、次のような方法で行われてよい。
まず、セラミック粉末に有機溶剤、バインダー、分散剤などを混合した後、これをボールミルなどをしてセラミック粉末を均一に分散させたセラミックスラリーを用意する。
ドクターブレードなどの方法を通じてセラミックスラリーでセラミックグリーンシートを用意し、ニッケルなどを主成分とする導電性ペーストで上記セラミックグリーンシート上に内部電極を形成する。
内部電極31、32が印刷されたセラミックグリーンシートを積層、加圧及び切断してセラミックグリーンチップを用意し、これを焼結してセラミック焼結チップを用意する。
次に、セラミック焼結チップの表面に外部電極20を形成する。
外部電極用ペーストは導電性金属、ガラス、有機溶剤及びバインダーなどを混合した後、これをボールミルを行って粉末を均一に分散させて用意してよい。
外部電極用ペーストは3種用意してよい。
1つは第1導電性金属と第1ガラスを含み、他の1つは導電性金属は含まずに第2ガラスを含み、残りの1つは第2導電性金属及び第3ガラスを含むものである。
前から順に第1から第3ペーストとする。
第1及び第2導電性金属は金、銀、銅、白金、パラジウム、ニッケル及びこれらの合金からなる群より選択された少なくとも何れか1つを含んでよく、特に、第1及び第2導電性金属は同一であってよい。
第1ガラスはケイ素系ガラスを含んでよく、第2及び第3ガラスはバリウム系ガラスを含んでよい。
具体的には、例えば、導電性金属として銅を含む場合、銅とケイ素系ガラスを含むペースト、バリウム系ガラスを含むペースト、銅とバリウム系ガラスを含むペーストを用意することができる。
第1ペーストをセラミック本体10の外部に塗布して第1外部電極層21を形成する。
第1外部電極層21はアクティブ領域Pをカバーするように形成されてよい。
これは、メッキ液が浸透して内部電極31、32に到逹すると、劣化が進行しやすいため、信頼性に問題が生じる可能性があり、これを防止するため、メッキ液が浸透してもメッキ液が内部電極31、32に到逹できないようにするためである。
第1外部電極層21はディッピング方式又は印刷方式により形成されてよい。
第1外部電極層21を形成してから1次焼成を行うことができ、1次焼成は窒素雰囲気下で行うことができる。1次焼成を経て第1外部電極層21がセラミック本体10に固着される。
次に、第1外部電極層21上に第2ペーストを塗布して第2外部電極層22を形成してよい。
第2外部電極層22はアクティブ領域Pをカバーするように形成されてよい。これは第1外部電極層21と同様の理由による。
第2外部電極層22は導電性金属を含まずにガラスのみを含む層であって、メッキ液の浸透をより確実に遮断することができる。
第2外部電極層22はディッピング方式又は印刷方式により形成されてよい。
第2外部電極層22を形成してから2次焼成を行ってよい。
2次焼成は窒素雰囲気下で行われてよく、2次焼成は1次焼成温度より低い温度で行われることができる。
2次焼成を1次焼成温度より低い温度で行うことで、1次焼成により既に形成された第1外部電極層21への2次焼成による影響を最大限減らすことができる。
次に、第1及び第2外部電極層21、22をカバーするように第3ペーストを塗布して第3外部電極層23を形成してよい。
第3外部電極層23は第1及び第2外部電極層21、22の両方と接触することができる。
第1及び第3外部電極層21、23間の接続により外部との電気的接続が保持されることができる。
第3外部電極層23を形成してから3次焼成を行ってよい。
3次焼成は窒素雰囲気下で行ってよく、3次焼成温度は1次焼成温度より低くてもよく、2次焼成温度と同一であってもよい。
3次焼成を1次焼成温度より低い温度で行うことで、1次焼成により既に形成された第1外部電極層21に及ぶ影響を最小化することができる。
本実施形態におけるセラミック本体10、内部電極31、32、ガラスに関する事項は、上述と同様である。
本発明の実施例による積層セラミックキャパシタを次のような方法で用意した。
セラミック粉末としてはチタン酸バリウム、有機溶媒としてはエチルアルコール、可塑剤としてはジオクチルフタレート、バインダーとしてはポリビニルブチラールを混合し、上記混合物をボルミールしてセラミックスラリーを製造し、ドクターブレード方法によりセラミックグリーンシートを用意した。
セラミックグリーンシート上に導電性ペーストを印刷して導電パターンを形成した。導電性ペーストはニッケル金属とエチルセルロースを含むものを使用した。
導電パターンが形成されたセラミックグリーンシートを200層積層してセラミック積層体を製造し、セラミック積層体を85℃で、500kgf/cmの圧力で等圧圧縮成形(iso−static pressing)した。
圧着が完了したセラミック積層体を個別チップの形態に切断及び焼結して焼結チップを得た。
外部電極用ペーストとして、銅及びケイ素系ガラスを含む第1ペースト、バリウム系ガラスを含む第2ペースト、銅及びバリウム系ガラスを含む第3ペーストを用意した。
セラミック本体の内部電極の露出部分をカバーするように第1ペーストを焼結チップに塗布して第1外部電極層を形成した後、760℃、窒素雰囲気下で1次焼成をした。
第1外部電極層上に第2ペーストを塗布して第2外部電極層を形成した後、665℃、窒素雰囲気下で2次焼成をした。
第1及び第2外部電極層の両方をカバーするように第3ペーストを塗布して第3外部電極層を形成した後、665℃、窒素雰囲気下で3次焼成をした。
比較例は、外部電極の第2外部電極層を形成しないことを除き、実施例と同様である。即ち、比較例は第1及び第3外部電極層が形成された場合である。
言い換えると、実施例は3層構造の外部電極を有し、比較例は2層構造の外部電極を有する。
実施例及び比較例による積層セラミックキャパシタに対し、ガラス溶出有無、外部電極の破れ有無、未メッキ発生有無、絶縁抵抗(IR、insulation resistance)の低下有無を試験し、その結果を表1に示した。
Figure 2013098540
表1を参照すると、比較例及び実施例ともに、ガラス溶出、破れ、未めっきが観察されなかったが、実施例は40個のうち1個で絶縁抵抗低下が発生し、比較例は40個のうち14個で絶縁抵抗低下が発生した。
これによると、実施例の第2外部電極層がメッキ液の浸透を効果的に抑制していると類推することができる。
図3には図2のZ部分を拡大した写真を示した。
図3を参照すると、セラミック本体10上には第1から第3外部電極層21〜23が順に形成されていることが分かる。
図4の(a)には比較例に対する絶縁抵抗の測定結果を示し、図4の(b)には実施例に対する絶縁抵抗の測定結果を示した。
図4の(a)を参照すると、比較例は、時間経過とともに絶縁抵抗が急激に低下する場合が複数存在することが分かる。これにより、メッキ液が内部電極にまで浸透して絶縁抵抗が減少したと類推することができる。
図4の(b)を参照すると、実施例は、時間が経過しても殆どのサンプルが初期の絶縁抵抗値をそのまま保持していることが分かる。これにより、第2外部電極層がメッキ液の浸透を効果的に防止していると類推することができる。
本発明は上述した実施形態及び添付の図面により限定されるものではなく、添付の請求の範囲により限定される。
従って、請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能で、これも本発明の範囲に属する。
10 セラミック本体
11 セラミック層
20 外部電極
21〜23 第1から第3層、又は第1から第3外部電極層

Claims (30)

  1. セラミック本体と、
    前記セラミック本体の内部に積層配置された内部電極と、
    前記セラミック本体上に形成された第1外部電極層、前記第1外部電極層上に形成され、ガラスを含み、導電性金属を含まない第2外部電極層、前記第2外部電極層上に形成された第3外部電極層を含む外部電極と、
    を含む積層セラミック電子部品。
  2. 前記第1外部電極層は、前記内部電極が積層された積層方向において、前記内部電極が積層されたアクティブ領域をカバーする請求項1に記載の積層セラミック電子部品。
  3. 前記第1外部電極層は、第1導電性金属及び第1ガラスを含む請求項1に記載の積層セラミック電子部品。
  4. 前記第1導電性金属は、金、銀、銅、白金、パラジウム、ニッケル及びこれらの合金からなる群より選択された少なくとも何れか1つを含む請求項1に記載の積層セラミック電子部品。
  5. 前記第1ガラスは、ケイ素系ガラスを含む請求項3に記載の積層セラミック電子部品。
  6. 前記第2外部電極層は、前記内部電極が積層された積層方向において、前記内部電極が積層されたアクティブ領域をカバーする請求項1に記載の積層セラミック電子部品。
  7. 前記ガラスは、第2ガラスである請求項1に記載の積層セラミック電子部品。
  8. 前記第2ガラスは、バリウム系ガラスを含む請求項7に記載の積層セラミック電子部品。
  9. 前記第3外部電極層は、前記第1及び第2外部電極層をカバーする請求項1に記載の積層セラミック電子部品。
  10. 前記第3外部電極層は、第2導電性金属及び第3ガラスを含む請求項1に記載の積層セラミック電子部品。
  11. 前記第2導電性金属は、金、銀、銅、白金、パラジウム、ニッケル及びこれらの合金からなる群より選択された少なくとも何れか1つを含む請求項10に記載の積層セラミック電子部品。
  12. 前記第2導電性金属は、前記第1導電性金属と同一である請求項10に記載の積層セラミック電子部品。
  13. 前記第3ガラスは、バリウム系ガラスを含む請求項10に記載の積層セラミック電子部品。
  14. 前記第3ガラスは、前記第2ガラスと同一である請求項10に記載の積層セラミック電子部品。
  15. 前記第2及び第3ガラスは、バリウム系ガラスを含む請求項14に記載の積層セラミック電子部品。
  16. 内部電極が積層配置されたセラミック本体を設ける段階と、
    前記セラミック本体上に第1外部電極層を形成する段階と、
    前記第1外部電極層上に導電性金属を含まない第2外部電極層を形成する段階と、
    前記第2外部電極層上に第3外部電極層を形成する段階と、
    を含む積層セラミック電子部品の製造方法。
  17. 前記第1外部電極層は、前記内部電極の積層方向において、前記内部電極が積層されたアクティブ領域をカバーするように形成された請求項16に記載の積層セラミック電子部品の製造方法。
  18. 前記第1外部電極層は、第1導電性金属及び第1ガラスを含む請求項16に記載の積層セラミック電子部品の製造方法。
  19. 前記第1導電性金属は、金、銀、銅、白金、パラジウム、ニッケル及びこれらの合金からなる群より選択された少なくとも何れか1つを含む請求項18に記載の積層セラミック電子部品の製造方法。
  20. 前記第1ガラスは、ケイ素系ガラスを含む請求項18に記載の積層セラミック電子部品の製造方法。
  21. 前記第2外部電極層は、前記内部電極が積層された積層方向において、前記内部電極が積層されたアクティブ領域をカバーするように形成される請求項16に記載の積層セラミック電子部品の製造方法。
  22. 前記第2外部電極層は、第2ガラスを含み、導電性金属を含まずに形成される請求項16に記載の積層セラミック電子部品の製造方法。
  23. 前記第2ガラスは、バリウム系ガラスを含む請求項22に記載の積層セラミック電子部品の製造方法。
  24. 前記第3外部電極層は、前記第1及び第2外部電極層をカバーするように形成される請求項16に記載の積層セラミック電子部品の製造方法。
  25. 前記第3外部電極層は、第2導電性金属及び第3ガラスを含む請求項16に記載の積層セラミック電子部品の製造方法。
  26. 前記第2導電性金属は、金、銀、銅、白金、パラジウム、ニッケル及びこれらの合金からなる群より選択された少なくとも何れか1つを含む請求項25に記載の積層セラミック電子部品の製造方法。
  27. 前記第2導電性金属は、前記第1導電性金属と同一である請求項25に記載のセラミック電子部品の製造方法。
  28. 前記第3ガラスは、バリウム系ガラスを含む請求項25に記載の積層セラミック電子部品の製造方法。
  29. 前記第3ガラスは、前記第2ガラスと同一である請求項25に記載の積層セラミック電子部品の製造方法。
  30. 前記第2及び第3ガラスは、バリウム系ガラスを含む請求項29に記載の積層セラミック電子部品の製造方法。
JP2012189749A 2011-11-04 2012-08-30 積層セラミック電子部品及びその製造方法 Expired - Fee Related JP5676536B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110114512A KR101228752B1 (ko) 2011-11-04 2011-11-04 적층 세라믹 전자 부품 및 그 제조 방법
KR10-2011-0114512 2011-11-04

Publications (2)

Publication Number Publication Date
JP2013098540A true JP2013098540A (ja) 2013-05-20
JP5676536B2 JP5676536B2 (ja) 2015-02-25

Family

ID=47842948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012189749A Expired - Fee Related JP5676536B2 (ja) 2011-11-04 2012-08-30 積層セラミック電子部品及びその製造方法

Country Status (2)

Country Link
JP (1) JP5676536B2 (ja)
KR (1) KR101228752B1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150009808A (ko) * 2013-07-17 2015-01-27 삼성전기주식회사 칩 인덕터
KR20150065467A (ko) * 2013-12-05 2015-06-15 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR101548804B1 (ko) 2013-09-16 2015-08-31 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
CN107293405A (zh) * 2016-04-12 2017-10-24 株式会社村田制作所 层叠陶瓷电容器
KR20180028237A (ko) * 2016-09-08 2018-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP2018110212A (ja) * 2017-01-02 2018-07-12 サムソン エレクトロ−メカニックス カンパニーリミテッド. キャパシタ部品
JP2019062227A (ja) * 2015-11-27 2019-04-18 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag 多層デバイスおよび多層デバイスを製造するための方法
CN111354572A (zh) * 2018-12-21 2020-06-30 三星电机株式会社 电容器组件
JP2020155719A (ja) * 2019-03-22 2020-09-24 株式会社村田製作所 積層セラミックコンデンサ
JP2020167322A (ja) * 2019-03-29 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
WO2022130739A1 (ja) * 2020-12-18 2022-06-23 株式会社村田製作所 電子部品および電子部品に対する樹脂層形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6407540B2 (ja) 2013-03-29 2018-10-17 太陽誘電株式会社 積層インダクタ
KR101434108B1 (ko) 2013-07-22 2014-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
KR102061503B1 (ko) * 2013-09-24 2020-01-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP6309991B2 (ja) * 2016-03-25 2018-04-11 太陽誘電株式会社 積層セラミックコンデンサ
KR101992450B1 (ko) 2017-08-23 2019-06-25 삼성전기주식회사 커패시터 부품 및 그 제조 방법
KR102192426B1 (ko) * 2019-06-03 2020-12-17 삼성전기주식회사 커패시터 부품 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5969906A (ja) * 1982-10-14 1984-04-20 松下電器産業株式会社 積層セラミツクコンデンサの端子電極形成方法
JPH0836915A (ja) * 1994-07-26 1996-02-06 Taiyo Yuden Co Ltd セラミック電子部品用焼付型導電性ペースト及びセラミック電子部品
JPH10135073A (ja) * 1996-10-30 1998-05-22 Matsushita Electric Ind Co Ltd 複合セラミック電子部品およびその製造方法
JP2003068560A (ja) * 2001-08-23 2003-03-07 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2008130720A (ja) * 2006-11-20 2008-06-05 Tdk Corp 電極形成用組成物及びこれを用いた電子部品

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3678196B2 (ja) * 2001-12-18 2005-08-03 株式会社村田製作所 チップ型電子部品の製造方法、及びチップ型電子部品
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP5211970B2 (ja) * 2008-09-17 2013-06-12 株式会社村田製作所 セラミック電子部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5969906A (ja) * 1982-10-14 1984-04-20 松下電器産業株式会社 積層セラミツクコンデンサの端子電極形成方法
JPH0836915A (ja) * 1994-07-26 1996-02-06 Taiyo Yuden Co Ltd セラミック電子部品用焼付型導電性ペースト及びセラミック電子部品
JPH10135073A (ja) * 1996-10-30 1998-05-22 Matsushita Electric Ind Co Ltd 複合セラミック電子部品およびその製造方法
JP2003068560A (ja) * 2001-08-23 2003-03-07 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2008130720A (ja) * 2006-11-20 2008-06-05 Tdk Corp 電極形成用組成物及びこれを用いた電子部品

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101983144B1 (ko) * 2013-07-17 2019-05-28 삼성전기주식회사 칩 인덕터
KR20150009808A (ko) * 2013-07-17 2015-01-27 삼성전기주식회사 칩 인덕터
KR101548804B1 (ko) 2013-09-16 2015-08-31 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR20150065467A (ko) * 2013-12-05 2015-06-15 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR102004776B1 (ko) 2013-12-05 2019-07-29 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
CN110010320A (zh) * 2015-11-27 2019-07-12 埃普科斯股份有限公司 陶瓷多层器件和用于制造陶瓷多层器件的方法
JP2019062227A (ja) * 2015-11-27 2019-04-18 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag 多層デバイスおよび多層デバイスを製造するための方法
CN107293405A (zh) * 2016-04-12 2017-10-24 株式会社村田制作所 层叠陶瓷电容器
US10062514B2 (en) 2016-04-12 2018-08-28 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR101883061B1 (ko) * 2016-09-08 2018-07-27 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20180028237A (ko) * 2016-09-08 2018-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US10347427B2 (en) 2016-09-08 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component including external electrodes having extended band portions on one surface of body of multilayer ceramic electronic component
US10804037B2 (en) 2016-09-08 2020-10-13 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multilayer ceramic electronic component
JP7073611B2 (ja) 2017-01-02 2022-05-24 サムソン エレクトロ-メカニックス カンパニーリミテッド. キャパシタ部品
JP2018110212A (ja) * 2017-01-02 2018-07-12 サムソン エレクトロ−メカニックス カンパニーリミテッド. キャパシタ部品
US11869722B2 (en) 2017-01-02 2024-01-09 Samsung Electro-Mechanics Co., Ltd. Capacitor component having external electrodes with reduced thickness
US11107634B2 (en) * 2017-01-02 2021-08-31 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing capacitor component having external electrodes with reduced thickness
CN111354572A (zh) * 2018-12-21 2020-06-30 三星电机株式会社 电容器组件
US11875945B2 (en) 2018-12-21 2024-01-16 Samsung Electro-Mechanics Co., Ltd. Capacitor component including connection portion between external electrode and body
US11302476B2 (en) * 2018-12-21 2022-04-12 Samsung Electro-Mechanics Co., Ltd. Capacitor component having connection portions which include metal and ceramic layers
JP2020155719A (ja) * 2019-03-22 2020-09-24 株式会社村田製作所 積層セラミックコンデンサ
JP7081543B2 (ja) 2019-03-22 2022-06-07 株式会社村田製作所 積層セラミックコンデンサ
CN111724991A (zh) * 2019-03-22 2020-09-29 株式会社村田制作所 层叠陶瓷电容器
JP7070840B2 (ja) 2019-03-29 2022-05-18 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2020167322A (ja) * 2019-03-29 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
WO2022130739A1 (ja) * 2020-12-18 2022-06-23 株式会社村田製作所 電子部品および電子部品に対する樹脂層形成方法

Also Published As

Publication number Publication date
KR101228752B1 (ko) 2013-01-31
JP5676536B2 (ja) 2015-02-25

Similar Documents

Publication Publication Date Title
JP5676536B2 (ja) 積層セラミック電子部品及びその製造方法
JP6604610B2 (ja) 積層セラミック電子部品
CN104882276B (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
CN104517730B (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
JP7301660B2 (ja) キャパシタ部品
JP5694249B2 (ja) 積層セラミック電子部品
JP7188843B2 (ja) キャパシタ部品
US20130250480A1 (en) Multi-layer ceramic electronic component and method of manufacturing the same
CN112185692B (zh) 电容器组件
US9305686B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR20130111000A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2014011450A (ja) 積層セラミック電子部品及びその製造方法
JP2013048231A (ja) 積層セラミック電子部品及びその製造方法
KR102004789B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
CN109473279A (zh) 多层陶瓷电容器及其制造方法
KR20130065199A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
KR20150125454A (ko) 외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법
JP5925628B2 (ja) 積層セラミック電子部品及びその製造方法
KR20190116121A (ko) 커패시터 부품
JP6116862B2 (ja) 積層セラミック電子部品及びその製造方法
KR20130027784A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
KR20220096546A (ko) 적층형 전자 부품
KR101477334B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2017147430A (ja) 積層型キャパシタ及びその製造方法
JP2019149410A (ja) 電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141010

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141225

R150 Certificate of patent or registration of utility model

Ref document number: 5676536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees