KR101983144B1 - 칩 인덕터 - Google Patents

칩 인덕터 Download PDF

Info

Publication number
KR101983144B1
KR101983144B1 KR1020130084189A KR20130084189A KR101983144B1 KR 101983144 B1 KR101983144 B1 KR 101983144B1 KR 1020130084189 A KR1020130084189 A KR 1020130084189A KR 20130084189 A KR20130084189 A KR 20130084189A KR 101983144 B1 KR101983144 B1 KR 101983144B1
Authority
KR
South Korea
Prior art keywords
electrode layer
ceramic body
external electrode
outer electrode
thickness
Prior art date
Application number
KR1020130084189A
Other languages
English (en)
Other versions
KR20150009808A (ko
Inventor
신성식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130084189A priority Critical patent/KR101983144B1/ko
Publication of KR20150009808A publication Critical patent/KR20150009808A/ko
Application granted granted Critical
Publication of KR101983144B1 publication Critical patent/KR101983144B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은, 내구성 및 전기적 특성을 높이기 위하여, 코일전극이 내설된 육면체의 세라믹 본체; 및 상기 세라믹 본체의 측면 및 측면에 인접한 4면과 접합하는 제1 외부전극층과, 상기 제1 외부전극층 표면에 형성된 제2 외부전극층으로 구성되는 외부단자;를 포함하되, 상기 세라믹 본체의 모서리부에 인접한 제2 외부전극층에 전기적 도통 경로가 형성되는, 칩 인덕터를 제시한다.

Description

칩 인덕터{CHIP INDUCTOR}
본 발명은 칩 인덕터에 관한 것으로, 보다 상세하게는, 직류저항(Rdc)의 특성이 우수한 칩 인덕터에 관한 것이다.
인덕터 소자는 저항, 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자 중의 하나로, 주로 전자기기 내 DC-DC 컨버터와 같은 전원회로에 사용되며, 또는 노이즈(noise)를 제거하거나 LC 공진 회로를 이루는 부품으로 폭넓게 사용되고 있다.
한편, IT 기술의 발전과 더불어 전자기기의 소형화 및 박막화가 가속화되어 가고 있으며, 이와 함께 소형, 박형 소자에 대한 시장 요구도 증가하고 있다. 이러한 요구에 따라 박막 구조의 칩 인덕터 소자가 제시되고 있다.
일반적으로, 칩 인덕터 소자는 코일전극이 내설된 세라믹 소체의 양단부에 외부단자를 형성함으로써 제공될 수 있다. 외부단자는 세라믹 소체 외부로 노출된 코일전극의 단부와 접합함으로써 코일전극과 전기적 도통이 이루어지고, 이에 따라, 코일전극은 상기 외부단자를 통해 외부로부터 전원(전류)를 인가받아 자로(magnetic path)를 형성하게 된다.
여기서, 외부단자는 일반적으로 금속 분말(은, 팔라듐, 니켈, 구리 등)과 유리 분말과 유기 비히클 등을 혼련하여 제조한 도전성 페이스트를 세라믹 소체의 단부에 디핑(dipping)함으로써 완성될 수 있다. 이때, 디핑 공정 시 사용되는 도전성 페이스트로는 세라믹 소체와의 결합력, 디핑에 적합한 유동성, 기타 전기 전도성 등이 우수한 재질을 사용하여야 하며, 그렇지 못한 경우 하프문(half-moon), 딤플(dimple) 및 핀 홀(pin-hole) 등의 불량에 의한 기계적, 전기적 특성이 저하될 수 있다. 이에 따라, 도전성 페이스트의 구성 재질 및 조성비에 관한 많은 특허 문헌들이 제시되고 있다(예컨대, 특허 문헌 1 참조).
한편, 최근의 칩 소형화 및 고용량화 요구에 따라 코일전극이 내설된 본체의 경우 그 체적을 가능한 한 크게 하기 위해 외부단자의 두께를 얇게 형성하고 있으나, 이 경우 상대적으로 치밀도나 코너(corner)부의 커버리지(coverage)가 떨어지게 되어 소성 후 도금 공정에서 도금액이 내부로 침투하거나 약한 충격에도 외부단자가 쉽게 파손되어 제품의 신뢰성이 저하되는 문제가 있다.
특허문헌 : 한국 공개특허공보 제 2001-0038165호
본 발명은 외부단자의 구조를 변경하여 외부의 수분이나 충격에도 신뢰성이 유지되고, 또한 기계적, 전기적 특성 저하가 없는 칩 인덕터를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명은, 코일전극이 내설된 육면체의 세라믹 본체; 및 상기 세라믹 본체의 측면 및 측면에 인접한 4면과 접합하는 제1 외부전극층과, 상기 제1 외부전극층 표면에 형성된 제2 외부전극층으로 구성되는 외부단자;를 포함하되, 상기 세라믹 본체의 모서리부에 인접한 제2 외부전극층에 전기적 도통 경로가 형성되는, 칩 인덕터를 제공한다.
또한, 상기 제2 외부전극층 중 상기 세라믹 본체의 모서리부에 인접한 부위의 두께가 다른 부위의 두께보다 더 얇은, 칩 인덕터를 제공한다.
또한, 상기 세라믹 본체 모서리의 어느 한 점을 지나는 법선 상의 상기 제2 외부전극층두께(d1)는 0.1㎛ 내지 5㎛인, 칩 인덕터를 제공한다.
또한, 상기 세라믹 본체 꼭지점을 지나는 법선 상의 상기 제2 외부전극층의 두께(d2)는 0.1㎛ 내지 3㎛인, 칩 인덕터를 제공한다.
또한, 상기 제2 외부전극층 표면에 형성된 도금층이 더 형성된, 칩 인덕터를 제공한다.
또한, 상기 도금층의 구성 재질 일부가 상기 제2 외부전극층의 모서리부에 함입되어 상기 제1 외부전극층과 연결되는, 칩 인덕터를 제공한다.
또한, 상기 제1 외부전극층은 Ni, Al, Fe, Cu, Ti, Cr, Au, Ag, Pd로 이루어지는 군에서 선택되는 적어도 어느 하나 이상의 금속을 포함하는, 칩 인덕터를 제공한다.
또한, 상기 제2 외부전극층은 Ni, Al, Fe, Cu, Ti, Cr, Au, Ag, Pd로 이루어지는 군에서 선택되는 적어도 어느 하나 이상의 금속과 수지의 혼합 물질로 이루어지는, 칩 인덕터를 제공한다.
또한, 상기 도금층은 구리(Cu),니켈(Ni),주석(Sn) 또는 니켈(Ni),주석(Sn)이 순차적으로 도금되어 이루어지는, 칩 인덕터를 제공한다.
본 발명의 칩 인덕터에 따르면, 제2 외부전극층을 포함하는 외부단자를 구비함으로써 전체적인 칩 내구성을 높일 수 있고, 동시에 상기 제2 외부전극층의 두께 조절을 통해 직류저항특성(Rdc) 저하를 방지함으로써 전기적 특성을 높일 수 있다.
도 1은 본 발명에 따른 칩 인덕터의 외관 사시도
도 2는 본 발명에 따른 칩 인덕터의 단면도
도 3은 도 2의 A부분의 확대도
도 4 내지 도 5는 본 발명에 포함된 제2 외부전극층의 두께를 설명하기 위한 도면
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 또한, 본 명세서에서 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명에 따른 칩 인덕터의 외관 사시도이고, 도 2는 본 발명에 따른 칩 인덕터의 단면도이고, 그리고 도 3은 도 2의 A부분의 확대도이다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니고, 예컨대, 본 발명의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 한편, 각 도면에 걸쳐 표시된 동일 참조 부호는 동일 구성 요소를 지칭하며, 도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다.
도 1 내지 도 3을 참조하면, 본 발명에 따른 칩 인덕터(100)는, 코일이 내설된 육면체의 세라믹 본체(110)를 기본 구조로 한다.
구체적으로, 본 발명의 칩 인덕터(100)는 1005(1.0mm×0.5mm×0.5mm), 0603(0.6mm×0.3mm×0.3mm), 0402(0.4mm×0.2mm×0.2mm) 등 다양한 크기로 제작될 수 있고, 이에 따라 상기 세라믹 본체(110)도 이에 상응하는 크기를 가질 수 있다.
이러한 상기 세라믹 본체(110)는 다수 매의 세라믹 시트가 두께 방향으로 적층된 후 가압·소결 공정을 거쳐 완성될 수 있고, 따라서, 인접하는 세라믹 시트 사이는 그 경계를 구별할 수 없을 정도로 일체화되어 상기 세라믹 본체(110)를 형성하게 된다.
상기 각 층의 세라믹 시트는, 닥터 블레이드(Doctor blade) 공법 등을 통해 예를 들어 Cu-Zn계 페라이트 분말 또는 Ni-Cu-Zn-Mg계 페라이트 분말 등의 자성체 분말을 주원료로 한 세라믹 슬러리(Slurry)를 소정 두께로 성형한 시트로서, 그 위에 도체패턴(120)이 인쇄될 수 있다. 즉, 상기 세라믹 본체(110)는 세라믹 시트와 도체패턴(120)의 교번 적층으로 형성될 수 있다.
상기 도체패턴(120)은 세라믹 시트 위에 금속 페이스트, 예컨대, Ni, Al, Fe, Cu, Ti, Cr, Au, Ag, Pd, Pt 중에서 선택되는 적어도 1 종류의 금속, 혹은 이들의 금속 화합물을 스크린 인쇄 기법 등으로 형성될 수 있다.
이러한 상기 각 층의 도체패턴(120)은, 세라믹 시트의 소정 위치에 형성된 비아(도면 미도시)를 통해 상호 연결되어 나선상(螺旋狀)으로 주회하는 하나의 코일을 형성한다. 즉, 상기 각 층의 도체패턴(120)은 하나의 코일을 분할 도금한 형태로 각각의 세라믹 시트에 인쇄될 수 있다.
구체적으로, 상기 도체패턴(120)은 사각형이나 원형의 형상으로 인쇄될 수 있다. 상기 도체패턴(120)이 상기 세라믹 시트의 가장자리에 따라 사각형의 형상으로 인쇄되는 경우, 코일의 단면적이 넓게 형성되어 고용량의 인덕턴스 구현이 가능해진다. 이와 달리, 상기 도체패턴(120)을 원형의 형상으로 인쇄되는 경우 전류의 흐름성이 좋아져 직류저항특성(Rdc)을 높일 수 있다.
이처럼 상기 도체패턴(120)의 상호 연결로 형성된 코일은 인출전극(121)을 통해 상기 세라믹 본체(110)의 단부에 구비된 외부단자(130)와 전기적으로 접속하여 외부의 전원을 인가받는다. 여기서, 상기 외부단자(130)는 상기 세라믹 본체(110)의 측면 및 측면에 인접한 4면과 접합하는 제1 외부전극층(131)과, 상기 제1 외부전극층(131) 표면에 형성된 제2 외부전극층(132)을 포함할 수 있다.
상기 제1,2 도금층(131,132)은 상기 세라믹 본체(110)의 측면에 디핑(dipping) 공정으로 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다. 여기서, 상기 제1 외부전극층(131) 형성을 위한 도전성 페이스트는 전기 전도성이 우수한 금속, 예컨대 Ni, Al, Fe, Cu, Ti, Cr, Au, Ag, Pd로 이루어지는 군에서 선택되는 적어도 어느 하나 이상의 금속과, 유리 프릿(glass frit) 및 유기 비히클(Vehicle)을 주성분으로 제조될 수 있다. 특히, 금속으로서 구리(Cu)나 니켈(Ni) 등의 비금속(卑金屬)을 사용하는 경우, 소성 시 금속이 산화되는 것을 방지하기 위해 환원 분위기에서 실행될 수 있는데, 이때, 유리 프릿으로 사용되는 재질로 산화바륨(BaO)계 유리(Glass)와 산화아연(ZnO)계 유리 등을 이용할 수 있다.
상기 제1 외부전극층(131)은 소성 후 제1 외부전극층(131)에 포함된 유리 성분에 의해 외부의 약한 충격에도 쉽게 파손될 수 있다. 따라서, 상기 제1 외부전극층(131) 형성 이후, Ni, Al, Fe, Cu, Ti, Cr, Au, Ag, Pd로 이루어지는 군에서 선택되는 적어도 어느 하나 이상의 금속과, 에폭시, 폴리이미드 등의 수지를 주성분으로 제조된 도전성 페이스트를 상기 제1 외부전극층(131) 표면에 도포하여 상기 제2 외부전극층(132)을 형성할 수 있다.
즉, 상기 제2 외부전극층(132)은 제1 외부전극층(131)을 모두 감싸는 형태로 구비되어 외부의 충격으로부터 상기 제1 외부전극층(131)을 보호하고, 따라서, 상기 제2 외부전극층(132)은 외부 충격 흡수에 강한 구리(Cu)나 은(Ag) 등의 재질로 구성하는 것이 보다 바람직하다.
다만, 단가 측면에서 은(Ag) 보다 구리(Cu)를 사용하는 것이 유리한데, 구리(Cu)의 경우 비금속(卑金屬)으로서 소성 시 쉽게 산화될 수 있고, 이에 따라, 직류저항특성(Rdc)이 크게 저하될 수 있다. 따라서, 본 발명은 상기 세라믹 본체(110)의 모서리부(110a)에 인접한 상기 제2 외부전극층(132)에 전기적 도통 경로가 형성되는 것을 특징으로 한다. 즉, 본 발명은 필요에 따라 상기 제2 외부전극층(132) 표면에 솔더 접합을 위한 구리(Cu),니켈(Ni),주석(Sn) 또는 니켈(Ni),주석(Sn)을 순차적으로 도금하여 형성되는 도금층(133)을 더 포함할 수 있는데, 이때 외부전원(전류)은 상기 도금층(133), 상기 세라믹 본체(110)의 모서리부(110a)에 인접한 상기 제2 외부전극층(132), 그리고 상기 제1 외부전극층(131)을 통해 인가될 수 있다.
이와 같은 도통 경로 형성을 위해, 상기 제2 외부전극층(132) 중 상기 세라믹 본체(110)의 모서리부(110a)에 인접한 부위의 두께가 다른 부위의 두께보다 더 얇게 형성되도록 한다. 구체적으로, 도 4a의 점선에 따라 상기 세라믹 본체(110)의 모서리(110b)를 지나는 절단 단면(도 4b)에 도시된 것처럼, 상기 세라믹 본체(110)의 모서리(110b)의 어느 한 점을 지나는 법선(L) 상의 상기 제2 외부전극층(132)의 두께(d1)를 0.1㎛ 내지 5㎛ 범위내에서 설정할 수 있다.
이 경우, 상기 도금층(133) 형성을 위한 도전성 페이스트 도포 시 구리(Cu),니켈(Ni) 또는 주석(Sn)의 금속 원료는 상기 세라믹 본체(110)의 모서리부(110a)에 인접한 상기 제2 외부전극층(132)에 함입되어 상기 제1 외부전극층(131)과 연결될 수 있다. 그 결과, 실질적으로 상기 도금층(133)은 직류저항특성(Rdc) 저하의 요인이 되는 상기 제2 외부전극층(132)을 거지치 않고 상기 제1 외부전극층(131)과 직접 도통되고, 따라서 본 발명의 칩 인덕터(100)는 전기적 특성을 크게 향상될 수 있다.
이처럼, 본 발명의 칩 인덕터(100)는 상기 제2 외부전극층(132)을 구비함으로써 칩의 내구성을 높이는 동시에 상기 제2 외부전극층(132)의 코너(corner) 두께를 적절히 설정함으로써 전기적 특성 또한 향상시킬 수 있다.
여기서, 상기 제2 외부전극층(132)의 두께(d1)를 0.1㎛ 미만으로 형성하는 것은 공정상 어려움이 따르고, 반대로 상기 제2 외부전극층(132)의 두께(d1)가 5㎛를 초과하게 되면 도금층(133) 형성을 위한 도전성 페이스트의 원료 일부가 제2 외부전극층(132)에 함입하기 힘들어진다. 따라서, 상기 제2 외부전극층(132)의 두께(d1)는 0.1㎛ 내지 5㎛ 범위내에서 설정하는 것이 바람직하나, 이 수치범위는 제2 외부전극층(132) 형성을 위한 도전성 페이스트의 치밀도 등에 따라 얼마든지 변동될 수 있음은 당업자 입장에서 자명하다.
한편, 도 5a의 점선에 따라 상기 세라믹 본체(110)의 꼭지점(110c)을 지나는 절단 단면(도 5b)에 도시된 것처럼, 상기 세라믹 본체(110)의 꼭지점(110c)을 지나는 법선(L) 상의 상기 제2 외부전극층(132) 두께(d2)는 0.1㎛ 내지 3㎛ 범위내에서 설정할 수 있다. 이 경우, 도금층(133) 형성을 위한 도금 원료 일부는 상기 세라믹 본체(110)의 꼭지점(110c)에 인접한 제2 외부전극층(132)에 더욱 집중적으로 함입될 수 있어 보다 안정전인 전기적 도통 경로의 형성이 가능해진다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100: 본 발명의 칩 인덕터 110: 세라믹 본체
120: 도체패턴 121: 인출전극
130: 외부단자 131: 제1 외부전극층
132: 제2 외부전극층 133: 도금층

Claims (9)

  1. 페라이트를 포함하는 육면체의 세라믹 본체;
    복수의 코일 패턴이 연결되어 형성되고, 상기 세라믹 본체에 내설된 코일; 및
    상기 세라믹 본체의 측면 및 측면에 인접한 4면과 접합하는 제1 외부전극층과, 상기 제1 외부전극층의 표면을 덮어 상기 세라믹 본체와 접촉하는 제2 외부전극층을 포함하는 외부단자; 를 포함하고,
    상기 제2 외부전극층은 Ni, Al, Fe, Cu, Ti, Cr, Au, Ag, Pd로 이루어지는 군에서 선택되는 적어도 어느 하나 이상의 금속을 포함하고,
    상기 제2 외부전극층 중 상기 세라믹 본체의 모서리부에 인접한 부위의 두께가 상기 제2 외부전극층의 다른 부위의 두께보다 더 얇은,
    칩 인덕터.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 세라믹 본체 모서리의 어느 한 점을 지나는 법선 상의 상기 제2 외부전극층의 두께(d1)는 0.1㎛ 내지 5㎛인, 칩 인덕터.
  4. 제 1 항에 있어서,
    상기 세라믹 본체 꼭지점을 지나는 법선 상의 상기 제2 외부전극층의 두께(d2)는 0.1㎛ 내지 3㎛인, 칩 인덕터.
  5. 제 1 항에 있어서,
    상기 제2 외부전극층 표면에 형성된 도금층이 더 형성된, 칩 인덕터.
  6. 제 5 항에 있어서,
    상기 도금층의 구성 재질 일부가 상기 제2 외부전극층의 모서리부에 함입되어 상기 제1 외부전극층과 연결되는, 칩 인덕터.
  7. 제 1 항에 있어서,
    상기 제1 외부전극층은 Ni, Al, Fe, Cu, Ti, Cr, Au, Ag, Pd로 이루어지는 군에서 선택되는 적어도 어느 하나 이상의 금속을 포함하는, 칩 인덕터.
  8. 제 1 항에 있어서,
    상기 제2 외부전극층은 수지를 더 포함하는, 칩 인덕터.
  9. 제 5 항에 있어서,
    상기 도금층은 구리(Cu),니켈(Ni),주석(Sn) 또는 니켈(Ni),주석(Sn)이 순차적으로 도금되어 이루어지는, 칩 인덕터.
KR1020130084189A 2013-07-17 2013-07-17 칩 인덕터 KR101983144B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130084189A KR101983144B1 (ko) 2013-07-17 2013-07-17 칩 인덕터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130084189A KR101983144B1 (ko) 2013-07-17 2013-07-17 칩 인덕터

Publications (2)

Publication Number Publication Date
KR20150009808A KR20150009808A (ko) 2015-01-27
KR101983144B1 true KR101983144B1 (ko) 2019-05-28

Family

ID=52481846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130084189A KR101983144B1 (ko) 2013-07-17 2013-07-17 칩 인덕터

Country Status (1)

Country Link
KR (1) KR101983144B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7226198B2 (ja) * 2019-09-03 2023-02-21 株式会社村田製作所 電子部品およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107236B1 (ko) * 2009-01-16 2012-01-25 티디케이가부시기가이샤 세라믹 전자부품
JP2013098540A (ja) * 2011-11-04 2013-05-20 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360546B1 (ko) 1999-10-22 2002-11-21 엘지이노텍 주식회사 적층 칩 인덕터의 외부 전극용 도전성 페이스트 조성물

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107236B1 (ko) * 2009-01-16 2012-01-25 티디케이가부시기가이샤 세라믹 전자부품
JP2013098540A (ja) * 2011-11-04 2013-05-20 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
KR20150009808A (ko) 2015-01-27

Similar Documents

Publication Publication Date Title
KR101983146B1 (ko) 칩 전자부품
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
KR101952859B1 (ko) 칩 전자부품 및 그 제조방법
JP4953988B2 (ja) 積層コンデンサおよびコンデンサ実装基板
US9343228B2 (en) Laminated inductor and manufacturing method thereof
US20110285494A1 (en) Multilayer type inductor
KR101994730B1 (ko) 인덕터
KR101607027B1 (ko) 칩 전자 부품 및 칩 전자 부품의 실장 기판
KR102052596B1 (ko) 칩형 코일 부품 및 그 제조방법
US20150137929A1 (en) Multilayer inductor
KR20170032057A (ko) 적층 전자부품
KR102143005B1 (ko) 인덕터 및 그 실장 기판
KR20140003056A (ko) 파워 인덕터 및 그 제조방법
KR20170045629A (ko) 적층 전자부품 및 그 제조방법
US20140022042A1 (en) Chip device, multi-layered chip device and method of producing the same
KR20150114747A (ko) 칩형 코일 부품 및 그 실장 기판
KR20150062836A (ko) 적층형 전자부품, 그 제조방법 및 그 실장기판
US20150022305A1 (en) Ferrite and inductor including the same
KR20150080739A (ko) 외부전극용 도전성 페이스트, 칩형 전자부품 및 그 제조방법
US20160104563A1 (en) Chip electronic component
KR20170032056A (ko) 적층 전자부품 및 그 제조방법
US20150187487A1 (en) Ceramic electronic component
KR20160057785A (ko) 칩 전자부품 및 그 제조방법
KR20150114799A (ko) 적층 어레이 전자부품 및 그 제조방법
US11887764B2 (en) Laminated electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant