CN104517730B - 多层陶瓷电容器及具有该多层陶瓷电容器的板 - Google Patents

多层陶瓷电容器及具有该多层陶瓷电容器的板 Download PDF

Info

Publication number
CN104517730B
CN104517730B CN201410525000.3A CN201410525000A CN104517730B CN 104517730 B CN104517730 B CN 104517730B CN 201410525000 A CN201410525000 A CN 201410525000A CN 104517730 B CN104517730 B CN 104517730B
Authority
CN
China
Prior art keywords
leading
electrode
ceramic capacitor
multilayer ceramic
external electrode
Prior art date
Application number
CN201410525000.3A
Other languages
English (en)
Other versions
CN104517730A (zh
Inventor
李炳华
李教光
朴珉哲
安永圭
朴祥秀
Original Assignee
三星电机株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020130117571A priority Critical patent/KR20140038912A/ko
Priority to KR10-2013-0117571 priority
Priority to KR20140126164A priority patent/KR101514607B1/ko
Priority to KR10-2014-0126164 priority
Application filed by 三星电机株式会社 filed Critical 三星电机株式会社
Publication of CN104517730A publication Critical patent/CN104517730A/zh
Application granted granted Critical
Publication of CN104517730B publication Critical patent/CN104517730B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y02P70/611

Abstract

提供了一种多层陶瓷电容器及具有该多层陶瓷电容器的板。所述多层陶瓷电容器可以包括设置在陶瓷主体的安装表面上,以被彼此分隔开的三个外电极。当包括设置在其中的多个第一内电极和第二内电极的有效层的厚度被定义为AT,并且第一内电极的第一引线部或第二引线部与第二内电极的第三引线部之间的间隙被定义为LG时,可以满足下述关系式:0.00044≤LG×log[1/AT]≤0.00150。

Description

多层陶瓷电容器及具有该多层陶瓷电容器的板

[0001] 本申请要求于2013年10月1日提交到韩国知识产权局的第10-2013-0117571号韩 国专利申请以及于2014年9月22日提交到韩国知识产权局的第10-2014-0126164号韩国专 利申请的权益,所述韩国专利申请的公开通过引用包含于此。

技术领域

[0002] 本公开涉及一种多层陶瓷电容器及一种具有该多层陶瓷电容器的板。

背景技术

[0003] 近来,根据电子产品的微型化及电容增加的趋势,对在用于具有小尺寸和高电容 的电子产品中使用电子组件的需求已经增加。

[0004] 在电子组件中,在多层陶瓷电容器的情况下,当等效串联电感(在下文中,称为 “ESL”)增大时,应用了该电容器的电子产品的性能会劣化。另外,根据应用的电子组件的微 型化及电容的增加,多层陶瓷电容器的ESL的增大会相对显著地影响电子产品性能的劣化。

[0005] 具体地,根据集成电路(IC)的性能的提高,去耦电容器的使用已经增加。因此,对 具有三端子竖直多层结构的多层陶瓷电容器(MLCC)的需求已经增长,具有三端子竖直多层 结构的多层陶瓷电容器(MLCC)(所谓“低电感片式电容器(LICC) ”)能够通过减小外端子之 间的距离以减小电流路径而减小电容器的电感。

发明内容

[0006] 本公开的方面可以提供一种能够显著减小ESL性能的多层陶瓷电容器以及一种具 有该多层陶瓷电容器的板。

[0007] 根据本公开的示例性实施例,一种多层陶瓷电容器可以包括设置在陶瓷主体的安 装表面上以被彼此分隔开的三个外电极,其中,当包括设置在其中的多个第一内电极和第 二内电极的有效层的厚度被定义为AT,并且第一内电极的第一引线部或第二引线部与第二 内电极的第三引线部之间的间隙被定义为LG时,满足下述关系式:0.00044彡LG Xlog [1/ AT]彡0.00150。

[0008] 根据本公开的另一方面,可以提供一种具有多层陶瓷电容器的板。

附图说明

[0009] 通过下面结合附图进行的详细描述,本公开的上述和其它方面、特征和其它优点 将被更清楚地理解,在附图中:

[0010] 图1是示意性地示出根据本公开中的示例性实施例的多层陶瓷电容器的透视图;

[0011] 图2是示出图1的多层陶瓷电容器的陶瓷主体在陶瓷主体被翻转的状态下的透视 图;

[0012] 图3是示出图1的多层陶瓷电容器在省略了其外电极的状态下的分解透视图;

[0013] 图4是示出图1的多层陶瓷电容器的剖视图;

[0014] 图5是示意性地示出根据本公开中的另一示例性实施例的多层陶瓷电容器的透视 图;

[0015] 图6是示出图5的多层陶瓷电容器在省略了其外电极的状态下的分解透视图;

[0016] 图7是示出图5的多层陶瓷电容器的剖视图;

[0017] 图8是示意性地示出根据本公开中的另一示例性实施例的多层陶瓷电容器的透视 图;

[0018] 图9是示出图8的多层陶瓷电容器的陶瓷主体的透视图;

[0019] 图10是示出图8的多层陶瓷电容器在省略了其外电极的状态下的分解透视图;

[0020] 图11是示出图8的多层陶瓷电容器的剖视图;

[0021] 图12是示出图8的多层陶瓷电容器安装在板上的形式的透视图;

[0022] 图13是示出图8的多层陶瓷电容器安装在板上的形式的剖视图。

具体实施方式

[0023] 现在将参照附图详细地描述本公开中的示例性实施例。

[0024] 然而,本公开可以以许多不同的形式举例说明,并且不应被解释为局限于这里阐 述的特定实施例。相反,提供这些实施例使得本公开将是彻底的和完整的,并且这些实施例 将把本公开的范围充分地传达给本领域技术人员。

[0025] 在附图中,为了清楚起见,可以夸大元件的形状和尺寸,且相同的附图标记将始终 用于指示相同或相似的元件。

[0026] 将定义六面体的方向,以清晰地描述本公开中的示例性实施例。在图1中示出的L、 W和T分别是指长度方向、宽度方向和厚度方向。这里,宽度方向的概念可以与堆叠介电层的 方向的概念相同。

[0027] 多层陶瓷电容器

[0028] 图1是示意性地示出根据本公开中的示例性实施例的多层陶瓷电容器的透视图, 图2是示出图1的多层陶瓷电容器的陶瓷主体在陶瓷主体被翻转的状态下的透视图,图3是 示出图1的多层陶瓷电容器在省略了其外电极的状态下的分解透视图,图4是示出图1的多 层陶瓷电容器的剖视图。

[0029] 参照图1到图4,根据示例性实施例的多层陶瓷电容器100可以包括:陶瓷主体110, 多个介电层111在宽度方向上堆叠在陶瓷主体110中;有效层,包括多个第一内电极121和多 个第二内电极122;以及第一外电极至第三外电极133、134和136。

[0030] 即,根据示例性实施例的多层陶瓷电容器100可以被认为是总共具有三个外部端 子的三端子电容器。

[0031] 陶瓷主体110可以具有在厚度方向上彼此相对的第一主表面Sl和第二主表面S2、 将第一主表面Sl和第二主表面S2连接并且在长度方向上彼此相对的第一端表面S3和第二 端表面S4以及在宽度方向上彼此相对的第一侧表面S5和第二侧表面S6。

[0032] 在下文中,在示例性实施例中,多层陶瓷电容器100的安装表面可以是陶瓷主体 110的第一主表面Sl。

[0033] 如上所述的陶瓷主体110可以通过在宽度方向上堆叠多个介电层111然后烧结堆 叠的介电层111来形成,并且陶瓷主体Iio的形状不被具体地限制,但可以是如附图中所示 出的六面体的形状。然而,陶瓷主体110的尺寸和形状以及堆叠的介电层ill的数量不限于 在附图中示出的示例性实施例的情形。

[0034] 另外,构成陶瓷主体110的多个介电层111可以呈烧结状态,并且彼此相邻的介电 层111之间的边界可以是一体的,从而在不使用扫描电子显微镜(SEM)的情况下可能不容易 辨别它们。

[0035] 如上所述的陶瓷主体110可以包括有效层以及覆盖层112和113,内电极在有效层 中,有效层作为对电容器的电容形成有贡献的部分,覆盖层112和113分别形成在有效层的 在宽度方向上的两个侧表面上作为在宽度方向上的余量部分。

[0036] 有效层可以通过重复地堆叠多个第一内电极121和第二内电极122并使每个介电 层111介于其间而形成。

[0037] 在这种情况下,介电层111的厚度可以根据多层陶瓷电容器100的电容设计而可选 择地改变,但是在烧结工艺之后,单层介电层的厚度可以优选为0. Olym到1 .ΟΟμπι。然而,本 公开不限于此。

[0038] 此外,介电层111可以包含具有高介电常数的陶瓷粉末,例如,钛酸钡(BaTiO3)基 粉末或钛酸锶(SrTiO3)基粉末等,但本公开不限于此,只要可以获得足够的电容即可。

[0039] 另外,如果必要,除了陶瓷粉末外,还可以将陶瓷添加剂、有机溶剂、增塑剂、粘合 剂、分散剂等添加到介电层111。

[0040] 此外,用于形成介电层111的陶瓷粉末的平均粒径不被具体地限制,并且可以为了 实现本公开的目的来控制。例如,陶瓷粉末的平均粒径可以被控制为400nm或更小。

[0041] 除了其中不包括内电极,覆盖层112和113的材料和结构可以与介电层111的材料 和结构相同。

[0042] 另外,覆盖层111和113可以通过在有效层的在宽度方向上的两个侧表面上分别堆 叠单层介电层或者至少两层介电层来形成,并且通常用于防止第一内电极121和第二内电 极122被物理或化学应力损坏。

[0043] 第一内电极121和第二内电极122 (具有不同极性的电极)可以形成在陶瓷主体110 中并且设置为彼此面对且使每个介电层111介于其间。在这种情况下,第一内电极121和第 二内电极122可以通过介于其间的介电层111彼此电绝缘。

[0044] 另外,第一内电极121和第二内电极122可以设置为与陶瓷主体110的在长度方向 上的第一端表面S3和第二端表面S4分隔开。

[0045] 第一内电极121和第二内电极122可以包括电容部和引线部,电容部通过将内电极 堆叠为彼此相邻而形成,以对电容形成起到贡献作用,引线部通过使电容部的一部分延伸 为被暴露到陶瓷主体110外部。

[0046] 在这种情况下,引线部不被具体地限制,但是例如,在陶瓷主体110的长度方向上 引线部的长度可以比构成电容部的内电极的长度短。

[0047] 此外,第一内电极121和第二内电极122的厚度可以根据其预期用途来确定。例如, 考虑到陶瓷主体110的尺寸,第一内电极121和第二内电极122中每者的厚度可以被确定为 在0·2μηι至1 ·0μηι的范围内,但是本公开不限于此。

[0048] 另外,形成第一内电极121和第二内电极122的材料不被具体地限制。例如,第一内 电极121和第二内电极122可以使用由诸如钯(Pd)、钯-银(Pd-Ag)合金等的贵金属材料、镍 (Ni)和铜(Cu)中的至少一种形成的导电膏来形成。

[0049] 此外,对于印刷导电膏的方法,可以使用丝网印刷法、凹版印刷法等,但是本公开 不限于此。

[0050] 在示例性实施例中,第一引线部121b和第二引线部121b’可以设置为在陶瓷主体 110的长度方向上彼此分隔开,并且可以形成在第一内电极121中,以被延伸并暴露至第一 主表面Sl (陶瓷主体110的安装表面)。

[0051] 第三引线部122b可以设置在第一引线部121b和第二引线部121b’之间,并且可以 形成在第二内电极122中,以被延伸并暴露至陶瓷主体110的第一主表面Sl。

[0052] 第一外电极133和第二外电极134是极性彼此相同的电极,第一外电极133和第二 外电极134可以设置在陶瓷主体110的第一主表面Sl上,以在陶瓷主体110的长度方向上彼 此分隔开,并且可以分别接触暴露至陶瓷主体110的第一主表面Sl的第一引线部121b和第 二引线部121b’,由此被电连接到第一引线部121b和第二引线部121b’。

[0053] 如上所述的第一外电极133和第二外电极134可以从陶瓷主体110的第一主表面Sl 延伸到陶瓷主体110的在宽度方向上的第一侧表面S5和第二侧表面S6的一部分。

[0054] 第三外电极136是极性与第一外电极133和第二外电极134的极性不同的电极,第 三外电极136可以在示例性实施例中用作接地端子。

[0055] 第三外电极136可以设置在第一外电极133和第二外电极134之间,并且与暴露至 陶瓷主体110的第一主表面Sl的第三引线部122b接触,由此被电连接到第三引线部122b。

[0056] 如上所述的第三外电极136可以从陶瓷主体110的第一主表面SI延伸到陶瓷主体 110的在宽度方向上的第一侧表面S5和第二侧表面S6的一部分。

[0057] 在这种情况下,第一外电极至第三外电极可以具有IOMi至40μπι的厚度。此时,多层 陶瓷电容器100的ESL的值可以为50ρΗ或更小。

[0058] 此外,在这种情况下,由于第一外电极133和第二外电极134与第三外电极136之间 的间隙小,所以可以缩短电流回路,由此减小电感。

[0059] 如上所述的第一外电极至第三外电极133、134和136可以具有三层结构,并且可以 包括:第一导电层至第三导电层133a、134a和136a,分别接触内电极的设置在与导电层相对 应的位置中的引线部,由此被连接至内电极的引线部;第一镍(Ni)镀层至第三镍镀层133b、 134b和136b,形成为覆盖第一导电层至第三导电层133a、134a和136a;以及第一锡(Sn)镀层 至第三锡镀层133c、134c和136c,形成为覆盖第一镍镀层至第三镍镀层133b、134b和136b。

[0060] 第一导电层至第三导电层133a、134a和136a可以由与第一内电极121和第二内电 极122的导电材料相同的导电材料形成,但是本公开不限于此。例如,第一导电层至第三导 电层133a、134a和136a可以使用诸如铜(Cu)、银(Ag)、镍(Ni)等的金属的粉末颗粒形成,并 且可以通过施用导电膏然后烧结施用的导电膏来形成,其中,导电膏通过将玻璃熔块添加 至金属粉末颗粒来制备。

[0061] 在下文中,将描述在根据示例性实施例的多层陶瓷电容器中所包括的组件的尺 寸、可靠性的保证以及ESL之间的关系。

[0062] 参照图3,当陶瓷主体110的有效层的厚度被定义为AT,并且第一引线部121b或第 二引线部121b’与第三引线部122b之间的间隙被定义为LG时,片的电容形成区域的厚度与 内电极的引线部间的距离之间的关系可以满足下述关系式:0.00044彡LGX log[l/AT]彡 0.00150。在这种情况下,多层陶瓷电容器100的ESL可以为50pH或更小。

[0063] 这里,陶瓷主体110的有效层的厚度AT与电流宽度有关,随着厚度AT增大,磁通量 可以彼此抵消,使得可以减小ESL。由于在理想的情况下,电流宽度与导线的横截面的直径 相似,因此电流宽度可以与log [1/AT]成比例。

[0064] 另外,第一引线部121b或第二引线部121b’与第三引线部122b之间的间隙LG与电 流长度有关,随着间隙LG减小,电流回路的面积减小,使得ESL可以减小。

[0065] 此外,可以优选的是,第一引线部121b或第二引线部121b’与第三引线部122b之间 的间隙LG大于10 Ομπι。

[0066] 在第一引线部121b或第二引线部121b’与第三引线部122b之间的间隙LGSlOOym 或更小的情况下,引线部之间的间隙会过于狭窄,从而会发生安装缺陷。

[0067] 参照图4,第一导电层至第三导电层133a、134a和136a的厚度可以被定义为CT,第 一镍镀层至第三镍镀层133b、134b和136b的厚度可以被定义为NT,第一锡镀层至第三锡镀 层133c、134c和136c的厚度可以被定义为ST,并且镍镀层和锡镀层的总厚度可以被定义为 PT0

[0068] 这里,第一导电层至第三导电层133a、134a和136a的厚度CT可以为5μηι至25μηι。

[0069] 此外,第一镍镀层至第三镍镀层133b、134b和136b的厚度NT可以为2μπι或更大。

[0070] 另外,第一锡镀层至第三锡镀层133c、134c和136c的厚度ST可以为3μπι或更大。

[0071] 此外,镍镀层和锡镀层的总厚度PT可以为15μπι或更小。

[0072] 还可以通过如上所述地设置第一外电极至第三外电极的厚度来防止由于镀覆溶 液的渗透导致的可靠性的劣化。将在下面的实验示例中提供对其的详细描述。

[0073] 实验示例

[0074] 如下地制造根据发明示例和对比例的多层陶瓷电容器。

[0075] 将包含诸如钛酸钡(BaTiO3)等的粉末的浆料施用到载体膜上,然后对其进行干 燥,以制备厚度均为1.8μηι的多个陶瓷生片。

[0076] 接下来,使用丝网印刷法将用于镍内电极的导电膏施用到陶瓷生片上,以形成第 一内电极和第二内电极,第一内电极具有暴露至陶瓷生片的第一主表面的第一引线部和第 二引线部,第二内电极具有与第一引线部和第二引线部分隔开并且暴露至陶瓷生片的第一 主表面的第三引线部。

[0077] 然后,堆叠大约200层陶瓷生片,但是在堆叠的陶瓷生片的两个侧表面上进一步堆 叠其上没有形成第一内电极和第二内电极的陶瓷生片,由此制造多层主体。随后,在85°C下 以及1000kgf/cm2的压力下对多层主体进行等静压制。

[0078] 接下来,将压制的陶瓷多层主体切割成单个片,将切割的片在空气气氛下在230 °C 的温度下维持60小时,由此经受脱脂处理。

[0079] 接下来,在氧分压为l(Tnatm至l(T1()atm (低于Ni/NiO平衡的氧分压)还原气氛下, 以内电极不被氧化的这种方式,在大约1200 °C的温度下烧结所述片,由此制备陶瓷主体。

[0080] 在烧结之后,多层片式电容器的片尺寸为大约1.0rnmX0.5mm (长X宽(LXW),1005 尺寸)。这里,制造公差被设定在±0. Imm (长X宽(LXW))的范围内。

[0081] 此后,多层片式电容器经过在陶瓷主体的第一主表面上分别与第一内电极的第一 引线部至第二内电极的第三引线部对应地形成第一外电极至第三外电极的工艺,由此完成 多层陶瓷电容器。然后,测试是否出现高温负荷缺陷、执行的粘合是否可靠以及是否发生焊 接缺陷,并且测量和测试等效串联电感(ESL)。结果在表1至表6中示出。

[0082] 针对100个测试样品执行每个测试。在这种情况下,第一引线部或第二引线部与第 三引线部之间的间隙LG被设定为400μπι。

[0083] 这里,缺陷率低于0.01%的情况被确定为是优异的(◎),缺陷率为0.01%或更高 至低于1%的情况被确定为是良好的(〇),缺陷率为1%或更高至低于50%的情况被认为是 有缺陷的(Λ),缺陷率为50%或更高的情况被确定为是显著有缺陷的⑵。另外,ESL为50ρΗ 或更低的情况被确定为是良好的。

[0084] [表 1]

Figure CN104517730BD00091

[0087] 参照表1,可以认识到的是,在外电极的导电层的厚度为3μπι的情况下,在所有样品 中,ESL是低的,但是无论镍镀层和锡镀层的厚度如何,在所有的样品中都发生高温负荷缺 陷。

[0088] [表 2]

Figure CN104517730BD00101

[0090] 参照表2,可以认识到的是,在外电极的导电层的厚度为5μπι的情况下,在所有样品 中,ESL是低的,并且高温负荷缺陷率也是低的。

[0091] 然而,可以认识到的是,在镍镀层的厚度为Iwii的所有样品中,显示出可靠性缺陷, 并且即使在镍镀层的厚度为2μπι或更大的情况下,当锡镀层的厚度为2μπι时,仍显示出焊接 缺陷。

[0092] [表 3]

Figure CN104517730BD00111

[0094] 参照表3,可以认识到的是,在外电极的导电层的厚度为7μπι的情况下,在所有样品 中,ESL是低的,并且高温负荷缺陷率也是低的。

[0095] 然而,可以认识到的是,在镍镀层的厚度为Ιμπι的所有样品中,显示出可靠性缺陷, 并且即使在镍镀层的厚度为2μπι或更大的情况下,当锡镀层的厚度为2μπι时,仍显示出焊接 缺陷。

[0096] [表 4]

Figure CN104517730BD00112

Figure CN104517730BD00121

[0099] 参照表4,可以认识到的是,在外电极的导电层的厚度为12μπι的情况下,在所有样 品中,ESL是低的,并且高温负荷缺陷率也是低的。

[0100] 具体地,在镍镀层的厚度为3μπι或更大的情况下,可靠性也是优异的。

[0101] 然而,可以认识到的是,在镍镀层的厚度为Uim的所有样品中,显示出可靠性缺陷, 并且即使在镍镀层的厚度为2μπι或更大的情况下,当锡镀层的厚度为2μπι时,仍显示出焊接 缺陷。

[0102] [表 5]

Figure CN104517730BD00122

Figure CN104517730BD00131

[0105] 参照表5,可以认识到的是,在外电极的导电层的厚度为25μπι的情况下,ESL大约为 40到50,并且高温负荷缺陷率显著低。

[0106] 具体地,在镍镀层的厚度为3μπι或更大的情况下,可靠性也是优异的。

[0107] 然而,可以认识到的是,在镍镀层的厚度为Ιμπι的所有样品中,显示出可靠性缺陷, 并且即使在镍镀层的厚度为2μπι或更大的情况下,当锡镀层的厚度为2μπι时,仍显示出焊接 缺陷。

[0108] 此外,可以认识到的是,在镍镀层的厚度为9μπι并且锡镀层的厚度为9μπι的情况下, 外电极的整体厚度大于40μπι,并且ESL为52ρΗ,超过了 50ρΗ。

[0109] [表 6]

Figure CN104517730BD00132

[0112] 参照表6,可以认识到的是,在外电极的导电层的厚度为3 4 μπι的情况下,E S L为从 45ρΗ或更大至大于60ρΗ,并且高温负荷缺陷率显著低。

[0113] 具体地,在镍镀层的厚度为3μπι或更大的情况下,可靠性也是优异的。

[0114] 然而,可以认识到的是,在镍镀层的厚度为IMi的所有样品中,显示出可靠性缺陷, 并且即使在镍镀层的厚度为2μπι或更大的情况下,当锡镀层的厚度为2μπι时,仍显示出焊接 缺陷。

[0115] 同时,可以认识到的是,在外电极的整体厚度超过40μπι的所有样品中,ESL超过 50ρΗ〇

[0116] 参照表1到表6,可以认识到的是,在使外电极的整体厚度减小的情况下,电流路径 的长度减小,使得ESL减小,但由于镀覆溶液的渗透导致可靠性劣化。

[0117] 此外,可以认识到的是,在使镍镀层的厚度减小的情况下,锡镀层和导电层彼此接 触,使得导电层的熔化温度在焊接时降低,由此引起可靠性缺陷。

[0118] 另外,可以认识到的是,在使锡镀层的厚度减小的情况下,会发生焊接缺陷。

[0119] 因此,可以认识到的是,第一导电层至第三导电层133a、134a和136a的厚度CT可以 为5μπι至25μπι,第一镍镀层至第三镍镀层133b、134b和136b的厚度NT可以为2μπι或更大,第一 锡镀层至第三锡镀层133c、134c和136c的厚度ST可以为3μπι或更大,镍镀层和锡镀层的总厚 度PT可以为15μηι或更小。

[0120] 下面的表7示出根据多层陶瓷电容器的有效层的厚度AT和第一引线部或第二引线 部与第三引线部之间的间隙LG,通过测试是否发生高温负荷缺陷、是否执行可靠性粘合、是 否发生焊接缺陷以及是否发生安装缺陷,并且测量等效串联电感(ESL)所获得的结果。

[0121] [表 7]

Figure CN104517730BD00141

Figure CN104517730BD00151

[0124] 参照表7,当有效层的厚度被定义为AT,并且第一引线部或第二引线部与第三引线 部之间的间隙被定义为LG时,在LG X log [1/AT]大于0.00150的情况下,ESL超过50pH。

[0125] 另外,可以认识到的是,在LG X log [1/AT]小于0.00044的情况下,出现安装缺陷。

[0126] 如上所述,随着间隙LG减小,电流路径的长度减小,由此减小ESL,但是外电极之间 的间隙减小,使得安装可靠性会劣化。

[0127] 在示例性实施例中,当有效层的厚度被定义为AT,并且第一引线部或第二引线部 与第三引线部之间的间隙被定义为LG时,可以看出的是,可以通过满足下述关系式: 0.00044彡LG X log [1/AT]来同时实现安装可靠性和50pH或更小的ESL。

[0128] 修改示例

[0129] 图5是示意性地示出根据本公开中的另一示例性实施例的多层陶瓷电容器的透视 图;图6是示出图5的多层陶瓷电容器在省略了其外电极的状态下的分解透视图;图7是示出 图5的多层陶瓷电容器的剖视图。

[0130] 这里,由于陶瓷主体110的结构与上面提到的示例性实施例中的陶瓷主体110的结 构相同,因此为了避免重复的描述将省略对其的详细描述,将详细描述绝缘层150以及结构 与上面提到的示例性实施例中的结构不同的第一内电极121和第二内电极122。

[0131] 参照图5到图7,绝缘层150可以设置在与陶瓷主体110的安装表面相对的第二主表 面S2上。

[0132] 第一内电极121可以具有第四引线部121a和第五引线部121a’,第四引线部121a和 第五引线部121a’被暴露至陶瓷主体110的第二主表面S2,以与形成在陶瓷主体110的第二 主表面S2上的绝缘层150接触。

[0133] 第二内电极122可以具有设置在第四引线部121a和第五引线部121a’之间并且暴 露至陶瓷主体110的第二主表面S2以与绝缘层150接触的第六引线部122a。

[0134] 图8是示意性地示出根据本公开中的另一示例性实施例的多层陶瓷电容器的透视 图;图9是示出图8的多层陶瓷电容器的陶瓷主体的透视图;图10是示出图8的多层陶瓷电容 器在省略了其外电极的状态下的分解透视图;图11是示出图8的多层陶瓷电容器的剖视图。

[0135] 这里,由于陶瓷主体110的结构与上面提到的示例性实施例中的陶瓷主体110的结 构相同,因此为了避免重复的描述将省略对其的详细描述,将详细描述结构与上面提到的 示例性实施例中的结构不同的第四外电极至第六外电极131、132和135以及第一内电极121 和第二内电极122。

[0136] 参照图8到图11,在根据示例性实施例的多层陶瓷电容器100〃中,第四外电极至第 六外电极131、132和135可以设置在陶瓷主体110的第二主表面S2上,从而分别面对第一外 电极至第三外电极133、134和136。

[0137] 在这种情况下,如果必要,则第四外电极至第六外电极131、132和135可以延伸至 陶瓷主体110的在宽度方向上的第一侧表面S5和第二侧表面S6的一部分。

[0138] 如上所述的第四外电极至第六外电极131、132和135可以具有三层结构,并且可以 包括:第四导电层至第六导电层131a、132a和135a,分别接触内电极的设置在与导电层对应 的部分中的引线部,由此被连接至内电极的引线部;第四镍(Ni)镀层至第六镍镀层131b、 132b和135b,形成为覆盖第四导电层至第六导电层131a、132a和135a;以及第四锡(Sn)镀层 至第六锡镀层131c、132c和135c,形成为覆盖第四镍镀层至第六镍镀层131b、132b和135b。

[0139] 第一内电极121可以具有第四引线部121a和第五引线部121a’,第四引线部121a和 第五引线部121a’被暴露至陶瓷主体110的第二主表面S2,由此被分别连接到形成在陶瓷主 体110的第二主表面S2上的第四外电极131和第五外电极132。

[0140] 第二内电极122可以具有设置在第四引线部121a和第五引线部121a’之间并且暴 露至陶瓷主体110的第二主表面S2以由此被连接到第六外电极135的第六引线部122a。

[0141] 如上所述,在多层陶瓷电容器100〃的内部结构和外部结构形成为彼此竖直地对称 的情况下,当安装电容器时,可以不必确定安装电容器的方向。

[0142] 因此,由于多层陶瓷电容器100〃的第一主表面Sl和第二主表面S2中的任意一个可 以被用作安装表面,所以在将多层陶瓷电容器1〇〇"安装在板上时,不需要考虑安装表面的 方向。

[0143] 在这种情况下,当陶瓷主体的有效层的厚度被定义为AT,并且第四引线部121a或 第五引线部121a’与第六引线部122a之间的间隙被定义为LG时,片的电容形成区域的厚度 与内电极的引线部间的距离之间的关系LG/ΑΤ可以满足下述关系式:0.00044彡LGXlog [1/ AT]彡0.00150。在这种情况下,多层陶瓷电容器100〃的ESL为50pH或更小。

[0144] 另外,优选的是,第四引线部121a或第五引线部121a’与第六引线部122a之间的间 隙LG大于ΙΟΟμπι。

[0145] 在这种情况下,当第四引线部121a或第五引线部121a’与第六引线部122a之间的 间隙LG为ΙΟΟμπι或更小时,会发生安装缺陷。

[0146] 此外,第四导电层至第六导电层131a、132a和135a的厚度可以被定义为CT,第四镍 镀层至第六镍镀层131b、132b和135b的厚度可以被定义为NT,第四锡镀层至第六锡镀层 131c、132c和135c的厚度可以被定义为ST,并且镍镀层和锡镀层的总厚度可以被定义为PT。 [0147] 这里,第四导电层至第六导电层131a、132a和135a的厚度CT可以为5μηι至25μηι。

[0148] 此外,第四镍镀层至第六镍镀层131b、132b和135b的厚度NT可以为2μπι或更大。

[0149] 另外,第四锡镀层至第六锡镀层131c、132c和135c的厚度ST可以为3μπι或更大。

[0150] 此外,镍镀层和锡镀层的总厚度PT可以为15μπι或更小。

[0151] 同时,如表1至表6中所示出的,根据第一外电极至第三外电极的导电层和镀层的 厚度,通过测试是否发生高温负荷缺陷、是否执行可靠性粘合、是否发生焊接缺陷,并且测 量等效串联电感(ESL)所获得的结果可以等同地应用于第四外电极至第六外电极。

[0152] 具有多层陶瓷电容器的板

[0153] 图12是示出图8的多层陶瓷电容器安装在板上的形式的透视图,图13是示出图8的 多层陶瓷电容器安装在板上的形式的剖视图。

[0154] 参照图12和图13,根据示例性实施例的具有多层陶瓷电容器的板200可以包括多 层陶瓷电容器安装在其上的电路板210和形成在电路板210上以彼此分隔开的第一电极焊 盘221至第三电极焊盘223。

[0155] 在这种情况下,多层陶瓷电容器可以在第一外电极至第三外电极133、134和136位 于第一电极焊盘221至第三电极焊盘223上以与其接触的状态下通过焊接部分230电连接到 电路板210。

[0156] 在图13中,示出了接地端子224和电源端子225。

[0157] 同时,虽然在示例性实施例中描述了安装图8中的多层陶瓷电容器的情况,但是本 公开不限于此。例如,图1和图5中示出的多层陶瓷电容器可以按照与上述情况相似的方式 被安装在板上,从而可以构造具有多层陶瓷电容器的板。

[0158] 如上所述,根据本公开中的示例性实施例,可以通过调节有效层的厚度以及第一 内电极的第一引线部或第二引线部与第二内电极的第三引线部之间的间隙来实现多层陶 瓷电容器的显著低的ESL特性。

[0159] 虽然上面已经示出并描述了示例性实施例,但是对于本领域技术人员来讲将明显 的是,在不脱离由权利要求所限定的本发明的精神和范围的情况下,可以进行修改和改变。

Claims (18)

1. 一种多层陶瓷电容器,所述多层陶瓷电容器包括: 陶瓷主体,包括在宽度方向上堆叠在陶瓷主体内的多个介电层; 有效层,包括多个交替地设置的第一内电极和第二内电极,各个介电层介于第一内电 极和第二内电极之间; 第一引线部和第二引线部,形成在第一内电极中,以被延伸并暴露至陶瓷主体的安装 表面,并且设置为在陶瓷主体的长度方向上彼此分隔开; 第三引线部,形成在第二内电极中,以被延伸并暴露至陶瓷主体的安装表面,并且设置 在第一引线部和第二引线部之间; 第一外电极和第二外电极,设置在陶瓷主体的安装表面上以在陶瓷主体的长度方向上 彼此分隔开,并且分别连接到第一引线部和第二引线部;以及 第三外电极,设置在第一外电极和第二外电极之间、从陶瓷主体的安装表面延伸至陶 瓷主体的在宽度方向上的两个侧表面的一部分并且连接到第三引线部, 其中,当有效层的厚度被定义为AT,并且第一引线部或第二引线部与第三引线部之间 的间隙被定义为LG时,满足下述关系式:0.00044彡LG X log [1/AT]彡0.00150,并且 其中,第一引线部或第二引线部与第三引线部之间的间隙LG大于ΙΟΟμπι, 第一外电极至第三外电极包括:导电层,分别接触设置在与导电层对应的部分中的引 线部,由此被连接到引线部;镍镀层,形成为覆盖导电层;以及锡镀层,形成为覆盖镍镀层, 导电层的厚度为5μηι至25μηι。
2. 如权利要求1所述的多层陶瓷电容器,其中,第一内电极和第二内电极与陶瓷主体的 在长度方向上的两个端表面分隔开。
3. 如权利要求1所述的多层陶瓷电容器,所述多层陶瓷电容器还包括形成在有效层的 在宽度方向上的两个侧表面上的覆盖层。
4. 如权利要求1所述的多层陶瓷电容器,其中,第一外电极至第三外电极具有IOMi至40 Ml的厚度。
5. 如权利要求1所述的多层陶瓷电容器,其中,镍镀层的厚度为2μπΐ或更大。
6. 如权利要求1所述的多层陶瓷电容器,其中,锡镀层的厚度为3μπι或更大。
7. 如权利要求1所述的多层陶瓷电容器,其中,镍镀层和锡镀层的总厚度为15μπι或更 小。
8. 如权利要求1所述的多层陶瓷电容器,其中,第一外电极至第三外电极从陶瓷主体的 安装表面延伸至陶瓷主体的在宽度方向上的两个侧表面的一部分。
9. 如权利要求1所述的多层陶瓷电容器,所述多层陶瓷电容器还包括: 第四引线部和第五引线部,形成在第一内电极中,以被延伸并暴露至与陶瓷主体的安 装表面相对的表面,并且设置为在陶瓷主体的长度方向上彼此分隔开; 第六引线部,形成在第二内电极中,以被延伸并暴露至与陶瓷主体的安装表面相对的 表面,并且设置在第四引线部和第五引线部之间;以及 绝缘层,设置在与陶瓷主体的安装表面相对的表面上。
10. 如权利要求1所述的多层陶瓷电容器,所述多层陶瓷电容器还包括: 第四引线部和第五引线部,形成在第一内电极中,以被延伸并暴露至与陶瓷主体的安 装表面相对的表面,并且设置为在陶瓷主体的长度方向上彼此分隔开; 第六引线部,形成在第二内电极中,以被延伸并暴露至与陶瓷主体的安装表面相对的 表面,并且设置在第四引线部和第五引线部之间; 第四外电极和第五外电极,设置在与陶瓷主体的安装表面相对的表面上以在陶瓷主体 的长度方向上彼此分隔开,并且分别连接到第四引线部和第五引线部;以及 第六外电极,设置在第四外电极和第五外电极之间,从与陶瓷主体的安装表面相对的 表面延伸至陶瓷主体的在宽度方向上的两个侧表面的一部分,并且连接到第六引线部。
11. 如权利要求10所述的多层陶瓷电容器,其中,第四引线部或第五引线部与第六引线 部之间的间隙LG大于1 οομπι。
12. 如权利要求10所述的多层陶瓷电容器,其中,第四外电极至第六外电极具有ΙΟμπι至 40μηι的厚度。
13. 如权利要求10所述的多层陶瓷电容器,其中,第四外电极至第六外电极包括:导电 层,分别接触设置在与导电层对应的部分中的引线部,由此被连接到引线部;镍镀层,形成 为覆盖导电层;以及锡镀层,形成为覆盖镍镀层, 导电层的厚度为5μηι至25μηι。
14. 如权利要求10所述的多层陶瓷电容器,其中,第四外电极至第六外电极包括:导电 层,分别接触设置在与导电层对应的部分中的引线部,由此被连接到引线部;镍镀层,形成 为覆盖导电层;以及锡镀层,形成为覆盖镍镀层, 镍镀层的厚度为2μπι或更大。
15. 如权利要求10所述的多层陶瓷电容器,其中,第四外电极至第六外电极包括:导电 层,分别接触设置在与导电层对应的部分中的引线部,由此被连接到引线部;镍镀层,形成 为覆盖导电层;以及锡镀层,形成为覆盖镍镀层, 锡镀层的厚度为3μπι或更大。
16. 如权利要求10所述的多层陶瓷电容器,其中,第四外电极至第六外电极包括:导电 层,分别接触设置在与导电层对应的部分中的引线部,由此被连接到引线部;镍镀层,形成 为覆盖导电层;以及锡镀层,形成为覆盖镍镀层, 镍镀层和锡镀层的总厚度为15μπι或更小。
17. 如权利要求10所述的多层陶瓷电容器,其中,第四外电极至第六外电极从与陶瓷主 体的安装表面相对的表面延伸至陶瓷主体的在宽度方向上的两个侧表面的一部分。
18. —种具有多层陶瓷电容器的板,所述板包括: 电路板,具有形成在电路板上的第一电极焊盘至第三电极焊盘;以及 如权利要求1至17中的任意一项权利要求所述的多层陶瓷电容器,具有分别设置在第 一电极焊盘至第三电极焊盘上的第一外电极至第三外电极。
CN201410525000.3A 2013-10-01 2014-10-08 多层陶瓷电容器及具有该多层陶瓷电容器的板 CN104517730B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130117571A KR20140038912A (ko) 2013-10-01 2013-10-01 적층 세라믹 커패시터 및 그 실장 기판
KR10-2013-0117571 2013-10-01
KR20140126164A KR101514607B1 (ko) 2013-10-01 2014-09-22 적층 세라믹 커패시터 및 그 실장 기판
KR10-2014-0126164 2014-09-22

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810561891.6A CN108682556B (zh) 2013-10-01 2014-10-08 多层陶瓷电容器及具有该多层陶瓷电容器的板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810561891.6A Division CN108682556B (zh) 2013-10-01 2014-10-08 多层陶瓷电容器及具有该多层陶瓷电容器的板

Publications (2)

Publication Number Publication Date
CN104517730A CN104517730A (zh) 2015-04-15
CN104517730B true CN104517730B (zh) 2018-06-29

Family

ID=52738975

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810561891.6A CN108682556B (zh) 2013-10-01 2014-10-08 多层陶瓷电容器及具有该多层陶瓷电容器的板
CN201410525000.3A CN104517730B (zh) 2013-10-01 2014-10-08 多层陶瓷电容器及具有该多层陶瓷电容器的板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810561891.6A CN108682556B (zh) 2013-10-01 2014-10-08 多层陶瓷电容器及具有该多层陶瓷电容器的板

Country Status (2)

Country Link
US (4) US9460855B2 (zh)
CN (2) CN108682556B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627142B2 (en) * 2013-09-24 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
US9460855B2 (en) * 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
JP2014220528A (ja) * 2014-08-13 2014-11-20 株式会社村田製作所 積層コンデンサ
JP2014222783A (ja) * 2014-08-13 2014-11-27 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2015035630A (ja) * 2014-11-13 2015-02-19 株式会社村田製作所 3端子型コンデンサ
JP2016149484A (ja) * 2015-02-13 2016-08-18 Tdk株式会社 積層コンデンサ
KR20170017566A (ko) * 2015-08-07 2017-02-15 삼성전기주식회사 고체 전해커패시터 및 그 실장 기판
KR101771798B1 (ko) 2015-08-26 2017-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2017098445A (ja) * 2015-11-26 2017-06-01 太陽誘電株式会社 セラミック電子部品及びセラミック電子部品の製造方法
KR101771824B1 (ko) 2015-12-30 2017-08-25 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP6570478B2 (ja) * 2016-05-31 2019-09-04 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241800A (zh) * 2007-02-05 2008-08-13 三星电机株式会社 多层片式电容器
CN102820133A (zh) * 2011-06-09 2012-12-12 Tdk株式会社 电子部件以及电子部件的制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419714A (en) 1982-04-02 1983-12-06 International Business Machines Corporation Low inductance ceramic capacitor and method for its making
US6829136B2 (en) 2002-11-29 2004-12-07 Murata Manufacturing Co., Ltd. Dielectric ceramic, method for making the same, and monolithic ceramic capacitor
JP4507566B2 (ja) * 2003-11-14 2010-07-21 株式会社村田製作所 積層コンデンサ
JP3747940B2 (ja) * 2004-06-03 2006-02-22 株式会社村田製作所 積層コンデンサおよびその製造方法
US20060025074A1 (en) * 2004-07-30 2006-02-02 Chih-Ming Liang Bluetooth-based headset
US7249395B2 (en) * 2004-10-26 2007-07-31 Stromberg-Carlson Products, Inc. Hand bracket
JP5180588B2 (ja) * 2005-12-22 2013-04-10 ナミックス株式会社 熱硬化性導電ペースト及びそれを用いて形成した外部電極を有する積層セラミック部品
US20080016546A1 (en) * 2006-07-13 2008-01-17 Li Tong L Dynamic profile access control
JP4896642B2 (ja) * 2006-09-12 2012-03-14 Tdk株式会社 積層コンデンサ及び電子機器
US7961453B2 (en) * 2007-01-09 2011-06-14 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
US7920370B2 (en) * 2007-02-05 2011-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
US7424886B1 (en) * 2007-02-06 2008-09-16 Herzer Bernardo J Portable gas powered internal combustion engine arrangement
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
KR100887108B1 (ko) 2007-06-14 2009-03-04 삼성전기주식회사 저esl을 갖는 제어된 esr 적층형 칩 커패시터의구현방법
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
JP4835686B2 (ja) * 2008-12-22 2011-12-14 Tdk株式会社 積層コンデンサ
KR101018254B1 (ko) 2009-10-23 2011-03-03 삼성전기주식회사 적층형 칩 캐패시터
KR101079408B1 (ko) * 2009-12-24 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
WO2011121437A1 (en) * 2010-03-31 2011-10-06 Thomson Licensing 3d disparity maps
DE112011101493T5 (de) * 2010-04-28 2013-08-08 Daihatsu Motor Co., Ltd. Stromerzeugungssystem
JP5313289B2 (ja) 2011-04-15 2013-10-09 太陽誘電株式会社 積層セラミックコンデンサ
KR101872519B1 (ko) * 2011-04-21 2018-06-29 삼성전기주식회사 Esr 특성 제어가능한 적층형 세라믹 커패시터
KR101832490B1 (ko) * 2011-05-31 2018-02-27 삼성전기주식회사 적층 세라믹 커패시터
JP2013026392A (ja) * 2011-07-20 2013-02-04 Tdk Corp 電子部品及び電子部品の製造方法
US9460855B2 (en) * 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
US9396879B2 (en) * 2013-10-29 2016-07-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR20140039016A (ko) * 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101630040B1 (ko) * 2014-05-28 2016-06-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장기판
JP2014239259A (ja) * 2014-08-13 2014-12-18 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241800A (zh) * 2007-02-05 2008-08-13 三星电机株式会社 多层片式电容器
CN102820133A (zh) * 2011-06-09 2012-12-12 Tdk株式会社 电子部件以及电子部件的制造方法

Also Published As

Publication number Publication date
US20180130604A1 (en) 2018-05-10
CN108682556B (zh) 2020-04-03
US20180130605A1 (en) 2018-05-10
US20150364260A1 (en) 2015-12-17
US9460855B2 (en) 2016-10-04
US10269499B2 (en) 2019-04-23
US10340086B2 (en) 2019-07-02
CN108682556A (zh) 2018-10-19
US20150090485A1 (en) 2015-04-02
CN104517730A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
KR101933412B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP6524275B2 (ja) 積層セラミック電子部品
EP2827351B1 (en) Laminated ceramic chip electronic component
JP6103780B2 (ja) 積層セラミックキャパシタ及びその実装基板
JP6351159B2 (ja) 積層セラミック電子部品及びその実装基板並びに製造方法
JP6371365B2 (ja) 積層セラミックコンデンサ
KR102029469B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
TWI566266B (zh) 多層陶瓷電容器及具有該多層陶瓷電容器的板件
JP6257060B2 (ja) 積層セラミック電子部品
JP4423707B2 (ja) 積層セラミック電子部品の製造方法
TWI406309B (zh) 積層陶瓷電子零件
US7859823B2 (en) Multi-layered ceramic electronic component
KR101771728B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101598289B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN104240950B (zh) 多层陶瓷电容器和安装有该多层陶瓷电容器的板
CN104576050B (zh) 多层陶瓷电子组件和具有多层陶瓷电子组件的印刷电路板
KR102018306B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2012253337A (ja) 積層セラミック電子部品
US9449763B2 (en) Multilayer ceramic electronic component having alternatively offset internal electrodes and method of manufacturing the same
KR101823160B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP6121375B2 (ja) 積層セラミック電子部品
CN103219151B (zh) 多层陶瓷电子元件及其制造方法
TWI571899B (zh) 多層陶瓷電容器及設有該電容器之基板
CN104658756B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
US8331079B2 (en) Multilayer ceramic capacitor and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
GR01 Patent grant