JP2017098445A - セラミック電子部品及びセラミック電子部品の製造方法 - Google Patents

Abstract

【課題】小型であっても内部電極と外部電極との接続信頼性を向上させることが可能な積層セラミックコンデンサ等のセラミック電子部品及びその製造方法を提供する。
【解決手段】本発明の一形態に係るセラミック電子部品は、セラミック素体と、外部電極とを具備する。
上記セラミック素体は、複数のセラミック層と、内部電極層とを有する。
上記複数のセラミック層は、セラミック材料で形成され第１の軸方向に積層される。
上記内部電極層は、上記複数のセラミック層の周縁に引き出され上記周縁に沿った幅が１００μｍ以下である引き出し部を含み、上記複数のセラミック層の間に配置される。
上記外部電極は、上記セラミック材料を含み、上記セラミック素体の表面に設けられ上記引き出し部に接続される。
【選択図】図２

Description

本発明は、小型であっても信頼性の高い積層セラミックコンデンサ等のセラミック電子部品及びその製造方法に関する。

近年、電子回路を用いた装置の小型化及び集積化の要求に伴い、この装置に搭載されるコンデンサ等の電子部品に対しても小型化及び集積化が要求されている。
そこで、例えば特許文献１に記載されているように、積層セラミックコンデンサが１素子内にアレイ状に形成されたコンデンサアレイが知られている。特許文献１に記載のコンデンサアレイは、例えば１つのコンデンサアレイに内部電極と外部電極とを備えた個々のコンデンサにより構成されている。このコンデンサアレイは、１層内に複数の内部電極が形成されており、それぞれが表面へ引き出され、外部電極に接続される。すなわち、このコンデンサアレイの１側面には複数の外部電極（端子）が形成される。

また、アレイ状のコンデンサは、積層セラミックコンデンサ自体の有する等価直列インダクタンス（ＥＳＬ）を低下させる目的でも用いられている。ＥＳＬは、高周波で動作する集積回路（ＩＣ）に電源を供給するＩＣ電源回路において、積層セラミックコンデンサをデカップリングコンデンサとして用いる場合などに問題となる。
例えば、特許文献２及び３には、ＥＳＬを低下させるために、コンデンサの外部電極（端子）の配置、及び外部電極へ引き出される内部電極の引き出し部の配置等を工夫したアレイ状の積層セラミックコンデンサが記載されている。

しかしながら、小型化及び多端子化が進むに従い、内部電極と外部電極との接続信頼性を確保することは難しくなる。この原因の一つとして、セラミック材料と、金属材料を主成分とする電極材料との焼成時の収縮量の差が大きいことが挙げられる。
そこで、特許文献４には、引き出し部の焼成時の収縮量を小さくするため、内部電極の引き出し部の厚みが内部電極の厚みより薄く構成された積層セラミックコンデンサが記載されている。

特開２００３−１６８６２３号公報 特開２００６−１５７０３５号公報 特開２００９−４７３４号公報 特開２００３−２６４１１８号公報

しかしながら、特許文献４に係る積層セラミックコンデンサでは、小型化が進むに従い内部電極の引き出し部の厚みの減少分もわずかになるため、接続信頼性を高めることが難しくなる。また、内部電極を厚く構成することにより、積層数が制限されるため、容量が低下する懸念もある。

以上のような事情に鑑み、本発明の目的は、小型であっても内部電極と外部電極との接続信頼性を向上させることが可能な積層セラミックコンデンサ等のセラミック電子部品及びその製造方法を提供することにある。

上記目的を達成するため、本発明の一形態に係るセラミック電子部品は、セラミック素体と、外部電極とを具備する。
上記セラミック素体は、複数のセラミック層と、内部電極層とを有する。
上記複数のセラミック層は、セラミック材料で形成され第１の軸方向に積層される。
上記内部電極層は、上記複数のセラミック層の周縁に引き出され上記周縁に沿った幅が１００μｍ以下である引き出し部を含み、上記複数のセラミック層の間に配置される。
上記外部電極は、上記セラミック材料を含み、上記セラミック素体の表面に設けられ上記引き出し部に接続される。

上記構成によれば、外部電極がセラミック材料を含むことから、セラミック素体と外部電極とを同一工程で焼成した場合に、外部電極の熱収縮を抑制することができる。これにより、外部電極と引き出し部との接続部分に付加される応力を緩和することができ、外部電極と内部電極層との接続信頼性を高めることができる。また、接続信頼性が高まることにより、引き出し部の周縁に沿った幅を１００μｍ以下とすることができ、セラミック電子部品の小型化に貢献することができる。

具体的には、上記セラミック素体の表面は、
相互に上記第１の軸方向に対向する一対の主面と、
上記２つの主面に連接し上記第１の軸方向と交差する第２の軸方向に相互に対向する一対の第１の側面と、を含み、
上記外部電極は、上記一対の第１の側面に設けられていてもよい。

この場合、上記外部電極は、
上記一対の第１の側面の一側面と他方の側面にそれぞれ３以上設けられていてもよい。
あるいは、上記セラミック素体の表面は、
上記２つの主面に連接し上記第１の軸方向及び上記第２の軸方向と交差する第３の軸方向に相互に対向する一対の第２の側面をさらに含み、
上記外部電極は、
上記一対の第１の側面の少なくとも一方の側面と、上記一対の第２の側面の少なくとも一方の側面とにそれぞれ設けられていてもよい。
このように、上記セラミック電子部品は、多くの外部電極を有する構成とすることができる。

また、上記セラミック素体は、
上記第１の軸方向から見たときに、長手方向に沿った長さが１ｍｍ以下であって、短手方向に沿った長さが０．５ｍｍ以下であってもよい。
このように、上記セラミック電子部品は、小型に構成され得る。

また、上記外部電極は、主成分として、上記内部電極層の主成分と同一の金属材料を含んでいてもよい。
これにより、外部電極とセラミック素体とを同一工程で焼成したときに、外部電極と内部電極層の熱収縮率を略同一にすることができ、これらの接続信頼性をより高めることができる。

上記金属材料は、ニッケル（Ｎｉ）であってもよい。
ニッケルは、比較的融点が高いことから、セラミック層と内部及び外部電極とを同一工程で焼成することに適している。また、金属材料のコストも抑えることができる。

本発明の他の形態に係るセラミック電子部品の製造方法は、セラミック材料でそれぞれ形成された複数の未焼結のセラミックシート上に、上記複数の未焼結のセラミックシートの周縁へ引き出され上記周縁に沿った幅が焼成後に１００μｍ以下となるように形成された引き出し部を含む内部電極パターンをそれぞれ形成する工程を含む。
上記内部電極パターンが形成された上記複数の未焼結のセラミックシートを一軸方向に積層して、未焼結のセラミック素体が形成される。
上記セラミック材料を含む未焼結の外部電極が、上記引き出し部と接続するように上記未焼結のセラミック素体の表面に形成される。
上記未焼結の外部電極が設けられた上記未焼結のセラミック素体が焼成される。

上記製造方法によれば、セラミック素体と外部電極とを同一工程で焼成することができ、外部電極と内部電極層との接続信頼性を高めることができる。また、外部電極がセラミック材料を含むことから、上述のように、外部電極と引き出し部との接合部に付加される応力を緩和することができ、外部電極と内部電極層との接続信頼性を高めることができる。また、接続信頼性が高まることにより、引き出し部の周縁に沿った幅を１００μｍ以下とすることができ、セラミック電子部品の小型化に貢献することができる。

また、上記未焼結の外部電極は、全体を１００質量部としたときに、上記セラミック材料を１０質量部以上４０質量部以下含んでいてもよい。
このような量のセラミック材料を添加することで、セラミックシートと外部電極との熱収縮率を十分緩和することができる。

以上のように、本発明によれば、小型であっても内部電極と外部電極との接続信頼性を向上させることが可能な積層セラミックコンデンサ等のセラミック電子部品及びその製造方法を提供することができる。

本発明の一実施形態に係るセラミック電子部品（積層セラミックコンデンサ）の斜視図である。 図１に示す積層セラミックコンデンサのＺ軸方向から見た断面図である。 図１に示す積層セラミックコンデンサのセラミック素体１１の模式的な分解斜視図である。 図１に示す積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す図であり、セラミックシートを示す平面図である。図５Ａ，Ｂは、それぞれ異なる内部電極パターンが形成されたセラミックシートを示す図であり、図５Ｃは、内部電極パターンが形成されていないセラミックシートを示す図である。 上記積層セラミックコンデンサの製造過程を示す図であり、積層工程におけるセラミックシートの積層態様を示す模式的な分解斜視図である。 上記積層セラミックコンデンサの製造過程を示す図であり、積層工程により形成された未焼結セラミック素体を示す模式的な斜視図である。 上記積層セラミックコンデンサの製造過程を示す図であり、外部電極が形成された未焼結セラミック素体を示す模式的な斜視図である。 本実施形態の参考例に係る積層セラミックコンデンサの製造方法を示すフローチャートである。 本実施形態の一変形例に係る積層セラミックコンデンサのＺ軸方向から見た断面図である。 本実施形態の他の変形例に係る積層セラミックコンデンサのＺ軸方向から見た断面図である。 本実施形態のさらに他の変形例に係る積層セラミックコンデンサのＺ軸方向から見た断面図である。

本発明の実施形態に係るセラミック電子部品について説明する。

[セラミック電子部品（積層セラミックコンデンサ）の構成]
図１は、本実施形態に係るセラミック電子部品の斜視図であり、図２はセラミック電子部品のＺ軸方向から見た断面図である。各図において直交する三軸方向をＸ軸方向（第２の軸方向）、Ｙ軸方向（第３の軸方向）及びＺ軸方向（第１の軸方向）とし、Ｚ軸方向をセラミック電子部品の厚み方向とする。
本実施形態において、セラミック電子部品は、例えば、小型で高容量、かつ多端子型の積層セラミックコンデンサ（ＭＬＣＣ）１００として構成され得る。
これらの図に示すように、積層セラミックコンデンサ１００は、セラミック素体１１と、外部電極１２と、メッキ膜１３とを備える。
なお、図１では、メッキ膜１３の図示を省略している。

（セラミック素体の概略構成）
図１に示すように、セラミック素体１１は、複数の面を有し、典型的には直方体に準ずる立体形状を有する。これら複数の面は、それぞれ平面であってもよいし、曲面であってもよい。これら複数の面が曲面である場合は、各面が外方へ膨出していてもよい。また、隣接する面間の境界を構成する稜線は、図１に示すように丸くなっていてもよいし、角張っていてもよい。
図１に示す例では、セラミック素体１１の表面Ｓは６面を含み、具体的には、相互にＺ軸方向に対向する２つの主面Ｓ１，Ｓ２と、２つの主面Ｓ１，Ｓ２に連接しＹ軸方向に相互に対向する一対の第１の側面Ｓ３，Ｓ４と、２つの主面Ｓ１，Ｓ２に連接しＸ軸方向と直交するＸ軸方向に相互に対向する一対の第２の側面Ｓ５，Ｓ６と、を含む。
セラミック素体１１のサイズは、特に限定されない。例えば、セラミック素体１１は、Ｚ軸方向から見たときに、長手方向に沿った長さが１ｍｍ以下であって、短手方向に沿った長さが０．５ｍｍ以下であってもよい。ここでいう「Ｚ軸方向から見たときの長手方向」とは、セラミック素体１１をＺ軸方向から見たときに最も長い部分の長さであり、「Ｚ軸方向から見たときの短手方向」とは、セラミック素体１１をＺ軸方向から見たときに最も短い部分の長さである。本実施形態において、Ｚ軸方向から見たときの長手方向はＸ軸方向であり、Ｚ軸方向から見たときの短手方向はＹ軸方向である。
すなわち、第１の側面Ｓ３，Ｓ４は、短手方向に相互に対向しており、第２の側面Ｓ５，Ｓ６は、長手方向に相互に対向している。

（外部電極の構成）
外部電極１２は、セラミック素体１１の表面Ｓに設けられ、後述する内部電極層１５の引き出し部１５２に接続される。図１を参照し、各外部電極１２は、例えば、一方の主面Ｓ１から他方の主面Ｓ２までＺ軸方向に延びる帯状に構成される。
外部電極１２は、本実施形態において、一対の第１の側面Ｓ３，Ｓ４に設けられる。
積層セラミックコンデンサ１００は、一対の第１の側面Ｓ３，Ｓ４の一側面Ｓ３と他方の側面Ｓ４にそれぞれ３以上配置されていてもよく、図１及び図２に示す例では、第１の側面Ｓ３，Ｓ４の一側面Ｓ３と他方の側面Ｓ４にそれぞれ４ずつ配置されている。このように複数の外部電極１２を設けることで、後述する内部電極層１５を側面の複数箇所へ引き出すことができ、多端子型の積層セラミックコンデンサ１００を構成することができる。
外部電極１２は、主成分として金属材料を含む。この金属材料は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金等とすることができるが、本実施形態では、Ｎｉとすることができる。また、この金属材料は、後述する複数の内部電極層１５の主成分と同一の金属材料とすることができる。
複数の外部電極１２は、主成分の他、セラミック素体１１で用いられるセラミック材料を含む。このセラミック材料については、後述する。

外部電極１２は、極性の異なる電圧が印加される、複数の第１の外部電極１２ａと、複数の第２の外部電極１２ｂとを有する。
複数の第１の外部電極１２ａは、第１の極性（例えば負極）の電圧が印加され得る。複数の第１の外部電極１２ａは、本実施形態において、一対の第１の側面の一側面Ｓ３及び他方の側面Ｓ４のそれぞれに配置される。図１及び図２に示す例では、２つの第１の外部電極１２ａが第１の側面Ｓ３に配置され、２つの第１の外部電極１２ａが第１の側面Ｓ４に配置される。
複数の第２の外部電極１２ｂは、第１の極性とは異なる第２の極性（例えば正極）の電圧が印加され得る。複数の第２の外部電極１２ｂも、同様に、一対の第１の側面の一側面Ｓ３及び他方の側面Ｓ４のそれぞれに配置される。図１及び図２に示す例では、２つの第２の外部電極１２ｂが第１の側面Ｓ３に配置され、２つの第２の外部電極１２ｂが第１の側面Ｓ４に配置される。
また、第１の外部電極１２ａと第２の外部電極１２ｂは、本実施形態において、Ｘ軸方向に沿って交互に配置されている。これらの各外部電極１２ａ，１２ｂは、隣接する外部電極１２ａ，１２ｂと十分離間して設けられる。

（メッキ膜の構成）
図２に示すように、メッキ膜１３は、外部電極１２を被覆し、メッキ処理により形成される膜である。本実施形態において、外部電極１２とそれを被覆するメッキ膜１３は、積層セラミックコンデンサ１００の外部端子として機能する。
また、メッキ膜１３は、単層であってもよいし、複数の層を含んでいてもよい。また、各層の材料は、異なっていてもよいし同一でもよい。
メッキ膜１３の材料は、例えば、Ｃｕ、Ｎｉ及びスズ（Ｓｎ）のうちのいずれか、又はこれらの組み合わせとすることができる。

さらに、メッキ膜１３は、第１の外部電極１２ａを被覆する第１のメッキ膜１３ａと、第２の外部電極１２ｂを被覆する第２のメッキ膜１３ｂとを有する。第１のメッキ膜１３ａと第１の外部電極１２ａは、第１の極性の外部端子として機能し、第２のメッキ膜１３ｂと第２の外部電極１２ｂは、第２の極性の外部端子として機能する。

（セラミック素体の内部構成）
図３は、セラミック素体１１の模式的な分解斜視図である。なお、実際には焼成後のセラミック素体１１を分解することはできないが、図３では説明の便宜上セラミック素体１１を分解して示している。
同図に示すように、セラミック素体１１は、ＸＹ平面に沿って延びる複数のセラミック層１４がＺ軸方向に積層された積層構造を有する。具体的には、セラミック素体１１は、Ｚ軸方向に積層された複数のセラミック層１４と、複数のセラミック層１４間に配置された内部電極層１５とを有する。また、内部電極層１５は、それぞれ異なる極性の外部電極１２に接続された第１の内部電極層１５ａと第２の内部電極層１５ｂとを有する。

図３に示すように、セラミック素体１１は、Ｚ軸方向中央領域の内部電極層１５が配置された容量形成部１６と、容量形成部１６をＺ軸方向に挟むカバー部１７と、によって構成されている。容量形成部１６は、静電容量を形成する機能を有する。カバー部１７は、静電容量を形成せず、主に容量形成部１６を保護する機能などを有する。
容量形成部１６では、第１の内部電極層１５ａが形成されたセラミック層１４と、第２の内部電極層１５ｂが形成されたセラミック層１４と、が交互に積層されている。カバー部１７では、内部電極層１５ａ，１５ｂが形成されていないセラミック層１４が複数枚積層されている。

各セラミック層１４は、セラミック材料で形成される。各セラミック層１４を形成するセラミック材料としては、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタンなどを主成分とする誘電体セラミックスが挙げられる。これらのセラミック材料は、本実施形態において、外部電極１２及び内部電極層１５にも少量含まれている。
また、各セラミック層１４を形成するセラミック材料は、誘電率が１０００以上、又はクラス２（高誘電率系）であることが好ましい。セラミック素体１１は、このようなセラミック材料からなる複数のシート(グリーンシート）を積層し、焼結したものとすることができるが、詳細は後述する。
なお、カバー部１７は静電容量を形成しないため、カバー部１７を構成するセラミック層１４を形成するセラミック材料には高誘電率が要求されない。したがって、カバー部１７を構成するセラミック層１４と容量形成部１６を構成するセラミック層１４とで異なるセラミック材料を用いてもよい。しかし、構造安定性などの観点から、カバー部１７を構成するセラミック層１４と容量形成部１６を構成するセラミック層１４とで同様のセラミック材料を用いることが好ましい。

図２に戻り、各内部電極層１５は、Ｚ軸方向に隣接する内部電極層１５と静電容量を形成する電極本体１５１と、電極本体１５１からセラミック層１４の周縁に引き出された引き出し部１５２とを有する。なお、図２においては、第１の内部電極層１５ａのＺ軸方向下方に配置された第２の内部電極層１５ｂを破線で示している。
電極本体１５１は、例えば矩形に準ずる形状の平板状で構成される。Ｚ軸方向に隣接する内部電極層１５の電極本体１５１は、それぞれＺ軸方向に対向するように配置される。典型的には、Ｚ軸方向に隣接する電極本体１５１は、Ｚ軸方向から見たときにほぼ重複するように配置されているが、図２では説明のため、隣接する電極本体１５１をずらして示している。
内部電極層１５は、主成分として金属材料を含む。この金属材料は、例えば、Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔ、Ａｇ、Ａｕ、又はこれらの合金とすることができるが、本実施形態では、Ｎｉとすることができる。なお、この金属材料は、外部電極１２の主成分と同一の金属材料とすることができる。
さらに、複数の内部電極層１５は、主成分の他、セラミック層１４に用いられたセラミック材料を含む。このセラミック材料としては、上述のように、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタンなどを主成分とする誘電体セラミックスが挙げられる。

各第１の内部電極層１５ａは、各第１の側面Ｓ３，Ｓ４に引き出された第１の引き出し部１５２ａを有し、第１の引き出し部１５２ａを介して第１の外部電極１２ａに接続される。図２に示す例では、２つの第１の引き出し部１５２ａが第１の側面Ｓ３に引き出され、２つの第１の引き出し部１５２ａが第１の側面Ｓ４に引き出される。
同様に、各第２の内部電極層１５ｂは、各第１の側面Ｓ３，Ｓ４に引き出される第２の引き出し部１５２ｂを有し、第２の引き出し部１５２ｂを介して第２の外部電極１２ｂに接続される。図２に示す例では、２つの第２の引き出し部１５２ｂが第１の側面Ｓ３に引き出され、２つの第２の引き出し部１５２ｂが第１の側面Ｓ４に引き出される。これにより、複数の第２の引き出し部１５２ｂが、第１の側面Ｓ３に配置された２つの第２の外部電極１２ｂと、第１の側面Ｓ４に配置された２つの第２の外部電極１２ｂとにそれぞれ接続される。
このように、引き出し部１５２ａ，１５２ｂが短手方向（Ｘ軸方向）に対向する第１の側面Ｓ３，Ｓ４に引き出されることにより、積層セラミックコンデンサ１００に高周波電流が流れた場合、内部電極層１５と外部電極１２における電流経路を短くすることができる。これにより、積層セラミックコンデンサ１００のＥＳＬを低減させることができる。

また、第１の引き出し部１５２ａと第２の引き出し部１５２ｂは、Ｚ軸方向から見たときに、セラミック層１４の周縁に沿って交互に配置される。すなわち、異なる極性の電圧が加えられる引き出し部１５２ａ，１５２ｂが交互に配置されることとなる。
これにより、積層セラミックコンデンサ１００に高周波電流が流れた場合、隣接する引き出し部１５２１，１５２ｂが形成する磁場が相互に打ち消しあい、積層セラミックコンデンサ１００のＥＳＬをさらに低減させることができる。

（引き出し部の幅）
図２に示すように、各引き出し部１５２は、セラミック層１４の周縁に沿った幅Ｗが１００μｍ以下で構成される。引き出し部１５２の幅Ｗをこのように規定することにより、端子数（すなわち外部電極１２の数）を増加させた場合であっても、積層セラミックコンデンサ１００の小型化を実現することができる。
一般に、主成分を金属材料とする電極材料と、セラミック材料とは、焼成時における熱収縮の度合いが異なる。したがって、セラミック素体を焼成する場合、内部電極層がセラミック素体よりも大きく収縮し、引き出し部が内方へ退行することがある。特に、上記のように幅Ｗが非常に狭い場合、引き出し部全体が退行する可能性が高く、外部電極と接続不良になりやすい。
そこで、本実施形態では、以下のような方法により積層セラミックコンデンサ１００を製造する。

［セラミック電子部品（積層セラミックコンデンサ）の製造方法］
積層セラミックコンデンサ１００の製造方法について説明する。図４は、積層セラミックコンデンサ１００の製造方法を示すフローチャートであり、図５〜図８は、積層セラミックコンデンサ１００の製造過程を示す図である。

（ステップＳＴ１１：内部電極パターンの形成工程）
本工程では、セラミック材料で形成された未焼結のセラミックシート１４Ｕを準備し、これら複数の未焼結のセラミックシート１４Ｕ上に、内部電極パターン１５Ｕをそれぞれ形成する。
図５は、本工程で内部電極パターン１５Ｕａ，１５Ｕｂがそれぞれ形成されたセラミックシート１４Ｕの平面図であり、図５Ａは第１の内部電極層１５ａに対応する内部電極パターン１５Ｕａが形成されたセラミックシート１４Ｕａを示し、図５Ｂは第２の内部電極層１５ｂに対応する内部電極パターン１５Ｕｂが形成されたセラミックシート１４Ｕａを示し、図５Ｃは、内部電極パターン１５Ｕａ，１５Ｕｂが形成されていないセラミックシート１４Ｕｃを示す。
内部電極パターン１５Ｕは、セラミックシート１４Ｕの周縁へ引き出された引き出し部１５２Ｕを含む。内部電極パターン１５Ｕは、第１の内部電極層１５ａに対応する内部電極パターン１５Ｕａと、第２の内部電極層１５ｂに対応する内部電極パターン１５Ｕｂとを有する。

ステップＳＴ１１では、セラミックシート１４Ｕを形成するために、まずセラミックスラリーを準備する。セラミックスラリーは、例えば、セラミック材料と、溶剤（エタノールなど）と、バインダ（ポリビニルブチラールなど）と、添加剤（分散剤など）と、を混合することにより得られる。セラミック材料は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタンなどの誘電体セラミックス粉末とすることができる。
そして、上記のセラミックスラリーをシート状に成形することによりセラミックシート１４Ｕが得られる。セラミックスラリーの成形には、例えば、ダイコータやグラビアコータなどの成形装置を用いることができる。
続いて、内部電極パターン１５Ｕを形成するために、まず金属材料を含む導電性ペーストを準備する。金属ペーストは、例えば、金属材料（ニッケル粉末など）と、溶剤（ターピネオールなど）と、バインダ（エチルセルロースなど）と、添加剤（分散剤など）と、を混合することにより得られる。
本実施形態において、内部電極パターン１５Ｕは、さらにセラミックシート１４Ｕで用いられた誘電体セラミックス粉末等のセラミック材料を含んでいてもよい。例えば、内部電極パターン１５Ｕは、内部電極パターン１５Ｕの全体を１００質量部としたときに、セラミック材料を１０質量部以上２０質量部以下含んでいてもよい。
そして、上記の金属ペーストをセラミックシート１４Ｕに印刷することにより内部電極パターン１５Ｕａ，１５Ｕｂを形成することができる。金属ペーストの印刷には、例えば、スクリーン印刷機やグラビア印刷機などの印刷装置を用いることができる。

図５Ａに示すように、内部電極パターン１５Ｕａは、引き出し部１５２Ｕａを含み、図５Ｂに示すように、内部電極パターン１５Ｕｂは、引き出し部１５２Ｕｂを含む。
引き出し部１５２Ｕａ、１５２Ｕｂは、周縁に沿った幅Ｗｕが、いずれも、焼成後に１００μｍ以下となるように形成される。幅Ｗｕの具体的な数値は、焼成による内部電極パターン１５Ｕの収縮率に鑑みて設定できる。

（ステップＳＴ１２：積層工程）
続いて、内部電極パターン１５Ｕが形成されたセラミックシート１４ＵをＺ軸方向に積層して未焼結のセラミック素体１１Ｕを形成する。
図６は、本工程におけるセラミックシート１４Ｕａ，１４Ｕｂ，１４Ｕｃの積層態様を示す分解斜視図である。
同図に示すように、図５に示す各セラミックシート１４Ｕａ，１４Ｕｂ，１４Ｕｃを、図３に示す構成となるように積層し、圧着することにより未焼成のセラミック素体１１Ｕが得られる。圧着は、熱圧着法、静水圧プレス法等を適用することができる。セラミックシート１４Ｕの積層には、例えば、可動式吸着ヘッドなどの積層装置を用いることができる。

図７は、積層後の未焼結セラミック素体１１Ｕを示す模式的な斜視図である。
このように、未焼結セラミック素体１１Ｕの表面Ｓｕには、複数の引き出し部１５２Ｕａ，１５２Ｕｂが露出している。また、表面Ｓｕは、本実施形態において、主面Ｓ１，Ｓ２にそれぞれ対応する主面Ｓｕ１，Ｓｕ２、第１の側面Ｓ３，Ｓ４にそれぞれ対応する一対の第１の側面Ｓｕ３，Ｓｕ４、並びに第２の側面Ｓ５，Ｓ６にそれぞれ対応する一対の第２の側面Ｓｕ５，Ｓｕ６を含む。引き出し部１５２Ｕａ，１５２Ｕｂは、第１の側面Ｓｕ３，Ｓｕ４に露出している。

（ステップＳＴ１３：外部電極の形成工程）
続いて、セラミック材料を含む未焼結の外部電極１２Ｕ（１２Ｕａ，１２Ｕｂ）を、引き出し部１５２Ｕａ，１５２Ｕｂと接続するように未焼結のセラミック素体１１Ｕの表面Ｓｕに形成する。
図８は、未焼結セラミック素体１１Ｕに外部電極１２Ｕａ，１２Ｕｂが形成された状態を示す模式的な斜視図である。
本工程では、まず外部電極１２Ｕを形成するために、主成分の金属材料を含む導電性ペーストを準備する。金属ペーストは、例えば、金属材料（ニッケル粉末など）と、溶剤（ターピネオールなど）と、バインダ（エチルセルロースなど）と、添加剤（分散剤など）と、を混合することにより得られる。上述のように、金属材料は、内部電極パターンで用いた同一の金属材料を用いることができる。
外部電極１２Ｕは、さらにセラミックシート１４Ｕで用いられた誘電体セラミックス粉末等のセラミック材料を含む。例えば、外部電極１２Ｕは、外部電極１２Ｕの全体を１００質量部としたときに、セラミック材料を１０質量部以上４０質量部以下含んでいてもよい。
続いて、露出された引き出し部１５２Ｕａ，１５２Ｕｂを被覆するように、表面Ｓｕにセラミック材料を含む金属ペーストを塗布する。これにより、図８に示すような未焼結の外部電極１２Ｕａ，１２Ｕｂが形成される。
セラミック素体１１Ｕへの導電性ペーストの塗布には、例えば、ローラ塗布機やディップ塗布機などの塗布装置を用いることができる。

（ステップＳＴ１４：焼成工程）
本工程では、未焼結の外部電極１２Ｕが設けられた未焼成のセラミック素体１１Ｕを焼成する。つまり、未焼成のセラミック素体１１Ｕを加熱して焼結させることにより、図１に示すセラミック素子が得られる。セラミック素体１１Ｕの焼成は、例えば、トンネル型焼成炉や箱型焼成炉などの焼成装置を用いて、還元性雰囲気や低酸素分圧雰囲気で行うことができる。
このように、本実施形態では、内部電極層１５及びセラミック素体１１、並びに外部電極１２を、同一工程で焼成することができる。
なお、このようにして焼成された外部電極１２には、外部電極１２Ｕに含まれたセラミック材料が残留し得る。また、内部電極層１５にも同様にセラミック材料が残留し得る。

（ステップＳＴ１５：メッキ工程）
最後に、焼成された外部電極１２を被覆するようにメッキ処理することにより、メッキ膜１３が形成される。メッキ処理は、典型的には外部電極１２を下地とした電界メッキであるが、非電界メッキ等であってもよい。
これにより、積層セラミックコンデンサ１００が製造される。なお、積層セラミックコンデンサ１００は他の製造方法によって製造してもよい。

［本実施形態の作用効果］
図９は、本実施形態の参考例に係る積層セラミックコンデンサの製造方法を示すフローチャートであり、一般的に行われている方法を示す。なお、同図のＳＴ２１（内部電極パターンの形成工程）、ＳＴ２２（積層工程）、ＳＴ２６（メッキ膜工程）は上述のＳＴ１１，ＳＴ１２，ＳＴ１５と同様であるため、説明を省略する。
同図に示す方法では、未焼結の外部電極を形成する前に、未焼結セラミック素体を焼成する（ＳＴ２３）。続いて、焼結後のセラミック素体の表面に、引き出し部と接続するように未焼結の外部電極を形成し（ＳＴ２４）、この外部電極を焼成する（ＳＴ２５）。
しかしながら、このような方法では、未焼結セラミック素体の焼成時に、内部電極パターンの焼結スピードが速く、セラミックシートよりも大きく熱収縮する。このため、引き出し部が後退してしまい、セラミック素体の表面から引き出し部が露出せず、外部電極と引き出し部が接続できなくなることがある。このような傾向は、引き出し部の幅が狭くなるに従い、特に顕著に見られる。

そこで、本実施形態の積層セラミックコンデンサ１００は、未焼結セラミック素体１１Ｕと外部電極１２Ｕを同一工程にて焼成する。これにより、内部電極パターン１５Ｕの引き出し部１５２Ｕと外部電極１２Ｕとが接続された状態で焼成されるため、引き出し部１５２と外部電極１２との接続信頼性を高めることができる。

一方で、引き出し部の幅が狭小な場合は、熱収縮差により生じた応力によって外部電極と引き出し部が接続不良となりやすく、依然として十分な接続信頼性を確保できないことがある。
このため、本実施形態の外部電極１２は、セラミック材料を含む。セラミック材料により、外部電極の焼結スピードを緩和することができ、結果として外部電極とセラミックシートの熱収縮差を小さくすることができる。これにより、熱収縮差に伴う応力を緩和し、引き出し部１５２と外部電極１２との接続信頼性をより高めることができる。
また、外部電極１２に加え、内部電極層１５もセラミック材料を含むことで、内部電極層１５の焼結スピードも緩和され、内部電極層１５の熱収縮を緩和することができる。これにより、引き出し部１５２が内方へ退行しようとすることによって生じる応力も緩和することができ、引き出し部１５２と外部電極１２との接続信頼性をより高めることができる。

さらに、外部電極１２と内部電極層１５の金属材料を同一とすることで、外部電極１２と内部電極層１５との熱収縮率をほぼ同一にすることができ、引き出し部１５２と外部電極１２との接続信頼性をより高めることができる。
特に、上記金属材料を比較的高融点のＮｉとすることで、外部電極１２及び内部電極層１５を、セラミック材料の焼結に適した焼成温度で焼結させることができるとともに、金属材料のコストも抑えることができる。

以上のように、本実施形態によれば、引き出し部１５２のセラミック層１４の周縁に沿った幅が１００μｍ以下であって、内部電極層１５と外部電極１２との接続信頼性の高い積層セラミックコンデンサ１００を提供することができる。したがって、積層セラミックコンデンサ１００の小型化、多端子化に貢献することができる。

［変形例］
以下、本実施形態の変形例について説明する。なお、同様の構成については同一の符号を付して説明を省略する。

図１０は、本実施形態の一変形例に係る積層セラミックコンデンサ１００の断面図であり、図２と同様、Ｚ軸方向から見た断面図である。
同図に示すように、外部電極１２は、一対の第１の側面Ｓ３，Ｓ４の少なくとも一方の側面と、一対の第２の側面Ｓ５，Ｓ６の少なくとも一方の側面とにそれぞれ設けられていてもよい。さらに、外部電極１２は、第１の側面の各側面Ｓ３，Ｓ４に複数配置されていてもよく、例えば各側面Ｓ３，Ｓ４に３以上設けられていてもよい。また、外部電極１２が第２の側面の各側面Ｓ５，Ｓ６にそれぞれ複数配置されていてもよい。
このような構成によっても、引き出し部１５２のセラミック層１４の周縁に沿った幅が１００μｍ以下であって、小型、多端子型で接続信頼性の高い積層セラミックコンデンサ１００を提供することができる。

図１１は、本実施形態の他の変形例に係る積層セラミックコンデンサ１００の断面図であり、図２と同様、Ｚ軸方向から見た断面図である。
同図に示すように、各内部電極層１５は、複数の電極片Ｐ１，Ｐ２，Ｐ３，Ｐ４を有する。例えば電極片Ｐ１〜Ｐ４は、それぞれＹ軸方向に沿って延在し、Ｘ軸方向に沿って配列されている。また、各電極片Ｐ１〜Ｐ４は、少なくとも一つの引き出し部１５２を有し、電極片Ｐ１，Ｐ３の引き出し部１５２は一方の第１の側面Ｓ３に、電極片Ｐ２，Ｐ４の引き出し部１５２は他方の第１の側面Ｓ４に、それぞれ引き出されている。
このような構成によっても、引き出し部１５２のセラミック層１４の周縁に沿った幅が１００μｍ以下であって、接続信頼性の高いアレイ型の積層セラミックコンデンサ１００を提供することができる。

図１２Ａ，Ｂは、本実施形態の他の変形例に係る積層セラミックコンデンサ１００の断面図であり、図２と同様、Ｚ軸方向から見た断面図である。
同図に示すように、外部電極１２は、一対の第１の側面Ｓ３，Ｓ４に設けられているが、いわゆる多端子型でなくてもよい。すなわち、外部電極１２は、一対の側面の一側面と他方の側面に１つずつ配置されていてもよい。同図に示す例では、第１の外部電極１２ａが第１の側面Ｓ３，Ｓ４の一側面Ｓ４に配置され、第２の外部電極１２ｂが第１の側面Ｓ３，Ｓ４の他方の側面Ｓ３に配置されている。この場合も、引き出し部１５２のセラミック層１４の周縁に沿った幅Ｗが１００μｍ以下であればよい。
なお、一対の第１の側面Ｓ３，Ｓ４は、同図に示すように、長手方向（Ｙ軸方向）に対向する側面であってもよい。

また、図１２Ｂに示すように、電極本体１５１の幅と引き出し部１５２の幅とが略同一であってもよい。この場合、引き出し部１５２は、内部電極層１５のうち、セラミック層の周縁に引き出される部分であって、Ｚ軸方向に隣接する電極本体１５１とは対向しない部分と定義できる。このように本発明は、積層セラミックコンデンサ１００等のセラミック電子部品が非常に小型化しても適用することができる。

また、セラミック素体の立体形状は、上述の形状に限定されない。例えば、主面及び側面の対向方向である第１、第２及び第３の軸方向は、直交する態様に限定されず、少なくとも相互に交差していればよい。すなわち、第２の軸方向は第１の軸方向と交差し、第３の軸方向は第１及び第２の軸方向と交差していればよい。

また、以上の実施形態では、セラミック電子部品が積層セラミックコンデンサの例について説明したが、本発明は、セラミック素体のセラミック層と内部電極層が積層構造を有し、かつセラミック素体の表面に外部電極が設けられたその他の電子部品にも適用することができる。
例えば、セラミック電子部品の例としては、積層セラミックコンデンサの他、インダクタ、圧電素子等を挙げることができる。

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

１００…積層セラミックコンデンサ（セラミック電子部品）
１１…セラミック素体
１２…外部電極
１４…セラミック層
１５…内部電極層
１５２，１５２Ｕ…引き出し部
１１Ｕ…未焼結のセラミック素体
１２Ｕ…未焼結の外部電極
１４Ｕ…未焼結のセラミックシート
１５Ｕ…内部電極パターン

Claims (9)

1. セラミック材料で形成され第１の軸方向に積層された複数のセラミック層と、前記複数のセラミック層の周縁に引き出され前記周縁に沿った幅が１００μｍ以下である引き出し部を含み前記複数のセラミック層の間に配置された内部電極層と、を有するセラミック素体と、
   前記セラミック材料を含み、前記セラミック素体の表面に設けられ前記引き出し部に接続された外部電極と、
   を具備するセラミック電子部品。
2. 請求項１に記載のセラミック電子部品であって、
   前記セラミック素体の表面は、
   相互に前記第１の軸方向に対向する一対の主面と、
   前記２つの主面に連接し前記第１の軸方向と交差する第２の軸方向に相互に対向する一対の第１の側面と、を含み、
   前記外部電極は、前記一対の第１の側面に設けられる
   セラミック電子部品。
3. 請求項２に記載のセラミック電子部品であって、
   前記外部電極は、前記一対の第１の側面の一側面と他方の側面にそれぞれ３以上設けられる
   セラミック電子部品。
4. 請求項２又は４に記載のセラミック電子部品であって、
   前記セラミック素体の表面は、
   前記２つの主面に連接し前記第１の軸方向及び前記第２の軸方向と交差する第３の軸方向に相互に対向する一対の第２の側面をさらに含み、
   前記外部電極は、
   前記一対の第１の側面の少なくとも一方の側面と、前記一対の第２の側面の少なくとも一方の側面とにそれぞれ設けられる
   セラミック電子部品。
5. 請求項１に記載のセラミック電子部品であって、
   前記セラミック素体は、
   前記第１の軸方向から見たときに、長手方向に沿った長さが１ｍｍ以下であって、短手方向に沿った長さが０．５ｍｍ以下である
   セラミック電子部品。
6. 請求項１に記載のセラミック電子部品であって、
   前記外部電極は、主成分として、前記内部電極層の主成分と同一の金属材料を含む
   セラミック電子部品。
7. 請求項６に記載のセラミック電子部品であって、
   前記金属材料は、ニッケル（Ｎｉ）である
   セラミック電子部品。
8. セラミック材料でそれぞれ形成された複数の未焼結のセラミックシート上に、前記複数の未焼結のセラミックシートの周縁へ引き出され前記周縁に沿った幅が焼成後に１００μｍ以下となるように形成された引き出し部を含む内部電極パターンをそれぞれ形成し、
   前記内部電極パターンが形成された前記複数の未焼結のセラミックシートを一軸方向に積層して未焼結のセラミック素体を形成し、
   前記セラミック材料を含む未焼結の外部電極を、前記引き出し部と接続するように前記未焼結のセラミック素体の表面に形成し、
   前記未焼結の外部電極が設けられた前記未焼結のセラミック素体を焼成する
   セラミック電子部品の製造方法。
9. 請求項８に記載のセラミック電子部品の製造方法であって、
   前記未焼結の外部電極は、全体を１００質量部としたときに、前記セラミック材料を１０質量部以上４０質量部以下含む
   セラミック電子部品の製造方法。

Images