JP2017175038A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2017175038A
JP2017175038A JP2016061494A JP2016061494A JP2017175038A JP 2017175038 A JP2017175038 A JP 2017175038A JP 2016061494 A JP2016061494 A JP 2016061494A JP 2016061494 A JP2016061494 A JP 2016061494A JP 2017175038 A JP2017175038 A JP 2017175038A
Authority
JP
Japan
Prior art keywords
layer
external electrode
width
coating layer
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016061494A
Other languages
English (en)
Other versions
JP6421138B2 (ja
Inventor
加藤　洋一
Yoichi Kato
洋一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2016061494A priority Critical patent/JP6421138B2/ja
Priority to KR1020170030547A priority patent/KR102325695B1/ko
Priority to US15/461,242 priority patent/US10297388B2/en
Publication of JP2017175038A publication Critical patent/JP2017175038A/ja
Application granted granted Critical
Publication of JP6421138B2 publication Critical patent/JP6421138B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】略直方体状のコンデンサ本体の高さ方向一面に第１外部電極と第２外部電極が設けられた積層セラミックコンデンサにおいて小型化と大容量化の要求に応じる場合であっても、第１外部電極に対する各第１内部電極層の接続と第２外部電極に対する各第２内部電極層の接続のそれぞれに信頼性の高い接続を実現できる積層セラミックコンデンサを提供する。【解決手段】コンデンサ本体１１０の第１導体層１１２には各第１内部電極層１１１ａの長さ方向一端縁が各第１内部電極層１１１ａの幅と同等の接続幅にて接続され、第２導体層１１３には各第２内部電極層１１１ｂの長さ方向他端縁が各第２内部電極層１１１ｂの幅と同等の接続幅にて接続されている。第１外部電極１２０には前記第１導体層１１２の高さ方向一端縁が第１導体層１１２の幅と同等の接続幅にて接続され、第２外部電極１３０には前記第２導体層１１３の高さ方向一端縁が第２導体層１１３の幅と同等の接続幅にて接続されている。【選択図】図４

Description

本発明は、略直方体状のコンデンサ本体の高さ方向一面に第１外部電極と第２外部電極が設けられた積層セラミックコンデンサに関する。
後記特許文献１の図１〜図７には、前掲に関連する積層セラミックコンデンサが開示されている。この積層セラミックコンデンサは、誘電体層を介して幅方向に交互に配された略矩形状の複数の第１内部電極層と略矩形状の複数の内部電極層とを内包した略直方体状のコンデンサ本体と、コンデンサ本体の高さ方向一面に設けられた略矩形状の第１外部電極と略矩形状の第２外部電極とを備えている。各第１内部電極層はコンデンサ本体の高さ方向一面に至る略矩形状の第１引出部を有していて、各第１引出部の端縁を第１外部電極に接続されている。各第２内部電極層はコンデンサ本体の高さ方向一面に至る略矩形状の第２引出部を有していて、各第２引出部の端縁を第２外部電極に接続されている。
前記積層セラミックコンデンサは、各第１内部電極層と各第２内部電極層が第１外部電極及び第２外部電極と略直角となる向きで配された構造であるため、各第１引出部の長さ方向寸法（幅）は各第１内部電極層の高さ方向寸法（幅）よりも狭くなり、且つ、各第２引出部の長さ方向寸法（幅）は各第２内部電極層の高さ方向寸法（幅）よりも狭くなる。依って、前記積層セラミックコンデンサにおいて小型化と大容量化の要求に応じようとすると、第１外部電極に対する各第１引出部の接続と第２外部電極に対する各第２引出部の接続が不安定になる懸念がある。
即ち、前記積層セラミックコンデンサにおいて小型化と大容量化の要求に応じるには、各第１内部電極層の高さ方向寸法（幅）及び長さ方向寸法と各第２内部電極層の高さ方向寸法（幅）及び長さ方向寸法の縮小が必要となるが、とりわけ長さ方向寸法の縮小に伴って各第１引出部の長さ方向寸法（幅）と各第２引出部の長さ方向寸法（幅）が極端に狭くなってしまうため、第１外部電極に対する各第１引出部の接続と第２外部電極に対する各第２引出部の接続が不安定になり易い。
特開２０１４−１１６５７１号公報
本発明の課題は、略直方体状のコンデンサ本体の高さ方向一面に第１外部電極と第２外部電極が設けられた積層セラミックコンデンサにおいて小型化と大容量化の要求に応じる場合であっても、第１外部電極に対する各第１内部電極層の接続と第２外部電極に対する各第２内部電極層の接続のそれぞれに信頼性の高い接続を実現できる積層セラミックコンデンサを提供することにある。
前記課題を解決するため、本発明に係る積層セラミックコンデンサは、略直方体状のコンデンサ本体の高さ方向一面に略矩形状の第１外部電極と略矩形状の第２外部電極が設けられた積層セラミックコンデンサであって、前記コンデンサ本体は、（１）誘電体層を介して交互に配された略矩形状の複数の第１内部電極層と略矩形状の複数の第２内部電極層とを内包する略直方体状の容量素子と、（２）前記容量素子の長さ方向一面を覆う第１導体層と、（３）前記容量素子の長さ方向他面を覆う第２導体層と、（４）前記第１導体層の外面を覆う第１被覆層と、（５）前記第２導体層の外面を覆う第２被覆層と、（６）前記容量素子の幅方向一面と前記第１導体層の幅方向一端縁と前記第２導体層の幅方向一端縁とを覆い、前記第１被覆層の幅方向一端縁と前記第２被覆層の幅方向一端縁とに接する第３被覆層と、（７）前記容量素子の幅方向他面と前記第１導体層の幅方向他端縁と前記第２導体層の幅方向他端縁とを覆い、前記第１被覆層の幅方向他端縁と前記第２被覆層の幅方向他端縁とに接する第４被覆層と、を備えており、前記第１導体層には、前記複数の第１内部電極層の長さ方向一端縁それぞれが前記複数の第１内部電極層それぞれの幅と同等の接続幅にて接続され、前記第２導体層には、前記複数の第２内部電極層の長さ方向他端縁それぞれが前記複数の第２内部電極層それぞれの幅と同等の接続幅にて接続され、前記第１外部電極には、前記第１導体層の高さ方向一端縁が前記第１導体層の幅と同等の接続幅にて接続され、前記第２外部電極には、前記第２導体層の高さ方向一端縁が前記第２導体層の幅と同等の接続幅にて接続されている。
本発明によれば、略直方体状のコンデンサ本体の高さ方向一面に第１外部電極と第２外部電極が設けられた積層セラミックコンデンサにおいて小型化と大容量化の要求に応じる場合であっても、第１外部電極に対する各第１内部電極層の接続と第２外部電極に対する各第２内部電極層の接続のそれぞれに信頼性の高い接続を実現できる積層セラミックコンデンサを提供することができる。
図１は本発明の第１実施形態に係る積層セラミックコンデンサを容量素子の第６面ｆ６側から見た図である。 図２は図１に示した積層セラミックコンデンサを容量素子の第３面ｆ３側から見た図である。 図３は図１に示した積層セラミックコンデンサを容量素子の第５面ｆ５側から見た図である。 図４は図１のＳ１−Ｓ１線に沿う断面図である。 図５（Ａ）と図５（Ｂ）それぞれは図４の部分拡大図である。 図６（Ａ）〜図６（Ｃ）は図１に示した積層セラミックコンデンサの製法例を説明するための図である。 図７は本発明の第２実施形態に係る積層セラミックコンデンサを容量素子の第６面ｆ６側から見た図である。 図８は図７に示した積層セラミックコンデンサを容量素子の第３面ｆ３側から見た図である。 図９は図７に示した積層セラミックコンデンサを容量素子の第５面ｆ５側から見た図である。 図１０は図７のＳ２−Ｓ２線に沿う断面図である。 図１１（Ａ）と図１１（Ｂ）それぞれは図１０の部分拡大図である。 図１２（Ａ）〜図１２（Ｄ）は図７に示した積層セラミックコンデンサの製法例を説明するための図である。 図１３は本発明の第３実施形態に係る積層セラミックコンデンサを容量素子の第６面ｆ６側から見た図である。 図１４は図１３に示した積層セラミックコンデンサを容量素子の第３面ｆ３側から見た図である。 図１５は図１３に示した積層セラミックコンデンサを容量素子の第５面ｆ５側から見た図である。 図１６は図１３のＳ３−Ｓ３線に沿う断面図である。 図１７（Ａ）と図１７（Ｂ）それぞれは図１６の部分拡大図である。 図１８（Ａ）〜図１８（Ｄ）は図１３に示した積層セラミックコンデンサの製法例を説明するための図である。
《第１実施形態》
先ず、図１〜図５を用いて、本発明の第１実施形態に係る積層セラミックコンデンサの構造について説明する。この説明では、図１の左右方向を長さ方向と言い、図１の上下方向を幅方向と言い、図２の上下方向を高さ方向と言うと共に、各構成要素の長さ方向、幅方向及び高さ方向それぞれに沿う寸法を長さ、幅及び高さと言う。
この積層セラミックコンデンサは、略直方体状のコンデンサ本体１１０と、コンデンサ本体１１０の高さ方向一面に設けられた略矩形状の第１外部電極１２０と略矩形状の第２外部電極１３０とを備えていて、全体寸法が長さＬと幅Ｗと高さＨによって規定されている。ちなみに、図１〜図５に示した積層セラミックコンデンサの長さＬと幅Ｗと高さＨそれぞれは、例えば１０００μｍと５００μｍと５００μｍや、６００μｍと３００μｍと３００μｍである。なお、図１〜図５には、長さＬと幅Ｗと高さＨそれぞれが長さＬ＞幅Ｗ＝高さＨである積層セラミックコンデンサを描いているが、これら長さＬと幅Ｗと高さＨの関係は長さＬ＞幅Ｗ＞高さＨや、長さＬ＞高さＨ＞幅Ｗの他、幅Ｗ＞長さＬ＝高さＨや、幅Ｗ＞長さＬ＞高さＨや、幅Ｗ＞高さＨ＞長さＬであってもよい。
コンデンサ本体１１０は、容量素子１１１と、第１導体層１１２と、第２導体層１１３と、第１被覆層１１４と、第２被覆層１１５と、第３被覆層１１６と、第４被覆層１１７と、によって構成されている。
容量素子１１１は、略直方体状を成していて、長さ方向で向き合う第１面ｆ１及び第２面ｆ２と、幅方向で向き合う第３面ｆ３及び第４面ｆ４と、高さ方向で向き合う第５面ｆ５及び第６面ｆ６とを有している。また、容量素子１１１は、誘電体層（符号省略）を介して高さ方向に交互に配された略矩形状の複数の第１内部電極層１１１ａと略矩形状の複数の第２内部電極層１１１ｂを内包している。容量素子１１１の幅は、各第１内部電極層１１１ａの幅と各第２内部電極層１１１ｂの幅と略同じである（図６（Ａ）を参照）。各第１内部電極層１１１ａの幅、長さ及び厚さと各第２内部電極層１１１ｂの幅、長さ及び厚さは略同じであり、各誘電体層の厚さは略同じである。ちなみに、各第１内部電極層１１１ａの厚さと各第２内部電極層１１１ｂの厚さは、例えば０．５〜２μｍの範囲内で設定されており、各誘電体層の厚さは、例えば０．５〜２μｍの範囲内で設定されている。なお、図１〜図５には、第１内部電極層１１１ａと第２内部電極層１１１ｂそれぞれを１０層ずつ描いているが、これらは図示の都合によるものであって、第１内部電極層１１１ａと第２内部電極層１１１ｂの数は１１層以上であってもよい。
容量素子１１１の各第１内部電極層１１１ａと各第２内部電極層１１１ｂを除く部分には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が１０００以上の高誘電率系誘電体セラミックスが使用できる。また、各第１内部電極層１１１ａと各第２内部電極層１１１ｂには、ニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体が使用できる。
第１導体層１１２は、略矩形状を成していて、容量素子１１１の第１面ｆ１を密着状態で覆っている。第１導体層１１２の幅は第１面ｆ１の幅と略同じであるが、高さは第１面ｆ１の高さよりも僅かに高く、高い分が第１外部電極１２０側に突出している。第１導体層１１２の厚さは、コンデンサ本体１１０の長さに関与することから極力薄い方が望ましい。ちなみに、第１導体層１１２の厚さは、例えば第１内部電極層１１１ａの厚さの１〜５倍の範囲内で設定されており、好ましくは０．５〜５μｍの範囲内で設定されている。また、第１導体層１１２には、ニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体が使用でき、好ましくは第１内部電極層１１１ａの主成分と同じ主成分の良導体が使用できる。この第１導体層１１２には、各第１内部電極層１１１ａの長さ方向一端縁が各第１内部電極層１１１ａの幅と同等の接続幅にて接続されている。なお、第１導体層１１２に対する各第１内部電極層１１１ａの長さ方向一端縁の接続幅は理想的には各第１内部電極層１１１ａの幅となるが、実際のものでは各第１内部電極層１１１ａの長さ方向一端縁の幅に各第１内部電極層１１１ａの幅の±５％程度の変動が確認できたため、ここでは敢えて「各第１内部電極層１１１ａの幅と同じ接続幅」と表現せずに「各第１内部電極層１１１ａの幅と同等の接続幅」と表現している。
第２導体層１１３は、略矩形状を成していて、容量素子１１１の第２面ｆ２を密着状態で覆っている。第２導体層１１３の幅は第２面ｆ２の幅と略同じであるが、高さは第２面ｆ２の高さよりも僅かに高く、高い分が第２外部電極１３０側に突出している。第２導体層１１３の厚さは、コンデンサ本体１１０の長さに関与することから極力薄い方が望ましい。ちなみに、第２導体層１１３の厚さは、例えば第２内部電極層１１１ｂの厚さの１〜５倍の範囲内で設定されており、好ましくは０．５〜５μｍの範囲内で設定されている。また、第２導体層１１３には、ニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体が使用でき、好ましくは第２内部電極層１１１ｂの主成分と同じ主成分の良導体が使用できる。この第２導体層１１３には、各第２内部電極層１１１ｂの長さ方向他端縁が各第２内部電極層１１１ｂの幅と同等の接続幅にて接続されている。なお、第２導体層１１３に対する各第２内部電極層１１１ｂの長さ方向他端縁の接続幅は理想的には各第２内部電極層１１１ｂの幅となるが、実際のものでは各第２内部電極層１１１ｂの長さ方向他端縁の幅に各第２内部電極層１１１ｂの幅の±５％程度の変動が確認できたため、ここでは敢えて「各第２内部電極層１１１ｂの幅と同じ接続幅」と表現せずに「各第２内部電極層１１１ｂの幅と同等の接続幅」と表現している。
第１被覆層１１４は、略矩形状を成していて、第１導体層１１２の外面を密着状態で覆っている。第１被覆層１１４の幅は第１導体層１１２の外面の幅と略同じであるが、高さは第１導体層１１２の外面の高さよりも僅かに高く、高い分が第１外部電極１２０の長さ方向一端縁に及ぶ支持部１１４ａとなっている（図５（Ａ）を参照）。第１被覆層１１４の厚さは、コンデンサ本体１１０の長さに関与することから極力薄い方が望ましい。ちなみに、第１被覆層１１４の厚さは、例えば第１内部電極層１１１ａと第２内部電極層１１１ｂとの間に介在する誘電体層の厚さの１〜１０倍の範囲内で設定されており、好ましくは１〜１０μｍの範囲内で設定されている。また、第１被覆層１１４には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が１０００以上の高誘電率系誘電体セラミックス、より好ましくは容量素子１１１の第１内部電極層１１１ａと第２内部電極層１１１ｂを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。
第２被覆層１１５は、略矩形状を成していて、第２導体層１１３の外面を密着状態で覆っている。第２被覆層１１５の幅は第２導体層１１３の外面の幅と略同じであるが、高さは第１導体層１１３の外面の高さよりも僅かに高く、高い分が第２外部電極１３０の長さ方向他端縁に及ぶ支持部１１５ａとなっている（図５（Ｂ）を参照）。第２被覆層１１５の厚さは、コンデンサ本体１１０の長さに関与することから極力薄い方が望ましい。ちなみに、第２被覆層１１５の厚さは、例えば第１内部電極層１１１ａと第２内部電極層１１１ｂとの間に介在する誘電体層の厚さの１〜１０倍の範囲内で設定されており、好ましくは１〜１０μｍの範囲内で設定されており、より好ましくは第１被覆層１１４の厚さと略同じある。また、第２被覆層１１５には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が１０００以上の高誘電率系誘電体セラミックス、より好ましくは容量素子１１１の第１内部電極層１１１ａと第２内部電極層１１１ｂを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。
第３被覆層１１６は、略矩形状を成していて、容量素子１１１の第３面ｆ３と、第１導体層１１２の幅方向一端縁と、第２導体層１１３の幅方向一端縁とを密着状態で覆い、第１被覆層１１４の幅方向一端縁と、第２被覆層１１５の幅方向一端縁とに接している。第３被覆層１１６の長さは、容量素子１１１の第３面ｆ３の長さと第１導体層１１２の厚さと第２導体層１１３の厚さと第１被覆層１１４の厚さと第２被覆層１１５の厚さとの和と、略同じである。第３被覆層１１６の長さ方向中央部の高さは容量素子１１１の第３面ｆ３の高さとなるが、長さ方向両端部の高さは容量素子１１１の第３面ｆ３の高さよりも僅かに高く、大きい分が第１外部電極１２０の幅方向一端縁に及ぶ第１支持部１１６ａと第２外部電極１３０の幅方向一端縁に及ぶ第２支持部１１６ｂとなっている（図２及び図３を参照）。つまり、第３被覆層１１６は、高さ方向一端縁の中央にＵ字状の切り欠き１１６ｃを有し、その両側に矩形状の第１支持部１１６ａと矩形状の第２支持部１１６ｂを有するような形状となっている。第３被覆層１１６の厚さは、コンデンサ本体１１０の幅に関与することから極力薄い方が望ましい。ちなみに、第３被覆層１１６の厚さは、例えば第１被覆層１１４の厚さ又は第２被覆層１１５の厚さの１〜２０倍の範囲内で設定されており、好ましくは５〜２０μｍの範囲内で設定されている。また、第３被覆層１１６には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が１０００以上の高誘電率系誘電体セラミックス、より好ましくは容量素子１１１の第１内部電極層１１１ａと第２内部電極層１１１ｂを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。
第４被覆層１１７は、略矩形状を成していて、容量素子１１１の第４面ｆ４と、第１導体層１１２の幅方向他端縁と、第２導体層１１３の幅方向他端縁とを密着状態で覆い、第１被覆層１１４の幅方向他端縁と、第２被覆層１１５の幅方向他端縁とに接している。第４被覆層１１７の長さは、第３被覆層１１６の長さと略同じである。第４導体層１１７の長さ方向中央部の高さは容量素子１１１の第４面ｆ４の高さとなるが、長さ方向両端部の高さは容量素子１１１の第４面ｆ４の高さよりも僅かに高く、大きい分が第１外部電極１２０の幅方向他端縁に及ぶ第１支持部１１７ａと第２外部電極１３０の幅方向他端縁に及ぶ第２支持部１１７ｂとなっている（図３を参照）。つまり、第４被覆層１１７は、第３被覆層１１６と同様、高さ方向一端縁の中央にＵ字状の切り欠き１１６ｃを有し、その両側に矩形状の第１支持部１１６ａと矩形状の第２支持部１１６ｂを有するような形状となっている。第４被覆層１１７の厚さは、コンデンサ本体１１０の幅に関与することから極力薄い方が望ましい。ちなみに、第４被覆層１１７の厚さは、例えば第１被覆層１１４の厚さ又は第２被覆層１１５の厚さの１〜２０倍の範囲内で設定されており、好ましくは５〜２０μｍの範囲内で設定されている。また、第４被覆層１１７には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が１０００以上の高誘電率系誘電体セラミックス、より好ましくは容量素子１１１の第１内部電極層１１１ａと第２内部電極層１１１ｂを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。
第１外部電極１２０は、略矩形状を成していて、コンデンサ本体１１０の高さ方向一面に相当する容量素子１１１の第５面ｆ５の第１被覆層１１４側に密着状態で設けられている。第１外部電極１２０の幅は容量素子１１１の第５面ｆ５の幅と略同じであり、長さは例えば積層セラミックコンデンサの長さＬの１／８〜１／３の範囲内で設定されており、厚さは例えば１〜１５μｍの範囲内で設定されている。また、第１外部電極１２０の長さ方向一端縁は第１被覆層１１４の支持部１１４ａによって支えられ、幅方向一端縁は第３被覆層１１６の第１支持部１１６ａによって支えられ、幅方向他端縁は第４被覆層１１７の第１支持部１１７ａによって支えられている（図２、図３及び図５を参照）。この第１外部電極１２０には、第１導体層１１２の高さ方向一端縁が第１導体層１１２の幅と同等の接続幅にて接続されている。なお、第１外部電極１２０に対する第１導体層１１２の高さ方向一端縁の接続幅は理想的には第１導体層１１２の幅となるが、実際のものでは第１導体層１１２の高さ方向一端縁の幅に第１導体層１１２の幅の±５％程度の変動が確認できたため、ここでは敢えて「第１導体層１１２の幅と同じ接続幅」と表現せずに「第１導体層１１２の幅と同等の接続幅」と表現している。また、図２及び図５には、第１外部電極１２０の長さ方向一端縁、幅方向一端縁及び幅方向一端縁それぞれが、第１被覆層１１４の支持部１１４ａと第３被覆層１１６の第１支持部１１６ａと第４被覆層１１７の第１支持部１１７ａとによって覆い隠されているものを示してあるが、第１外部電極１２０の長さ方向一端縁、幅方向一端縁及び幅方向一端縁それぞれに各支持部１１４ａ、１１６ａ及び１１７ａが及んでいれば、第１外部電極１２０の長さ方向一端縁、幅方向一端縁及び幅方向一端縁それぞれが各支持部１１４ａ、１１６ａ及び１１７ａによって覆い隠されていなくてもよい。即ち、第１外部電極１２０の厚さ方向外側部分、例えば図５（Ａ）に示した中間膜１２２及び表面膜１２３が露出するように、第１外部電極１２０の長さ方向一端縁、幅方向一端縁及び幅方向一端縁それぞれが各支持部１１４ａ、１１６ａ及び１１７ａによって覆われていてもよい。
第２外部電極１３０は、略矩形状を成していて、コンデンサ本体１１０の高さ方向一面に相当する容量素子１１１の第５面ｆ５の第２被覆層１１５側に密着状態で設けられている。第２外部電極１３０の幅は容量素子１１１の第５面ｆ５の幅と略同じであり、長さは例えば積層セラミックコンデンサの長さＬの１／８〜１／３の範囲内で設定されており、厚さは例えば１〜１５μｍの範囲内で設定されている。また、第２外部電極１３０の長さ方向他端縁は第２被覆層１１５の支持部１１５ａによって支えられ、幅方向一端縁は第３被覆層１１６の第２支持部１１６ｂによって支えられ、幅方向他端縁は第４被覆層１１７の第２支持部１１７ｂによって支えられている（図２、図３及び図５を参照）。この第２外部電極１３０には、第２導体層１１３の高さ方向一端縁が第２導体層１１３の幅と同等の接続幅にて接続されている。なお、第２外部電極１３０に対する第２導体層１１３の高さ方向一端縁の接続幅は理想的には第２導体層１１３の幅となるが、実際のものでは第２導体層１１３の高さ方向一端縁の幅に第２導体層１１３の幅の±５％程度の変動が確認できたため、ここでは敢えて「第２導体層１１３の幅と同じ接続幅」と表現せずに「第２導体層１１３の幅と同等の接続幅」と表現している。また、図２及び図５には、第２外部電極１３０の長さ方向他端縁、幅方向一端縁及び幅方向一端縁それぞれが、第２被覆層１１５の支持部１１５ａと第３被覆層１１６の第２支持部１１６ｂと第４被覆層１１７の第２支持部１１７ｂとによって覆い隠されているものを示してあるが、第２外部電極１３０の長さ方向他端縁、幅方向一端縁及び幅方向一端縁それぞれに各支持部１１５ａ、１１６ｂ及び１１７ｂが及んでいれば、第２外部電極１３０の長さ方向他端縁、幅方向一端縁及び幅方向一端縁それぞれが各支持部１１５ａ、１１６ｂ及び１１７ｂによって覆い隠されていなくてもよい。即ち、第２外部電極１３０の厚さ方向外側部分、例えば図５（Ｂ）に示した中間膜１３２及び表面膜１３３が露出するように、第２外部電極１３０の長さ方向他端縁、幅方向一端縁及び幅方向一端縁それぞれが各支持部１１５ａ、１１６ｂ及び１１７ｂによって覆われていてもよい。
ここで、図５を用いて、第１外部電極１２０と第２外部電極１３０の態様について補足する。
図５（Ａ）に示した第１外部電極１２０は、容量素子１１１の第５面ｆ５に密着した下地膜１２１と、下地膜１２１の外面に密着した中間膜１２２と、中間膜１２２の外面に密着した表面膜１２３とを有する３層構造である。また、図５（Ｂ）に示した第２外部電極１３０は、容量素子１１１の第５面ｆ５に密着した下地膜１３１と、下地膜１３１の外面に密着した中間膜１３２と、中間膜１３２の外面に密着した表面膜１３３とを有する３層構造である。なお、第１外部電極１２０と第２外部電極１３０は必ずしも３層構造である必要はなく、中間膜１２２及び１３２を除外した２層構造や、中間膜１２２及び１３２を２層以上とした多層構造や、表面膜１２３及び１３３のみとした単層構造であってもよい。
３層構造の場合を例に挙げて説明すれば、下地膜１２１及び１３１は例えば焼き付け膜からなり、この焼き付け膜には好ましくはニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体が使用できる。中間膜１２２及び１３２は例えばメッキ膜からなり、このメッキ膜には好ましくは白金、パラジウム、金、銅、ニッケル、これらの合金等を主成分とした良導体が使用できる。表面膜１２３及び１３３は例えばメッキ膜からなり、このメッキ膜には好ましくは銅、スズ、パラジウム、金、亜鉛、これらの合金等を主成分とした良導体が使用できる。
次に、前述の積層セラミックコンデンサに適した製造方法の例を、図６を用い、且つ、図１〜図５に示した符号等を適宜用いて説明する。
製造に際しては、誘電体セラミックス粉末、有機バインダ、有機溶剤及び各種添加剤を含有したセラミックスラリーと、良導体粉末、有機バインダ、有機溶剤及び各種添加剤を含有した電極ペーストと、良導体粉末、有機バインダ及び有機溶剤のみを含有した導体ペ−ストを用意する。
続いて、キャリアフィルムの表面にセラミックスラリーを塗工して乾燥することにより、第１シートを作製する。また、第１シートの表面に電極ペーストを印刷して乾燥することにより、内部電極層パターン群が形成された第２シートを作製する。さらに、第１シートの表面に電極ペーストを印刷して乾燥することにより、下地膜パターン群が形成された第３シートを作製する。さらに、第１シートの表面に導体ペーストを印刷して乾燥することにより、導体層パターン群が形成された第４シートを作製する。
続いて、第１シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子１１１の高さ方向一方のマージン部分に対応する部位を形成する。続いて、第２シートから取り出した単位シート（内部電極層パターン群を含む）を所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子１１１の第１内部電極層１１１ａ及び第２内部電極層１１１ｂが存在する部分に対応する部位を形成する。続いて、第１シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子１１１の高さ方向他方のマージン部分に対応する部位を形成する。続いて、第３シートから取り出した単位シート（下地膜パターン群を含む）を下地膜パターン群が外側を向くように積み重ねて熱圧着し、最後に積み重ねられた全体を本熱圧着することにより、未焼成シートを作製する。
続いて、未焼成シートを格子状に切断することにより、容量素子１１１に対応した未焼成素子ＣＥを作製する（図６（Ａ）を参照）。この未焼成素子ＣＥは、第１内部電極層１１１ａ及び第２内部電極層１１１ｂとなる複数の未焼成内部電極層ＩＥＬ１及びＩＥＬ２を有する他、第１外部電極１２０の下地膜１２１及び第２外部電極１３０の下地膜１３１となる未焼成下地膜ＢＦ１及びＢＦ２を高さ方向一面（第５面ｆ５）に有している。
続いて、多数の未焼成素子ＣＥの向きを揃えてから、各々の長さ方向一面と長さ方向他面に第４シートの導体層パターン群側を押し付けて熱圧着し、熱圧着後に第４シートを切断することにより、未焼成素子ＣＥの長さ方向一面に第１導体層１１２及び第１被覆層１１４となる未焼成導体層ＣＬ１及び未焼成被覆層ＤＬ１が形成され、且つ、長さ方向他面に第２導体層１１３及び第２被覆層１１５となる未焼成導体層ＣＬ２及び未焼成被覆層ＤＬ２が形成されたものを作製する（図６（Ｂ）を参照）。
続いて、図６（Ｂ）に示したものの向きを揃えてから、各々の幅方向一面と幅方向他面それぞれに第１シートを押し付けて熱圧着し、熱圧着後に第１シートを切断することにより、図６（Ｂ）に示したものの幅方向一面に第３被覆層１１６となる未焼成被覆層ＤＬ３が形成され、且つ、幅方向他面に第４被覆層１１７となる未焼成被覆層ＤＬ４が形成されたものを作製する（図６（Ｃ）を参照）。
続いて、図６（Ｃ）に示したものをこれに含まれている誘電体セラミックス粉末と良導体粉末に応じた雰囲気下、並びに、温度プロファイルにて多数個一括で焼成（脱バインダ処理と焼成処理を含む）を行い、必要に応じて多数個一括でバレル研磨を行う。これにより、第１外部電極１２０の下地膜１２１及び第２外部電極１３０の下地膜１３１を有するコンデンサ本体１１０が作製される。
続いて、第１外部電極１２０の下地膜１２１及び第２外部電極１３０の下地膜１３１を覆う中間膜１２２及び１３２をメッキ処理で形成し、中間膜１２２及び１３２を覆う表面膜１２３及び１３３をメッキ処理で形成して、第１外部電極１２０と第２外部電極１３０を作製する。
なお、前記製法例では、第１外部電極１２０の下地膜１２１及び第２外部電極１３０の下地膜１３１をコンデンサ本体１１０に先に形成する方法を説明したが、下地膜１２１及び１３１を有しないコンデンサ本体１１０を作製してから、このコンデンサ本体１１０の外部電極形成箇所に前記電極ペ−ストを印刷して乾燥した後に焼き付け処理を行って下地膜１２１及び１３１を形成し、この後に中間膜１２２及び１３２と表面膜１２３及び１３３を順次形成して、第１外部電極１２０と第２外部電極１３０を作製してもよい。
次に、前述の積層セラミックコンデンサによって得られる効果（効果ｅ１〜効果ｅ５）について説明する。
（ｅ１）コンデンサ本体１１０が、（１）誘電体層を介して交互に配された略矩形状の複数の第１内部電極層１１１ａと略矩形状の複数の第２内部電極層１１１ｂとを内包する略直方体状の容量素子１１１と、（２）容量素子１１１の長さ方向一面を覆う第１導体層１１２と、（３）容量素子１１１の長さ方向他面を覆う第２導体層１１３と、（４）第１導体層１１２の外面を覆う第１被覆層１１４と、（５）第２導体層１１３の外面を覆う第２被覆層１１５と、（６）容量素子１１１の幅方向一面と第１導体層１１２の幅方向一端縁と第２導体層１１３の幅方向一端縁とを覆い、第１被覆層１１４の幅方向一端縁と第２被覆層１１５の幅方向一端縁とに接する第３被覆層１１６と、（７）容量素子１１１の幅方向他面と第１導体層１１２の幅方向他端縁と第２導体層１１３の幅方向他端縁とを覆い、第１被覆層１１４の幅方向他端縁と第２被覆層１１５の幅方向他端縁とに接する第４被覆層１１７と、によって構成されている。また、第１導体層１１２には複数の第１内部電極層１１１ａの長さ方向一端縁それぞれが複数の第１内部電極層１１１ａそれぞれの幅と同等の接続幅にて接続され、第２導体層１１３には複数の第２内部電極層１１１ｂの長さ方向他端縁それぞれが複数の第２内部電極層１１１ｂそれぞれの幅と同等の接続幅にて接続され、第１外部電極１２０には第１導体層１１２の高さ方向一端縁が第１導体層１１２の幅と同等の接続幅にて接続され、前記第２外部電極１３０には第２導体層１１３の高さ方向一端縁が第２導体層１１３の幅と同等の接続幅にて接続されている。
即ち、コンデンサ本体１１０に、各第１内部電極層１１１ａを各々の幅を活かして第１外部電極１２０に接続する役目を果たす第１導体層１１２と、各第２内部電極層１１１ｂを各々の幅を活かして第２外部電極１３０に接続する役目を果たす第２導体層１１３が設けられているため、各第１内部電極層１１１ａの幅及び長さと各第２内部電極層１１１ｂの幅及び長さが縮小されても、第１外部電極１２０に対する各第１内部電極層１１１ａの接続と第２外部電極１３０に対する各第２内部電極層１１１ｂの接続が不安定になることを極力回避することができる。依って、略直方体状のコンデンサ本体１１０の高さ方向一面に第１外部電極１２０と第２外部電極１３０が設けられた積層セラミックコンデンサにおいて小型化と大容量化の要求に応じる場合であっても、第１外部電極１２０に対する各第１内部電極層１１１ａの接続と第２外部電極１３０に対する各第２内部電極層１１１ｂの接続のそれぞれに信頼性の高い接続を実現できる。
また、コンデンサ本体１１０は、第１導体層１１２の外面を覆う第１被覆層１１４と、第２導体層１１３の外面を覆う第２被覆層１１５と、容量素子１１１の幅方向一面と第１導体層１１２の幅方向一端縁と第２導体層１１３の幅方向一端縁とを覆い、第１被覆層１１４の幅方向一端縁と第２被覆層１１５の幅方向一端縁とに接する第３被覆層１１６と、容量素子１１１の幅方向他面と第１導体層１１２の幅方向他端縁と第２導体層１１３の幅方向他端縁とを覆い、第１被覆層１１４の幅方向他端縁と第２被覆層１１５の幅方向他端縁とに接する第４被覆層１１７とを備えている。即ち、回路基板に実装するときに積層セラミックコンデンサが倒れても、第１導体層１１２と第２導体層１１３が回路基板の導体ラインや隣接する電子部品等に接触してショート等の問題を生じることを防げる。
（ｅ２）コンデンサ本体１１０の幅方向両面に位置する第３被覆層１１６と第４被覆層１１７のうち、第３被覆層１１６が第１外部電極１２０と第２外部電極１３０それぞれの幅方向一端縁に及ぶ第１支持部１１６ａ及び第２支持部１１６ｂを有し、第４被覆層１１７が第１外部電極１２０と第２外部電極１３０それぞれの幅方向他端縁に及ぶ第１支持部１１７ａ及び第２支持部１１７ｂを有している。即ち、第１外部電極１２０の幅方向両端縁を第１支持部１１６ａ及び１１７ａによって支え、且つ、第２外部電極１３０の幅方向両端縁を第２支持部１１６ｂ及び１１７ｂによって支えることができるため、第１外部電極１２０と第２外部電極１３０それぞれの安定性を向上することができる。
（ｅ３）コンデンサ本体１１０の長さ方向両面に位置する第１被覆層１１４と第２被覆層１１５のうち、第１被覆層１１４が第１外部電極１２０の長さ方向一端縁に及ぶ支持部１１４ａを有し、第２被覆層１１５が第２外部電極１３０の長さ方向他端縁に及ぶ支持部１１５ａを有している。即ち、第１外部電極１２０の長さ方向一端縁を支持部１１４ａによって支え、且つ、第２外部電極１３０の長さ方向他端縁を支持部１１５ａ６ｂ及び１１７ｂによって支えることができるため、第１外部電極１２０と第２外部電極１３０それぞれの安定性をより向上することができる。
（ｅ４）コンデンサ本体１１０の第１導体層１１２と第２導体層１１３それぞれの厚さが、複数の第１内部電極層１１１ａと複数の第２内部電極層１１１ｂそれぞれの厚さの１〜５倍の範囲内で設定されているので、第１導体層１１２と第２導体層１１３それぞれの厚さによって積層セラミックコンデンサの長さＬが増加することを極力回避することができる。
（ｅ５）コンデンサ本体１１０の第１被覆層１１４と第２被覆層１１５それぞれの厚さが、容量素子１１１の誘電体層の厚さの１〜１０倍の範囲内で設定されているので、第１被覆層１１４と第２被覆層１１５それぞれの厚さによって積層セラミックコンデンサの長さＬが増加することを極力回避することができる。加えて、コンデンサ本体１１０の第３被覆層１１６と第４被覆層１１７それぞれの厚さが、第１被覆層１１４の厚さ又は第２被覆層１１５の厚さの１〜２０倍の範囲内で設定されているので、第３被覆層１１６と第４被覆層１１７それぞれの厚さによって積層セラミックコンデンサの幅Ｗが増加することも極力回避することができる。
《第２実施形態》
先ず、図７〜図１１を用いて、本発明の第２実施形態に係る積層セラミックコンデンサの構造について説明する。この説明では、図７の左右方向を長さ方向と言い、図７の上下方向を幅方向と言い、図８の上下方向を高さ方向と言うと共に、各構成要素の長さ方向、幅方向及び高さ方向それぞれに沿う寸法を長さ、幅及び高さと言う。
図７〜図１１に示した符号２１０はコンデンサ本体、２１１は容量素子、２１１ａは第１内部電極層、２１１ｂは第１内部電極層、２１２は第１導体層、２１３は第２導体層、２１４は第１被覆層、２１４ａは第１被覆層の支持部、２１５は第２被覆層、２１５ａは第２被覆層の支持部、２１６は第３被覆層、２１６ａは第３被覆層の第１支持部、２１６ｂは第３被覆層の第２支持部、２１７は第４被覆層、２１７ａは第４被覆層の第１支持部、２１７ｂは第４被覆層の第２支持部、２１８は第５被覆層、２２０は第１外部電極、２２１は第１外部電極の下地膜、２２２は第１外部電極の中間膜、２２３は第１外部電極の表面膜、２３０は第２外部電極、２３１は第２外部電極の下地膜、２３２は第２外部電極の中間膜、２３３は第２外部電極の表面膜である。図７〜図１１に示した積層セラミックコンデンサの第５被覆層２１８を除く同一名称の構成は前記《第１実施形態》欄で説明したとおりであるため、以下、相違点について主に説明する。
第５被覆層２１８は、略矩形状を成していて、容量素子２１１の第６面ｆ６と、第１導体層２１２の高さ方向他端縁と、第２導体層２１３の高さ方向他端縁とを密着状態で覆い、第１被覆層２１４の高さ方向他端縁と、第２被覆層２１５の高さ方向他端縁とに接し、第３被覆層２１６の高さ方向他端縁と、第４被覆層２１７の高さ方向他端縁とに接している。第５被覆層２１８の長さは、第３被覆層２１６の長さと第４被覆層２１７の長さと略同じである。第５被覆層２１８の幅は、容量素子２１１の第６面ｆ６の幅と第３被覆層２１６の厚さと第４被覆層２１７の厚さとの和と、略同じである。第５被覆層２１８の厚さは、コンデンサ本体２１０の高さに関与することから極力薄い方が望ましい。ちなみに、第５被覆層２１８の厚さは、例えば第１被覆層２１４の厚さ又は第２被覆層２１５の厚さの１〜２０倍の範囲内で設定されており、好ましくは５〜２０μｍの範囲内で設定されている。また、第５被覆層２１８には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が１０００以上の高誘電率系誘電体セラミックス、より好ましくは容量素子２１１の第１内部電極層２１１ａと第２内部電極層２１１ｂを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。
次に、前述の積層セラミックコンデンサに適した製造方法の例を、図１２を用い、且つ、図７〜図１１に示した符号等を適宜用いて説明する。
製造に際しては、誘電体セラミックス粉末、有機バインダ、有機溶剤及び各種添加剤を含有したセラミックスラリーと、良導体粉末、有機バインダ、有機溶剤及び各種添加剤を含有した電極ペーストと、良導体粉末、有機バインダ及び有機溶剤のみを含有した導体ペ−ストを用意する。
続いて、キャリアフィルムの表面にセラミックスラリーを塗工して乾燥することにより、第１シートを作製する。また、第１シートの表面に電極ペーストを印刷して乾燥することにより、内部電極層パターン群が形成された第２シートを作製する。さらに、第１シートの表面に電極ペーストを印刷して乾燥することにより、下地膜パターン群が形成された第３シートを作製する。さらに、第１シートの表面に導体ペーストを印刷して乾燥することにより、導体層パターン群が形成された第４シートを作製する。
続いて、第１シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子２１１の高さ方向一方のマージン部分に対応する部位を形成する。続いて、第２シートから取り出した単位シート（内部電極層パターン群を含む）を所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子２１１の第１内部電極層２１１ａ及び第２内部電極層２１１ｂが存在する部分に対応する部位を形成する。続いて、第１シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子２１１の高さ方向他方のマージン部分に対応する部位を形成する。続いて、第３シートから取り出した単位シート（下地膜パターン群を含む）を下地膜パターン群が外側を向くように積み重ねて熱圧着し、最後に積み重ねられた全体を本熱圧着することにより、未焼成シートを作製する。
続いて、未焼成シートを格子状に切断することにより、容量素子２１１に対応した未焼成素子ＣＥを作製する（図１２（Ａ）を参照）。この未焼成素子ＣＥは、第１内部電極層２１１ａ及び第２内部電極層２１１ｂとなる複数の未焼成内部電極層ＩＥＬ１及びＩＥＬ２を有する他、第１外部電極２２０の下地膜２２１及び第２外部電極２３０の下地膜２３１となる未焼成下地膜ＢＦ１及びＢＦ２を高さ方向一面（第５面ｆ５）に有している。
続いて、多数の未焼成素子ＣＥの向きを揃えてから、各々の長さ方向一面と長さ方向他面に第４シートの導体層パターン群側を押し付けて熱圧着し、熱圧着後に第４シートを切断することにより、未焼成素子ＣＥの長さ方向一面に第１導体層２１２及び第１被覆層２１４となる未焼成導体層ＣＬ１及び未焼成被覆層ＤＬ１が形成され、且つ、長さ方向他面に第２導体層２１３及び第２被覆層２１５となる未焼成導体層ＣＬ２及び未焼成被覆層ＤＬ２が形成されたものを作製する（図１２（Ｂ）を参照）。
続いて、図１２（Ｂ）に示したものの向きを揃えてから、各々の幅方向一面と幅方向他面それぞれに第１シートを押し付けて熱圧着し、熱圧着後に第１シートを切断することにより、図１２（Ｂ）に示したものの幅方向一面に第３被覆層２１６となる未焼成被覆層ＤＬ３が形成され、且つ、幅方向他面に第４被覆層２１７となる未焼成被覆層ＤＬ４が形成されたものを作製する（図１２（Ｃ）を参照）。
続いて、図１２（Ｃ）に示したものの向きを揃えてから、各々の高さ方向他面に第１シートを押し付けて熱圧着し、熱圧着後に第１シートを切断することにより、図１２（Ｃ）に示したものの高さ方向他面に第５被覆層２１８となる未焼成被覆層ＤＬ５が形成されたものを作製する（図１２（Ｄ）を参照）。
続いて、図１２（Ｄ）に示したものをこれに含まれている誘電体セラミックス粉末と良導体粉末に応じた雰囲気下、並びに、温度プロファイルにて多数個一括で焼成（脱バインダ処理と焼成処理を含む）を行い、必要に応じて多数個一括でバレル研磨を行う。これにより、第１外部電極２２０の下地膜２２１及び第２外部電極２３０の下地膜２３１を有するコンデンサ本体２１０が作製される。
続いて、第１外部電極２２０の下地膜２２１及び第２外部電極２３０の下地膜２３１を覆う中間膜２２２及び２３２をメッキ処理で形成し、中間膜２２２及び２３２を覆う表面膜２２３及び２３３をメッキ処理で形成して、第１外部電極２２０と第２外部電極２３０を作製する。
なお、前記製法例では、第１外部電極２２０の下地膜２２１及び第２外部電極２３０の下地膜２３１をコンデンサ本体２１０に先に形成する方法を説明したが、下地膜２２１及び２３１を有しないコンデンサ本体２１０を作製してから、このコンデンサ本体２１０の外部電極形成箇所に前記電極ペ−ストを印刷して乾燥した後に焼き付け処理を行って下地膜２２１及び２３１を形成し、この後に中間膜２２２及び２３２と表面膜２２３及び２３３を順次形成して、第１外部電極２２０と第２外部電極２３０を作製してもよい。
図１１には、第１外部電極２２０と第２外部電極２３０として３層構造のものを示してあるが、第１実施形態と同様、第１外部電極２２０と第２外部電極２３０は必ずしも３層構造である必要はなく、中間膜２２２及び２３２を除外した２層構造や、中間膜２２２及び２３２を２層以上とした多層構造や、表面膜２２３及び２３３のみとした単層構造であってもよい。また、図８及び図１１には、第１外部電極２２０の長さ方向一端縁、幅方向一端縁及び幅方向一端縁それぞれが、第１被覆層２１４の支持部２１４ａと第３被覆層２１６の第１支持部２１６ａと第４被覆層２１７の第１支持部２１７ａとによって覆い隠され、第２外部電極２３０の長さ方向他端縁、幅方向一端縁及び幅方向一端縁それぞれが、第２被覆層２１５の支持部２１５ａと第３被覆層２１６の第２支持部２１６ｂと第４被覆層２１７の第２支持部２１７ｂとによって覆い隠されているものを示してあるが、第１実施形態と同様、第１外部電極２２０の長さ方向一端縁、幅方向一端縁及び幅方向一端縁それぞれに各支持部２１４ａ、２１６ａ及び２１７ａが及んでおり、第２外部電極２３０の長さ方向他端縁、幅方向一端縁及び幅方向一端縁それぞれに各支持部２１５ａ、２１６ｂ及び２１７ｂが及んでいれば、第１外部電極２２０の長さ方向一端縁、幅方向一端縁及び幅方向一端縁それぞれが各支持部２１４ａ、２１６ａ及び２１７ａによって覆い隠されていなくてよく、また、第２外部電極２３０の長さ方向他端縁、幅方向一端縁及び幅方向一端縁それぞれが各支持部２１５ａ、２１６ｂ及び２１７ｂによって覆い隠されていなくてもよい。即ち、第１外部電極２２０の厚さ方向外側部分、例えば図１１（Ａ）に示した中間膜２２２及び表面膜２２３が露出するように、第１外部電極２２０の長さ方向一端縁、幅方向一端縁及び幅方向一端縁それぞれが各支持部２１４ａ、２１６ａ及び２１７ａによって覆われていてもよく、また、第２外部電極２３０の厚さ方向外側部分、例えば図１１（Ｂ）に示した中間膜２３２及び表面膜２３３が露出するように、第２外部電極２３０の長さ方向他端縁、幅方向一端縁及び幅方向一端縁それぞれが各支持部２１５ａ、２１６ｂ及び２１７ｂによって覆われていてもよい。
次に、前述の積層セラミックコンデンサによって得られる効果について説明する。前述の積層セラミックコンデンサによれば前記《第１実施例》欄で説明した効果ｅ１〜効果ｅ５と同様の効果を得ることができる他、下記効果ｅ６を得ることができる。
（ｅ６）コンデンサ本体２１０は、容量素子２１１の高さ方向他面と第１導体層２１２の高さ方向他端縁と第２導体層２１３の高さ方向他端縁とを覆い、第１被覆層２１４の高さ方向他端縁と第２被覆層２１５の高さ方向他端縁とに接し、第３被覆層２１６と第４被覆層２１７とに接する第５被覆層２１８を備えている。即ち、回路基板に実装するときに積層セラミックコンデンサが倒れても、第１導体層２１２と第２導体層２１３が回路基板の導体ラインや隣接する電子部品等に接触してショート等の問題を生じることをより確実に防げる。
《第３実施形態》
先ず、図１３〜図１７を用いて、本発明の第３実施形態に係る積層セラミックコンデンサの構造について説明する。この説明では、図１３の左右方向を長さ方向と言い、図１３の上下方向を幅方向と言い、図１４の上下方向を高さ方向と言うと共に、各構成要素の長さ方向、幅方向及び高さ方向それぞれに沿う寸法を長さ、幅及び高さと言う。
図１３〜図１７に示した符号３１０はコンデンサ本体、３１１は容量素子、３１１ａは第１内部電極層、３１１ｂは第１内部電極層、３１２は第１導体層、３１３は第２導体層、３１４は第１被覆層、３１４ａは第１被覆層の支持部、３１５は第２被覆層、３１５ａは第２被覆層の支持部、３１６は第３被覆層、３１６ａは第３被覆層の第１支持部、３１６ｂは第３被覆層の第２支持部、３１７は第４被覆層、３１７ａは第４被覆層の第１支持部、３１７ｂは第４被覆層の第２支持部、３１８は第５被覆層、３２０は第１外部電極、３２１は第１外部電極の下地膜、３２２は第１外部電極の中間膜、３２３は第１外部電極の表面膜、３３０は第２外部電極、３３１は第２外部電極の下地膜、３３２は第２外部電極の中間膜、３３３は第２外部電極の表面膜である。図１３〜図１７に示した積層セラミックコンデンサの第５被覆層３１８を除く同一名称の構成は前記《第１実施形態》欄で説明したとおりであるため、以下、相違点について主に説明する。
第５被覆層３１８は、略矩形状を成していて、容量素子３１１の第６面ｆ６と、第１導体層３１２の高さ方向他端縁と、第２導体層３１３の高さ方向他端縁とを密着状態で覆い、、第１被覆層３１４の高さ方向他端縁と、第２被覆層３１５の高さ方向他端縁とに接し、第３被覆層３１６の高さ方向他端縁の内側と、第４被覆層３１７の高さ方向他端縁の内側とに接している。第５被覆層３１８の長さは、第３被覆層３１６の長さと第４被覆層３１７の長さと略同じである。第５被覆層３１８の幅は、容量素子３１１の第６面ｆ６の幅と略同じである。第３被覆層３１６の高さと第４誘電体層３１７の高さは、第５被覆層３１８の厚さ分だけ高くなっている。第５被覆層３１８の厚さは、コンデンサ本体３１０の高さに関与することから極力薄い方が望ましい。ちなみに、第５被覆層３１８の厚さは、例えば第１被覆層３１４の厚さ又は第２被覆層３１５の厚さの１〜２０倍の範囲内で設定されており、好ましくは５〜２０μｍの範囲内で設定されている。また、第５被覆層３１８には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が１０００以上の高誘電率系誘電体セラミックス、より好ましくは容量素子３１１の第１内部電極層３１１ａと第２内部電極層３１１ｂを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。
次に、前述の積層セラミックコンデンサに適した製造方法の例を、図１８を用い、且つ、図１３〜図１７に示した符号等を適宜用いて説明する。
製造に際しては、誘電体セラミックス粉末、有機バインダ、有機溶剤及び各種添加剤を含有したセラミックスラリーと、良導体粉末、有機バインダ、有機溶剤及び各種添加剤を含有した電極ペーストと、良導体粉末、有機バインダ及び有機溶剤のみを含有した導体ペ−ストを用意する。
続いて、キャリアフィルムの表面にセラミックスラリーを塗工して乾燥することにより、第１シートを作製する。また、第１シートの表面に電極ペーストを印刷して乾燥することにより、内部電極層パターン群が形成された第２シートを作製する。さらに、第１シートの表面に電極ペーストを印刷して乾燥することにより、下地膜パターン群が形成された第３シートを作製する。さらに、第１シートの表面に導体ペーストを印刷して乾燥することにより、導体層パターン群が形成された第４シートを作製する。
続いて、第１シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子３１１の高さ方向一方のマージン部分に対応する部位を形成する。続いて、第２シートから取り出した単位シート（内部電極層パターン群を含む）を所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子３１１の第１内部電極層３１１ａ及び第２内部電極層３１１ｂが存在する部分に対応する部位を形成する。続いて、第１シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子３１１の高さ方向他方のマージン部分に対応する部位を形成する。続いて、第３シートから取り出した単位シート（下地膜パターン群を含む）を下地膜パターン群が外側を向くように積み重ねて熱圧着し、最後に積み重ねられた全体を本熱圧着することにより、未焼成シートを作製する。
続いて、未焼成シートを格子状に切断することにより、容量素子３１１に対応した未焼成素子ＣＥを作製する（図１８（Ａ）を参照）。この未焼成素子ＣＥは、第１内部電極層３１１ａ及び第２内部電極層３１１ｂとなる複数の未焼成内部電極層ＩＥＬ１及びＩＥＬ２を有する他、第１外部電極３２０の下地膜３２１及び第２外部電極３３０の下地膜３３１となる未焼成下地膜ＢＦ１及びＢＦ２を高さ方向一面（第５面ｆ５）に有している。
続いて、多数の未焼成素子ＣＥの向きを揃えてから、各々の長さ方向一面と長さ方向他面に第４シートの導体層パターン群側を押し付けて熱圧着し、熱圧着後に第４シートを切断することにより、未焼成素子ＣＥの長さ方向一面に第１導体層３１２及び第１被覆層３１４となる未焼成導体層ＣＬ１及び未焼成被覆層ＤＬ１が形成され、且つ、長さ方向他面に第２導体層３１３及び第２被覆層３１５となる未焼成導体層ＣＬ２及び未焼成被覆層ＤＬ２が形成されたものを作製する（図１８（Ｂ）を参照）。
続いて、図１８（Ｂ）に示したものの向きを揃えてから、各々の高さ方向他面に第１シートを押し付けて熱圧着し、熱圧着後に第１シートを切断することにより、図１８（Ｃ）に示したものの高さ方向他面に第５被覆層３１８となる未焼成被覆層ＤＬ５が形成されたものを作製する（図１８（Ｃ）を参照）。
続いて、図１８（Ｃ）に示したものの向きを揃えてから、各々の幅方向一面と幅方向他面それぞれに第１シートを押し付けて熱圧着し、熱圧着後に第１シートを切断することにより、図１８（Ｃ）に示したものの幅方向一面に第３被覆層３１６となる未焼成被覆層ＤＬ３が形成され、且つ、幅方向他面に第４被覆層３１７となる未焼成被覆層ＤＬ４が形成されたものを作製する（図１８（Ｄ）を参照）。
続いて、図１８（Ｄ）に示したものをこれに含まれている誘電体セラミックス粉末と良導体粉末に応じた雰囲気下、並びに、温度プロファイルにて多数個一括で焼成（脱バインダ処理と焼成処理を含む）を行い、必要に応じて多数個一括でバレル研磨を行う。これにより、第１外部電極３２０の下地膜３２１及び第２外部電極３３０の下地膜３３１を有するコンデンサ本体３１０が作製される。
続いて、第１外部電極３２０の下地膜３２１及び第２外部電極３３０の下地膜３３１を覆う中間膜３２２及び３３２をメッキ処理で形成し、中間膜３２２及び３３２を覆う表面膜３２３及び３３３をメッキ処理で形成して、第１外部電極３２０と第２外部電極３３０を作製する。
なお、前記製法例では、第１外部電極３２０の下地膜３２１及び第２外部電極３３０の下地膜３３１をコンデンサ本体３１０に先に形成する方法を説明したが、下地膜３２１及び３３１を有しないコンデンサ本体３１０を作製してから、このコンデンサ本体３１０の外部電極形成箇所に前記電極ペ−ストを印刷して乾燥した後に焼き付け処理を行って下地膜３２１及び３３１を形成し、この後に中間膜３２２及び３３２と表面膜３２３及び３３３を順次形成して、第１外部電極３２０と第２外部電極３３０を作製してもよい。
図１７には、第１外部電極３２０と第２外部電極３３０として３層構造のものを示してあるが、第１実施形態と同様、第１外部電極３２０と第２外部電極３３０は必ずしも３層構造である必要はなく、中間膜３２２及び３３２を除外した２層構造や、中間膜３２２及び３３２を２層以上とした多層構造や、表面膜３２３及び３３３のみとした単層構造であってもよい。また、図１４び図１７には、第１外部電極３２０の長さ方向一端縁、幅方向一端縁及び幅方向一端縁それぞれが、第１被覆層３１４の支持部３１４ａと第３被覆層３１６の第１支持部３１６ａと第４被覆層３１７の第１支持部３１７ａとによって覆い隠され、第２外部電極３３０の長さ方向他端縁、幅方向一端縁及び幅方向一端縁それぞれが、第２被覆層３１５の支持部３１５ａと第３被覆層３１６の第２支持部３１６ｂと第４被覆層３１７の第２支持部３１７ｂとによって覆い隠されているものを示してあるが、第１実施形態と同様、第１外部電極３２０の長さ方向一端縁、幅方向一端縁及び幅方向一端縁それぞれに各支持部３１４ａ、３１６ａ及び３１７ａが及んでおり、第２外部電極３３０の長さ方向他端縁、幅方向一端縁及び幅方向一端縁それぞれに各支持部３１５ａ、３１６ｂ及び３１７ｂが及んでいれば、第１外部電極３２０の長さ方向一端縁、幅方向一端縁及び幅方向一端縁それぞれが各支持部３１４ａ、３１６ａ及び３１７ａによって覆い隠されていなくてよく、また、第２外部電極３３０の長さ方向他端縁、幅方向一端縁及び幅方向一端縁それぞれが各支持部３１５ａ、３１６ｂ及び３１７ｂによって覆い隠されていなくてもよい。即ち、第１外部電極３２０の厚さ方向外側部分、例えば図１７（Ａ）に示した中間膜３２２及び表面膜３２３が露出するように、第１外部電極３２０の長さ方向一端縁、幅方向一端縁及び幅方向一端縁それぞれが各支持部３１４ａ、３１６ａ及び３１７ａによって覆われていてもよく、また、第２外部電極３３０の厚さ方向外側部分、例えば図１７（Ｂ）に示した中間膜３３２及び表面膜３３３が露出するように、第２外部電極３３０の長さ方向他端縁、幅方向一端縁及び幅方向一端縁それぞれが各支持部３１５ａ、３１６ｂ及び３１７ｂによって覆われていてもよい。
次に、前述の積層セラミックコンデンサによって得られる効果について説明する。前述の積層セラミックコンデンサによれば前記《第１実施例》欄で説明した効果ｅ１〜効果ｅ５と同様の効果を得ることができる他、下記効果ｅ７を得ることができる。
（ｅ７）コンデンサ本体３１０は、容量素子３１１の高さ方向他面と第１導体層３１２の高さ方向他端縁と第２導体層３１３の高さ方向他端縁とを覆い、第１被覆層３１４の高さ方向他端縁と第２被覆層３１５の高さ方向他端縁とに接し、第３被覆層３１６と第４被覆層３１７とに接する第５被覆層３１８を備えている。即ち、回路基板に実装するときに積層セラミックコンデンサが倒れても、第１導体層３１２と第２導体層３１３が回路基板の導体ラインや隣接する電子部品等に接触してショート等の問題を生じることをより確実に防げる。
《変形例》
次に、先に説明した第１実施形態に係る積層セラミックコンデンサと第２実施形態に係る積層セラミックコンデンサと第３実施形態に係る積層セラミックコンデンサに共通の変形例（変形例ｍ１及び変形例ｍ２）について説明する。
（ｍ１）図６、図１２及び図１８に示した未焼成被覆層ＤＬ１及びＤＬ２に、ＭｇＯ等の酸化促進剤を０．１〜１０ａｔ％程度含有させておけば、後の焼成工程で作製される第１導体層１１２、２１２及び３１２の主として第１被覆層１１４、２１４及び３１４との境界部分、並びに、第２導体層１１３、２１３及び３１３の主として第２被覆層１１５、２１５及び３１５との境界部分に金属酸化物を散在させて、この金属酸化物によって第１導体層１１２、２１２及び３１２に対する第１被覆層１１４、２１４及び３１４の密着性と第２導体層１１３、２１３及び３１３に対する第２被覆層１１５、２１５及び３１５の密着性を高めることができる。
（ｍ２）図６、図１２及び図１８に示した未焼成導体層ＣＬ１及びＣＬ２に、容量素子１１１、２１１及び３１１の第１内部電極層１１１ａ、２１１ａ及び３１１ａと第２内部電極層１１１ｂ、２１１ｂ及び３１１ｂを除く部分の主成分と同じ誘電体セラミック粉末を５〜５０ｗｔ％程度含有させておけば、容量素子１１１、２１１及び３１１に対する第１導体層１１２、２１２及び３１２の密着性と容量素子１１１、２１１及び３１１に対する第２導体層１１３、２１３及び３１３の密着性を高めることができる。
１１０…コンデンサ本体、１１１…容量素子、１１１ａ…第１内部電極層、１１１ｂ…第２内部電極層、１１２…第１導体層、１１３…第２導体層、１１４…第１被覆層、１１４ａ…第１被覆層の支持部、１１５…第２被覆層、１１５ａ…第２被覆層の支持部、１１６…第３被覆層、１１６ａ…第３被覆層の第１支持部、１１６ｂ…第３被覆層の第２支持部、１１７…第４被覆層、１１７ａ…第４被覆層の第１支持部、１１７ｂ…第４被覆層の第２支持部、１２０…第１外部電極、１２１…第１外部電極の下地膜、１２２…第１外部電極の中間膜、１２３…第１外部電極の表面膜、１３０…第２外部電極、１３１…第２外部電極の下地膜、１３２…第２外部電極の中間膜、１３３…第２外部電極の表面膜、２１０…コンデンサ本体、２１１…容量素子、２１１ａ…第１内部電極層、２１１ｂ…第２内部電極層、２１２…第１導体層、２１３…第２導体層、２１４…第１被覆層、２１４ａ…第１被覆層の支持部、２１５…第２被覆層、２１５ａ…第２被覆層の支持部、２１６…第３被覆層、２１６ａ…第３被覆層の第１支持部、２１６ｂ…第３被覆層の第２支持部、２１７…第４被覆層、２１７ａ…第４被覆層の第１支持部、２１７ｂ…第４被覆層の第２支持部、２１８…第５被覆層、２２０…第１外部電極、２２１…第１外部電極の下地膜、２２２…第１外部電極の中間膜、２２３…第１外部電極の表面膜、２３０…第２外部電極、２３１…第２外部電極の下地膜、２３２…第２外部電極の中間膜、２３３…第２外部電極の表面膜、３１０…コンデンサ本体、３１１…容量素子、３１１ａ…第１内部電極層、３１１ｂ…第２内部電極層、３１２…第１導体層、３１３…第２導体層、３１４…第１被覆層、３１４ａ…第１被覆層の支持部、３１５…第２被覆層、３１５ａ…第２被覆層の支持部、３１６…第３被覆層、３１６ａ…第３被覆層の第１支持部、３１６ｂ…第３被覆層の第２支持部、３１７…第４被覆層、３１７ａ…第４被覆層の第１支持部、３１７ｂ…第４被覆層の第２支持部、３１８…第５被覆層、３２０…第１外部電極、３２１…第１外部電極の下地膜、３２２…第１外部電極の中間膜、３２３…第１外部電極の表面膜、３３０…第２外部電極、３３１…第２外部電極の下地膜、３３２…第２外部電極の中間膜、３３３…第２外部電極の表面膜。

Claims (7)

  1. 略直方体状のコンデンサ本体の高さ方向一面に略矩形状の第１外部電極と略矩形状の第２外部電極が設けられた積層セラミックコンデンサであって、
    前記コンデンサ本体は、（１）誘電体層を介して交互に配された略矩形状の複数の第１内部電極層と略矩形状の複数の第２内部電極層とを内包する略直方体状の容量素子と、（２）前記容量素子の長さ方向一面を覆う第１導体層と、（３）前記容量素子の長さ方向他面を覆う第２導体層と、（４）前記第１導体層の外面を覆う第１被覆層と、（５）前記第２導体層の外面を覆う第２被覆層と、（６）前記容量素子の幅方向一面と前記第１導体層の幅方向一端縁と前記第２導体層の幅方向一端縁とを覆い、前記第１被覆層の幅方向一端縁と前記第２被覆層の幅方向一端縁とに接する第３被覆層と、（７）前記容量素子の幅方向他面と前記第１導体層の幅方向他端縁と前記第２導体層の幅方向他端縁とを覆い、前記第１被覆層の幅方向他端縁と前記第２被覆層の幅方向他端縁とに接する第４被覆層と、を備えており、
    前記第１導体層には、前記複数の第１内部電極層の長さ方向一端縁それぞれが前記複数の第１内部電極層それぞれの幅と同等の接続幅にて接続され、
    前記第２導体層には、前記複数の第２内部電極層の長さ方向他端縁それぞれが前記複数の第２内部電極層それぞれの幅と同等の接続幅にて接続され、
    前記第１外部電極には、前記第１導体層の高さ方向一端縁が前記第１導体層の幅と同等の接続幅にて接続され、
    前記第２外部電極には、前記第２導体層の高さ方向一端縁が前記第２導体層の幅と同等の接続幅にて接続されている、
    積層セラミックコンデンサ。
  2. 前記第３被覆層は、前記第１外部電極の幅方向一端縁に及ぶ第１支持部と前記第２外部電極の幅方向一端縁に及ぶ第２支持部を有しており、
    前記第４被覆層は、前記第１外部電極の幅方向他側縁に及ぶ第１支持部と前記第２外部電極の幅方向他側縁に及ぶ第２支持部を有している、
    請求項１に記載の積層セラミックコンデンサ。
  3. 前記第１被覆層は、前記第１外部電極の長さ方向一端縁に及ぶ支持部を有しており、
    前記第２被覆層は、前記第２外部電極の長さ方向他端縁に及ぶ支持部を有している、
    請求項１又は２に記載の積層セラミックコンデンサ。
  4. 前記コンデンサ本体は、（８）前記容量素子の高さ方向他面と前記第１導体層の高さ方向他端縁と前記第２導体層の高さ方向他端縁とを覆い、前記第１被覆層の高さ方向他端縁と前記第２被覆層の高さ方向他端縁とに接し、前記第３被覆層と前記第４被覆層とに接する第５被覆層を、さらに備えている、
    請求項１〜３の何れか１項に記載の積層セラミックコンデンサ。
  5. 前記第１導体層と前記第２導体層それぞれの厚さは、前記複数の第１内部電極層と前記複数の第２内部電極層それぞれの厚さの１〜５倍の範囲内で設定されている、
    請求項１〜４の何れか１項に記載の積層セラミックコンデンサ。
  6. 前記第１被覆層と前記第２被覆層それぞれの厚さは、前記容量素子の前記誘電体層の厚さの１〜１０倍の範囲内で設定されている、
    請求項１〜５の何れか１項に記載の積層セラミックコンデンサ。
  7. 前記第３被覆層と前記第４被覆層それぞれの厚さは、前記第１被覆層の厚さ又は前記第２被覆層の厚さの１〜２０倍の範囲内で設定されている、
    請求項１〜６の何れか１項に記載の積層セラミックコンデンサ。
JP2016061494A 2016-03-25 2016-03-25 積層セラミックコンデンサ Active JP6421138B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016061494A JP6421138B2 (ja) 2016-03-25 2016-03-25 積層セラミックコンデンサ
KR1020170030547A KR102325695B1 (ko) 2016-03-25 2017-03-10 적층 세라믹 콘덴서
US15/461,242 US10297388B2 (en) 2016-03-25 2017-03-16 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016061494A JP6421138B2 (ja) 2016-03-25 2016-03-25 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2017175038A true JP2017175038A (ja) 2017-09-28
JP6421138B2 JP6421138B2 (ja) 2018-11-07

Family

ID=59897121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016061494A Active JP6421138B2 (ja) 2016-03-25 2016-03-25 積層セラミックコンデンサ

Country Status (3)

Country Link
US (1) US10297388B2 (ja)
JP (1) JP6421138B2 (ja)
KR (1) KR102325695B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116115A (ko) * 2019-06-24 2019-10-14 삼성전기주식회사 전자 부품
KR20190116127A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품
JP2022085502A (ja) * 2020-11-27 2022-06-08 株式会社村田製作所 積層セラミックコンデンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012167A (ja) * 2003-05-27 2005-01-13 Murata Mfg Co Ltd 積層セラミック電子部品とその実装構造および実装方法
JP2008283170A (ja) * 2007-03-28 2008-11-20 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2015065284A (ja) * 2013-09-25 2015-04-09 株式会社村田製作所 電子部品およびその製造方法
JP2015204451A (ja) * 2014-04-14 2015-11-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ及びその製造方法、並びにその実装基板
JP2016111280A (ja) * 2014-12-10 2016-06-20 東光株式会社 電子部品及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101356605B (zh) * 2006-11-22 2012-05-23 株式会社村田制作所 叠层型电子部件及其制造方法
KR101376925B1 (ko) 2012-12-10 2014-03-20 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101434108B1 (ko) * 2013-07-22 2014-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
JP6592923B2 (ja) * 2015-03-20 2019-10-23 株式会社村田製作所 電子部品およびその製造方法
US10074482B2 (en) * 2015-07-27 2018-09-11 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component having side face external electrode and method of producing the same
JP6421137B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
JP6309991B2 (ja) * 2016-03-25 2018-04-11 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012167A (ja) * 2003-05-27 2005-01-13 Murata Mfg Co Ltd 積層セラミック電子部品とその実装構造および実装方法
JP2008283170A (ja) * 2007-03-28 2008-11-20 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2015065284A (ja) * 2013-09-25 2015-04-09 株式会社村田製作所 電子部品およびその製造方法
JP2015204451A (ja) * 2014-04-14 2015-11-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ及びその製造方法、並びにその実装基板
JP2016111280A (ja) * 2014-12-10 2016-06-20 東光株式会社 電子部品及びその製造方法

Also Published As

Publication number Publication date
KR20170113105A (ko) 2017-10-12
US10297388B2 (en) 2019-05-21
JP6421138B2 (ja) 2018-11-07
US20170278633A1 (en) 2017-09-28
KR102325695B1 (ko) 2021-11-15

Similar Documents

Publication Publication Date Title
JP6309991B2 (ja) 積層セラミックコンデンサ
JP6421137B2 (ja) 積層セラミックコンデンサ
US10176924B2 (en) Multilayer ceramic capacitor and board for mounting of the same
KR101933412B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102076145B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
JP5332475B2 (ja) 積層セラミック電子部品およびその製造方法
JP6405328B2 (ja) 積層セラミックコンデンサ
JP2012253337A (ja) 積層セラミック電子部品
JP2010016071A (ja) 積層セラミック電子部品
JP2014183186A (ja) 低背型積層セラミックコンデンサ
JP6302456B2 (ja) 積層セラミックコンデンサ
JP2017098524A (ja) 積層セラミック電子部品及びその製造方法
JP2020102608A (ja) キャパシタ部品
JP2017107908A (ja) 積層セラミックコンデンサ
JP2015088747A5 (ja)
JP5694456B2 (ja) 積層セラミック電子部品及びその実装基板
JP2021022720A (ja) 積層セラミックキャパシタ
JP6421138B2 (ja) 積層セラミックコンデンサ
JP2014078674A (ja) 積層セラミック電子部品及びその製造方法
JP6474930B2 (ja) 積層セラミックコンデンサ
JP2022101469A (ja) 積層型電子部品
JP6587728B2 (ja) 積層セラミックコンデンサ
JP2005108890A (ja) 積層セラミックコンデンサ
JP2017098445A (ja) セラミック電子部品及びセラミック電子部品の製造方法
JP2007266115A (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181015

R150 Certificate of patent or registration of utility model

Ref document number: 6421138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250