KR20170113105A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20170113105A
KR20170113105A KR1020170030547A KR20170030547A KR20170113105A KR 20170113105 A KR20170113105 A KR 20170113105A KR 1020170030547 A KR1020170030547 A KR 1020170030547A KR 20170030547 A KR20170030547 A KR 20170030547A KR 20170113105 A KR20170113105 A KR 20170113105A
Authority
KR
South Korea
Prior art keywords
layer
width
edge
coating layer
external electrode
Prior art date
Application number
KR1020170030547A
Other languages
English (en)
Other versions
KR102325695B1 (ko
Inventor
요이찌 가또
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20170113105A publication Critical patent/KR20170113105A/ko
Application granted granted Critical
Publication of KR102325695B1 publication Critical patent/KR102325695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

대략 직육면체 형상의 콘덴서 본체의 높이 방향 일면에 제1 외부 전극과 제2 외부 전극이 설치된 적층 세라믹 콘덴서에 있어서, 소형화와 대용량화의 요구에 따르는 경우라도, 제1 외부 전극에 대한 각 제1 내부 전극층의 접속과 제2 외부 전극에 대한 각 제2 내부 전극층의 접속의 각각에 신뢰성이 높은 접속을 실현할 수 있는 적층 세라믹 콘덴서를 제공한다.
콘덴서 본체(110)의 제1 도체층(112)에는 각 제1 내부 전극층(111a)의 길이 방향 일단부 테두리가 각 제1 내부 전극층(111a)의 폭과 동등한 접속 폭으로 접속되고, 제2 도체층(113)에는 각 제2 내부 전극층(111b)의 길이 방향 타단부 테두리가 각 제2 내부 전극층(111b)의 폭과 동등한 접속 폭으로 접속되어 있다. 제1 외부 전극(120)에는 상기 제1 도체층(112)의 높이 방향 일단부 테두리가 제1 도체층(112)의 폭과 동등한 접속 폭으로 접속되고, 제2 외부 전극(130)에는 상기 제2 도체층(113)의 높이 방향 일단부 테두리가 제2 도체층(113)의 폭과 동등한 접속 폭으로 접속되어 있다.

Description

적층 세라믹 콘덴서{MULTILAYERED CERAMIC CAPACITOR}
본 발명은, 대략 직육면체 형상의 콘덴서 본체의 높이 방향 일면에 제1 외부 전극과 제2 외부 전극이 설치된 적층 세라믹 콘덴서에 관한 것이다.
후기 특허문헌 1의 도 1 내지 도 7에는, 전술과 관련된 적층 세라믹 콘덴서가 개시되어 있다. 이 적층 세라믹 콘덴서는, 유전체층을 개재하여 폭 방향으로 교대로 배치된 대략 직사각 형상의 복수의 제1 내부 전극층과 대략 직사각 형상의 복수의 내부 전극층을 내포한 대략 직육면체 형상의 콘덴서 본체와, 콘덴서 본체의 높이 방향 일면에 설치된 대략 직사각 형상의 제1 외부 전극과 대략 직사각 형상의 제2 외부 전극을 구비하고 있다. 각 제1 내부 전극층은 콘덴서 본체의 높이 방향 일면에 이르는 대략 직사각 형상의 제1 인출부를 갖고 있고, 각 제1 인출부의 단부 테두리가 제1 외부 전극에 접속되어 있다. 각 제2 내부 전극층은 콘덴서 본체의 높이 방향 일면에 이르는 대략 직사각 형상의 제2 인출부를 갖고 있고, 각 제2 인출부의 단부 테두리가 제2 외부 전극에 접속되어 있다.
상기 적층 세라믹 콘덴서는, 각 제1 내부 전극층과 각 제2 내부 전극층이 제1 외부 전극 및 제2 외부 전극과 대략 직각으로 되는 방향에서 배치된 구조이기 때문에, 각 제1 인출부의 길이 방향 치수(폭)는 각 제1 내부 전극층의 높이 방향 치수(폭)보다 좁아지고, 또한 각 제2 인출부의 길이 방향 치수(폭)는 각 제2 내부 전극층의 높이 방향 치수(폭)보다 좁아진다. 따라서, 상기 적층 세라믹 콘덴서에 있어서 소형화와 대용량화의 요구에 따르려고 하면, 제1 외부 전극에 대한 각 제1 인출부의 접속과 제2 외부 전극에 대한 각 제2 인출부의 접속이 불안정해질 우려가 있다.
즉, 상기 적층 세라믹 콘덴서에 있어서 소형화와 대용량화의 요구에 따르기 위해서는, 각 제1 내부 전극층의 높이 방향 치수(폭) 및 길이 방향 치수와 각 제2 내부 전극층의 높이 방향 치수(폭) 및 길이 방향 치수의 축소가 필요하게 되지만, 특히 길이 방향 치수의 축소에 수반하여 각 제1 인출부의 길이 방향 치수(폭)와 각 제2 인출부의 길이 방향 치수(폭)가 극단적으로 좁아져 버리기 때문에, 제1 외부 전극에 대한 각 제1 인출부의 접속과 제2 외부 전극에 대한 각 제2 인출부의 접속이 불안정해지기 쉽다.
일본 특허 공개 제2014-116571호 공보
본 발명의 과제는, 대략 직육면체 형상의 콘덴서 본체의 높이 방향 일면에 제1 외부 전극과 제2 외부 전극이 설치된 적층 세라믹 콘덴서에 있어서 소형화와 대용량화의 요구에 따르는 경우라도, 제1 외부 전극에 대한 각 제1 내부 전극층의 접속과 제2 외부 전극에 대한 각 제2 내부 전극층의 접속의 각각에 신뢰성이 높은 접속을 실현할 수 있는 적층 세라믹 콘덴서를 제공하는 데 있다.
상기 과제를 해결하기 위해, 본 발명에 관한 적층 세라믹 콘덴서는, 대략 직육면체 형상의 콘덴서 본체의 높이 방향 일면에 대략 직사각 형상의 제1 외부 전극과 대략 직사각 형상의 제2 외부 전극이 설치된 적층 세라믹 콘덴서이며, 상기 콘덴서 본체는, (1) 유전체층을 개재하여 교대로 배치된 대략 직사각 형상의 복수의 제1 내부 전극층과 대략 직사각 형상의 복수의 제2 내부 전극층을 내포하는 대략 직육면체 형상의 용량 소자와, (2) 상기 용량 소자의 길이 방향 일면을 덮는 제1 도체층과, (3) 상기 용량 소자의 길이 방향 타면을 덮는 제2 도체층과, (4) 상기 제1 도체층의 외면을 덮는 제1 피복층과, (5) 상기 제2 도체층의 외면을 덮는 제2 피복층과, (6) 상기 용량 소자의 폭 방향 일면과 상기 제1 도체층의 폭 방향 일단부 테두리와 상기 제2 도체층의 폭 방향 일단부 테두리를 덮고, 상기 제1 피복층의 폭 방향 일단부 테두리와 상기 제2 피복층의 폭 방향 일단부 테두리에 접하는 제3 피복층과, (7) 상기 용량 소자의 폭 방향 타면과 상기 제1 도체층의 폭 방향 타단부 테두리와 상기 제2 도체층의 폭 방향 타단부 테두리를 덮고, 상기 제1 피복층의 폭 방향 타단부 테두리와 상기 제2 피복층의 폭 방향 타단부 테두리에 접하는 제4 피복층을 구비하고 있고, 상기 제1 도체층에는, 상기 복수의 제1 내부 전극층의 길이 방향 일단부 테두리 각각이 상기 복수의 제1 내부 전극층 각각의 폭과 동등한 접속 폭으로 접속되고, 상기 제2 도체층에는, 상기 복수의 제2 내부 전극층의 길이 방향 타단부 테두리 각각이 상기 복수의 제2 내부 전극층 각각의 폭과 동등한 접속 폭으로 접속되고, 상기 제1 외부 전극에는, 상기 제1 도체층의 높이 방향 일단부 테두리가 상기 제1 도체층의 폭과 동등한 접속 폭으로 접속되고, 상기 제2 외부 전극에는, 상기 제2 도체층의 높이 방향 일단부 테두리가 상기 제2 도체층의 폭과 동등한 접속 폭으로 접속되어 있다.
본 발명에 따르면, 대략 직육면체 형상의 콘덴서 본체의 높이 방향 일면에 제1 외부 전극과 제2 외부 전극이 설치된 적층 세라믹 콘덴서에 있어서 소형화와 대용량화의 요구에 따르는 경우라도, 제1 외부 전극에 대한 각 제1 내부 전극층의 접속과 제2 외부 전극에 대한 각 제2 내부 전극층의 접속의 각각에 신뢰성이 높은 접속을 실현할 수 있는 적층 세라믹 콘덴서를 제공할 수 있다.
도 1은, 본 발명의 제1 실시 형태에 관한 적층 세라믹 콘덴서를 용량 소자의 제6 면(f6)측에서 본 도면이다.
도 2는, 도 1에 도시한 적층 세라믹 콘덴서를 용량 소자의 제3 면(f3)측에서 본 도면이다.
도 3은, 도 1에 도시한 적층 세라믹 콘덴서를 용량 소자의 제5 면(f5)측에서 본 도면이다.
도 4는, 도 1의 S1-S1선을 따르는 단면도이다.
도 5의 (A)와 (B) 각각은, 도 4의 부분 확대도이다.
도 6의 (A) 내지 (C)는, 도 1에 도시한 적층 세라믹 콘덴서의 제법 예를 설명하기 위한 도면이다.
도 7은, 본 발명의 제2 실시 형태에 관한 적층 세라믹 콘덴서를 용량 소자의 제6 면(f6)측에서 본 도면이다.
도 8은, 도 7에 도시한 적층 세라믹 콘덴서를 용량 소자의 제3 면(f3)측에서 본 도면이다.
도 9는, 도 7에 도시한 적층 세라믹 콘덴서를 용량 소자의 제5 면(f5)측에서 본 도면이다.
도 10은, 도 7의 S2-S2선을 따르는 단면도이다.
도 11의 (A)와 (B) 각각은, 도 10의 부분 확대도이다.
도 12의 (A) 내지 (D)는, 도 7에 도시한 적층 세라믹 콘덴서의 제법 예를 설명하기 위한 도면이다.
도 13은, 본 발명의 제3 실시 형태에 관한 적층 세라믹 콘덴서를 용량 소자의 제6 면(f6)측에서 본 도면이다.
도 14는, 도 13에 도시한 적층 세라믹 콘덴서를 용량 소자의 제3 면(f3)측에서 본 도면이다.
도 15는, 도 13에 도시한 적층 세라믹 콘덴서를 용량 소자의 제5 면(f5)측에서 본 도면이다.
도 16은, 도 13의 S3-S3선을 따르는 단면도이다.
도 17의 (A)와 (B) 각각은, 도 16의 부분 확대도이다.
도 18의 (A) 내지 (D)는, 도 13에 도시한 적층 세라믹 콘덴서의 제법 예를 설명하기 위한 도면이다.
<<제1 실시 형태>>
우선, 도 1 내지 도 5를 사용하여, 본 발명의 제1 실시 형태에 관한 적층 세라믹 콘덴서의 구조에 대하여 설명한다. 이 설명에서는, 도 1의 좌우 방향을 길이 방향이라고 하고, 도 1의 상하 방향을 폭 방향이라고 하고, 도 2의 상하 방향을 높이 방향이라고 함과 함께, 각 구성 요소의 길이 방향, 폭 방향 및 높이 방향 각각을 따르는 치수를 길이, 폭 및 높이라고 한다.
이 적층 세라믹 콘덴서는, 대략 직육면체 형상의 콘덴서 본체(110)와, 콘덴서 본체(110)의 높이 방향 일면에 설치된 대략 직사각 형상의 제1 외부 전극(120)과 대략 직사각 형상의 제2 외부 전극(130)을 구비하고 있고, 전체 치수가 길이(L)와 폭(W)과 높이(H)에 의해 규정되어 있다. 덧붙여서 말하면, 도 1 내지 도 5에 도시한 적층 세라믹 콘덴서의 길이(L)와 폭(W)과 높이(H) 각각은, 예를 들어 1000㎛와 500㎛와 500㎛나, 600㎛와 300㎛와 300㎛이다. 또한, 도 1 내지 도 5에는, 길이(L)와 폭(W)과 높이(H) 각각이 길이(L)>폭(W)=높이(H)인 적층 세라믹 콘덴서를 나타내고 있지만, 이들 길이(L)와 폭(W)과 높이(H)의 관계는 길이(L)>폭(W)>높이(H)나 길이(L)>높이(H)>폭(W) 외에, 폭(W)>길이(L)=높이(H)나 폭(W)>길이(L)>높이(H)나 폭(W)>높이(H)>길이(L)여도 된다.
콘덴서 본체(110)는, 용량 소자(111)와, 제1 도체층(112)과, 제2 도체층(113)과, 제1 피복층(114)과, 제2 피복층(115)과, 제3 피복층(116)과, 제4 피복층(117)에 의해 구성되어 있다.
용량 소자(111)는, 대략 직육면체 형상을 이루고 있고, 길이 방향에서 마주 향하는 제1 면(f1) 및 제2 면(f2)과, 폭 방향에서 마주 향하는 제3 면(f3) 및 제4 면(f4)과, 높이 방향에서 마주 향하는 제5 면(f5) 및 제6 면(f6)을 갖고 있다. 또한, 용량 소자(111)는, 유전체층(부호 생략)을 개재하여 높이 방향으로 교대로 배치된 대략 직사각 형상의 복수의 제1 내부 전극층(111a)과 대략 직사각 형상의 복수의 제2 내부 전극층(111b)을 내포하고 있다. 용량 소자(111)의 폭은, 각 제1 내부 전극층(111a)의 폭과 각 제2 내부 전극층(111b)의 폭과 대략 동일하다(도 6의 (A) 참조). 각 제1 내부 전극층(111a)의 폭, 길이 및 두께와 각 제2 내부 전극층(111b)의 폭, 길이 및 두께는 대략 동일하고, 각 유전체층의 두께는 대략 동일하다. 덧붙여서 말하면, 각 제1 내부 전극층(111a)의 두께와 각 제2 내부 전극층(111b)의 두께는, 예를 들어 0.5 내지 2㎛의 범위 내에서 설정되어 있고, 각 유전체층의 두께는, 예를 들어 0.5 내지 2㎛의 범위 내에서 설정되어 있다. 또한, 도 1 내지 도 5에는, 제1 내부 전극층(111a)과 제2 내부 전극층(111b) 각각을 10층씩 나타내고 있지만, 이들은 도시의 사정에 따른 것이며, 제1 내부 전극층(111a)과 제2 내부 전극층(111b)의 수는 11층 이상이어도 된다.
용량 소자(111)의 각 제1 내부 전극층(111a)과 각 제2 내부 전극층(111b)을 제외한 부분에는, 티타늄산바륨, 티타늄산스트론튬, 티타늄산칼슘, 티타늄산마그네슘, 지르콘산칼슘, 티타늄산지르콘산칼슘, 지르콘산바륨, 산화티타늄 등을 주성분으로 한 유전체 세라믹스, 바람직하게는 비유전율이 1000 이상인 고유전율계 유전체 세라믹스를 사용할 수 있다. 또한, 각 제1 내부 전극층(111a)과 각 제2 내부 전극층(111b)에는, 니켈, 구리, 팔라듐, 백금, 은, 금, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있다.
제1 도체층(112)은, 대략 직사각 형상을 이루고 있고, 용량 소자(111)의 제1 면(f1)을 밀착 상태로 덮고 있다. 제1 도체층(112)의 폭은 제1 면(f1)의 폭과 대략 동일하지만, 높이는 제1 면(f1)의 높이보다 약간 높고, 높은 쪽이 제1 외부 전극(120)측으로 돌출되어 있다. 제1 도체층(112)의 두께는, 콘덴서 본체(110)의 길이에 관여한다는 점에서 최대한 얇은 쪽이 바람직하다. 덧붙여서 말하면, 제1 도체층(112)의 두께는, 예를 들어 제1 내부 전극층(111a)의 두께의 1 내지 5배의 범위 내에서 설정되어 있고, 바람직하게는 0.5 내지 5㎛의 범위 내에서 설정되어 있다. 또한, 제1 도체층(112)에는, 니켈, 구리, 팔라듐, 백금, 은, 금, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있고, 바람직하게는 제1 내부 전극층(111a)의 주성분과 동일한 주성분의 양도체를 사용할 수 있다. 이 제1 도체층(112)에는, 각 제1 내부 전극층(111a)의 길이 방향 일단부 테두리가 각 제1 내부 전극층(111a)의 폭과 동등한 접속 폭으로 접속되어 있다. 또한, 제1 도체층(112)에 대한 각 제1 내부 전극층(111a)의 길이 방향 일단부 테두리의 접속 폭은 이상적으로는 각 제1 내부 전극층(111a)의 폭으로 되지만, 실제의 것에서는 각 제1 내부 전극층(111a)의 길이 방향 일단부 테두리의 폭에 각 제1 내부 전극층(111a)의 폭의±5％ 정도의 변동을 확인할 수 있었기 때문에, 여기서는 굳이 「각 제1 내부 전극층(111a)의 폭과 동일한 접속 폭」이라고 표현하지 않고 「각 제1 내부 전극층(111a)의 폭과 동등한 접속 폭」이라고 표현하고 있다.
제2 도체층(113)은, 대략 직사각 형상을 이루고 있고, 용량 소자(111)의 제2 면(f2)을 밀착 상태로 덮고 있다. 제2 도체층(113)의 폭은 제2 면(f2)의 폭과 대략 동일하지만, 높이는 제2 면(f2)의 높이보다 약간 높고, 높은 쪽이 제2 외부 전극(130)측으로 돌출되어 있다. 제2 도체층(113)의 두께는, 콘덴서 본체(110)의 길이에 관여한다는 점에서 최대한 얇은 쪽이 바람직하다. 덧붙여서 말하면, 제2 도체층(113)의 두께는, 예를 들어 제2 내부 전극층(111b)의 두께의 1 내지 5배의 범위 내에서 설정되어 있고, 바람직하게는 0.5 내지 5㎛의 범위 내에서 설정되어 있다. 또한, 제2 도체층(113)에는, 니켈, 구리, 팔라듐, 백금, 은, 금, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있고, 바람직하게는 제2 내부 전극층(111b)의 주성분과 동일한 주성분의 양도체를 사용할 수 있다. 이 제2 도체층(113)에는, 각 제2 내부 전극층(111b)의 길이 방향 타단부 테두리가 각 제2 내부 전극층(111b)의 폭과 동등한 접속 폭으로 접속되어 있다. 또한, 제2 도체층(113)에 대한 각 제2 내부 전극층(111b)의 길이 방향 타단부 테두리의 접속 폭은 이상적으로는 각 제2 내부 전극층(111b)의 폭으로 되지만, 실제의 것에서는 각 제2 내부 전극층(111b)의 길이 방향 타단부 테두리의 폭에 각 제2 내부 전극층(111b)의 폭의±5％ 정도의 변동을 확인할 수 있었기 때문에, 여기서는 굳이 「각 제2 내부 전극층(111b)의 폭과 동일한 접속 폭」이라고 표현하지 않고 「각 제2 내부 전극층(111b)의 폭과 동등한 접속 폭」이라고 표현하고 있다.
제1 피복층(114)은, 대략 직사각 형상을 이루고 있고, 제1 도체층(112)의 외면을 밀착 상태로 덮고 있다. 제1 피복층(114)의 폭은 제1 도체층(112)의 외면의 폭과 대략 동일하지만, 높이는 제1 도체층(112)의 외면의 높이보다 약간 높고, 높은 쪽이 제1 외부 전극(120)의 길이 방향 일단부 테두리에 이르는 지지부(114a)로 되어 있다(도 5의 (A) 참조). 제1 피복층(114)의 두께는, 콘덴서 본체(110)의 길이에 관여한다는 점에서 최대한 얇은 쪽이 바람직하다. 덧붙여서 말하면, 제1 피복층(114)의 두께는, 예를 들어 제1 내부 전극층(111a)과 제2 내부 전극층(111b)의 사이에 개재되는 유전체층의 두께의 1 내지 10배의 범위 내에서 설정되어 있고, 바람직하게는 1 내지 10㎛의 범위 내에서 설정되어 있다. 또한, 제1 피복층(114)에는, 티타늄산바륨, 티타늄산스트론튬, 티타늄산칼슘, 티타늄산마그네슘, 지르콘산칼슘, 티타늄산지르콘산칼슘, 지르콘산바륨, 산화티타늄 등을 주성분으로 한 유전체 세라믹스, 바람직하게는 비유전율이 1000 이상인 고유전율계 유전체 세라믹스, 보다 바람직하게는 용량 소자(111)의 제1 내부 전극층(111a)과 제2 내부 전극층(111b)을 제외한 부분의 주성분과 동일한 주성분의 유전체 세라믹스를 사용할 수 있다.
제2 피복층(115)은, 대략 직사각 형상을 이루고 있고, 제2 도체층(113)의 외면을 밀착 상태로 덮고 있다. 제2 피복층(115)의 폭은 제2 도체층(113)의 외면의 폭과 대략 동일하지만, 높이는 제1 도체층(113)의 외면의 높이보다 약간 높고, 높은 쪽이 제2 외부 전극(130)의 길이 방향 타단부 테두리에 이르는 지지부(115a)로 되어 있다(도 5의 (B) 참조). 제2 피복층(115)의 두께는, 콘덴서 본체(110)의 길이에 관여한다는 점에서 최대한 얇은 쪽이 바람직하다. 덧붙여서 말하면, 제2 피복층(115)의 두께는, 예를 들어 제1 내부 전극층(111a)과 제2 내부 전극층(111b)의 사이에 개재되는 유전체층의 두께의 1 내지 10배의 범위 내에서 설정되어 있고, 바람직하게는 1 내지 10㎛의 범위 내에서 설정되어 있고, 보다 바람직하게는 제1 피복층(114)의 두께와 대략 동일하다. 또한, 제2 피복층(115)에는, 티타늄산바륨, 티타늄산스트론튬, 티타늄산칼슘, 티타늄산마그네슘, 지르콘산칼슘, 티타늄산지르콘산칼슘, 지르콘산바륨, 산화티타늄 등을 주성분으로 한 유전체 세라믹스, 바람직하게는 비유전율이 1000 이상인 고유전율계 유전체 세라믹스, 보다 바람직하게는 용량 소자(111)의 제1 내부 전극층(111a)과 제2 내부 전극층(111b)을 제외한 부분의 주성분과 동일한 주성분의 유전체 세라믹스를 사용할 수 있다.
제3 피복층(116)은, 대략 직사각 형상을 이루고 있고, 용량 소자(111)의 제3 면(f3)과, 제1 도체층(112)의 폭 방향 일단부 테두리와, 제2 도체층(113)의 폭 방향 일단부 테두리를 밀착 상태로 덮고, 제1 피복층(114)의 폭 방향 일단부 테두리와, 제2 피복층(115)의 폭 방향 일단부 테두리에 접해 있다. 제3 피복층(116)의 길이는, 용량 소자(111)의 제3 면(f3)의 길이와 제1 도체층(112)의 두께와 제2 도체층(113)의 두께와 제1 피복층(114)의 두께와 제2 피복층(115)의 두께의 합과 대략 동일하다. 제3 피복층(116)의 길이 방향 중앙부의 높이는 용량 소자(111)의 제3 면(f3)의 높이로 되지만, 길이 방향 양단부의 높이는 용량 소자(111)의 제3 면(f3)의 높이보다 약간 높고, 큰 쪽이 제1 외부 전극(120)의 폭 방향 일단부 테두리에 이르는 제1 지지부(116a)와 제2 외부 전극(130)의 폭 방향 일단부 테두리에 이르는 제2 지지부(116b)로 되어 있다(도 2 및 도 3 참조). 즉, 제3 피복층(116)은, 높이 방향 일단부 테두리의 중앙에 U자 형상의 절결(116c)을 갖고, 그 양측에 직사각 형상의 제1 지지부(116a)와 직사각 형상의 제2 지지부(116b)를 갖는 형상으로 되어 있다. 제3 피복층(116)의 두께는, 콘덴서 본체(110)의 폭에 관여한다는 점에서 최대한 얇은 쪽이 바람직하다. 덧붙여서 말하면, 제3 피복층(116)의 두께는, 예를 들어 제1 피복층(114)의 두께 또는 제2 피복층(115)의 두께의 1 내지 20배의 범위 내에서 설정되어 있고, 바람직하게는 5 내지 20㎛의 범위 내에서 설정되어 있다. 또한, 제3 피복층(116)에는, 티타늄산바륨, 티타늄산스트론튬, 티타늄산칼슘, 티타늄산마그네슘, 지르콘산칼슘, 티타늄산지르콘산칼슘, 지르콘산바륨, 산화티타늄 등을 주성분으로 한 유전체 세라믹스, 바람직하게는 비유전율이 1000 이상인 고유전율계 유전체 세라믹스, 보다 바람직하게는 용량 소자(111)의 제1 내부 전극층(111a)과 제2 내부 전극층(111b)을 제외한 부분의 주성분과 동일한 주성분의 유전체 세라믹스를 사용할 수 있다.
제4 피복층(117)은, 대략 직사각 형상을 이루고 있고, 용량 소자(111)의 제4 면(f4)과, 제1 도체층(112)의 폭 방향 타단부 테두리와, 제2 도체층(113)의 폭 방향 타단부 테두리를 밀착 상태로 덮고, 제1 피복층(114)의 폭 방향 타단부 테두리와, 제2 피복층(115)의 폭 방향 타단부 테두리에 접해 있다. 제4 피복층(117)의 길이는, 제3 피복층(116)의 길이와 대략 동일하다. 제4 도체층(117)의 길이 방향 중앙부의 높이는 용량 소자(111)의 제4 면(f4)의 높이로 되지만, 길이 방향 양단부의 높이는 용량 소자(111)의 제4 면(f4)의 높이보다 약간 높고, 큰 쪽이 제1 외부 전극(120)의 폭 방향 타단부 테두리에 이르는 제1 지지부(117a)와 제2 외부 전극(130)의 폭 방향 타단부 테두리에 이르는 제2 지지부(117b)로 되어 있다(도 3 참조). 즉, 제4 피복층(117)은, 제3 피복층(116)과 마찬가지로, 높이 방향 일단부 테두리의 중앙에 U자 형상의 절결(116c)을 갖고, 그 양측에 직사각 형상의 제1 지지부(116a)와 직사각 형상의 제2 지지부(116b)를 갖는 형상으로 되어 있다. 제4 피복층(117)의 두께는, 콘덴서 본체(110)의 폭에 관여한다는 점에서 최대한 얇은 쪽이 바람직하다. 덧붙여서 말하면, 제4 피복층(117)의 두께는, 예를 들어 제1 피복층(114)의 두께 또는 제2 피복층(115)의 두께의 1 내지 20배의 범위 내에서 설정되어 있고, 바람직하게는 5 내지 20㎛의 범위 내에서 설정되어 있다. 또한, 제4 피복층(117)에는, 티타늄산바륨, 티타늄산스트론튬, 티타늄산칼슘, 티타늄산마그네슘, 지르콘산칼슘, 티타늄산지르콘산칼슘, 지르콘산바륨, 산화티타늄 등을 주성분으로 한 유전체 세라믹스, 바람직하게는 비유전율이 1000 이상인 고유전율계 유전체 세라믹스, 보다 바람직하게는 용량 소자(111)의 제1 내부 전극층(111a)과 제2 내부 전극층(111b)을 제외한 부분의 주성분과 동일한 주성분의 유전체 세라믹스를 사용할 수 있다.
제1 외부 전극(120)은, 대략 직사각 형상을 이루고 있고, 콘덴서 본체(110)의 높이 방향 일면에 상당하는 용량 소자(111)의 제5 면(f5)의 제1 피복층(114)측에 밀착 상태로 설치되어 있다. 제1 외부 전극(120)의 폭은 용량 소자(111)의 제5 면(f5)의 폭과 대략 동일하고, 길이는 예를 들어 적층 세라믹 콘덴서의 길이(L)의 1/8 내지 1/3의 범위 내에서 설정되어 있고, 두께는 예를 들어 1 내지 15㎛의 범위 내에서 설정되어 있다. 또한, 제1 외부 전극(120)의 길이 방향 일단부 테두리는 제1 피복층(114)의 지지부(114a)에 의해 지지되고, 폭 방향 일단부 테두리는 제3 피복층(116)의 제1 지지부(116a)에 의해 지지되고, 폭 방향 타단부 테두리는 제4 피복층(117)의 제1 지지부(117a)에 의해 지지되어 있다(도 2, 도 3 및 도 5 참조). 이 제1 외부 전극(120)에는, 제1 도체층(112)의 높이 방향 일단부 테두리가 제1 도체층(112)의 폭과 동등한 접속 폭으로 접속되어 있다. 또한, 제1 외부 전극(120)에 대한 제1 도체층(112)의 높이 방향 일단부 테두리의 접속 폭은 이상적으로는 제1 도체층(112)의 폭으로 되지만, 실제의 것에서는 제1 도체층(112)의 높이 방향 일단부 테두리의 폭에 제1 도체층(112)의 폭의 ±5％ 정도의 변동을 확인할 수 있었기 때문에, 여기서는 굳이 「제1 도체층(112)의 폭과 동일한 접속 폭」이라고 표현하지 않고 「제1 도체층(112)의 폭과 동등한 접속 폭」이라고 표현하고 있다. 또한, 도 2 및 도 5에는, 제1 외부 전극(120)의 길이 방향 일단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이, 제1 피복층(114)의 지지부(114a)와 제3 피복층(116)의 제1 지지부(116a)와 제4 피복층(117)의 제1 지지부(117a)에 의해 덮어 숨겨져 있는 것을 도시하고 있지만, 제1 외부 전극(120)의 길이 방향 일단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각에 각 지지부(114a, 116a 및 117a)가 이르고 있으면, 제1 외부 전극(120)의 길이 방향 일단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이 각 지지부(114a, 116a 및 117a)에 의해 덮어 숨겨져 있지 않아도 된다. 즉, 제1 외부 전극(120)의 두께 방향 외측 부분, 예를 들어 도 5의 (A)에 도시한 중간막(122) 및 표면막(123)이 노출되도록, 제1 외부 전극(120)의 길이 방향 일단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이 각 지지부(114a, 116a 및 117a)에 의해 덮여 있어도 된다.
제2 외부 전극(130)은, 대략 직사각 형상을 이루고 있고, 콘덴서 본체(110)의 높이 방향 일면에 상당하는 용량 소자(111)의 제5 면(f5)의 제2 피복층(115)측에 밀착 상태로 설치되어 있다. 제2 외부 전극(130)의 폭은 용량 소자(111)의 제5 면(f5)의 폭과 대략 동일하고, 길이는 예를 들어 적층 세라믹 콘덴서의 길이(L)의 1/8 내지 1/3의 범위 내에서 설정되어 있고, 두께는 예를 들어 1 내지 15㎛의 범위 내에서 설정되어 있다. 또한, 제2 외부 전극(130)의 길이 방향 타단부 테두리는 제2 피복층(115)의 지지부(115a)에 의해 지지되고, 폭 방향 일단부 테두리는 제3 피복층(116)의 제2 지지부(116b)에 의해 지지되고, 폭 방향 타단부 테두리는 제4 피복층(117)의 제2 지지부(117b)에 의해 지지되어 있다(도 2, 도 3 및 도 5 참조). 이 제2 외부 전극(130)에는, 제2 도체층(113)의 높이 방향 일단부 테두리가 제2 도체층(113)의 폭과 동등한 접속 폭으로 접속되어 있다. 또한, 제2 외부 전극(130)에 대한 제2 도체층(113)의 높이 방향 일단부 테두리의 접속 폭은 이상적으로는 제2 도체층(113)의 폭으로 되지만, 실제의 것에서는 제2 도체층(113)의 높이 방향 일단부 테두리의 폭에 제2 도체층(113)의 폭의 ±5％ 정도의 변동을 확인할 수 있었기 때문에, 여기서는 굳이 「제2 도체층(113)의 폭과 동일한 접속 폭」이라고 표현하지 않고 「제2 도체층(113)의 폭과 동등한 접속 폭」이라고 표현하고 있다. 또한, 도 2 및 도 5에는, 제2 외부 전극(130)의 길이 방향 타단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이, 제2 피복층(115)의 지지부(115a)와 제3 피복층(116)의 제2 지지부(116b)와 제4 피복층(117)의 제2 지지부(117b)에 의해 덮어 숨겨져 있는 것을 도시하고 있지만, 제2 외부 전극(130)의 길이 방향 타단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각에 각 지지부(115a, 116b 및 117b)가 이르고 있으면, 제2 외부 전극(130)의 길이 방향 타단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이 각 지지부(115a, 116b 및 117b)에 의해 덮어 숨겨져 있지 않아도 된다. 즉, 제2 외부 전극(130)의 두께 방향 외측 부분, 예를 들어 도 5의 (B)에 도시한 중간막(132) 및 표면막(133)이 노출되도록, 제2 외부 전극(130)의 길이 방향 타단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이 각 지지부(115a, 116b 및 117b)에 의해 덮여 있어도 된다.
여기서, 도 5를 사용하여, 제1 외부 전극(120)과 제2 외부 전극(130)의 형태에 대하여 보충한다.
도 5의 (A)에 도시한 제1 외부 전극(120)은, 용량 소자(111)의 제5 면(f5)에 밀착된 하지막(121)과, 하지막(121)의 외면에 밀착된 중간막(122)과, 중간막(122)의 외면에 밀착된 표면막(123)을 갖는 3층 구조이다. 또한, 도 5의 (B)에 도시한 제2 외부 전극(130)은, 용량 소자(111)의 제5 면(f5)에 밀착된 하지막(131)과, 하지막(131)의 외면에 밀착된 중간막(132)과, 중간막(132)의 외면에 밀착된 표면막(133)을 갖는 3층 구조이다. 또한, 제1 외부 전극(120)과 제2 외부 전극(130)은 반드시 3층 구조일 필요는 없으며, 중간막(122 및 132)을 제외한 2층 구조나, 중간막(122 및 132)을 2층 이상으로 한 다층 구조나, 표면막(123 및 133)만으로 한 단층 구조여도 된다.
3층 구조의 경우를 예로 들어 설명하면, 하지막(121 및 131)은 예를 들어 베이킹막을 포함하고, 이 베이킹막에는 바람직하게는 니켈, 구리, 팔라듐, 백금, 은, 금, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있다. 중간막(122 및 132)은 예를 들어 도금막을 포함하고, 이 도금막에는 바람직하게는 백금, 팔라듐, 금, 구리, 니켈, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있다. 표면막(123 및 133)은 예를 들어 도금막을 포함하고, 이 도금막에는 바람직하게는 구리, 주석, 팔라듐, 금, 아연, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있다.
이어서, 상술한 적층 세라믹 콘덴서에 적합한 제조 방법의 예를, 도 6을 사용하고, 또한 도 1 내지 도 5에 도시한 부호 등을 적절히 사용하여 설명한다.
제조 시에는, 유전체 세라믹스 분말, 유기 바인더, 유기 용제 및 각종 첨가제를 함유한 세라믹 슬러리와, 양도체 분말, 유기 바인더, 유기 용제 및 각종 첨가제를 함유한 전극 페이스트와, 양도체 분말, 유기 바인더 및 유기 용제만을 함유한 도체 페이스트를 준비한다.
계속해서, 캐리어 필름의 표면에 세라믹 슬러리를 도포 시공하여 건조함으로써, 제1 시트를 제작한다. 또한, 제1 시트의 표면에 전극 페이스트를 인쇄하여 건조함으로써, 내부 전극층 패턴군이 형성된 제2 시트를 제작한다. 또한, 제1 시트의 표면에 전극 페이스트를 인쇄하여 건조함으로써, 하지막 패턴군이 형성된 제3 시트를 제작한다. 또한, 제1 시트의 표면에 도체 페이스트를 인쇄하여 건조함으로써, 도체층 패턴군이 형성된 제4 시트를 제작한다.
계속해서, 제1 시트로부터 취출한 단위 시트를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복함으로써, 용량 소자(111)의 높이 방향 한쪽의 마진 부분에 대응하는 부위를 형성한다. 계속해서, 제2 시트로부터 취출한 단위 시트(내부 전극층 패턴군을 포함함)를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복함으로써, 용량 소자(111)의 제1 내부 전극층(111a) 및 제2 내부 전극층(111b)이 존재하는 부분에 대응하는 부위를 형성한다. 계속해서, 제1 시트로부터 취출한 단위 시트를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복함으로써, 용량 소자(111)의 높이 방향 다른쪽의 마진 부분에 대응하는 부위를 형성한다. 계속해서, 제3 시트로부터 취출한 단위 시트(하지막 패턴군을 포함함)를 하지막 패턴군이 외측을 향하도록 적층하여 열 압착하고, 마지막으로 적층된 전체를 본 열 압착함으로써, 미소성 시트를 제작한다.
계속해서, 미소성 시트를 격자 형상으로 절단함으로써, 용량 소자(111)에 대응한 미소성 소자(CE)를 제작한다(도 6의 (A) 참조). 이 미소성 소자(CE)는, 제1 내부 전극층(111a) 및 제2 내부 전극층(111b)으로 되는 복수의 미소성 내부 전극층(IEL1 및 IEL2)을 갖는 것 외에, 제1 외부 전극(120)의 하지막(121) 및 제2 외부 전극(130)의 하지막(131)으로 되는 미소성 하지막(BF1 및 BF2)을 높이 방향 일면(제5 면(f5))에 갖고 있다.
계속해서, 다수의 미소성 소자(CE)의 방향을 정렬시키고 나서, 각각의 길이 방향 일면과 길이 방향 타면에 제4 시트의 도체층 패턴군측을 압박하여 열 압착하고, 열 압착 후에 제4 시트를 절단함으로써, 미소성 소자(CE)의 길이 방향 일면에 제1 도체층(112) 및 제1 피복층(114)으로 되는 미소성 도체층(CL1) 및 미소성 피복층(DL1)이 형성되고, 또한 길이 방향 타면에 제2 도체층(113) 및 제2 피복층(115)으로 되는 미소성 도체층(CL2) 및 미소성 피복층(DL2)이 형성된 것을 제작한다(도 6의 (B) 참조).
계속해서, 도 6의 (B)에 도시한 것의 방향을 정렬시키고 나서, 각각의 폭 방향 일면과 폭 방향 타면 각각에 제1 시트를 압박하여 열 압착하고, 열 압착 후에 제1 시트를 절단함으로써, 도 6의 (B)에 도시한 것의 폭 방향 일면에 제3 피복층(116)으로 되는 미소성 피복층(DL3)이 형성되고, 또한 폭 방향 타면에 제4 피복층(117)으로 되는 미소성 피복층(DL4)이 형성된 것을 제작한다(도 6의 (C) 참조).
계속해서, 도 6의 (C)에 도시한 것을 이것에 포함되어 있는 유전체 세라믹스 분말과 양도체 분말에 따른 분위기 하에서, 그리고 온도 프로파일에서 복수개 일괄적으로 소성(탈바인더 처리와 소성 처리를 포함함)을 행하고, 필요에 따라 복수개 일괄적으로 배럴 연마를 행한다. 이에 의해, 제1 외부 전극(120)의 하지막(121) 및 제2 외부 전극(130)의 하지막(131)을 갖는 콘덴서 본체(110)가 제작된다.
계속해서, 제1 외부 전극(120)의 하지막(121) 및 제2 외부 전극(130)의 하지막(131)을 덮는 중간막(122 및 132)을 도금 처리로 형성하고, 중간막(122 및 132)을 덮는 표면막(123 및 133)을 도금 처리로 형성하여, 제1 외부 전극(120)과 제2 외부 전극(130)을 제작한다.
또한, 상기 제법 예에서는, 제1 외부 전극(120)의 하지막(121) 및 제2 외부 전극(130)의 하지막(131)을 콘덴서 본체(110)에 먼저 형성하는 방법을 설명하였지만, 하지막(121 및 131)을 갖지 않는 콘덴서 본체(110)를 제작하고 나서, 이 콘덴서 본체(110)의 외부 전극 형성 지점에 상기 전극 페이스트를 인쇄하여 건조한 후에 베이킹 처리를 행하여 하지막(121 및 131)을 형성하고, 이후에 중간막(122 및 132)과 표면막(123 및 133)을 순차적으로 형성하여, 제1 외부 전극(120)과 제2 외부 전극(130)을 제작해도 된다.
이어서, 상술한 적층 세라믹 콘덴서에 의해 얻어지는 효과(효과 e1 내지 효과 e5)에 대하여 설명한다.
(e1) 콘덴서 본체(110)가, (1) 유전체층을 개재하여 교대로 배치된 대략 직사각 형상의 복수의 제1 내부 전극층(111a)과 대략 직사각 형상의 복수의 제2 내부 전극층(111b)을 내포하는 대략 직육면체 형상의 용량 소자(111)와, (2) 용량 소자(111)의 길이 방향 일면을 덮는 제1 도체층(112)과, (3) 용량 소자(111)의 길이 방향 타면을 덮는 제2 도체층(113)과, (4) 제1 도체층(112)의 외면을 덮는 제1 피복층(114)과, (5) 제2 도체층(113)의 외면을 덮는 제2 피복층(115)과, (6) 용량 소자(111)의 폭 방향 일면과 제1 도체층(112)의 폭 방향 일단부 테두리와 제2 도체층(113)의 폭 방향 일단부 테두리를 덮고, 제1 피복층(114)의 폭 방향 일단부 테두리와 제2 피복층(115)의 폭 방향 일단부 테두리에 접하는 제3 피복층(116)과, (7) 용량 소자(111)의 폭 방향 타면과 제1 도체층(112)의 폭 방향 타단부 테두리와 제2 도체층(113)의 폭 방향 타단부 테두리를 덮고, 제1 피복층(114)의 폭 방향 타단부 테두리와 제2 피복층(115)의 폭 방향 타단부 테두리에 접하는 제4 피복층(117)에 의해 구성되어 있다. 또한, 제1 도체층(112)에는 복수의 제1 내부 전극층(111a)의 길이 방향 일단부 테두리 각각이 복수의 제1 내부 전극층(111a) 각각의 폭과 동등한 접속 폭으로 접속되고, 제2 도체층(113)에는 복수의 제2 내부 전극층(111b)의 길이 방향 타단부 테두리 각각이 복수의 제2 내부 전극층(111b) 각각의 폭과 동등한 접속 폭으로 접속되고, 제1 외부 전극(120)에는 제1 도체층(112)의 높이 방향 일단부 테두리가 제1 도체층(112)의 폭과 동등한 접속 폭으로 접속되고, 상기 제2 외부 전극(130)에는 제2 도체층(113)의 높이 방향 일단부 테두리가 제2 도체층(113)의 폭과 동등한 접속 폭으로 접속되어 있다.
즉, 콘덴서 본체(110)에, 각 제1 내부 전극층(111a)을 각각의 폭을 살려 제1 외부 전극(120)에 접속하는 역할을 하는 제1 도체층(112)과, 각 제2 내부 전극층(111b)을 각각의 폭을 살려 제2 외부 전극(130)에 접속하는 역할을 하는 제2 도체층(113)이 형성되어 있기 때문에, 각 제1 내부 전극층(111a)의 폭 및 길이와 각 제2 내부 전극층(111b)의 폭 및 길이가 축소되어도, 제1 외부 전극(120)에 대한 각 제1 내부 전극층(111a)의 접속과 제2 외부 전극(130)에 대한 각 제2 내부 전극층(111b)의 접속이 불안정해지는 것을 최대한 피할 수 있다. 따라서, 대략 직육면체 형상의 콘덴서 본체(110)의 높이 방향 일면에 제1 외부 전극(120)과 제2 외부 전극(130)이 설치된 적층 세라믹 콘덴서에 있어서 소형화와 대용량화의 요구에 따르는 경우라도, 제1 외부 전극(120)에 대한 각 제1 내부 전극층(111a)의 접속과 제2 외부 전극(130)에 대한 각 제2 내부 전극층(111b)의 접속의 각각에 신뢰성이 높은 접속을 실현할 수 있다.
또한, 콘덴서 본체(110)는, 제1 도체층(112)의 외면을 덮는 제1 피복층(114)과, 제2 도체층(113)의 외면을 덮는 제2 피복층(115)과, 용량 소자(111)의 폭 방향 일면과 제1 도체층(112)의 폭 방향 일단부 테두리와 제2 도체층(113)의 폭 방향 일단부 테두리를 덮고, 제1 피복층(114)의 폭 방향 일단부 테두리와 제2 피복층(115)의 폭 방향 일단부 테두리에 접하는 제3 피복층(116)과, 용량 소자(111)의 폭 방향 타면과 제1 도체층(112)의 폭 방향 타단부 테두리와 제2 도체층(113)의 폭 방향 타단부 테두리를 덮고, 제1 피복층(114)의 폭 방향 타단부 테두리와 제2 피복층(115)의 폭 방향 타단부 테두리에 접하는 제4 피복층(117)을 구비하고 있다. 즉, 회로 기판에 실장할 때 적층 세라믹 콘덴서가 무너져도, 제1 도체층(112)과 제2 도체층(113)이 회로 기판의 도체 라인이나 인접하는 전자 부품 등에 접촉하여 쇼트 등의 문제를 발생시키는 것을 막을 수 있다.
(e2) 콘덴서 본체(110)의 폭 방향 양면에 위치하는 제3 피복층(116)과 제4 피복층(117) 중, 제3 피복층(116)이 제1 외부 전극(120)과 제2 외부 전극(130) 각각의 폭 방향 일단부 테두리에 이르는 제1 지지부(116a) 및 제2 지지부(116b)를 갖고, 제4 피복층(117)이 제1 외부 전극(120)과 제2 외부 전극(130) 각각의 폭 방향 타단부 테두리에 이르는 제1 지지부(117a) 및 제2 지지부(117b)를 갖고 있다. 즉, 제1 외부 전극(120)의 폭 방향 양단부 테두리를 제1 지지부(116a 및 117a)에 의해 지지하고, 또한 제2 외부 전극(130)의 폭 방향 양단부 테두리를 제2 지지부(116b 및 117b)에 의해 지지할 수 있기 때문에, 제1 외부 전극(120)과 제2 외부 전극(130) 각각의 안정성을 향상시킬 수 있다.
(e3) 콘덴서 본체(110)의 길이 방향 양면에 위치하는 제1 피복층(114)과 제2 피복층(115) 중, 제1 피복층(114)이 제1 외부 전극(120)의 길이 방향 일단부 테두리에 이르는 지지부(114a)를 갖고, 제2 피복층(115)이 제2 외부 전극(130)의 길이 방향 타단부 테두리에 이르는 지지부(115a)를 갖고 있다. 즉, 제1 외부 전극(120)의 길이 방향 일단부 테두리를 지지부(114a)에 의해 지지하고, 또한 제2 외부 전극(130)의 길이 방향 타단부 테두리를 지지부(115a)에 의해 지지할 수 있기 때문에, 제1 외부 전극(120)과 제2 외부 전극(130) 각각의 안정성을 보다 향상시킬 수 있다.
(e4) 콘덴서 본체(110)의 제1 도체층(112)과 제2 도체층(113) 각각의 두께가, 복수의 제1 내부 전극층(111a)과 복수의 제2 내부 전극층(111b) 각각의 두께의 1 내지 5배의 범위 내에서 설정되어 있으므로, 제1 도체층(112)과 제2 도체층(113) 각각의 두께에 의해 적층 세라믹 콘덴서의 길이(L)가 증가하는 것을 최대한 피할 수 있다.
(e5) 콘덴서 본체(110)의 제1 피복층(114)과 제2 피복층(115) 각각의 두께가, 용량 소자(111)의 유전체층의 두께의 1 내지 10배의 범위 내에서 설정되어 있으므로, 제1 피복층(114)과 제2 피복층(115) 각각의 두께에 의해 적층 세라믹 콘덴서의 길이(L)가 증가하는 것을 최대한 피할 수 있다. 더불어, 콘덴서 본체(110)의 제3 피복층(116)과 제4 피복층(117) 각각의 두께가, 제1 피복층(114)의 두께 또는 제2 피복층(115)의 두께의 1 내지 20배의 범위 내에서 설정되어 있으므로, 제3 피복층(116)과 제4 피복층(117) 각각의 두께에 의해 적층 세라믹 콘덴서의 폭(W)이 증가하는 것도 최대한 피할 수 있다.
<<제2 실시 형태>>
우선, 도 7 내지 도 11을 사용하여, 본 발명의 제2 실시 형태에 관한 적층 세라믹 콘덴서의 구조에 대하여 설명한다. 이 설명에서는, 도 7의 좌우 방향을 길이 방향이라고 하고, 도 7의 상하 방향을 폭 방향이라고 하고, 도 8의 상하 방향을 높이 방향이라고 함과 함께, 각 구성 요소의 길이 방향, 폭 방향 및 높이 방향 각각에 따르는 치수를 길이, 폭 및 높이라고 한다.
도 7 내지 도 11에 도시한 부호 210은 콘덴서 본체, 211은 용량 소자, 211a는 제1 내부 전극층, 211b는 제1 내부 전극층, 212는 제1 도체층, 213은 제2 도체층, 214는 제1 피복층, 214a는 제1 피복층의 지지부, 215는 제2 피복층, 215a는 제2 피복층의 지지부, 216은 제3 피복층, 216a는 제3 피복층의 제1 지지부, 216b는 제3 피복층의 제2 지지부, 217은 제4 피복층, 217a는 제4 피복층의 제1 지지부, 217b는 제4 피복층의 제2 지지부, 218은 제5 피복층, 220은 제1 외부 전극, 221은 제1 외부 전극의 하지막, 222는 제1 외부 전극의 중간막, 223은 제1 외부 전극의 표면막, 230은 제2 외부 전극, 231은 제2 외부 전극의 하지막, 232는 제2 외부 전극의 중간막, 233은 제2 외부 전극의 표면막이다. 도 7 내지 도 11에 도시한 적층 세라믹 콘덴서의 제5 피복층(218)을 제외한 동일 명칭의 구성은 상기 <<제1 실시 형태>>란에서 설명한 바와 같으므로, 이하, 상위점에 대하여 주로 설명한다.
제5 피복층(218)은, 대략 직사각 형상을 이루고 있고, 용량 소자(211)의 제6 면(f6)과, 제1 도체층(212)의 높이 방향 타단부 테두리와, 제2 도체층(213)의 높이 방향 타단부 테두리를 밀착 상태로 덮고, 제1 피복층(214)의 높이 방향 타단부 테두리와, 제2 피복층(215)의 높이 방향 타단부 테두리에 접하고, 제3 피복층(216)의 높이 방향 타단부 테두리와, 제4 피복층(217)의 높이 방향 타단부 테두리에 접해 있다. 제5 피복층(218)의 길이는, 제3 피복층(216)의 길이와 제4 피복층(217)의 길이와 대략 동일하다. 제5 피복층(218)의 폭은, 용량 소자(211)의 제6 면(f6)의 폭과 제3 피복층(216)의 두께와 제4 피복층(217)의 두께의 합과 대략 동일하다. 제5 피복층(218)의 두께는, 콘덴서 본체(210)의 높이에 관여한다는 점에서 최대한 얇은 쪽이 바람직하다. 덧붙여서 말하면, 제5 피복층(218)의 두께는, 예를 들어 제1 피복층(214)의 두께 또는 제2 피복층(215)의 두께의 1 내지 20배의 범위 내에서 설정되어 있고, 바람직하게는 5 내지 20㎛의 범위 내에서 설정되어 있다. 또한, 제5 피복층(218)에는, 티타늄산바륨, 티타늄산스트론튬, 티타늄산칼슘, 티타늄산마그네슘, 지르콘산칼슘, 티타늄산지르콘산칼슘, 지르콘산바륨, 산화티타늄 등을 주성분으로 한 유전체 세라믹스, 바람직하게는 비유전율이 1000 이상인 고유전율계 유전체 세라믹스, 보다 바람직하게는 용량 소자(211)의 제1 내부 전극층(211a)과 제2 내부 전극층(211b)을 제외한 부분의 주성분과 동일한 주성분의 유전체 세라믹스를 사용할 수 있다.
이어서, 상술한 적층 세라믹 콘덴서에 적합한 제조 방법의 예를, 도 12를 사용하고, 또한 도 7 내지 도 11에 도시한 부호 등을 적절히 사용하여 설명한다.
제조 시에는, 유전체 세라믹스 분말, 유기 바인더, 유기 용제 및 각종 첨가제를 함유한 세라믹 슬러리와, 양도체 분말, 유기 바인더, 유기 용제 및 각종 첨가제를 함유한 전극 페이스트와, 양도체 분말, 유기 바인더 및 유기 용제만을 함유한 도체 페이스트를 준비한다.
계속해서, 캐리어 필름의 표면에 세라믹 슬러리를 도포 시공하여 건조함으로써, 제1 시트를 제작한다. 또한, 제1 시트의 표면에 전극 페이스트를 인쇄하여 건조함으로써, 내부 전극층 패턴군이 형성된 제2 시트를 제작한다. 또한, 제1 시트의 표면에 전극 페이스트를 인쇄하여 건조함으로써, 하지막 패턴군이 형성된 제3 시트를 제작한다. 또한, 제1 시트의 표면에 도체 페이스트를 인쇄하여 건조함으로써, 도체층 패턴군이 형성된 제4 시트를 제작한다.
계속해서, 제1 시트로부터 취출한 단위 시트를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복함으로써, 용량 소자(211)의 높이 방향 한쪽의 마진 부분에 대응하는 부위를 형성한다. 계속해서, 제2 시트로부터 취출한 단위 시트(내부 전극층 패턴군을 포함함)를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복함으로써, 용량 소자(211)의 제1 내부 전극층(211a) 및 제2 내부 전극층(211b)이 존재하는 부분에 대응하는 부위를 형성한다. 계속해서, 제1 시트로부터 취출한 단위 시트를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복함으로써, 용량 소자(211)의 높이 방향 다른쪽의 마진 부분에 대응하는 부위를 형성한다. 계속해서, 제3 시트로부터 취출한 단위 시트(하지막 패턴군을 포함함)를 하지막 패턴군이 외측을 향하도록 적층하여 열 압착하고, 마지막으로 적층된 전체를 본 열 압착함으로써, 미소성 시트를 제작한다.
계속해서, 미소성 시트를 격자 형상으로 절단함으로써, 용량 소자(211)에 대응한 미소성 소자(CE)를 제작한다(도 12의 (A) 참조). 이 미소성 소자(CE)는, 제1 내부 전극층(211a) 및 제2 내부 전극층(211b)으로 되는 복수의 미소성 내부 전극층(IEL1 및 IEL2)을 갖는 것 외에, 제1 외부 전극(220)의 하지막(221) 및 제2 외부 전극(230)의 하지막(231)으로 되는 미소성 하지막(BF1 및 BF2)을 높이 방향 일면(제5 면(f5))에 갖고 있다.
계속해서, 다수의 미소성 소자(CE)의 방향을 정렬시키고 나서, 각각의 길이 방향 일면과 길이 방향 타면에 제4 시트의 도체층 패턴군측을 압박하여 열 압착하고, 열 압착 후에 제4 시트를 절단함으로써, 미소성 소자(CE)의 길이 방향 일면에 제1 도체층(212) 및 제1 피복층(214)으로 되는 미소성 도체층(CL1) 및 미소성 피복층(DL1)이 형성되고, 또한 길이 방향 타면에 제2 도체층(213) 및 제2 피복층(215)으로 되는 미소성 도체층(CL2) 및 미소성 피복층(DL2)이 형성된 것을 제작한다(도 12의 (B) 참조).
계속해서, 도 12의 (B)에 도시한 것의 방향을 정렬시키고 나서, 각각의 폭 방향 일면과 폭 방향 타면 각각에 제1 시트를 압박하여 열 압착하고, 열 압착 후에 제1 시트를 절단함으로써, 도 12의 (B)에 도시한 것의 폭 방향 일면에 제3 피복층(216)으로 되는 미소성 피복층(DL3)이 형성되고, 또한 폭 방향 타면에 제4 피복층(217)으로 되는 미소성 피복층(DL4)이 형성된 것을 제작한다(도 12의 (C) 참조).
계속해서, 도 12의 (C)에 도시한 것의 방향을 정렬시키고 나서, 각각의 높이 방향 타면에 제1 시트를 압박하여 열 압착하고, 열 압착 후에 제1 시트를 절단함으로써, 도 12의 (C)에 도시한 것의 높이 방향 타면에 제5 피복층(218)으로 되는 미소성 피복층(DL5)이 형성된 것을 제작한다(도 12의 (D) 참조).
계속해서, 도 12의 (D)에 도시한 것을 이것에 포함되어 있는 유전체 세라믹스 분말과 양도체 분말에 따른 분위기 하, 그리고 온도 프로파일에서 복수개 일괄적으로 소성(탈바인더 처리와 소성 처리를 포함함)을 행하고, 필요에 따라 복수개 일괄적으로 배럴 연마를 행한다. 이에 의해, 제1 외부 전극(220)의 하지막(221) 및 제2 외부 전극(230)의 하지막(231)을 갖는 콘덴서 본체(210)가 제작된다.
계속해서, 제1 외부 전극(220)의 하지막(221) 및 제2 외부 전극(230)의 하지막(231)을 덮는 중간막(222 및 232)을 도금 처리로 형성하고, 중간막(222 및 232)을 덮는 표면막(223 및 233)을 도금 처리로 형성하여, 제1 외부 전극(220)과 제2 외부 전극(230)을 제작한다.
또한, 상기 제법 예에서는, 제1 외부 전극(220)의 하지막(221) 및 제2 외부 전극(230)의 하지막(231)을 콘덴서 본체(210)에 먼저 형성하는 방법을 설명하였지만, 하지막(221 및 231)을 갖지 않는 콘덴서 본체(210)를 제작하고 나서, 이 콘덴서 본체(210)의 외부 전극 형성 지점에 상기 전극 페이스트를 인쇄하여 건조한 후에 베이킹 처리를 행하여 하지막(221 및 231)을 형성하고, 이후에 중간막(222 및 232)과 표면막(223 및 233)을 순차적으로 형성하여, 제1 외부 전극(220)과 제2 외부 전극(230)을 제작해도 된다.
도 11에는, 제1 외부 전극(220)과 제2 외부 전극(230)으로서 3층 구조의 것을 도시하고 있지만, 제1 실시 형태와 마찬가지로, 제1 외부 전극(220)과 제2 외부 전극(230)은 반드시 3층 구조일 필요는 없으며, 중간막(222 및 232)을 제외한 2층 구조나, 중간막(222 및 232)을 2층 이상으로 한 다층 구조나, 표면막(223 및 233)만으로 한 단층 구조여도 된다. 또한, 도 8 및 도 11에는, 제1 외부 전극(220)의 길이 방향 일단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이, 제1 피복층(214)의 지지부(214a)와 제3 피복층(216)의 제1 지지부(216a)와 제4 피복층(217)의 제1 지지부(217a)에 의해 덮어 숨겨지고, 제2 외부 전극(230)의 길이 방향 타단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이, 제2 피복층(215)의 지지부(215a)와 제3 피복층(216)의 제2 지지부(216b)와 제4 피복층(217)의 제2 지지부(217b)에 의해 덮어 숨겨져 있는 것을 도시하고 있지만, 제1 실시 형태와 마찬가지로, 제1 외부 전극(220)의 길이 방향 일단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각에 각 지지부(214a, 216a 및 217a)가 이르고, 제2 외부 전극(230)의 길이 방향 타단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각에 각 지지부(215a, 216b 및 217b)가 이르고 있으면, 제1 외부 전극(220)의 길이 방향 일단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이 각 지지부(214a, 216a 및 217a)에 의해 덮어 숨겨져 있지 않아도 되고, 또한 제2 외부 전극(230)의 길이 방향 타단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이 각 지지부(215a, 216b 및 217b)에 의해 덮어 숨겨져 있지 않아도 된다. 즉, 제1 외부 전극(220)의 두께 방향 외측 부분, 예를 들어 도 11의 (A)에 도시한 중간막(222) 및 표면막(223)이 노출되도록, 제1 외부 전극(220)의 길이 방향 일단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이 각 지지부(214a, 216a 및 217a)에 의해 덮여 있어도 되고, 또한 제2 외부 전극(230)의 두께 방향 외측 부분, 예를 들어 도 11의 (B)에 도시한 중간막(232) 및 표면막(233)이 노출되도록, 제2 외부 전극(230)의 길이 방향 타단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이 각 지지부(215a, 216b 및 217b)에 의해 덮여 있어도 된다.
이어서, 상술한 적층 세라믹 콘덴서에 의해 얻어지는 효과에 대하여 설명한다. 전술한 적층 세라믹 콘덴서에 의하면 상기 <<제1 실시예>>란에서 설명한 효과 e1 내지 효과 e5와 마찬가지의 효과를 얻을 수 있는 것 외에, 하기 효과 e6을 얻을 수 있다.
(e6) 콘덴서 본체(210)는, 용량 소자(211)의 높이 방향 타면과 제1 도체층(212)의 높이 방향 타단부 테두리와 제2 도체층(213)의 높이 방향 타단부 테두리를 덮고, 제1 피복층(214)의 높이 방향 타단부 테두리와 제2 피복층(215)의 높이 방향 타단부 테두리에 접하고, 제3 피복층(216)과 제4 피복층(217)에 접하는 제5 피복층(218)을 구비하고 있다. 즉, 회로 기판에 실장할 때 적층 세라믹 콘덴서가 무너져도, 제1 도체층(212)과 제2 도체층(213)이 회로 기판의 도체 라인이나 인접하는 전자 부품 등에 접촉하여 쇼트 등의 문제를 발생시키는 것을 보다 확실하게 막을 수 있다.
<<제3 실시 형태>>
우선, 도 13 내지 도 17을 사용하여, 본 발명의 제3 실시 형태에 관한 적층 세라믹 콘덴서의 구조에 대하여 설명한다. 이 설명에서는, 도 13의 좌우 방향을 길이 방향이라고 하고, 도 13의 상하 방향을 폭 방향이라고 하고, 도 14의 상하 방향을 높이 방향이라고 함과 함께, 각 구성 요소의 길이 방향, 폭 방향 및 높이 방향 각각에 따르는 치수를 길이, 폭 및 높이라고 한다.
도 13 내지 도 17에 도시한 부호 310은 콘덴서 본체, 311은 용량 소자, 311a는 제1 내부 전극층, 311b는 제1 내부 전극층, 312는 제1 도체층, 313은 제2 도체층, 314는 제1 피복층, 314a는 제1 피복층의 지지부, 315는 제2 피복층, 315a는 제2 피복층의 지지부, 316은 제3 피복층, 316a는 제3 피복층의 제1 지지부, 316b는 제3 피복층의 제2 지지부, 317은 제4 피복층, 317a는 제4 피복층의 제1 지지부, 317b는 제4 피복층의 제2 지지부, 318은 제5 피복층, 320은 제1 외부 전극, 321은 제1 외부 전극의 하지막, 322는 제1 외부 전극의 중간막, 323은 제1 외부 전극의 표면막, 330은 제2 외부 전극, 331은 제2 외부 전극의 하지막, 332는 제2 외부 전극의 중간막, 333은 제2 외부 전극의 표면막이다. 도 13 내지 도 17에 도시한 적층 세라믹 콘덴서의 제5 피복층(318)을 제외한 동일 명칭의 구성은 상기 <<제1 실시 형태>>란에서 설명한 바와 같으므로, 이하, 상위점에 대하여 주로 설명한다.
제5 피복층(318)은, 대략 직사각 형상을 이루고 있고, 용량 소자(311)의 제6 면(f6)과, 제1 도체층(312)의 높이 방향 타단부 테두리와, 제2 도체층(313)의 높이 방향 타단부 테두리를 밀착 상태로 덮고, 제1 피복층(314)의 높이 방향 타단부 테두리와, 제2 피복층(315)의 높이 방향 타단부 테두리에 접하고, 제3 피복층(316)의 높이 방향 타단부 테두리의 내측과, 제4 피복층(317)의 높이 방향 타단부 테두리의 내측에 접해 있다. 제5 피복층(318)의 길이는, 제3 피복층(316)의 길이와 제4 피복층(317)의 길이와 대략 동일하다. 제5 피복층(318)의 폭은, 용량 소자(311)의 제6 면(f6)의 폭과 대략 동일하다. 제3 피복층(316)의 높이와 제4 유전체층(317)의 높이는, 제5 피복층(318)의 두께 분만큼 높게 되어 있다. 제5 피복층(318)의 두께는, 콘덴서 본체(310)의 높이에 관여한다는 점에서 최대한 얇은 쪽이 바람직하다. 덧붙여서 말하면, 제5 피복층(318)의 두께는, 예를 들어 제1 피복층(314)의 두께 또는 제2 피복층(315)의 두께의 1 내지 20배의 범위 내에서 설정되어 있고, 바람직하게는 5 내지 20㎛의 범위 내에서 설정되어 있다. 또한, 제5 피복층(318)에는, 티타늄산바륨, 티타늄산스트론튬, 티타늄산칼슘, 티타늄산마그네슘, 지르콘산칼슘, 티타늄산지르콘산칼슘, 지르콘산바륨, 산화티타늄 등을 주성분으로 한 유전체 세라믹스, 바람직하게는 비유전율이 1000 이상인 고유전율계 유전체 세라믹스, 보다 바람직하게는 용량 소자(311)의 제1 내부 전극층(311a)과 제2 내부 전극층(311b)을 제외한 부분의 주성분과 동일한 주성분의 유전체 세라믹스를 사용할 수 있다.
이어서, 상술한 적층 세라믹 콘덴서에 적합한 제조 방법의 예를, 도 18을 사용하고, 또한 도 13 내지 도 17에 도시한 부호 등을 적절히 사용하여 설명한다.
제조 시에는, 유전체 세라믹스 분말, 유기 바인더, 유기 용제 및 각종 첨가제를 함유한 세라믹 슬러리와, 양도체 분말, 유기 바인더, 유기 용제 및 각종 첨가제를 함유한 전극 페이스트와, 양도체 분말, 유기 바인더 및 유기 용제만을 함유한 도체 페이스트를 준비한다.
계속해서, 캐리어 필름의 표면에 세라믹 슬러리를 도포 시공하여 건조함으로써, 제1 시트를 제작한다. 또한, 제1 시트의 표면에 전극 페이스트를 인쇄하여 건조함으로써, 내부 전극층 패턴군이 형성된 제2 시트를 제작한다. 또한, 제1 시트의 표면에 전극 페이스트를 인쇄하여 건조함으로써, 하지막 패턴군이 형성된 제3 시트를 제작한다. 또한, 제1 시트의 표면에 도체 페이스트를 인쇄하여 건조함으로써, 도체층 패턴군이 형성된 제4 시트를 제작한다.
계속해서, 제1 시트로부터 취출한 단위 시트를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복함으로써, 용량 소자(311)의 높이 방향 한쪽의 마진 부분에 대응하는 부위를 형성한다. 계속해서, 제2 시트로부터 취출한 단위 시트(내부 전극층 패턴군을 포함함)를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복함으로써, 용량 소자(311)의 제1 내부 전극층(311a) 및 제2 내부 전극층(311b)이 존재하는 부분에 대응하는 부위를 형성한다. 계속해서, 제1 시트로부터 취출한 단위 시트를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복함으로써, 용량 소자(311)의 높이 방향 다른쪽의 마진 부분에 대응하는 부위를 형성한다. 계속해서, 제3 시트로부터 취출한 단위 시트(하지막 패턴군을 포함함)를 하지막 패턴군이 외측을 향하도록 적층하여 열 압착하고, 마지막으로 적층된 전체를 본 열 압착함으로써, 미소성 시트를 제작한다.
계속해서, 미소성 시트를 격자 형상으로 절단함으로써, 용량 소자(311)에 대응한 미소성 소자(CE)를 제작한다(도 18의 (A) 참조). 이 미소성 소자(CE)는, 제1 내부 전극층(311a) 및 제2 내부 전극층(311b)으로 되는 복수의 미소성 내부 전극층(IEL1 및 IEL2)을 갖는 것 외에, 제1 외부 전극(320)의 하지막(321) 및 제2 외부 전극(330)의 하지막(331)으로 되는 미소성 하지막(BF1 및 BF2)을 높이 방향 일면(제5 면(f5))에 갖고 있다.
계속해서, 다수의 미소성 소자(CE)의 방향을 정렬시키고 나서, 각각의 길이 방향 일면과 길이 방향 타면에 제4 시트의 도체층 패턴군측을 압박하여 열 압착하고, 열 압착 후에 제4 시트를 절단함으로써, 미소성 소자(CE)의 길이 방향 일면에 제1 도체층(312) 및 제1 피복층(314)으로 되는 미소성 도체층(CL1) 및 미소성 피복층(DL1)이 형성되고, 또한 길이 방향 타면에 제2 도체층(313) 및 제2 피복층(315)으로 되는 미소성 도체층(CL2) 및 미소성 피복층(DL2)이 형성된 것을 제작한다(도 18의 (B) 참조).
계속해서, 도 18의 (B)에 도시한 것의 방향을 정렬시키고 나서, 각각의 높이 방향 타면에 제1 시트를 압박하여 열 압착하고, 열 압착 후에 제1 시트를 절단함으로써, 도 18의 (C)에 도시한 것의 높이 방향 타면에 제5 피복층(318)으로 되는 미소성 피복층(DL5)이 형성된 것을 제작한다(도 18의 (C) 참조).
계속해서, 도 18의 (C)에 도시한 것의 방향을 정렬시키고 나서, 각각의 폭 방향 일면과 폭 방향 타면 각각에 제1 시트를 압박하여 열 압착하고, 열 압착 후에 제1 시트를 절단함으로써, 도 18의 (C)에 도시한 것의 폭 방향 일면에 제3 피복층(316)으로 되는 미소성 피복층(DL3)이 형성되고, 또한 폭 방향 타면에 제4 피복층(317)으로 되는 미소성 피복층(DL4)이 형성된 것을 제작한다(도 18의 (D) 참조).
계속해서, 도 18의 (D)에 도시한 것을 이것에 포함되어 있는 유전체 세라믹스 분말과 양도체 분말에 따른 분위기 하에서, 그리고 온도 프로파일에서 복수개 일괄적으로 소성(탈바인더 처리와 소성 처리를 포함함)을 행하고, 필요에 따라 복수개 일괄적으로 배럴 연마를 행한다. 이에 의해, 제1 외부 전극(320)의 하지막(321) 및 제2 외부 전극(330)의 하지막(331)을 갖는 콘덴서 본체(310)가 제작된다.
계속해서, 제1 외부 전극(320)의 하지막(321) 및 제2 외부 전극(330)의 하지막(331)을 덮는 중간막(322 및 332)을 도금 처리로 형성하고, 중간막(322 및 332)을 덮는 표면막(323 및 333)을 도금 처리로 형성하여, 제1 외부 전극(320)과 제2 외부 전극(330)을 제작한다.
또한, 상기 제법 예에서는, 제1 외부 전극(320)의 하지막(321) 및 제2 외부 전극(330)의 하지막(331)을 콘덴서 본체(310)에 먼저 형성하는 방법을 설명하였지만, 하지막(321 및 331)을 갖지 않는 콘덴서 본체(310)를 제작하고 나서, 이 콘덴서 본체(310)의 외부 전극 형성 지점에 상기 전극 페이스트를 인쇄하여 건조한 후에 베이킹 처리를 행하여 하지막(321 및 331)을 형성하고, 이후에 중간막(322 및 332)과 표면막(323 및 333)을 순차적으로 형성하여, 제1 외부 전극(320)과 제2 외부 전극(330)을 제작해도 된다.
도 17에는, 제1 외부 전극(320)과 제2 외부 전극(330)으로서 3층 구조의 것을 도시하고 있지만, 제1 실시 형태와 마찬가지로, 제1 외부 전극(320)과 제2 외부 전극(330)은 반드시 3층 구조일 필요는 없으며, 중간막(322 및 332)을 제외한 2층 구조나, 중간막(322 및 332)을 2층 이상으로 한 다층 구조나, 표면막(323 및 333)만으로 한 단층 구조여도 된다. 또한, 도 14 및 도 17에는, 제1 외부 전극(320)의 길이 방향 일단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이, 제1 피복층(314)의 지지부(314a)와 제3 피복층(316)의 제1 지지부(316a)와 제4 피복층(317)의 제1 지지부(317a)에 의해 덮어 숨겨지고, 제2 외부 전극(330)의 길이 방향 타단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이, 제2 피복층(315)의 지지부(315a)와 제3 피복층(316)의 제2 지지부(316b)와 제4 피복층(317)의 제2 지지부(317b)에 의해 덮어 숨겨져 있는 것을 도시하고 있지만, 제1 실시 형태와 마찬가지로, 제1 외부 전극(320)의 길이 방향 일단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각에 각 지지부(314a, 316a 및 317a)가 이르고, 제2 외부 전극(330)의 길이 방향 타단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각에 각 지지부(315a, 316b 및 317b)가 이르고 있으면, 제1 외부 전극(320)의 길이 방향 일단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이 각 지지부(314a, 316a 및 317a)에 의해 덮어 숨겨져 있지 않아도 되고, 또한 제2 외부 전극(330)의 길이 방향 타단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이 각 지지부(315a, 316b 및 317b)에 의해 덮어 숨겨져 있지 않아도 된다. 즉, 제1 외부 전극(320)의 두께 방향 외측 부분, 예를 들어 도 17의 (A)에 도시한 중간막(322) 및 표면막(323)이 노출되도록, 제1 외부 전극(320)의 길이 방향 일단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이 각 지지부(314a, 316a 및 317a)에 의해 덮여 있어도 되고, 또한 제2 외부 전극(330)의 두께 방향 외측 부분, 예를 들어 도 17의 (B)에 도시한 중간막(332) 및 표면막(333)이 노출되도록, 제2 외부 전극(330)의 길이 방향 타단부 테두리, 폭 방향 일단부 테두리 및 폭 방향 일단부 테두리 각각이 각 지지부(315a, 316b 및 317b)에 의해 덮여 있어도 된다.
이어서, 상술한 적층 세라믹 콘덴서에 의해 얻어지는 효과에 대하여 설명한다. 전술한 적층 세라믹 콘덴서에 의하면 상기 <<제1 실시예>>란에서 설명한 효과 e1 내지 효과 e5와 마찬가지의 효과를 얻을 수 있는 것 외에, 하기 효과 e7을 얻을 수 있다.
(e7) 콘덴서 본체(310)는, 용량 소자(311)의 높이 방향 타면과 제1 도체층(312)의 높이 방향 타단부 테두리와 제2 도체층(313)의 높이 방향 타단부 테두리를 덮고, 제1 피복층(314)의 높이 방향 타단부 테두리와 제2 피복층(315)의 높이 방향 타단부 테두리에 접하고, 제3 피복층(316)과 제4 피복층(317)에 접하는 제5 피복층(318)을 구비하고 있다. 즉, 회로 기판에 실장할 때 적층 세라믹 콘덴서가 무너져도, 제1 도체층(312)과 제2 도체층(313)이 회로 기판의 도체 라인이나 인접하는 전자 부품 등에 접촉하여 쇼트 등의 문제를 발생시키는 것을 보다 확실하게 막을 수 있다.
<<변형예>>
이어서, 앞서 설명한 제1 실시 형태에 관한 적층 세라믹 콘덴서와 제2 실시 형태에 관한 적층 세라믹 콘덴서와 제3 실시 형태에 관한 적층 세라믹 콘덴서에 공통인 변형예(변형예 m1 및 변형예 m2)에 대하여 설명한다.
(m1) 도 6, 도 12 및 도 18에 도시한 미소성 피복층(DL1 및 DL2)에, MgO 등의 산화 촉진제를 0.1 내지 10at％ 정도 함유시켜 두면, 후속 소성 공정에서 제작되는 제1 도체층(112, 212 및 312)의 주로 제1 피복층(114, 214 및 314)과의 경계 부분, 그리고 제2 도체층(113, 213 및 313)의 주로 제2 피복층(115, 215 및 315)과의 경계 부분에 금속 산화물을 산재시켜, 이 금속 산화물에 의해 제1 도체층(112, 212 및 312)에 대한 제1 피복층(114, 214 및 314)의 밀착성과 제2 도체층(113, 213 및 313)에 대한 제2 피복층(115, 215 및 315)의 밀착성을 높일 수 있다.
(m2) 도 6, 도 12 및 도 18에 도시한 미소성 도체층(CL1 및 CL2)에, 용량 소자(111, 211 및 311)의 제1 내부 전극층(111a, 211a 및 311a)과 제2 내부 전극층(111b, 211b 및 311b)을 제외한 부분의 주성분과 동일한 유전체 세라믹 분말을 5 내지 50wt％ 정도 함유시켜 두면, 용량 소자(111, 211 및 311)에 대한 제1 도체층(112, 212 및 312)의 밀착성과 용량 소자(111, 211 및 311)에 대한 제2 도체층(113, 213 및 313)의 밀착성을 높일 수 있다.
110: 콘덴서 본체
111: 용량 소자
111a: 제1 내부 전극층
111b: 제2 내부 전극층
112: 제1 도체층
113: 제2 도체층
114: 제1 피복층
114a: 제1 피복층의 지지부
115: 제2 피복층
115a: 제2 피복층의 지지부
116: 제3 피복층
116a: 제3 피복층의 제1 지지부
116b: 제3 피복층의 제2 지지부
117: 제4 피복층
117a: 제4 피복층의 제1 지지부
117b: 제4 피복층의 제2 지지부
120: 제1 외부 전극
121: 제1 외부 전극의 하지막
122: 제1 외부 전극의 중간막
123: 제1 외부 전극의 표면막
130: 제2 외부 전극
131: 제2 외부 전극의 하지막
132: 제2 외부 전극의 중간막
133: 제2 외부 전극의 표면막
210: 콘덴서 본체
211: 용량 소자
211a: 제1 내부 전극층
211b: 제2 내부 전극층
212: 제1 도체층
213: 제2 도체층
214: 제1 피복층
214a: 제1 피복층의 지지부
215: 제2 피복층
215a: 제2 피복층의 지지부
216: 제3 피복층
216a: 제3 피복층의 제1 지지부
216b: 제3 피복층의 제2 지지부
217: 제4 피복층
217a: 제4 피복층의 제1 지지부
217b: 제4 피복층의 제2 지지부
218: 제5 피복층
220: 제1 외부 전극
221: 제1 외부 전극의 하지막
222: 제1 외부 전극의 중간막
223: 제1 외부 전극의 표면막
230: 제2 외부 전극
231: 제2 외부 전극의 하지막
232: 제2 외부 전극의 중간막
233: 제2 외부 전극의 표면막
310: 콘덴서 본체
311: 용량 소자
311a: 제1 내부 전극층
311b: 제2 내부 전극층
312: 제1 도체층
313: 제2 도체층
314: 제1 피복층
314a: 제1 피복층의 지지부
315: 제2 피복층
315a: 제2 피복층의 지지부
316: 제3 피복층
316a: 제3 피복층의 제1 지지부
316b: 제3 피복층의 제2 지지부
317: 제4 피복층
317a: 제4 피복층의 제1 지지부
317b: 제4 피복층의 제2 지지부
318: 제5 피복층
320: 제1 외부 전극
321: 제1 외부 전극의 하지막
322: 제1 외부 전극의 중간막
323: 제1 외부 전극의 표면막
330: 제2 외부 전극
331: 제2 외부 전극의 하지막
332: 제2 외부 전극의 중간막
333: 제2 외부 전극의 표면막

Claims (7)

  1. 대략 직육면체 형상의 콘덴서 본체의 높이 방향 일면에 대략 직사각 형상의 제1 외부 전극과 대략 직사각 형상의 제2 외부 전극이 설치된 적층 세라믹 콘덴서이며,
    상기 콘덴서 본체는, (1) 유전체층을 개재하여 교대로 배치된 대략 직사각 형상의 복수의 제1 내부 전극층과 대략 직사각 형상의 복수의 제2 내부 전극층을 내포하는 대략 직육면체 형상의 용량 소자와, (2) 상기 용량 소자의 길이 방향 일면을 덮는 제1 도체층과, (3) 상기 용량 소자의 길이 방향 타면을 덮는 제2 도체층과, (4) 상기 제1 도체층의 외면을 덮는 제1 피복층과, (5) 상기 제2 도체층의 외면을 덮는 제2 피복층과, (6) 상기 용량 소자의 폭 방향 일면과 상기 제1 도체층의 폭 방향 일단부 테두리와 상기 제2 도체층의 폭 방향 일단부 테두리를 덮고, 상기 제1 피복층의 폭 방향 일단부 테두리와 상기 제2 피복층의 폭 방향 일단부 테두리에 접하는 제3 피복층과, (7) 상기 용량 소자의 폭 방향 타면과 상기 제1 도체층의 폭 방향 타단부 테두리와 상기 제2 도체층의 폭 방향 타단부 테두리를 덮고, 상기 제1 피복층의 폭 방향 타단부 테두리와 상기 제2 피복층의 폭 방향 타단부 테두리에 접하는 제4 피복층을 구비하고 있고,
    상기 제1 도체층에는, 상기 복수의 제1 내부 전극층의 길이 방향 일단부 테두리 각각이 상기 복수의 제1 내부 전극층 각각의 폭과 동등한 접속 폭으로 접속되고,
    상기 제2 도체층에는, 상기 복수의 제2 내부 전극층의 길이 방향 타단부 테두리 각각이 상기 복수의 제2 내부 전극층 각각의 폭과 동등한 접속 폭으로 접속되고,
    상기 제1 외부 전극에는, 상기 제1 도체층의 높이 방향 일단부 테두리가 상기 제1 도체층의 폭과 동등한 접속 폭으로 접속되고,
    상기 제2 외부 전극에는, 상기 제2 도체층의 높이 방향 일단부 테두리가 상기 제2 도체층의 폭과 동등한 접속 폭으로 접속되어 있는, 적층 세라믹 콘덴서.
  2. 제1항에 있어서, 상기 제3 피복층은, 상기 제1 외부 전극의 폭 방향 일단부 테두리에 이르는 제1 지지부와 상기 제2 외부 전극의 폭 방향 일단부 테두리에 이르는 제2 지지부를 갖고 있고,
    상기 제4 피복층은, 상기 제1 외부 전극의 폭 방향 타측 테두리에 이르는 제1 지지부와 상기 제2 외부 전극의 폭 방향 타측 테두리에 이르는 제2 지지부를 갖고 있는, 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서, 상기 제1 피복층은, 상기 제1 외부 전극의 길이 방향 일단부 테두리에 이르는 지지부를 갖고 있고,
    상기 제2 피복층은, 상기 제2 외부 전극의 길이 방향 타단부 테두리에 이르는 지지부를 갖고 있는, 적층 세라믹 콘덴서.
  4. 제1항 또는 제2항에 있어서, 상기 콘덴서 본체는, (8) 상기 용량 소자의 높이 방향 타면과 상기 제1 도체층의 높이 방향 타단부 테두리와 상기 제2 도체층의 높이 방향 타단부 테두리를 덮고, 상기 제1 피복층의 높이 방향 타단부 테두리와 상기 제2 피복층의 높이 방향 타단부 테두리에 접하고, 상기 제3 피복층과 상기 제4 피복층에 접하는 제5 피복층을 추가로 구비하고 있는, 적층 세라믹 콘덴서.
  5. 제1항 또는 제2항에 있어서, 상기 제1 도체층과 상기 제2 도체층 각각의 두께는, 상기 복수의 제1 내부 전극층과 상기 복수의 제2 내부 전극층 각각의 두께의 1 내지 5배의 범위 내에서 설정되어 있는, 적층 세라믹 콘덴서.
  6. 제1항 또는 제2항에 있어서, 상기 제1 피복층과 상기 제2 피복층 각각의 두께는, 상기 용량 소자의 상기 유전체층의 두께의 1 내지 10배의 범위 내에서 설정되어 있는, 적층 세라믹 콘덴서.
  7. 제1항 또는 제2항에 있어서, 상기 제3 피복층과 상기 제4 피복층 각각의 두께는, 상기 제1 피복층의 두께 또는 상기 제2 피복층의 두께의 1 내지 20배의 범위 내에서 설정되어 있는, 적층 세라믹 콘덴서.
KR1020170030547A 2016-03-25 2017-03-10 적층 세라믹 콘덴서 KR102325695B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016061494A JP6421138B2 (ja) 2016-03-25 2016-03-25 積層セラミックコンデンサ
JPJP-P-2016-061494 2016-03-25

Publications (2)

Publication Number Publication Date
KR20170113105A true KR20170113105A (ko) 2017-10-12
KR102325695B1 KR102325695B1 (ko) 2021-11-15

Family

ID=59897121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170030547A KR102325695B1 (ko) 2016-03-25 2017-03-10 적층 세라믹 콘덴서

Country Status (3)

Country Link
US (1) US10297388B2 (ko)
JP (1) JP6421138B2 (ko)
KR (1) KR102325695B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116115A (ko) * 2019-06-24 2019-10-14 삼성전기주식회사 전자 부품
KR20190116127A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품
JP2022085502A (ja) * 2020-11-27 2022-06-08 株式会社村田製作所 積層セラミックコンデンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012167A (ja) * 2003-05-27 2005-01-13 Murata Mfg Co Ltd 積層セラミック電子部品とその実装構造および実装方法
KR20080072636A (ko) * 2006-11-22 2008-08-06 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
JP2008283170A (ja) * 2007-03-28 2008-11-20 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2014116571A (ja) 2012-12-10 2014-06-26 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
KR20150118385A (ko) * 2014-04-14 2015-10-22 삼성전기주식회사 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101434108B1 (ko) * 2013-07-22 2014-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
JP5920304B2 (ja) * 2013-09-25 2016-05-18 株式会社村田製作所 電子部品およびその製造方法
JP6156345B2 (ja) * 2014-12-10 2017-07-05 株式会社村田製作所 電子部品及びその製造方法
JP6592923B2 (ja) * 2015-03-20 2019-10-23 株式会社村田製作所 電子部品およびその製造方法
US10074482B2 (en) * 2015-07-27 2018-09-11 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component having side face external electrode and method of producing the same
JP6421137B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
JP6309991B2 (ja) * 2016-03-25 2018-04-11 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012167A (ja) * 2003-05-27 2005-01-13 Murata Mfg Co Ltd 積層セラミック電子部品とその実装構造および実装方法
KR20080072636A (ko) * 2006-11-22 2008-08-06 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
JP2008283170A (ja) * 2007-03-28 2008-11-20 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2014116571A (ja) 2012-12-10 2014-06-26 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
KR20150118385A (ko) * 2014-04-14 2015-10-22 삼성전기주식회사 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판

Also Published As

Publication number Publication date
US10297388B2 (en) 2019-05-21
JP6421138B2 (ja) 2018-11-07
US20170278633A1 (en) 2017-09-28
KR102325695B1 (ko) 2021-11-15
JP2017175038A (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
KR102368320B1 (ko) 적층 세라믹 콘덴서
KR102298381B1 (ko) 적층 세라믹 콘덴서
CN107134367B (zh) 层叠陶瓷电容器
US8773839B2 (en) Multilayer ceramic electronic component
TWI486983B (zh) 低背型積層陶瓷電容器
US10818438B2 (en) Multilayer ceramic capacitor
JP5332475B2 (ja) 積層セラミック電子部品およびその製造方法
KR101952871B1 (ko) 적층 세라믹 커패시터 및 그의 실장 기판
US10593476B2 (en) Multilayer ceramic electronic component
KR20160037482A (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9842693B2 (en) Multilayer ceramic capacitor
KR20160068642A (ko) 적층 세라믹 전자 부품
KR102412702B1 (ko) 적층 세라믹 콘덴서, 및 적층 세라믹 콘덴서의 제조 방법
KR20170101118A (ko) 적층 세라믹 콘덴서
JP6302456B2 (ja) 積層セラミックコンデンサ
KR101843272B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR102551219B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20170113105A (ko) 적층 세라믹 콘덴서
JP2021022720A (ja) 積層セラミックキャパシタ
JP2019009463A (ja) 積層セラミックコンデンサ
JP2014078674A (ja) 積層セラミック電子部品及びその製造方法
US20200126729A1 (en) Multilayer ceramic electronic component, and method of manufacturing multilayer ceramic electronic component
JP6474930B2 (ja) 積層セラミックコンデンサ
JP2006324576A (ja) 積層電子部品
JP2012222290A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant