JP6309991B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP6309991B2
JP6309991B2 JP2016061495A JP2016061495A JP6309991B2 JP 6309991 B2 JP6309991 B2 JP 6309991B2 JP 2016061495 A JP2016061495 A JP 2016061495A JP 2016061495 A JP2016061495 A JP 2016061495A JP 6309991 B2 JP6309991 B2 JP 6309991B2
Authority
JP
Japan
Prior art keywords
layer
width
conductive portion
internal electrode
relay layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016061495A
Other languages
English (en)
Other versions
JP2017175039A (ja
Inventor
高太郎 水野
高太郎 水野
加藤 洋一
洋一 加藤
Original Assignee
太陽誘電株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電株式会社 filed Critical 太陽誘電株式会社
Priority to JP2016061495A priority Critical patent/JP6309991B2/ja
Publication of JP2017175039A publication Critical patent/JP2017175039A/ja
Application granted granted Critical
Publication of JP6309991B2 publication Critical patent/JP6309991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Description

本発明は、略直方体状のコンデンサ本体の高さ方向一面に第1外部電極と第2外部電極が設けられた積層セラミックコンデンサに関する。

後記特許文献1の図1〜図7には、前掲に関連する積層セラミックコンデンサが開示されている。この積層セラミックコンデンサは、誘電体層を介して幅方向に交互に配された略矩形状の複数の第1内部電極層と略矩形状の複数の内部電極層とを内包した略直方体状のコンデンサ本体と、コンデンサ本体の高さ方向一面に設けられた略矩形状の第1外部電極と略矩形状の第2外部電極とを備えている。各第1内部電極層はコンデンサ本体の高さ方向一面に至る略矩形状の第1引出部を有していて、各第1引出部の端縁を第1外部電極に接続されている。各第2内部電極層はコンデンサ本体の高さ方向一面に至る略矩形状の第2引出部を有していて、各第2引出部の端縁を第2外部電極に接続されている。

前記積層セラミックコンデンサは、各第1内部電極層と各第2内部電極層が第1外部電極及び第2外部電極と略直角となる向きで配された構造であるため、各第1引出部の長さ方向寸法(幅)は各第1内部電極層の高さ方向寸法(幅)よりも狭くなり、且つ、各第2引出部の長さ方向寸法(幅)は各第2内部電極層の高さ方向寸法(幅)よりも狭くなる。依って、前記積層セラミックコンデンサにおいて小型化と大容量化の要求に応じようとすると、第1外部電極に対する各第1引出部の接続と第2外部電極に対する各第2引出部の接続が不安定になる懸念がある。

即ち、前記積層セラミックコンデンサにおいて小型化と大容量化の要求に応じるには、各第1内部電極層の高さ方向寸法(幅)及び長さ方向寸法と各第2内部電極層の高さ方向寸法(幅)及び長さ方向寸法の縮小が必要となるが、とりわけ長さ方向寸法の縮小に伴って各第1引出部の長さ方向寸法(幅)と各第2引出部の長さ方向寸法(幅)が極端に狭くなってしまうため、第1外部電極に対する各第1引出部の接続と第2外部電極に対する各第2引出部の接続が不安定になり易い。

特開2014−116571号公報

本発明の課題は、略直方体状のコンデンサ本体の高さ方向一面に第1外部電極と第2外部電極が設けられた積層セラミックコンデンサにおいて小型化と大容量化の要求に応じる場合であっても、第1外部電極に対する各第1内部電極層の接続と第2外部電極に対する各第2内部電極層の接続のそれぞれに信頼性の高い接続を実現できる積層セラミックコンデンサを提供することにある。

前記課題を解決するため、本発明に係る積層セラミックコンデンサは、略直方体状のコンデンサ本体の高さ方向一面に略矩形状の第1外部電極と略矩形状の第2外部電極が設けられた積層セラミックコンデンサであって、前記コンデンサ本体は、(1)誘電体層を介して交互に配された略矩形状の複数の第1内部電極層と略矩形状の複数の第2内部電極層とを内包する略直方体状の容量素子と、(2)前記容量素子の幅方向一面を覆う第1被覆層と、(3)前記容量素子の幅方向他面を覆う第2被覆層と、(4)前記容量素子の長さ方向一面を覆い、前記第1被覆層の長さ方向一端縁と前記第2被覆層の長さ方向一端縁とに接する第1中継層と、(5)前記容量素子の長さ方向他面を覆い、前記第1被覆層の長さ方向他端縁と前記第2被覆層の長さ方向他端縁とに接する第2中継層と、(6)前記第1中継層の外面を覆う第3被覆層と、(7)前記第2中継層の外面を覆う第4被覆層と、を備えており、前記第1中継層は、前記複数の第1内部電極層の長さ方向一端縁それぞれと向き合う略矩形状の導電性部分と、前記導電性部分の高さ方向一端縁を除く周縁を囲む難導電性部分とを有しており、前記第2中継層は、前記複数の第2内部電極層の長さ方向他端縁それぞれと向き合う略矩形状の導電性部分と、前記導電性部分の高さ方向一端縁を除く周縁を囲む難導電性部分とを有しており、前記第1中継層の前記導電性部分には、前記複数の第1内部電極層の長さ方向一端縁それぞれが前記複数の第1内部電極層それぞれの幅と同等の接続幅にて接続され、前記第2中継層の前記導電性部分には、前記複数の第2内部電極層の長さ方向他端縁それぞれが前記複数の第2内部電極層それぞれの幅と同等の接続幅にて接続され、前記第1外部電極には、前記第1中継層の前記導電性部分の高さ方向一端縁が前記第1中継層の前記導電性部分の幅と同等の接続幅にて接続され、前記第2外部電極には、前記第2中継層の前記導電性部分の高さ方向一端縁が前記第2中継層の前記導電性部分の幅と同等の接続幅にて接続されている。

本発明によれば、略直方体状のコンデンサ本体の高さ方向一面に第1外部電極と第2外部電極が設けられた積層セラミックコンデンサにおいて小型化と大容量化の要求に応じる場合であっても、第1外部電極に対する各第1内部電極層の接続と第2外部電極に対する各第2内部電極層の接続のそれぞれに信頼性の高い接続を実現できる積層セラミックコンデンサを提供することができる。

図1は本発明を適用した積層セラミックコンデンサを容量素子の第6面f6側から見た図である。 図2は図1に示した積層セラミックコンデンサを容量素子の第3面f3側から見た図である。 図3は図1に示した積層セラミックコンデンサを容量素子の第5面f5側から見た図である。 図4は図1のS1−S1線に沿う断面図である。 図5(A)は図2のS2−S2線に沿う断面図、図5(B)は図2のS3−S3線に沿う断面図である。 図6(A)と図6(B)それぞれは図4の部分拡大図である。 図7(A)〜図7(C)は図1に示した積層セラミックコンデンサの製法例を説明するための図である。 図8(A)と図8(B)それぞれは図1に示した積層セラミックコンデンサの変形例を示す図6対応図である。

先ず、図1〜図6を用いて、本発明を適用した積層セラミックコンデンサの構造について説明する。この説明では、図1の左右方向を長さ方向と言い、図1の上下方向を幅方向と言い、図2の上下方向を高さ方向と言うと共に、各構成要素の長さ方向、幅方向及び高さ方向それぞれに沿う寸法を長さ、幅及び高さと言う。

この積層セラミックコンデンサは、略直方体状のコンデンサ本体110と、コンデンサ本体110の高さ方向一面に設けられた略矩形状の第1外部電極120と略矩形状の第2外部電極130とを備えていて、全体寸法が長さLと幅Wと高さHによって規定されている。ちなみに、図1〜図6に示した積層セラミックコンデンサの長さLと幅Wと高さHそれぞれは、例えば1000μmと500μmと500μmや、600μmと300μmと300μmである。なお、図1〜図6には、長さLと幅Wと高さHそれぞれが長さL>幅W=高さHである積層セラミックコンデンサを描いているが、これら長さLと幅Wと高さHの関係は長さL>幅W>高さHや、長さL>高さH>幅Wの他、幅W>長さL=高さHや、幅W>長さL>高さHや、幅W>高さH>長さLであってもよい。

コンデンサ本体110は、容量素子111と、第1被覆層112と、第2被覆層113と、第1中継層114と、第2中継層115と、第3被覆層116と、第4被覆層117と、によって構成されている。

容量素子111は、略直方体状を成していて、長さ方向で向き合う第1面f1及び第2面f2と、幅方向で向き合う第3面f3及び第4面f4と、高さ方向で向き合う第5面f5及び第6面f6とを有している。容量素子111は、誘電体層(符号省略)を介して高さ方向に交互に配された略矩形状の複数の第1内部電極層111aと略矩形状の複数の第2内部電極層111bを内包している。各第1内部電極層111aの幅、長さ及び厚さと各第2内部電極層111bの幅、長さ及び厚さは略同じであり、各誘電体層の厚さは略同じである。ちなみに、各第1内部電極層111aの厚さと各第2内部電極層111bの厚さは、例えば0.5〜2μmの範囲内で設定されており、各誘電体層の厚さは、例えば0.5〜2μmの範囲内で設定されている。また、図7(A)からも分かるように、容量素子111の幅は第1内部電極層111aと第2内部電極層111bそれぞれの幅と略同じであり、容量素子111は第5面f5側と第6面f6側それぞれにマージン部分(符号省略)を有している。なお、図1〜図6には、第1内部電極層111aと第2内部電極層111bそれぞれを10層ずつ描いているが、これらは図示の都合によるものであって、第1内部電極層111aと第2内部電極層111bの数は11層以上であってもよい。

容量素子111の各第1内部電極層111aと各第2内部電極層111bを除く部分には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が1000以上の高誘電率系誘電体セラミックスが使用できる。また、各第1内部電極層111aと各第2内部電極層111bには、ニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体が使用できる。

第1被覆層112は、略矩形状を成していて、容量素子111の第3面f3を密着状態で覆っている。第1被覆層112の長さ及び高さは、第3面f3の長さ及び高さと略同じである。第1被覆層112の厚さは、コンデンサ本体110の幅に関与することから極力薄い方が望ましい。ちなみに、第1被覆層112の厚さは、例えば後記第3被覆層116の厚さ又は第4被覆層117の厚さの1〜20倍の範囲内で設定されており、好ましくは5〜20μmの範囲内で設定されている。また、第1被覆層112には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が1000以上の高誘電率系誘電体セラミックス、より好ましくは容量素子111の第1内部電極層111aと第2内部電極層111bを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。

第2被覆層113は、略矩形状を成していて、容量素子111の第4面f4を密着状態で覆っている。第2被覆層113の長さ及び高さは、第4面f4の長さ及び高さと略同じである。第2被覆層113の厚さは、コンデンサ本体110の幅に関与することから極力薄い方が望ましい。ちなみに、第2被覆層113の厚さは、例えば後記第3被覆層116の厚さ又は第4被覆層117の厚さの1〜20倍の範囲内で設定されており、好ましくは5〜20μmの範囲内で設定されている。また、第2被覆層113には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が1000以上の高誘電率系誘電体セラミックス、より好ましくは容量素子111の第1内部電極層111aと第2内部電極層111bを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。

第1中継層114は、略矩形状を成していて、容量素子111の第1面f1を密着状態で覆い、第1被覆層112の長さ方向一端縁と、第2被覆層113の長さ方向一端縁とに接している。第1中継層114の幅は、容量素子111の第1面f1の幅と第1被覆層112の厚さと第2被覆層113の厚さとの和と、略同じである。第1中継層114の高さは、容量素子111の第1面f1の高さと略同じである。第1中継層114の厚さは、コンデンサ本体110の長さに関与することから極力薄い方が望ましい。ちなみに、第1中継層114の厚さは、例えば第1内部電極層111aの厚さの1〜5倍の範囲内で設定されており、好ましくは0.5〜5μmの範囲内で設定されている。

図4及び図5(A)に示したように、第1中継層114は、容量素子111の各第1内部電極層111aの長さ方向一端縁と向き合う略矩形状の導電性部分114aと、この導電性部分114aの高さ方向一端縁を除く周縁を囲む略U字状の難導電性部分114bとを有している。ここでの「難導電性」は導電性部分114aよりも導電性が低いことを意味する他、導電性が殆どないこと意味する。導電性部分114aには、ニッケル、銅、これらの合金等を主成分した良導体が使用でき、好ましくは第1内部電極層111aと第2内部電極層112aそれぞれの主成分と同じ主成分の良導体が使用できる。また、難導電性部分114bには、導電性を低下させるための成分、好ましくは導電性部分114aの主成分である金属の酸化物、具体的には酸化ニッケル、ニッケルマグネシウム複合酸化物等を含むものが使用できる。この第1中継層114の導電性部分114aには、各第1内部電極層111aの長さ方向一端縁が各第1内部電極層111aの幅と同等の接続幅にて接続されている。なお、第1中継層114の導電性部分114aに対する各第1内部電極層111aの長さ方向一端縁の接続幅は理想的には各第1内部電極層111aの幅となるが、実際のものでは各第1内部電極層111aの長さ方向一端縁の幅に各第1内部電極層111aの幅の±5%程度の変動が確認できたため、ここでは敢えて「各第1内部電極層111aの幅と同じ接続幅」と表現せずに「各第1内部電極層111aの幅と同等の接続幅」と表現している。

第2中継層115は、略矩形状を成していて、容量素子111の第2面f2と、第1被覆層112の長さ方向他端縁と、第2被覆層113の長さ方向他端縁とを密着状態で覆っている。第2中継層115の幅は、容量素子111の第2面f2の幅と第1被覆層112の厚さと第2被覆層113の厚さとの和と、略同じである。第2中継層115の高さは、容量素子111の第2面f2の高さと略同じである。第2中継層115の厚さは、コンデンサ本体110の長さに関与することから極力薄い方が望ましい。ちなみに、第2中継層115の厚さは、例えば第2内部電極層111bの厚さの1〜5倍の範囲内で設定されており、好ましくは0.5〜5μmの範囲内で設定されている。

図4及び図5(B)に示したように、第2中継層115は、容量素子111の各第2内部電極層111bの長さ方向他端縁と向き合う略矩形状の導電性部分115aと、この導電性部分115aの高さ方向一端縁を除く周縁を囲む略U字状の難導電性部分115bとを有している。ここでの「難導電性」は導電性部分115aよりも導電性が低いことを意味する他、導電性が殆どないことを意味する。導電性部分115aには、ニッケル、銅、これらの合金等を主成分した良導体が使用でき、好ましくは第1内部電極層111aと第2内部電極層112aそれぞれの主成分と同じ主成分の良導体が使用できる。また、難導電性部分115bには、導電性を低下させるための成分、好ましくは導電性部分115aの主成分である金属の酸化物、具体的には酸化ニッケル、ニッケルマグネシウム複合酸化物等を含むものが使用できる。この第2中継層115の導電性部分115aには、各第2内部電極層111bの長さ方向他端縁が各第2内部電極層111bの幅と同等の接続幅にて接続されている。なお、第2中継層115の導電性部分115aに対する各第2内部電極層111bの長さ方向他端縁の接続幅は理想的には各第2内部電極層111bの幅となるが、実際のものでは各第2内部電極層111bの長さ方向他端縁の幅に各第1内部電極層111aの幅の±5%程度の変動が確認できたため、ここでは敢えて「各第2内部電極層111bの幅と同じ接続幅」と表現せずに「各第2内部電極層111bの幅と同等の接続幅」と表現している。

第3被覆層116は、略矩形状を成していて、第1中継層114の外面を密着状態で覆っている。第3被覆層116の幅及び高さは、第1中継層114の外面の幅及び高さと略同じである。第3被覆層116の厚さは、コンデンサ本体110の長さに関与することから極力薄い方が望ましい。ちなみに、第3被覆層116の厚さは、例えば第1内部電極層111aと第2内部電極層111bとの間に介在する誘電体層の厚さの1〜10倍の範囲内で設定されており、好ましくは1〜10μmの範囲内で設定されている。また、第3被覆層116には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が1000以上の高誘電率系誘電体セラミックス、より好ましくは容量素子111の第1内部電極層111aと第2内部電極層111bを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。

第4被覆層117は、略矩形状を成していて、第2中継層115の外面を密着状態で覆っている。第4被覆層117の幅及び高さは、第2中継層115の外面の幅及び高さと略同じである。第4被覆層117の厚さは、コンデンサ本体110の長さに関与することから極力薄い方が望ましい。ちなみに、第4被覆層117の厚さは、例えば第1内部電極層111aと第2内部電極層111bとの間に介在する誘電体層の厚さの1〜10倍の範囲内で設定されており、好ましくは1〜10μmの範囲内で設定されている。また、第4被覆層117には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が1000以上の高誘電率系誘電体セラミックス、より好ましくは容量素子111の第1内部電極層111aと第2内部電極層111bを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。

第1外部電極120は、略矩形状を成していて、コンデンサ本体110の高さ方向一面に相当する容量素子111の第5面f5の第3被覆層116側に密着状態で設けられている。第1外部電極120の幅は、容量素子111の第5面f5の幅と第1被覆層112の厚さと第2被覆層113の厚さとの和と、略同じである。第1外部電極120の長さは例えば積層セラミックコンデンサの長さLの1/8〜1/3の範囲内で設定されており、厚さは例えば1〜15μmの範囲内で設定されている。また、第1外部電極120の長さ方向一端縁は、第3被覆層116の外面下まで達している。この第1外部電極120には、第1中継層114の導電性部分114aの高さ方向一端縁が第1中継層114の導電性部分114aの幅と同等の接続幅にて接続されている。なお、第1外部電極120に対する第1中継層114の導電性部分114aの高さ方向一端縁の接続幅は理想的には第1中継層114の導電性部分114aの幅となるが、実際のものでは第1中継層114の導電性部分114aの高さ方向一端縁の幅に第1中継層114の導電性部分114aの幅の±5%程度の変動が確認できたため、ここでは敢えて「第1中継層114の導電性部分114aの幅と同じ接続幅」と表現せずに「第1中継層114の導電性部分114aの幅と同等の接続幅」と表現している。

第2外部電極130は、略矩形状を成していて、コンデンサ本体110の高さ方向一面に相当する容量素子111の第5面f5の第4被覆層117側に密着状態で設けられている。第2外部電極130の幅は、容量素子111の第5面f5の幅と第1被覆層112の厚さと第2被覆層113の厚さとの和と、略同じである。第2外部電極130の長さは例えば積層セラミックコンデンサの長さLの1/8〜1/3の範囲内で設定されており、厚さは例えば1〜15μmの範囲内で設定されている。また、第2外部電極130の長さ方向他端縁は、第4被覆層117の外面下まで達している。この第2外部電極130には、第2中継層115の導電性部分115aの高さ方向一端縁が第2中継層115の導電性部分115aの幅と同等の接続幅にて接続されている。なお、第2外部電極130に対する第2中継層115の導電性部分115aの高さ方向一端縁の接続幅は理想的には第2中継層115の導電性部分115aの幅となるが、実際のものでは第2中継層115の導電性部分115aの高さ方向一端縁の幅に第2中継層115の導電性部分115aの幅の±5%程度の変動が確認できたため、ここでは敢えて「第2中継層115の導電性部分115aの幅と同じ接続幅」と表現せずに「第2中継層115の導電性部分115aの幅と同等の接続幅」と表現している。

ここで、図5及び図6を用いて、第1外部電極120と第2外部電極130の態様について補足する。

図6(A)に示した第1外部電極120は、(1)容量素子111の第5面f5に密着し、第1被覆層112の高さ方向一端縁と第2被覆層113の高さ方向一端縁と第1中継層114の高さ方向一端縁と第3被覆層116の高さ方向一端縁とに接した下地膜121と、(2)下地膜121の外面に密着した中間膜122と、(3)中間膜122の外面に密着した表面膜123と、を有する3層構造である。また、図6(B)に示した第2外部電極130は、(1)容量素子111の第5面f5に密着し、第1被覆層112の高さ方向一端縁と第2被覆層113の高さ方向一端縁と第2中継層115の高さ方向一端縁と第4被覆層117の高さ方向一端縁とに接した下地膜131と、(2)下地膜131の外面に密着した中間膜132と、(3)中間膜132の外面に密着した表面膜133と、を有する3層構造である。

下地膜121及び131は例えば焼き付け膜からなり、この焼き付け膜には好ましくはニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体が使用できる。中間膜122及び132は例えばメッキ膜からなり、このメッキ膜には好ましくは白金、パラジウム、金、銅、ニッケル、これらの合金等を主成分とした良導体が使用できる。表面膜123及び133は例えばメッキ膜からなり、このメッキ膜には好ましくは銅、スズ、パラジウム、金、亜鉛、これらの合金等を主成分とした良導体が使用できる。なお、第1外部電極120と第2外部電極130は必ずしも3層構造である必要はなく、中間膜122及び132を除外した2層構造や、中間膜122及び132を2層以上とした多層構造や、表面膜123及び133のみとした単層構造であってもよい。

次に、前述の積層セラミックコンデンサに適した製造方法の例を、図7を用い、且つ、図1〜図6に示した符号等を適宜用いて説明する。

製造に際しては、誘電体セラミックス粉末、有機バインダ、有機溶剤及び各種添加剤を含有した第1セラミックスラリーと、第1セラミックスラリーに0.1〜30at%の範囲内でMgO等の酸化促進剤を添加した第2セラミックスラリーと、良導体粉末、有機バインダ、有機溶剤及び各種添加剤を含有した電極ペーストと、良導体粉末、有機バインダ及び有機溶剤のみを含有した導体ペーストを用意する。

続いて、キャリアフィルムの表面に第1セラミックスラリーを塗工して乾燥することにより、第1シートを作製する。また、第1シートの表面に電極ペーストを印刷して乾燥することにより、内部電極層パターン群が形成された第2シートを作製する。さらに、第1シートの表面に導体ペーストを印刷して乾燥することにより、導体層パターン群が形成された第3シートを作製する。さらに、キャリアフィルムの表面に第2セラミックスラリーを塗工して乾燥することにより、第4シートを作製する。

続いて、第1シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子111の高さ方向一方のマージン部分に対応する部位を形成する。続いて、第2シートから取り出した単位シート(内部電極層パターン群を含む)を所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子111の第1内部電極層111a及び第2内部電極層111bが存在する部分に対応する部位を形成する。続いて、第4シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子111の高さ方向他方のマージン部分に対応する部位を形成する。最後に、積み重ねられた全体を本熱圧着することにより、未焼成シートを作製する。

続いて、未焼成シートを格子状に切断することにより、容量素子111に対応した未焼成素子CEを作製する(図7(A)を参照)。この未焼成素子CEは、第1内部電極層111a及び第2内部電極層111bとなる複数の未焼成内部電極層IEL1及びIEL2を有する他、酸化促進剤を含有した未焼成マージン部分CEaを高さ方向他面側に有している。

続いて、図7(A)に示した未焼成素子CEの向きを揃えてから、各々の幅方向一面と幅方向他面に第4シートを押し付けて熱圧着し、熱圧着後に第4シートを切断することにより、未焼成素子CEの幅方向一面に第1被覆層112となる未焼成被覆層DL1を形成すると共に幅方向他面に第2被覆層113となる未焼成被覆層DL2を形成する(図7(B)を参照)。この未焼成被覆層DL1及びDL2は酸化促進剤を含有している。

続いて、図7(B)に示したものの向きを揃えてから、各々の長さ方向一面と長さ方向他面に第3シートの導体層パターン群側を押し付けて熱圧着し、熱圧着後に第3シートを切断することにより、図7(B)に示したものの長さ方向一面に第1中継層114及び第3被覆層116となる未焼成導体層CL1及び未焼成被覆層DL3を形成すると共に、長さ方向他面に第2中継層115及び第4被覆層117となる未焼成導体層CL2及び未焼成被覆層DL4を形成する(図7(C)を参照)。

続いて、図7(C)に示したものをこれに含まれている誘電体セラミックス粉末と良導体粉末に応じた雰囲気下、並びに、温度プロファイルにて多数個一括で焼成(脱バインダ処理と焼成処理を含む)を行い、必要に応じて多数個一括でバレル研磨を行う。これによりコンデンサ本体110が作製される。

前記焼成工程では、図7(C)に示した未焼成導体層CL1及びCL2それぞれに含まれる良導体粉末が例えばニッケル粉末である場合、未焼成導体層CL1及びCL2のうちの未焼成マージン部分CEaと未焼成被覆層DL1と未焼成被覆層DL2それぞれに接する部分にニッケル酸化物が積極的に生成され、これにより同部分が難導電性部分に変化する。即ち、図7(C)に示した未焼成導体層CL1と未焼成導体層CL2は、前記焼成工程を経て、導電性部分114a及び難導電性部分114bを有する第1中継層114(図5(A)を参照)と、導電性部分115a及び難導電性部分115bを有する第2中継層115(図5(B)を参照)となる。

続いて、コンデンサ本体110の向きを揃えてから、各々の高さ方向一面に電極ペースト(前記電極ペーストと同じペースト、或いは、前記電極ペーストと良導体粉末の種類が異なる別のペースト)を塗布又は印刷して乾燥した後、焼き付け処理を行って下地膜121及び131を形成する。続いて、下地膜121及び131を覆う中間膜122及び132と表面膜123及び133をメッキ処理で形成して、第1外部電極120と第2外部電極130を作製する。

次に、前述の積層セラミックコンデンサによって得られる主たる効果(効果e1及び効果e2)について説明する。

(e1)コンデンサ本体110は、(1)誘電体層を介して交互に配された略矩形状の複数の第1内部電極層111aと略矩形状の複数の第2内部電極層111bとを内包する略直方体状の容量素子111と、(2)容量素子111の幅方向一面を覆う第1被覆層112と、(3)容量素子111の幅方向他面を覆う第2被覆層113と、(4)容量素子111の長さ方向一面を覆い、第1被覆層112の長さ方向一端縁と第2被覆層113の長さ方向一端縁とに接する第1中継層114と、(5)容量素子111の長さ方向他面を覆い、第1被覆層112の長さ方向他端縁と第2被覆層113の長さ方向他端縁に接する第2中継層115と、(6)第1中継層114の外面を覆う第3被覆層116と、(7)第2中継層115の外面を覆う第4被覆層117と、によって構成されている。

また、第1中継層114は、複数の第1内部電極層111aの長さ方向一端縁それぞれと向き合う略矩形状の導電性部分114aと、導電性部分114aの高さ方向一端縁を除く周縁を囲む難導電性部分114bとを有しており、第2中継層115は、複数の第2内部電極層111bの長さ方向他端縁それぞれと向き合う略矩形状の導電性部分115aと、導電性部分115aの高さ方向一端縁を除く周縁を囲む難導電性部分115bとを有している。さらに、第1中継層114の導電性部分114aには、複数の第1内部電極層111aの長さ方向一端縁それぞれが複数の第1内部電極層111aそれぞれの幅と同等の接続幅にて接続され、第2中継層115の導電性部分115aには、複数の第2内部電極層111bの長さ方向他端縁それぞれが複数の第2内部電極層111bそれぞれの幅と同等の接続幅にて接続されている。さらに、第1外部電極120には、第1中継層114の導電性部分114aの高さ方向一端縁が第1中継層114の導電性部分114aの幅と同等の接続幅にて接続され、第2外部電極130には、第2中継層115の導電性部分115aの高さ方向一端縁が第2中継層115の導電性部分115aの幅と同等の接続幅にて接続されている。

即ち、コンデンサ本体110に、各第1内部電極層111aを各々の幅を活かして第1外部電極120に接続する役目を果たす第1中継層114の導電性部分114aと、各第2内部電極層111bを各々の幅を活かして第2外部電極130に接続する役目を果たす第2中継層115の導電性部分115aが設けられているため、各第1内部電極層111aの幅及び長さと各第2内部電極層111bの幅及び長さが縮小されても、第1外部電極120に対する各第1内部電極層111aの接続と第2外部電極130に対する各第2内部電極層111bの接続が不安定になることを極力回避することができる。依って、略直方体状のコンデンサ本体110の高さ方向一面に第1外部電極120と第2外部電極130が設けられた積層セラミックコンデンサにおいて小型化と大容量化の要求に応じる場合であっても、第1外部電極120に対する各第1内部電極層111aの接続と第2外部電極130に対する各第2内部電極層111bの接続のそれぞれに信頼性の高い接続を実現できる。

また、コンデンサ本体110は、第1中継層114の外面を覆う第3被覆層116と、第2中継層115の外面を覆う第4被覆層117を有していると共に、第1中継層114は導電性部分114aの高さ方向一端縁を除く周縁を囲む難導電性部分114bを有し、第2中継層115は導電性部分115aの高さ方向一端縁を除く周縁を囲む難導電性部分115bを有している。即ち、回路基板に実装するときに積層セラミックコンデンサが倒れても、第1中継層114の導電性部分114aと第2中継層115の導電性部分115aが回路基板の導体ラインや隣接する電子部品等に接触してショート等の問題を生じることを確実に防止できる。

(e2)コンデンサ本体110の第1中継層114と第2中継層115それぞれの難導電性部分114b及び115bは導電性を低下させるための成分、好ましくは第1中継層114と第2中継層115それぞれの導電性部分114a及び115aの主成分である金属の酸化物を含んでいるため、この金属の酸化物によって難導電性部分114b及び115bの導電性を導電性部分114a及び115aの導電性よりも簡単、且つ、確実に低下させることができる。

《変形例》
次に、前述の積層セラミックコンデンサの変形例(変形例m1及び変形例m2)について説明する。

(m1)図1〜図6には第1被覆層112としてその高さが容量素子111の第3面f3の高さと略同じものを示し、且つ、第2被覆層113としてその高さが容量素子111の第4面f5の高さと略同じものを示したが、第1被覆層112の高さ方向一端縁の長さ方向両端部に第1外部電極120と第2外部電極130それぞれの幅方向一端縁に及ぶ略矩形状の張り出し部分を設け、且つ、第2被覆層113の高さ方向一端縁の長さ方向両端部に第1外部電極120と第2外部電極130それぞれの幅方向他端縁に及ぶ略矩形状の張り出し部分を設けるようにしてもよい。このようにすれば、第1外部電極120と第2外部電極130それぞれの幅が多少狭くなるものの、第1外部電極120と第2外部電極130の幅方向一端縁の少なくとも厚さ方向一部分を第1被覆層112の各張り出し部分で覆うことも可能であり、且つ、第1外部電極120と第2外部電極130の幅方向他端縁の少なくとも厚さ方向一部分を第2被覆層113の各張り出し部分で覆うことも可能である。

(m2)図1〜図6には第1外部電極120の長さ方向一端縁が第3被覆層116の外面下まで達し、第2外部電極130の長さ方向他端縁が第4被覆層117の外面下まで達しているものを示したが、図8(A)及び図8(B)に示したように、第1中継層114と第3被覆層116それぞれの高さを増加して増加分を容量素子111の第5面f5よりも図中下側に突出させ、且つ、第2中継層115と第4被覆層117それぞれの高さを増加して増加分を容量素子111の第5面f5よりも図中下側に突出させるようにしてもよい。このようにすれば、第1外部電極120の長さ方向一端縁の少なくとも厚さ方向一部分を第1中継層114と第3被覆層116それぞれの突出部分で覆うことができ、且つ、第2外部電極130の長さ方向他端縁の少なくとも厚さ方向一部分を第2中継層115と第4被覆層117それぞれの突出部分で覆うことも可能である。また、この変形例m2に前記変形例m1を組み合わせれば、第1外部電極120の幅方向両端縁及び長さ方向一端縁の少なくとも厚さ方向一部分を覆うことも可能となり、且つ、第2外部電極130の幅方向両端縁及び長さ方向他端縁の少なくとも厚さ方向一部分を覆うことも可能となる。

110…コンデンサ本体、111…容量素子、111a…第1内部電極層、111b…第2内部電極層、112…第1被覆層、113…第2被覆層、114…第1中継層、114a…第1中継層の導電性部分、114b…第1中継層の難導電性部分、115…第2中継層、115a…第2中継層の導電性部分、115b…第2中継層の難導電性部分、116…第3被覆層、117…第4被覆層、120…第1外部電極、130…第2外部電極。

Claims (3)

  1. 略直方体状のコンデンサ本体の高さ方向一面に略矩形状の第1外部電極と略矩形状の第2外部電極が設けられた積層セラミックコンデンサであって、
    前記コンデンサ本体は、(1)誘電体層を介して交互に配された略矩形状の複数の第1内部電極層と略矩形状の複数の第2内部電極層とを内包する略直方体状の容量素子と、(2)前記容量素子の幅方向一面を覆う第1被覆層と、(3)前記容量素子の幅方向他面を覆う第2被覆層と、(4)前記容量素子の長さ方向一面を覆い、前記第1被覆層の長さ方向一端縁と前記第2被覆層の長さ方向一端縁とに接する第1中継層と、(5)前記容量素子の長さ方向他面を覆い、前記第1被覆層の長さ方向他端縁と前記第2被覆層の長さ方向他端縁とに接する第2中継層と、(6)前記第1中継層の外面を覆う第3被覆層と、(7)前記第2中継層の外面を覆う第4被覆層と、を備えており、
    前記第1中継層は、前記複数の第1内部電極層の長さ方向一端縁それぞれと向き合う略矩形状の導電性部分と、前記導電性部分の高さ方向一端縁を除く周縁を囲む難導電性部分とを有しており、
    前記第2中継層は、前記複数の第2内部電極層の長さ方向他端縁それぞれと向き合う略矩形状の導電性部分と、前記導電性部分の高さ方向一端縁を除く周縁を囲む難導電性部分とを有しており、
    前記第1中継層の前記導電性部分には、前記複数の第1内部電極層の長さ方向一端縁それぞれが前記複数の第1内部電極層それぞれの幅と同等の接続幅にて接続され、
    前記第2中継層の前記導電性部分には、前記複数の第2内部電極層の長さ方向他端縁それぞれが前記複数の第2内部電極層それぞれの幅と同等の接続幅にて接続され、
    前記第1外部電極には、前記第1中継層の前記導電性部分の高さ方向一端縁が前記第1中継層の前記導電性部分の幅と同等の接続幅にて接続され、
    前記第2外部電極には、前記第2中継層の前記導電性部分の高さ方向一端縁が前記第2中継層の前記導電性部分の幅と同等の接続幅にて接続されている、
    積層セラミックコンデンサ。
  2. 前記第1中継層と前記第2中継層それぞれの前記難導電性部分は、導電性を低下させるための成分を含んでいる、
    請求項1に記載の積層セラミックコンデンサ。
  3. 前記導電性を低下させるための成分は、前記第1中継層の前記導電性部分と前記第2中継層の前記導電性部分それぞれの主成分である金属の酸化物である、
    請求項2に記載の積層セラミックコンデンサ。
JP2016061495A 2016-03-25 2016-03-25 積層セラミックコンデンサ Active JP6309991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016061495A JP6309991B2 (ja) 2016-03-25 2016-03-25 積層セラミックコンデンサ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016061495A JP6309991B2 (ja) 2016-03-25 2016-03-25 積層セラミックコンデンサ
KR1020170032310A KR20170113118A (ko) 2016-03-25 2017-03-15 적층 세라믹 콘덴서
US15/461,255 US10262800B2 (en) 2016-03-25 2017-03-16 Multilayer ceramic capacitor

Publications (2)

Publication Number Publication Date
JP2017175039A JP2017175039A (ja) 2017-09-28
JP6309991B2 true JP6309991B2 (ja) 2018-04-11

Family

ID=59896677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016061495A Active JP6309991B2 (ja) 2016-03-25 2016-03-25 積層セラミックコンデンサ

Country Status (3)

Country Link
US (1) US10262800B2 (ja)
JP (1) JP6309991B2 (ja)
KR (1) KR20170113118A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6421138B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
KR20180027253A (ko) * 2016-09-06 2018-03-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102059441B1 (ko) * 2017-01-02 2019-12-27 삼성전기주식회사 커패시터 부품
KR20190024083A (ko) * 2017-08-31 2019-03-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422926B1 (ko) * 2012-10-26 2014-07-23 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
KR101376925B1 (ko) 2012-12-10 2014-03-20 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101499717B1 (ko) * 2013-05-21 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101434108B1 (ko) * 2013-07-22 2014-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
JP5920304B2 (ja) * 2013-09-25 2016-05-18 株式会社村田製作所 電子部品およびその製造方法
KR101983154B1 (ko) * 2013-11-05 2019-05-28 삼성전기주식회사 적층 세라믹 커패시터
KR20150118385A (ko) * 2014-04-14 2015-10-22 삼성전기주식회사 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판
US20160020031A1 (en) * 2014-07-18 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
KR102097325B1 (ko) * 2014-09-23 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판

Also Published As

Publication number Publication date
US20170278635A1 (en) 2017-09-28
KR20170113118A (ko) 2017-10-12
JP2017175039A (ja) 2017-09-28
US10262800B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
JP6593424B2 (ja) 積層チップ電子部品、その実装基板及び包装体
JP6439551B2 (ja) 積層セラミックコンデンサ
JP2018139312A (ja) 積層セラミックキャパシタ及びその製造方法
US9373446B2 (en) Multilayer ceramic electronic part, board having the same mounted thereon, and manufacturing method thereof
JP5654102B2 (ja) 積層セラミックキャパシタ及びその製造方法
US9330842B2 (en) Monolithic ceramic electronic component
KR102018307B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP5485351B2 (ja) 積層チップ電子部品、その実装基板及び包装体
KR102029469B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
US8325462B2 (en) Laminated ceramic electronic component and method for manufacturing the same
US9439301B2 (en) Multilayered chip electronic component and board for mounting the same
US8064187B2 (en) Monolithic ceramic electronic component
JP5689143B2 (ja) 低背型積層セラミックコンデンサ
KR101843182B1 (ko) 적층 세라믹 전자부품
KR101376925B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102018306B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP4283834B2 (ja) 積層コンデンサ
US8773839B2 (en) Multilayer ceramic electronic component
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP4816648B2 (ja) 積層コンデンサ
US8570710B2 (en) Multilayered ceramic electronic component
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
US9214283B2 (en) Multilayer capacitor and method of manufacturing same
KR102067173B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20140038911A (ko) 적층 세라믹 커패시터 및 그 실장 기판

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180315

R150 Certificate of patent or registration of utility model

Ref document number: 6309991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150