JP2014165489A - 積層セラミックキャパシタ及びその製造方法 - Google Patents

Abstract

【課題】絶縁抵抗劣化及び信頼性低下を防止した積層セラミックキャパシタ及びその製造方法を提供する。
【解決手段】複数の誘電体層が積層されたセラミック本体と、上記セラミック本体の両端面を介して交互に露出するように形成された複数の第１及び第２内部電極を含むアクティブ層と、上記アクティブ層の上部及び下部にそれぞれ形成された上部及び下部カバー層と、上記セラミック本体の両端面にそれぞれ形成された第１及び第２外部電極と、上記第１及び第２内部電極とそれぞれ対向するように上記第１及び第２外部電極から上記アクティブ層の長さ方向のマージン部にそれぞれ延長されて形成された複数の第１及び第２ダミーパターンと、上記上部及び下部カバー層に上記第１及び第２外部電極から上記上部及び下部カバー層の内側にそれぞれ延長され、長さ方向に対向するように形成された複数の第１及び第２ダミー電極と、を含む積層セラミックキャパシタ。
【選択図】図２

Description

本発明は積層セラミックキャパシタ及びその製造方法に関する。

積層チップ電子部品の１つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は小型、且つ高容量が保障されて実装が容易であるという長所により、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピューター、個人携帯用端末機（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）及び携帯電話など多くの電子製品の印刷回路基板に装着されて、電気を充電または放電させる役割をするチップ形態のコンデンサーである。

上記積層セラミックキャパシタは、複数の誘電体層と、上記誘電体層の間に異なる極性の内部電極が交互に積層される構造を有することができる。

このとき、上記内部電極は、上記誘電体層の周りに沿って長さ方向に所定長さのマージン部が備えられる構造で印刷されるが、これにより、上記長さ方向のマージン部と内部電極が形成された領域間に段差が発生する。

製造過程において、内部電極が印刷された複数のセラミックグリーンシートを積層してから同一圧力で圧着する時、段差のあるマージン部を収縮するのに限界が発生することがあり、これにより、製造された製品の一部は積層された誘電体層から一部が剥離されるデラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）が発生することがある。

従って、メッキ及び駆動環境で上記デラミネーションが発生した部分を通じて湿気、イオン及び導電性異物などが内部電極の露出する面に浸透する現象が酷くなり、信頼性が劣る恐れがある。

このような問題は、特に多い数のシートを積層して構成する超高容量の製品においてさらに酷くなる恐れがある。

下記特許文献１にはダミーパターンを有する積層セラミックキャパシタが開示されているが、特許文献１のダミーパターンは内部電極とずれて形成される構造で、特許文献１はセラミック本体の上下部にダミー電極が形成される構造は開示していない。

韓国特許公開公報第１０−２０１１−００２７３２１号

当技術分野では、積層セラミックキャパシタのデラミネーション発生を抑制するか、デラミネーションが発生してもチップの信頼性に影響を与えない部分に発生するようにするための方案が求められていた。

本発明の一側面は、複数の誘電体層が積層されたセラミック本体と、上記誘電体層を介在し、上記セラミック本体の両端面を介して交互に露出するように形成された複数の第１及び第２内部電極を含むアクティブ層と、上記アクティブ層の上部及び下部にそれぞれ形成された上部及び下部カバー層と、上記セラミック本体の両端面にそれぞれ形成され、上記第１及び第２内部電極の露出した部分とそれぞれ電気的に連結された第１及び第２外部電極と、上記第１及び第２内部電極とそれぞれ対向するように上記第１及び第２外部電極から上記アクティブ層の長さ方向のマージン部にそれぞれ延長されて形成された複数の第１及び第２ダミーパターンと、上記上部及び下部カバー層に上記第１及び第２外部電極から上記上部及び下部カバー層の内側にそれぞれ延長され、長さ方向に対向するように形成された複数の第１及び第２ダミー電極と、を含む積層セラミックキャパシタを提供する。

本発明の一実施形態において、上記第１または第２ダミーパターンの長さをａ、上記第１または第２ダミーパターンと上記第１または第２内部電極との間隔をｂと規定するとき、０．２≦ａ／（ａ＋ｂ）≦０．８の範囲を満たすことができる。

本発明の一実施形態において、上記第１及び第２ダミーパターンは、その長さａが等しく形成されたり、その一部が異なる長さに形成されてもよい。

本発明の一実施形態において、上記第１及び第２ダミー電極は、その長さが全て等しく形成されたり、その一部が異なる長さに形成されてもよい。

本発明の一実施形態において、上記上部及び下部カバー層に形成された第１及び第２ダミー電極は、上記セラミック本体の厚さ方向に対して対称になるように形成されてもよい。

本発明の一実施形態において、上記下部カバー層の厚さは上記上部カバー層の厚さより厚く形成されてもよい。

本発明の一実施形態において、上記セラミック本体の両端面に上記第１及び第２外部電極を覆うように形成された第１及び第２メッキ層をさらに含んでもよい。

本発明の他の側面は、複数の第１及び第２ダミー電極が形成された第１セラミックグリーンシートを複数個積層し、その上に第１内部電極と第１ダミーパターンが形成された第２セラミックグリーンシートと、第２内部電極と第２ダミーパターンが形成された第３セラミックグリーンシートとを交互に複数個積層して形成されたアクティブ層を積層し、その上に複数の第１及び第２ダミー電極が形成された第４セラミックグリーンシートを複数個積層して積層体を形成する段階と、上記積層体を、上下部の第１及び第２ダミー電極、第１及び第２内部電極、及び第１及び第２ダミーパターンがそれぞれ積層体の両端面を介して露出するようにそれぞれ一つのセラミック本体に切断する段階と、上記セラミック本体を焼成する段階と、上記セラミック本体の両端面に上記第１及び第２ダミー電極、第１及び第２内部電極、及び第１及び第２ダミーパターンの露出した部分を覆うように第１及び第２外部電極を形成する段階と、を含む積層セラミックキャパシタの製造方法を提供する。

本発明の一実施形態において、上記積層体を形成する段階は、上記第１または第２ダミーパターンの長さをａ、上記第１または第２ダミーパターンと上記第１または第２内部電極との間隔をｂと規定するとき、０．２≦ａ／（ａ＋ｂ）≦０．８の範囲を満たすように第１及び第２ダミーパターンと第１及び第２内部電極を第２及び第３セラミックグリーンシート上にそれぞれ形成してもよい。

本発明の一実施形態において、上記積層体を形成する段階は、上記第１及び第２ダミーパターンを、その長さａが等しくなるように、上記第２及び第３セラミックグリーンシート上にそれぞれ形成してもよい。

本発明の一実施形態において、上記積層体を形成する段階は、上記第１及び第２ダミーパターンを、その一部の長さａが異なるように、上記第２及び第３セラミックグリーンシート上に形成してもよい。

本発明の一実施形態において、上記積層体を形成する段階は、上記第１及び第２ダミー電極を長さが全て等しくなるように上記第１及び第４セラミックグリーンシート上に形成してもよい。

本発明の一実施形態において、上記積層体を形成する段階は、上記第１及び第２ダミー電極をその一部の長さが異なるように上記第１及び第４セラミックグリーンシート上に形成してもよい。

本発明の一実施形態において、上記積層体を形成する段階は、上記第１及び第２ダミー電極を上記セラミック本体の厚さ方向に対して対称になるように上記第１及び第４セラミックグリーンシート上にそれぞれ形成してもよい。

本発明の一実施形態において、上記積層体を形成する段階は、上記第１セラミックグリーンシートを上記第４セラミックグリーンシートより多く積層して上記積層体の下部が上部より厚くなるように形成してもよい。

本発明の一実施形態において、上記第１及び第２外部電極を形成する段階後に、上記セラミック本体の両端面に上記第１及び第２外部電極を覆うように第１及び第２メッキ層を形成する段階をさらに行ってもよい。

本発明の一実施形態によると、アクティブ層の長さ方向のマージン部にダミーパターンを挿入し、セラミック本体の上下カバー層にダミー電極を形成し段差を解消することで、デラミネーションの発生を抑制するか、デラミネーションが発生しても上下カバー層のダミー電極に発生するようにして、メッキ及び駆動環境でセラミック本体のコーナー部分を通じて湿気、イオン及び導電性異物などが内部電極の露出する面に浸透することを最小化し、積層セラミックキャパシタの絶縁抵抗劣化及び信頼性低下を防止することができる効果がある。

本発明の一実施形態による積層セラミックキャパシタを示した斜視図である。 図１のＡ−Ａ’線の断面図である。 本発明の一実施形態による積層セラミックキャパシタにおけるセラミック本体を分解して示した分解斜視図である。 本発明の一実施形態による積層セラミックキャパシタにおけるセラミック本体の一断面を示した斜視図である。 図２の上部または下部カバー層に形成された第１及び第２ダミー電極を示した斜視図である。 本発明の一実施形態による積層セラミックキャパシタの製造工程のうちチップ切断工程を説明するための断面図である。

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

本実施形態では、説明の便宜のために、セラミック本体の長さ方向に第１及び第２外部電極が形成される面を左右両端面、これと垂直に交差する面を左右側面に設定し、併せて説明する。

積層セラミックキャパシタ
図１〜図４を参照すると、本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０と、複数の第１及び第２内部電極１２１、１２２を含むアクティブ層と、上記アクティブ層の上部及び下部にそれぞれ形成される上部及び下部カバー層１１４、１１５と、セラミック本体１１０の両端面を覆うように形成される第１及び第２外部電極１３１、１３２と、を含む。

上記アクティブ層には第１及び第２内部電極１２１、１２２とそれぞれ対向するように第１及び第２ダミーパターン１６１、１６２が形成され、上部及び下部カバー層１１４、１１５には対向するように複数のダミー電極１４０、１５０が形成されてもよい。

セラミック本体１１０は複数の誘電体層１１１を積層してから焼成して形成され、該セラミック本体１１０の形状、寸法及び誘電体層１１１の積層数は本実施形態として図示されたものに限定されない。

また、セラミック本体１１０を形成する複数の誘電体層１１１は焼結された状態であり、隣接する誘電体層１１１同士の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いずには確認できないほど一体化されていてもよい。

このようなセラミック本体１１０は、キャパシタの容量形成に寄与する部分としてのアクティブ層と、上下マージン部として上記アクティブ層の上部及び下部にそれぞれ形成される上部及び下部カバー層１１４、１１５で構成されてもよい。

上記アクティブ層は、誘電体層１１１を介在して複数の第１及び第２内部電極１２１、１２２を交互に繰り返し積層して形成してもよい。

このとき、誘電体層１１１の厚さは、積層セラミックキャパシタ１００の容量設計に合わせて任意に変更してもよく、１層の厚さは、焼成後０．０１〜１．００μｍになるように構成することが好ましいが、本発明はこれに限定されない。

また、誘電体層１１１は高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ_３）系粉末を含んでもよく、本発明はこれに限定されない。

上部及び下部カバー層１１４、１１５は内部電極膜を含まないことを除き、上記アクティブ層の誘電体層１１１と同じ材質及び構成を有することができる。

上部及び下部カバー層１１４、１１５は、単一誘電体層または２個以上の誘電体層をアクティブ層の上下面にそれぞれ上下方向に積層して形成してもよく、基本的に物理的または化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する役割をする。

また、上部及び下部カバー層１１４、１１５はそれぞれの誘電体層の積層数を同一にしてもよいが、本発明はこれに限定されず、必要に応じて、下部カバー層１１５は、上部カバー層１１４より誘電体層の積層数を増加させることで、上部カバー層１１４より厚く構成することができる。

このとき、セラミック本体１１０の最外郭面、即ち、図面上の上部及び下部カバー層１１４、１１５の上部及び下部には、必要に応じて、電極膜が一つも形成されないセラミックカバー層１１２、１１３をさらに形成してもよい。

第１及び第２内部電極１２１、１２２は異なる極性を有する一対の電極であり、誘電体層１１１上に導電性金属を含む導電性ペーストを所定の厚さで印刷し、誘電体層１１１の積層方向に沿って両端面を介して交互に露出するように形成されてもよく、中間に配置された誘電体層１１１により互いに電気的に絶縁されることができる。

このように形成される第１及び第２内部電極１２１、１２２は、セラミック本体１１０の両端面を介して交互に露出する部分により第１及び第２外部電極１３１、１３２とそれぞれ電気的に連結されてもよい。

従って、第１及び第２外部電極１３１、１３２に電圧を印加すると、対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積され、このとき、積層セラミックキャパシタ１００の静電容量は第１及び第２内部電極１２１、１２２が重畳される領域の面積と比例する。

このような第１及び第２内部電極１２１、１２２の厚さは、用途によって決めてもよく、例えば、セラミック本体１１０の大きさを考慮して、０．２〜１．０μｍの範囲内にすることができるが、本発明はこれに限定されない。

また、第１及び第２内部電極１２１、１２２を形成する導電性ペーストに含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、またはこれらの合金であってもよいが、本発明はこれに限定されない。

また、上記導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを用いてもよいが、本発明はこれに限定されない。

第１及び第２ダミーパターン１６１、１６２は、上記アクティブ層の内部で第１及び第２内部電極１２１、１２２と同一水平面上に位置することが好ましく、第１及び第２内部電極１２１、１２２と同様の方法で誘電体層１１１上に導電性金属を含む導電性ペーストを所定の厚さで印刷して、誘電体層１１１の第１及び第２内部電極１２１、１２２が露出する一面と反対の端面を介して交互に露出し第１及び第２外部電極１３１、１３２と連結されるように形成されてもよい。

このとき、第１内部電極１２１と第１ダミーパターン１６１との間隔及び第２内部電極１２２と第２ダミーパターン１６２との間隔は、積層方向に沿ってオフセットされるように形成されてもよい。

また、第１及び第２ダミーパターン１６１、１６２の長さａは、全て等しく形成されるか、その一部が異なる長さに形成されてもよい。

このような第１及び第２ダミーパターン１６１、１６２は、誘電体層１１１に第１及び第２内部電極１２１、１２２と同じ物質、即ち、導電性金属を含む導電性ペーストを印刷して形成することができる。

このとき、上記導電性金属はニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）またはこれらの合金であってもよく、本発明はこれに限定されない。

上記のように構成された第１及び第２ダミーパターン１６１、１６２は、積層セラミックキャパシタ１００の長さ方向の段差を解消し、デラミネーションの発生を抑制するもので、第１または第２ダミーパターン１６１、１６２の長さをａ、第１または第２ダミーパターン１６１、１６２と第１または第２内部電極１２１、１２２との間隔をｂと規定するとき、ａ／（ａ＋ｂ）は０．２≦ａ／（ａ＋ｂ）≦０．８の範囲を満たすようにすることが好ましい。

下表１はデラミネーション及びショートの発生有無、約８５℃の温度、相対湿度８５％及び６．３Ｖで約１時間負荷を加えて、ＩＲが１個以上でも１ｅ４Ω未満に劣化する場合をＮＧ判定する８５８５テストをし、その結果を示したものである。

上記表１を参照すると、ａ／（ａ＋ｂ）の値が０．２未満である比較例１及び比較例２は、段差を解消する役割を十分に果たせないため、デラミネーション発生の抑制効果が低下してデラミネーションが発生し、ａ／（ａ＋ｂ）の値が０．８を超える比較例３及び比較例４は、却ってｂ部分の段差が急激に発生して信頼性が劣化するという問題点が発生することが分かる。

図５を参照し、本実施形態のダミー電極１４０、１５０について説明する。

本実施形態において、第１及び第２ダミー電極１５１、１５２を有する、下部カバー層１１５に形成されたダミー電極１５０は、セラミック本体１１０の厚さ方向に対して、上部カバー層１１４に形成されたダミー電極１４０と対称になるように形成されてもよく、その構成も類似するため、以下では重複を避けるために上部カバー層１１４に形成されたダミー電極１４０についてのみ説明する。

上部カバー層１１４のダミー電極１４０は、左右一対の第１及び第２ダミー電極１４１、１４２からなってもよく、このとき、第１及び第２ダミー電極１４１、１４２は全て同一長さに形成されるか、必要に応じて、その一部が異なる長さに形成されてもよい。

即ち、本実施形態では、第１及び第２ダミー電極１４１、１４２を同一長さにし、セラミック本体１１０の中央を基準として左右対称構造に構成したが、本発明はこれに限定されず、第１ダミー電極１４１と第２ダミー電極１４２は、その長さを異ならせたり、同じ方向のダミー電極でもその一部の長さを異ならせて構成してもよい。

第１及び第２ダミー電極１４１、１４２は、セラミック本体１１０の両端面を介して露出し、その露出した部分は第１及び第２外部電極１３１、１３２とそれぞれ接続して電気的に連結されてもよい。

このような第１及び第２ダミー電極１４１、１４２は、セラミック本体１１０の段差を減らしてデラミネーションの発生を抑制するか、デラミネーションが発生しても第１及び第２内部電極１２１、１２２ではない第１及び第２ダミー電極１４１、１４２に発生するようにする保護層の役割をすることができる。

このとき、多すぎる数のダミー電極１４０、１５０をセラミック本体１１０の上下に積層すると、チップのサイズが大きくなりすぎるという問題点がある。

従って、ダミー電極１４０、１５０を有する上部及び下部カバー層１１４、１１５は、段差発生を抑制することができる範囲内で、例えば、第１及び第２内部電極１２１、１２２が形成された誘電体層１１１の厚さに対して１０〜２０％程度の厚さに形成してもよいが、本発明はこれに限定されない。

このようなダミー電極１４０、１５０は、上部及び下部カバー層１１４、１１５に第１及び第２内部電極１２１、１２２と同じ物質、即ち、導電性金属を含む導電性ペーストを印刷して形成することができる。

このとき、上記導電性金属はニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）またはこれらの合金であってもよく、本発明はこれに限定されない。

第１及び第２外部電極１３１、１３２は導電性金属を含む導電性ペーストにより形成されてもよい。

このとき、上記導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）またはこれらの合金であってもよく、本発明はこれに限定されない。

また、セラミック本体１１０の両端面には、必要に応じて、第１及び第２外部電極１３１、１３２を覆うようにニッケルまたはすずからなる第１及び第２メッキ層（不図示）がさらに形成されてもよい。

上記のように構成された本実施形態の積層セラミックキャパシタ１００の作用について説明する。

誘電体層１１１は、第１及び第２内部電極１２１、１２２が形成されない部分に所定のマージン部を有する。

このようなマージン部は、それぞれの誘電体層１１１を積層してセラミック本体１１０を形成した後、第１及び第２内部電極１２１、１２２に異物が浸透することを防止する役割をし、第１及び第２内部電極１２１、１２２を外部衝撃から保護して電気的な短絡を防止する役割などをすることができる。

このとき、セラミックグリーンシートを積層した後圧着すると、第１及び第２内部電極１２１、１２２とマージン部間の段差により、セラミック本体１１０のコーナー部分でデラミネーションが発生し、該部分を通じて湿気、イオン及び導電性異物が第１及び第２内部電極１２１、１２２の露出した部分に浸透し、絶縁抵抗劣化及び信頼性低下などの問題点が発生する恐れがある。

このとき、全ての誘電体層１１１に第１及び第２内部電極１２１、１２２を形成すると、マージン部の幅が大きいため、このような問題は改善することができる。

しかし、セラミック本体１１０のコーナー部分に対する段差の影響力が大きくなり、圧着段階で段差部への物質移動が十分でなくなるため、マージン部の密度が低下しクラックが発生することがある。

また、空いている段差部を埋めるために、内部電極が延びることで、内部電極の切れが酷くなり信頼性が低下することがある。

しかし、本実施形態の積層セラミックキャパシタ１００は、セラミック本体１１０の上下カバー層１１４、１１５上にダミー電極１４０、１５０を形成することで、実際に電気的接続の役割をする第１及び第２内部電極１２１、１２２が異物の主な浸透経路となるコーナー部分から一定間隔離隔された位置に形成されるようにし、デラミネーションが発生してもダミー電極１４０、１５０に発生するようにして異物が第１及び第２内部電極１２１、１２２に浸透することを防止することで、製品の信頼性を向上させることができる。

従って、このような構造により電極の連結性を保持しながら、マージン部が狭くてカバー層の薄い超高容量機種において、外部電極の塗布厚さの薄いコーナー部分への導電性異物の浸透率を低めて信頼性を向上させることができる。

積層セラミックキャパシタの製造方法
以下、本発明の一実施形態による積層セラミックキャパシタ１００の製造方法を説明する。

まず、複数のセラミックグリーンシートを用意する。

上記セラミックグリーンシートは、セラミック本体１１０の誘電体層１１１、１１２、１１３、及び上部及び下部カバー層１１４、１１５を形成するためのもので、チタン酸バリウム（ＢａＴｉＯ_３）などのセラミック粉末、ポリマー及び溶剤などを混合してスラリーを製造した後、上記スラリーをドクターブレードなどの工法によりキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥し、数μｍ厚さのシート（ｓｈｅｅｔ）状に製作して用意することができる。

以下、説明の便宜のために、上記セラミックグリーンシートをセラミック本体１１０を構成する位置によって、下部カバー層１１５を構成するものを第１セラミックグリーンシート、アクティブ層を構成するものを第２及び第３セラミックグリーンシート、上部カバー層１１４を構成するものを第４セラミックグリーンシートに区分して説明する。

次に、上記それぞれの第１〜第４セラミックグリーンシート上に所定の厚さで導電性ペーストを印刷する。

上記導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを用いてもよく、本発明はこれに限定されない。

このとき、上記第１及び第４セラミックグリーンシート上に印刷された導電性ペーストは、それぞれ上記第１及び第４セラミックグリーンシートの両端面を介して露出する複数のダミー電極１４０、１５０を形成し、上記第２及び第３セラミックグリーンシート上に印刷された導電性ペーストは、それぞれ上記第２及び第３セラミックグリーンシートの両端面を介して露出する複数の第１及び第２内部電極１２１、１２２と複数の第１及び第２ダミーパターン１６１、１６２を形成する。

このようなダミー電極１４０、１５０、第１及び第２内部電極１２１、１２２、及び第１及び第２ダミーパターン１６１、１６２は、それぞれのセラミックグリーンシート上に導電性ペーストを厚さ方向に対してオフセット（ｏｆｆ−ｓｅｔ）を有するように印刷し、互いが区別されるように形成してもよい。

また、ダミー電極１４０、１５０は、下記セラミック積層体の切断工程後、左右一対の第１及び第２ダミー電極１４１、１４２、１５１、１５２が、上記第１及び第４セラミックグリーンシートの中央を基準として、長さ方向に対称になるように上記第１及び第４セラミックグリーンシート上に形成してもよいが、本発明はこれに限定されない。

例えば、第１及び第２ダミー電極１４１、１４２、１５１、１５２は、必要に応じて、下記セラミック積層体の切断工程後、上記第１及び第４セラミックグリーンシートの中央を基準として、長さ方向に対称にならないように上記第１及び第４セラミックグリーンシート上に形成されてもよい。

第１または第２ダミーパターン１６１、１６２はその長さをａと規定し、第１または第２内部電極１２１、１２２との間隔をｂと規定するとき、０．２≦ａ／（ａ＋ｂ）≦０．８の範囲を満たすように形成することが好ましい。

ａ／（ａ＋ｂ）が０．２未満では、段差の解消効果が僅かで、デラミネーションが発生することがあり、ａ／（ａ＋ｂ）が０．８を超えると、却ってｂ部分の段差が急激に発生して信頼性が劣化する問題点が発生することがある。

また、第１及び第２ダミーパターン１６１、１６２は、その長さが等しくなるように上記第２及び第３セラミックグリーンシート上に形成してもよいが、本発明はこれに限定されない。

例えば、第１及び第２ダミーパターン１６１、１６２は、必要に応じて、その一部の長さが異なるように上記第２及び第３セラミックグリーンシート上に形成することができる。

次に、複数の第１セラミックグリーンシートを積層して下部カバー層１１５を形成し、下部カバー層１１５上に複数の第２及び第３セラミックグリーンシートを交互に複数個積層してアクティブ層を形成し、上記アクティブ層上に複数の第４セラミックグリーンシートを積層して上部カバー層１１４を形成する。

その後、約８５℃、約１，０００ｋｇｆ／ｃｍ^２の圧力条件で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓｉｎｇ）してセラミック積層体を形成する。

このとき、上記第１セラミックグリーンシートと上記第４セラミックグリーンシートを同数積層して上部及び下部カバー層１１４、１１５に形成されたダミー電極１４０、１５０がセラミック積層体の厚さ方向に対して対称になるようにしてもよいが、本発明はこれに限定されない。

例えば、上記第１セラミックグリーンシートを上記第４セラミックグリーンシートより多く積層し、上記セラミック積層体の下部が上部より厚く、且つ下部のダミー電極１５０の個数が上部のダミー電極１４０の個数より多くなるようにしてもよい。

また、上記セラミック積層体の上下面には、電極膜が含まれない少なくとも一つの誘電体層をそれぞれ積層してセラミックカバー層１１２、１１３をさらに形成してもよい。

次いで、上記セラミック積層体をそれぞれの積層セラミックキャパシタに対応する領域ごとに切断してチップ化する。

このとき、上記セラミック積層体が、下部カバー層１１５、アクティブ層及び上部カバー層１１４のシングルパターンの積層により形成されるため、図６に示されたように、上記セラミック積層体は両端面の切断線Ｃに沿って一度ずつ切断すれば、それぞれの積層セラミックキャパシタのサイズにチップ化することができる。

次に、チップ化されたセラミック積層体を、約１，２００℃で内部電極が酸化されないようにＮｉ／ＮｉＯ平衡酸素分圧より低い１０^−１１〜１０^−１０ａｔｍの酸素分圧下還元雰囲気で焼成してセラミック本体１１０を完成する。

その後、セラミック本体１１０の両端面に第１及び第２内部電極１２１、１２２、第１及び第２ダミーパターン１６１、１６２、及び第１及び第２ダミー電極１４１、１４２、１５１、１５２が露出した部分を覆って第１及び第２外部電極１３１、１３２を形成して積層セラミックキャパシタ１００を完成する。

このとき、セラミック本体１１０の両端面には、必要に応じて、第１及び第２外部電極１３１、１３２を覆うようにニッケル（Ｎｉ）またはすず（Ｓｎ）などをメッキ処理して所定厚さの第１及び第２メッキ層（不図示）をさらに形成してもよい。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００ 積層セラミックキャパシタ
１１０ セラミック本体
１１１ 誘電体層
１１２、１１３ セラミックカバー層
１１４ 上部カバー層
１１５ 下部カバー層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１４０、１５０ ダミー電極
１４１、１５１ 第１ダミー電極
１４２、１５２ 第２ダミー電極
１６１、１６２ 第１及び第２ダミーパターン

Claims (18)

1. 複数の誘電体層が積層されたセラミック本体と、
   前記誘電体層を介在し、前記セラミック本体の両端面を介して交互に露出するように形成された複数の第１及び第２内部電極を含むアクティブ層と、
   前記アクティブ層の上部及び下部にそれぞれ形成された上部及び下部カバー層と、
   前記セラミック本体の両端面にそれぞれ形成され、前記第１及び第２内部電極の露出した部分とそれぞれ電気的に連結された第１及び第２外部電極と、
   前記第１及び第２内部電極とそれぞれ対向するように前記第１及び第２外部電極から前記アクティブ層の長さ方向のマージン部にそれぞれ延長されて形成された複数の第１及び第２ダミーパターンと、
   前記上部及び下部カバー層に前記第１及び第２外部電極から前記上部及び下部カバー層の内側にそれぞれ延長され、長さ方向に対向するように形成された複数の第１及び第２ダミー電極と、
   を含む積層セラミックキャパシタ。
2. 前記第１または第２ダミーパターンの長さをａ、前記第１または第２ダミーパターンと前記第１または第２内部電極との間隔をｂと規定するとき、０．２≦ａ／（ａ＋ｂ）≦０．８の範囲を満たすことを特徴とする請求項１に記載の積層セラミックキャパシタ。
3. 前記第１及び第２ダミーパターンの長さａが等しく形成されたことを特徴とする請求項１に記載の積層セラミックキャパシタ。
4. 前記第１及び第２ダミーパターンの一部はその長さａが異なるように形成されたことを特徴とする請求項１に記載の積層セラミックキャパシタ。
5. 前記第１及び第２ダミー電極の長さが全て等しく形成されたことを特徴とする請求項１に記載の積層セラミックキャパシタ。
6. 前記第１及び第２ダミー電極の一部はその長さが異なるように形成されたことを特徴とする請求項１に記載の積層セラミックキャパシタ。
7. 前記上部及び下部カバー層に形成された第１及び第２ダミー電極は、前記セラミック本体の厚さ方向に対して対称になるように形成されたことを特徴とする請求項１に記載の積層セラミックキャパシタ。
8. 前記下部カバー層の厚さが前記上部カバー層の厚さより厚く形成されたことを特徴とする請求項１に記載の積層セラミックキャパシタ。
9. 前記セラミック本体の両端面に前記第１及び第２外部電極を覆うように形成された第１及び第２メッキ層をさらに含むことを特徴とする請求項１に記載の積層セラミックキャパシタ。
10. 複数の第１及び第２ダミー電極が形成された第１セラミックグリーンシートを複数個積層し、その上に第１内部電極と第１ダミーパターンが形成された第２セラミックグリーンシートと、第２内部電極と第２ダミーパターンが形成された第３セラミックグリーンシートとを交互に複数個積層して形成されたアクティブ層を積層し、その上に複数の第１及び第２ダミー電極が形成された第４セラミックグリーンシートを複数個積層して積層体を形成する段階と、
    前記積層体を、上下部の第１及び第２ダミー電極、第１及び第２内部電極、及び第１及び第２ダミーパターンがそれぞれ積層体の両端面を介して露出するようにそれぞれ一つのセラミック本体に切断する段階と、
    前記セラミック本体を焼成する段階と、
    前記セラミック本体の両端面に前記第１及び第２ダミー電極、第１及び第２内部電極、及び第１及び第２ダミーパターンの露出した部分を覆うように第１及び第２外部電極を形成する段階と、を含む積層セラミックキャパシタの製造方法。
11. 前記積層体を形成する段階は、
    前記第１または第２ダミーパターンの長さをａ、前記第１または第２ダミーパターンと前記第１または第２内部電極との間隔をｂと規定するとき、０．２≦ａ／（ａ＋ｂ）≦０．８の範囲を満たすように第１及び第２ダミーパターンと第１及び第２内部電極を第２及び第３セラミックグリーンシート上にそれぞれ形成することを特徴とする請求項１０に記載の積層セラミックキャパシタの製造方法。
12. 前記積層体を形成する段階は、
    前記第１及び第２ダミーパターンを、その長さａが等しくなるように、前記第２及び第３セラミックグリーンシート上にそれぞれ形成することを特徴とする請求項１０に記載の積層セラミックキャパシタの製造方法。
13. 前記積層体を形成する段階は、
    前記第１及び第２ダミーパターンを、その一部の長さａが異なるように、前記第２及び第３セラミックグリーンシート上に形成することを特徴とする請求項１０に記載の積層セラミックキャパシタの製造方法。
14. 前記積層体を形成する段階は、
    前記第１及び第２ダミー電極を長さが全て等しくなるように前記第１及び第４セラミックグリーンシート上に形成することを特徴とする請求項１０に記載の積層セラミックキャパシタの製造方法。
15. 前記積層体を形成する段階は、
    前記第１及び第２ダミー電極をその一部の長さが異なるように前記第１及び第４セラミックグリーンシート上に形成することを特徴とする請求項１０に記載の積層セラミックキャパシタの製造方法。
16. 前記積層体を形成する段階は、
    前記第１及び第２ダミー電極を前記セラミック本体の厚さ方向に対して対称になるように前記第１及び第４セラミックグリーンシート上にそれぞれ形成することを特徴とする請求項１０に記載の積層セラミックキャパシタの製造方法。
17. 前記積層体を形成する段階は、
    前記第１セラミックグリーンシートを前記第４セラミックグリーンシートより多く積層して前記積層体の下部が上部より厚くなるように形成することを特徴とする請求項１０に記載の積層セラミックキャパシタの製造方法。
18. 前記第１及び第２外部電極を形成する段階後に、前記セラミック本体の両端面に前記第１及び第２外部電極を覆うように第１及び第２メッキ層を形成する段階をさらに行うことを特徴とする請求項１０に記載の積層セラミックキャパシタの製造方法。

Images