JP5217692B2

JP5217692B2 - 積層セラミック電子部品

Info

Publication number: JP5217692B2
Application number: JP2008172931A
Authority: JP
Inventors: 明弘吉田; 宏之松本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2008-07-02
Filing date: 2008-07-02
Publication date: 2013-06-19
Anticipated expiration: 2028-07-02
Also published as: US8064187B2; JP2010016071A; US20100002356A1

Description

この発明は、積層セラミック電子部品に関するもので、特に、外部端子電極が、内部電極の露出端だけでなく、ダミー導体の露出端にも接続され、それによって、外部端子電極の固着力の向上が図られた積層セラミック電子部品に関するものである。

近年、携帯電話、ノートパソコン、デジタルカメラ、デジタルオーディオ機器等の電子機器は小型化が進んでおり、これら電子機器には、小型化かつ高性能化が可能な積層セラミック電子部品が多数用いられている。

通常、積層セラミック電子部品は、複数の積層されたセラミック層を有するセラミック素体と、セラミック素体の内部に形成された内部電極と、セラミック素体の外表面上に形成された外部端子電極とを備える。そして、積層セラミック電子部品は、実装基板の導電ランド上に配置され、はんだなどの導電性接合材を介して基板上に実装される。

ところで、基板に実装された積層セラミック電子部品には、外部から引っ張り応力が加わることがある。この引っ張り応力は、基板のたわみや外部温度変化による基板の熱膨張収縮などに起因するものであるが、このような応力が加わった場合、外部端子電極がセラミック素体から剥離し、いわゆるオープンモードの故障を引き起こすおそれがある。

このようなオープンモードの故障を防止するためには、外部端子電極のセラミック素体に対する固着力を向上させることが技術的課題となる。固着力を向上させる手段としては、セラミック素体内部に電気的特性の発現に実質的に寄与しない内部導体としてのダミー導体を形成し、外部端子電極とダミー導体との金属結合を利用して外部端子電極の固着力を向上させることが、たとえば特許文献１において提案されている。

一方で、積層セラミック電子部品には、さらなる小型化の要求がある。積層セラミック電子部品を小型化すると、内部電極同士が対向する有効面積が小さくなるため、一般的に特性は低下する傾向にある。また、多端子型の積層セラミック電子部品においては、複数のストライプ状の外部端子電極を狭ピッチで形成する必要があるが、従来の厚膜ペーストの焼付けによる方法ではペースト塗布精度に限界があり、高精度に外部端子電極を形成することは困難である。

これを受けて、外部端子電極を直接めっきにより形成する方法が提案されている。この方法によれば、薄くフラットな外部端子電極を形成することができるため、その分、内部電極の有効面積を広げることができる。また、内部電極の露出端にめっきが析出するため、狭ピッチであっても高精度に外部端子電極を形成することができる。

そして、このように外部端子電極を直接めっきにより形成する場合にも、上記ダミー導体を用いることが、たとえば特許文献２において提案されている。これにより、内部電極の露出端だけでなくダミー導体の露出端にもめっき金属を析出させることが可能となり、より確実にめっきを成長させることができるとされている。

以上のことから、積層セラミック電子部品において、セラミック素体の内部にダミー導体を形成することは、有用な技術であることがわかる。

上記のようにダミー導体を有するセラミック積層電子部品を作製する際には、セラミックグリーンシート上に内部電極パターンおよびダミー導体パターンを印刷して、セラミックグリーンシートを積層・逐次圧着し、得られたマザーブロックをプレスすることが行なわれる。

ところが、セラミック層の積層方向で見て、内部電極パターンとダミー導体パターンとは互いに重なる位置関係に配置されるため、この部分で電極パターンの密度が高くなる。このため、マザーブロックプレス時にセラミックグリーンシートの流動性が阻害され、プレス後のマザーブロックにおいてセラミックグリーンシートのうねり（波打ち）が生じやすくなり、場合によっては、デラミネーションなどの構造欠陥から、信頼性を低下させるおそれがある。

図１６には、上述のうねり（波打ち）が原因となって生じた不所望な変形が持ち込まれた積層セラミック電子部品１の一部が拡大されて断面図で示されている。

図１６に示すように、積層セラミック電子部品１は、複数のセラミック層２が積層されてなるセラミック素体３を備え、セラミック素体３の内部には、第１および第２の内部電極４および５が積層方向に関して交互に配置されている。第１の内部電極４の端部は、セラミック素体３の第１の側面６に露出している。図示しないが、第２の内部電極５の端部は、セラミック素体３の第１の側面６に対向する第２の側面に露出している。

また、セラミック素体３の内部には、内部電極４および５と電気的に絶縁された状態で、複数の第１のダミー導体７が形成されている。図示した第１のダミー導体７は、その端部がセラミック素体３の第１の側面６に露出している。図示しないが、その端部がセラミック素体３の第２の側面に露出する第２のダミー導体も形成されている。

また、第１の側面６上には、第１の外部端子電極８が形成される。第１の外部端子電極８は、第１の内部電極４の端部およびダミー導体７の端部を被覆するように形成される。図示しないが、セラミック素体３の第２の側面上には、第２の外部端子電極が形成される。

上記のような構造を有する積層セラミック電子部品１を製造するために作製されるマザーブロックにプレスを実施したとき、図１６に図示した部分で説明すれば、セラミック層２の積層方向で見て、内部電極４となるべきパターンとダミー導体７となるべきパターンとは互いに重なる位置関係に配置されるため、前述したように、セラミックグリーンシートの流動性が阻害され、プレス後のマザーブロックにおいてセラミックグリーンシートのうねり（波打ち）が生じやすくなる。そのため、図示したような変形がもたらされる。

また、セラミックグリーンシートの積層・逐次圧着工程は、図１７に示すように、プレスヘッド９によって、セラミックグリーンシート１０をプレス台１１上に搬送し、プレス台１１上で、セラミックグリーンシート１０を積層し、かつ圧着することを繰り返すことによって実施される。ここで、得ようとするマザーブロックを構成する複数のセラミックグリーンシート１０については、下から順に積層・圧着が繰り返されるが、初期に積層されたセラミックグリーンシート１０や内部電極パターンおよびダミー導体パターンのような導体パターンには何度も圧着の負荷が加えられる。そして、特に上記導体パターンの密度の高い部分においては圧力が集中するため、得られたマザーブロックにおいて、上方主面側に比べて、初期に積層されたセラミックグリーンシート１０が位置する側である下方主面側の導体パターンの方が大きく伸びてしまうという現象が起こる。

この問題は、特に、直接めっきにより外部端子電極を形成する際に問題となる。すなわち、下方主面側の導体パターンが伸びることにより、内部電極やダミー導体の露出端の幅が、セラミック素体の上方主面側と下方主面側とで差が生じる。そして、このような露出状態を反映して、図１８に示すように、外部端子電極１２が台形形状になってしまうという問題がある。図１８には、セラミック素体１３において、ストライプ状の外部端子電極１２が複数列をなして形成されている側面１４が示されている。

上述のように、外部端子電極１２が台形形状となる場合、上下方向の方向性に起因して、たとえば、ツームストーン不良やセルフアライメント不良などが生じたり、台形形状の下辺同士が接近することによりはんだブリッジが起こりやすくなったりするという問題を招く。
特開平９−１２９４７６号公報特開２００４−３２７９８３号公報

そこで、この発明の目的は、上述した問題を解決し得る、積層セラミック電子部品を提供しようとすることである。

この発明に係る積層セラミック電子部品は、
（１）複数のセラミック層が積層されてなり、互いに対向する第１の主面および第２の主面と、第１の主面および第２の主面間を接続する複数の側面とを有する、セラミック素体と、
（２）セラミック素体の内部に形成され、第１の有効部と、第１の有効部から少なくとも１つの側面まで引き出された第１の引出し部と、第１の引出し部の終端に位置して側面上に露出する第１の電極露出端とを有し、第１の有効部の導体密度と第１の引出し部の導体密度とは互いに同じである、第１の内部電極と、
（３）セラミック素体の内部に形成され、特定のセラミック層を介して第１の有効部と対向する第２の有効部と、第２の有効部から少なくとも１つの側面まで引き出された第２の引出し部と、第２の引出し部の終端に位置して側面上に露出する第２の電極露出端とを有し、第２の有効部の導体密度と第２の引出し部の導体密度とは互いに同じである、第２の内部電極と、
（４）セラミック素体の内部に形成され、第１のダミー本体部と、第１のダミー本体部の終端に位置して少なくとも１つの側面上に露出する第１のダミー露出端とを有し、第２の内部電極とは電気的に絶縁された、第１のダミー導体と、
（５）セラミック素体の内部に形成され、第２のダミー本体部と、第２のダミー本体部の終端に位置して少なくとも１つの側面上に露出する第２のダミー露出端とを有し、第１の内部電極とは電気的に絶縁された、第２のダミー導体と、
（６）セラミック素体の少なくとも１つの側面上に形成された、第１の外部端子電極と、
（７）セラミック素体の少なくとも１つの側面上に形成された、第２の外部端子電極と
を備えている。

第１の電極露出端および第１のダミー露出端は、少なくとも１つの側面上において、セラミック層の積層方向に沿って少なくとも１つの列状に延びる、第１の露出端分布領域を形成している。他方、第２の電極露出端および第２のダミー露出端は、少なくとも１つの側面上において、セラミック層の積層方向に沿って少なくとも１つの列状に延びる、第２の露出端分布領域を形成している。

前述の第１の外部端子電極は、上記第１の露出端分布領域を被覆するようにして形成され、前述の第２の外部端子電極は、上記第２の露出端分布領域を被覆するようにして形成される。

そして、前述した技術的課題を解決するため、この発明では、第１のダミー本体部における導体密度が、第１の引出し部における導体密度よりも低く、第２のダミー本体部における導体密度が、第２の引出し部における導体密度よりも低いことを特徴としている。

なお、上記ダミー導体は、通常、電気的特性の発現には実質的に寄与するものではないが、予期せずして、電気的特性に影響を及ぼす場合もあり得る。

この発明において、好ましくは、第１の外部端子電極は、第１の露出端分布領域を被覆するようにして直接めっきにより形成された、第１の下地めっき膜を含み、第２の外部端子電極は、第２の露出端分布領域を被覆するようにして直接めっきにより形成された、第２の下地めっき膜を含む。

この発明において、第１のダミー導体は、第２の内部電極と同一平面上に形成され、第２のダミー導体は、第１の内部電極と同一平面上に形成されていても、あるいは、第１のダミー導体および第２のダミー導体は互いに同一平面上に形成されていてもよい。

また、セラミック素体が、第１の主面側および第２の主面側のそれぞれにおいて、第１の内部電極および第２の内部電極のいずれもが形成されていない外層部を含むとき、第１のダミー導体および第２のダミー導体は、外層部に形成されていてもよい。

複数の側面が、互いに対向する第１の側面および第２の側面を含むとき、第１の露出端分布領域が第１の側面上に配置され、第２の露出端分布領域が第２の側面上に配置されてもよい。

複数の側面が、互いに対向する第１の側面および第２の側面と互いに対向する第３の側面および第４の側面とを含むとき、第１の露出端分布領域が、第１の側面上、第３の側面上および第４の側面上に配置され、第２の露出端分布領域が、第２の側面上、第３の側面上および第４の側面上に配置されてもよい。

また、少なくとも１つの側面上において、当該側面の幅方向に沿って第１の露出端分布領域が複数列配置され、少なくとも１つの側面上において、当該側面の幅方向に沿って第２の露出端分布領域が複数列配置されてもよい。

第１のダミー本体部および第２のダミー本体部において、導体密度を低くするため、互いに間隔を隔てて延びる複数の線状に導体が形成されていても、あるいは、網状に導体が形成されていてもよい。

この発明によれば、第１および第２のダミー導体の各々のダミー本体部の導体密度を小さくすることにより、プレス時にセラミックグリーンシートがダミー導体パターンに向かって流動しやすくなり、セラミックグリーンシートのうねりが抑制される。すなわち、図１６を参照して説明したような問題が生じにくくなる。これにより、信頼性の高い積層セラミック電子部品を提供することができる。

また、積層・逐次圧着時に、内部電極の引出し部とダミー導体のダミー本体部とが重なる部分に加わる圧力により、内部電極パターンがその中央部へ流動しやすくなり、セラミック素体の一方主面側と他方主面側とで内部電極とダミー導体の露出端の幅を均一に近づけることができる。このため、特に、直接めっきにより外部端子電極を形成する際、エッジ部分がストレートな外部端子電極を形成することが可能となり、実装時の不具合の発生を抑制することができる。すなわち、図１７および図１８を参照して説明したような問題が生じにくくなる。

図１ないし図９は、この発明の第１の実施形態による積層セラミック電子部品２１を説明するためのものである。ここで、図１は、積層セラミック電子部品２１の外観を示す斜視図である。図２は、図１の線Ａ−Ａに沿う断面図である。図３は、図１に示した積層セラミック電子部品２１に備えるセラミック素体２２の内部構造を示す平面図であり、典型的な断面上での形態をいくつか示している。

図１ないし図３に示すように、積層セラミック電子部品２１に備えるセラミック素体２２は、複数のセラミック層２３が積層されてなるもので、互いに対向する第１の主面２４および第２の主面２５と、それらの間を接続する第１ないし第４の側面２６〜２９とを有している。第１の側面２６と第２の側面２７とは互いに対向し、第３の側面２８と第４の側面２９とは互いに対向している。なお、図３において、（ａ）〜（ｆ）の順序は、複数のセラミック層２３の積層順序を示すものでもある。

図１によく示されるように、積層セラミック電子部品２１はアレイ状であり、第１の側面２６上には複数の第１の外部端子電極３０が形成され、第２の側面上２７には複数の第２の外部端子電極３１が形成されている。第１の外部端子電極３０および第２の外部端子電極３１は、互いに電気的に絶縁されている。

セラミック素体２２の内部には、図２および図３に示すように、第１および第２の内部電極３２および３３と、第１および第２のダミー導体３４および３５が配置されている。第１の内部電極３２および第１のダミー導体３４は、第１の側面２６まで引き出され、第１の外部端子電極３０と電気的に接続されている。第２の内部電極３３および第２のダミー導体３５は、第２の側面２７まで引き出され、第２の外部端子電極３１と電気的に接続されている。

図３（ｃ）および（ｄ）に示すように、第１の内部電極３２は、第１の有効部３６と、第１の有効部３６から第１の側面２６にまで引き出された第１の引出し部３７とを有する。第２の内部電極３３は、第２の有効部３８と、第２の有効部３８から第２の側面２７にまで引き出された第１の引出し部３９とを有する。第１の引出し部３７の幅は第１の有効部３６の幅よりも狭く、第２の引出し部３９の幅は第２の有効部３８の幅よりも狭く構成されている。後述するように、第１および第２の内部電極３２および３３はたとえばスクリーン印刷などにより導電性ペーストを印刷することによって形成されるものであるが、図３（ｃ）および（ｄ）において、第１および第２の内部電極３２および３３が、それぞれ、所定の輪郭で囲まれた一様な面によって図示されていることからわかるように、第１の内部電極３２における第１の有効部３６の導体密度と第１の引出し部３７の導体密度とは互いに同じであり、また、第２の内部電極３３における第２の有効部３８の導体密度と第２の引出し部３９の導体密度とは互いに同じである。

第１の有効部３６と第２の有効部３８とがセラミック層２３を挟んで対向する部分において、所定の電気的特性が発現される。

第１の引出し部３７の終端には、第１の側面２６上に露出する第１の電極露出端４０が位置し、第２の引出し部３９の終端には、第２の側面２７上に露出する第２の電極露出端４１が位置しており、これら第１および第２の電極露出端４０および４１が、それぞれ、第１および第２の外部端子電極３０および３１の各々との接続部分となっている。

第１および第２の内部電極３２および３３は同一平面上において交互に配置されていることが好ましい。これにより、第１および第２の引出し部３７および３９の一方が、特定の面内において、第１および第２の側面２６および２７の一方に偏って配置されることがなくなり、隣り合うセラミック層２３同士の接合部分のバランスが取れるため、積層セラミック電子部品２１の信頼性を向上させることができる。

第１のダミー導体３４は、第２の内部電極３３とは電気的に絶縁されながら、第２の内部電極３３と同一平面上に形成されている。第２のダミー導体３５は、第１の内部電極３２とは電気的に絶縁されながら、第１の内部電極３２と同一平面上に形成されている。

第１のダミー導体３４は、第１のダミー本体部４２と、第１のダミー本体部４２の終端に位置して第１の側面２６上に露出する第１のダミー露出端４３とを有している。第１のダミー露出端４３は第１の外部端子電極３０との接続部分となる。第２のダミー導体３５は、第２のダミー本体部４４と、第２のダミー本体部４４の終端に位置して第２の側面２７上に露出する第２のダミー露出端４５とを有している。第２のダミー露出端４５は第２の外部端子電極３１との接続部分となる。

第１のダミー本体部４２の幅は第２の引出し部３９の幅と同じであることが好ましく、第２のダミー本体部４４の幅は第１の引出し部３７の幅と同じであることが好ましい。また、第１の側面２６と第２の側面２７とを結ぶ方向に沿って見たときに、第１のダミー本体部４２の中線と第２の引出し部３９の中線とが一直線上に並ぶことが好ましく、第２のダミー本体部４４の中線と第１の引出し部３７の中線とが一直線上に並ぶことが好ましい。これにより、内部電極３２および３３やダミー導体３４および３５をセラミックグリーンシートに印刷する際に両者を一連のパターンとして一体的に形成しておき、マザーブロックをカットすることによって上記パターンを分割して、内部電極３２および３３とダミー導体３４および３５とに分離するという効率的な製造プロセスを採用することができる。

この実施形態では、第１および第２のダミー導体３４および３５は同一平面上に形成されている。また、セラミック素体２２の内部の第１の主面２４側や第２の主面２５側にそれぞれ位置し、第１および第２の内部電極３２および３３のいずれもが形成されていない外層部４６および４７においても、第１および第２のダミー導体３４および３５が形成されている。

図４は、第１のダミー導体３４を拡大して示す平面図である。

図４によく示されているように、第１のダミー導体３４における第１のダミー本体部４２には、互いに間隔を隔てかつ第１の側面２６に対して垂直に延びる複数の線状に導体が形成されている。したがって、第１のダミー本体部４２における導体密度は、第１の引出し部３７における導体密度よりも小さい。詳細には図示しないが、第２のダミー導体３５についても同様の状態となっている。第１および第２のダミー本体部４２および４４において、導体の占める面積割合は３０〜７０％であることが好ましい。なお、第１および第２の引出し部３７および３９は、電気的特性を取り出すための電流経路となるため、導体密度を高くしておくべきである。

導体密度が低くされるべきダミー本体部４２および４４のパターンについては、以下に図５ないし図８を参照して説明するように、種々に変更することができる。図５ないし図８は、図４に対応する図である。以下には、第１のダミー本体部４２について説明する。

図５では、第１のダミー本体部４２は、互いに間隔を隔てて延びる複数の線状の導体をもって形成されるが、線状の導体は、第１の側面２６に対して平行に延びている。この場合、第１のダミー露出端４３が連続的に形成されるため、特に外部端子電極３０を直接めっきにより形成する場合、めっき析出の核となる部分の面積を広くすることができる。また、誤って導体間の隙間部分が露出するようになることを防止するために、露出端４３側の線幅を太くしている。

図６および図７では、ともに、第１のダミー本体部４２は、網状に形成された導体で構成されている。特に、外層部４６および４７にダミー導体３４を形成する場合、このダミー導体３４にはセラミック素体２２の強度向上の効果も期待できるため、図６または図７に示したような形態のダミー本体部４２が有効である。

図８では、第１のダミー本体部４２は、第１の側面２６に対して垂直な導体と平行な導体とを組み合わせた形態を有している。

図９は、外部端子電極３０および３１を形成する前の段階にあるセラミック素体２２の第１の側面２６を示す図である。図９において、第１の電極露出端４０および第１のダミー露出端４３が図示されているが、図面上、これらを互いに区別するため、電極露出端４０については黒塗りの長方形で示し、ダミー露出端４３については白抜きの長方形で示している。

図３からわかるように、セラミック層２３の積層方向に沿ってセラミック素体２２を投影した際に、第１の引出し部３７と第１のダミー本体部４２とが重なるように配置され、第２の引出し部３９と第２のダミー本体部４４とが重なるように配置されている。

したがって、図９に示すように、第１の電極露出端４０および第１のダミー露出端４３は、第１の側面２６上において、セラミック層２３の積層方向に沿って複数の列状に延びる、第１の露出端分布領域４８を形成している。第１の露出端分布領域４８は第１の外部端子電極３０により被覆される。第１の電極露出端４０の幅と第１のダミー露出端４３の幅とは互いに実質的に同じであることが好ましい。

図示しないが、第２の電極露出端４１および第２のダミー露出端４５についても、同様にして、第２の側面２７上において、第２の露出端分布領域を形成し、第２の露出端分布領域は第２の外部端子電極３１により被覆される。

なお、１つの露出端分布領域について、一方の外層部に配置されるダミー導体の枚数は１〜３０枚であることが好ましい。

セラミック層２３を構成する材料しては、たとえば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。そのほか、ＰＺＴ系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミックなどを用いることもできる。

セラミック層２３を構成する材料として、誘電体セラミックを用いた場合は、積層セラミック電子部品２１はコンデンサとして機能し、圧電体セラックを用いた場合は、圧電部品として機能し、半導体セラミックを用いた場合は、サーミスタとして機能する。セラミック層２３の焼成後の厚みは、０．１〜１０μｍであることが好ましい。

内部電極３２および３３やダミー導体３４および３５に含まれる導電材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、ＰｄもしくはＡｕ、またはこれらいずれか１種を含む合金などを用いることができる。内部電極３２および３３に含まれる導電材料とダミー導体３４および３５に含まれる導電材料とは互いに同じ金属からなることが好ましい。内部電極３２および３３やダミー導体３４および３５の各々の焼成後の厚みは、０.１〜２.０μｍであることが好ましい。特にダミー導体３４および３５の焼成後の厚みは、１.０μｍ以下であることが好ましい。

外部端子電極３０および３１は、露出端分布領域４８を被覆する下地導体膜と、下地導体膜上に形成された上層めっき膜とからなることが好ましい。下地導体膜としては、ガラス成分を含む厚膜導体膜を用いることもできるが、直接めっきにより形成されためっき膜であることが好ましい。

下地導体膜は、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金からなることが好ましい。

たとえば、内部電極３２および３３ならびにダミー導体３４および３５においてＮｉを用いた場合、下地めっき膜としては、Ｎｉとの接合性の良いＣｕを用いることが好ましい。また、上層めっき膜を複数層から構成する場合、下地の第１層を構成する金属としては、はんだバリア性能を有するＮｉを用いることが好ましく、外表面をなす第２層を構成する金属としては、はんだ濡れ性の良いＳｎやＡｕを用いることが好ましい。

下地めっき膜や上層めっき膜の１層あたりの厚みは、１〜１５μmであることが好ましい。

次に、上述した積層セラミック電子部品２１の製造方法の一例について説明する。

まず、セラミック層２３となるべきセラミックグリーンシート、内部電極３２および３３のための導電性ペースト、ならびにダミー導体３４および３５のための導電性ペーストがそれぞれ準備される。これらセラミックグリーンシートおよび導電性ペーストには、バインダおよび溶剤が含まれるが、これらバインダおよび溶剤としては、それぞれ、公知の有機バインダおよび有機溶剤を用いることができる。

次に、セラミックグリーンシート上に、たとえばスクリーン印刷法などにより所定のパターンをもって導電性ペーストが印刷される。これによって、内部電極３２および３３の各々となるべき導電性ペースト膜とダミー導体３４および３５の各々となるべき導電性ペースト膜との双方が形成されたセラミックグリーンシート、ならびにダミー導体３４および３５の各々となるべき導電性ペースト膜が形成されたセラミックグリーンシートが得られる。

次に、上述のように内部電極３２および３３の各々となるべき導電性ペースト膜とダミー導体３４および３５の各々となるべき導電性ペースト膜との双方が形成されたセラミックグリーンシートを所定の順序でかつ所定枚数積層し、その上下に外層用セラミックグリーンシートを所定枚数積層することによって、生の状態のマザー積層体が得られる。外層用セラミックグリーンシートは、ダミー導体３４および３５の各々となるべき導電性ペースト膜が形成されたものも含む。マザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。

次に、生のマザー積層体は所定のサイズにカットされ、それによって、セラミック素体２２の生の状態のものが切り出される。

次に、生のセラミック素体２２が焼成される。焼成温度は、セラミックグリーンシートに含まれるセラミック材料や導電性ペースト膜に含まれる金属材料にもよるが、たとえば９００〜１３００℃の範囲に選ばれることが好ましい。

次に、必要に応じて、バレル研磨等による研磨処理を施し、内部電極３２および３３の電極露出端４０および４１ならびにダミー導体３４および３５のダミー露出端４３および４５の面出しを行なう。同時に、セラミック素体２２の稜部や角部に丸みが形成される。

次に、めっき処理を施し、露出端分布領域４８を被覆するようにして下地めっき膜を形成する。このとき、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、電解めっきを採用することが好ましい。また、めっきを実施するにあたっては、バレルめっきを用いることが好ましい。

次に、必要に応じて、下地めっき膜上に１層以上の上層めっき膜を形成する。

図１０は、この発明の第２の実施形態を説明するための図２に対応する図である。図１０において、図２に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第２の実施形態による積層セラミック電子部品２１ａは、セラミック素体２２の外層部４６および４７にのみ、ダミー導体３４および３５が形成されていることを特徴としている。

図１１は、この発明の第３の実施形態を説明するための図２に対応する図である。図１１において、図２に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第３の実施形態による積層セラミック電子部品２１ｂは、セラミック素体２２の外層部４６および４７には、ダミー導体が形成されず、外層部４６および４７に挟まれた部分、すなわち、内部電極３２および３３が配置された部分にのみ、ダミー導体３４および３５が形成されていることを特徴としている。

第３の実施形態による積層セラミック電子部品２１ｂでは、上述のように、外層部４６および４７にダミー導体が形成されない代わりに、セラミック素体２２の第１および第２の主面２４および２５上に、第１および第２の補助導体５１および５２が形成され、それによって、外部端子電極３０および３１に含まれる下地めっき膜のめっき成長を補助するようにされている。

図１２は、この発明の第４の実施形態を説明するための図３に対応する図であるが、図１２では、外部端子電極をも図示している。図１２において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第４の実施形態による積層セラミック電子部品２１ｃは、多端子型低ＥＳＬ積層セラミックコンデンサとして使用され得るものである。この積層セラミック電子部品２１ｃは、図１に示した積層セラミック電子部品２１と同様の外観を有している。

セラミック素体２２の内部には、互いの間に所定のセラミック層２３を介在させた状態で、第１および第２の内部電極５５および５６が複数組積層方向に交互に形成されている。

図１２（ａ）に示すように、第１の内部電極５５は、第１の有効部５７と第１の有効部５７から第１および第２の側面２６および２７の各々にまで引き出される複数の第１の引出し部５８とを有していて、第１の引出し部５８の各終端に、第１または第２の側面２６または２７に露出する第１の電極露出端５９を位置させている。

図１２（ｂ）に示すように、第２の内部電極５６は、第１の有効部５７と対向する第２の有効部６０と第２の有効部６０から第１および第２の側面２６および２７の各々にまで引き出される複数の第２の引出し部６１とを有していて、第２の引出し部６１の各終端に、第１または第２の側面２６または２７に露出する第２の電極露出端６２を位置させている。

また、図１２（ｂ）に示すように、第２の内部電極５６とは電気的に絶縁されながら、第２の内部電極５６と同一平面上に、第１のダミー導体６３が形成されている。図１２（ａ）に示すように、第１の内部電極５５とは電気的に絶縁されながら、第１の内部電極５５と同一平面上に、第２のダミー導体６４が形成されている。

第１のダミー導体６３は、第１のダミー本体部６５と、第１のダミー本体部６５の終端に位置して第１または第２の側面２６または２７上に露出する第１のダミー露出端６６とを有している。第２のダミー導体６４は、第２のダミー本体部６７と、第２のダミー本体部６７の終端に位置して第１または第２の側面２６または２７上に露出する第２のダミー露出端６８とを有している。

セラミック層２３の積層方向に沿ってセラミック素体２２を投影した際に、第１の引出し部５８と第１のダミー本体部６５とが重なるように配置され、第２の引出し部６１と第２のダミー本体部６７とが重なるように配置されている。

したがって、第１の電極露出端５９および第１のダミー露出端６６は、第１および第２の側面２６および２７の各々上において、セラミック層２３の積層方向に沿って複数の列状に延びる、第１の露出端分布領域を形成し、また、第２の電極露出端６２および第２のダミー露出端６８は、第１および第２の側面２６および２７の各々上において、セラミック層２３の積層方向に沿って複数の列状に延びる、第２の露出端分布領域を形成する。

これら第１の露出端分布領域と第２の露出端分布領域とは、第１および第２の側面２６および２７の各々上において、交互に配列される。第１の露出端分布領域は第１の外部端子電極６９により被覆される。これによって、第１の電極露出端５９および第１のダミー露出端６６は、第１の外部端子電極６９と電気的に接続される。他方、第２の露出端分布領域は第２の外部端子電極７０により被覆される。これによって、第２の電極露出端６２および第２のダミー露出端６６は、第２の外部端子電極７０と電気的に接続される。

また、上述のことからわかるように、積層セラミック電子部品２１ｃでは、第１の外部端子電極６９と第２の外部端子電極７０とは、第１および第２の側面２６および２７の各々上において、交互に配置される。

図１３は、この発明の第５の実施形態を説明するための図３に対応する図であるが、図１３では、外部端子電極をも図示している。図１３において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第５の実施形態による積層セラミック電子部品２１ｄは、より長い幅方向寸法を有する第１および第２の側面２６および２７上に、それぞれ、第１および第２の外部端子電極７１および７２が各々１つずつ形成されたものであり、一般的な積層セラミックコンデンサと比較して、いわゆるＬＷ逆転型と称されるものである。このような構造の積層セラミック電子部品２１ｄは、低ＥＳＬ積層セラミックコンデンサとして使用され得るものである。

セラミック素体２２の内部には、互いの間に所定のセラミック層２３を介在させた状態で、第１および第２の内部電極７３および７４が複数組積層方向に交互に形成されている。

図１３（ａ）に示すように、第１の内部電極７３は、第１の有効部７５と第１の有効部７５から第１の側面２６にまで引き出される第１の引出し部７６とを有していて、第１の引出し部７６の終端に、第１の側面２６に露出する第１の電極露出端７７を位置させている。

図１３（ｂ）に示すように、第２の内部電極７４は、第１の有効部７５と対向する第２の有効部７８と第２の有効部７８から第２の側面２７にまで引き出される第２の引出し部７９とを有していて、第２の引出し部７９の終端に、第２の側面２７に露出する第２の電極露出端８０を位置させている。

また、図１３（ｂ）に示すように、第２の内部電極７４とは電気的に絶縁されながら、第２の内部電極７４と同一平面上に、第１のダミー導体８１形成されている。図１３（ａ）に示すように、第１の内部電極７３とは電気的に絶縁されながら、第１の内部電極７３と同一平面上に、第２のダミー導体８２が形成されている。

第１のダミー導体８１は、第１のダミー本体部８３と、第１のダミー本体部８３の終端に位置して第１の側面２６上に露出する第１のダミー露出端８４とを有している。第２のダミー導体８２は、第２のダミー本体部８５と、第２のダミー本体部８５の終端に位置して第２の側面２７上に露出する第２のダミー露出端８６とを有している。

セラミック層２３の積層方向に沿ってセラミック素体２２を投影した際に、第１の引出し部７６と第１のダミー本体部８３とが重なるように配置され、第２の引出し部７９と第２のダミー本体部８５とが重なるように配置されている。

したがって、第１の電極露出端７７および第１のダミー露出端８４は、第１の側面２６上において、セラミック層２３の積層方向に沿って列状に延びる、第１の露出端分布領域を形成し、また、第２の電極露出端８０および第２のダミー露出端８６は、第２の側面２７上において、セラミック層２３の積層方向に沿って列状に延びる、第２の露出端分布領域を形成する。

第１の外部端子電極７１は、第１の露出端分布領域を被覆するように形成され、これによって、第１の電極露出端７７および第１のダミー露出端８４は、第１の外部端子電極７１と電気的に接続される。他方、第２の外部端子電極７２は、第２の露出端分布領域を被覆するように形成され、これによって、第２の電極露出端８０および第２のダミー露出端８６は、第２の外部端子電極７２と電気的に接続される。

図１４は、この発明の第６の実施形態を説明するための図１３に対応する図である。図１４において、図１３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１４に示した第６の実施形態による積層セラミック電子部品２１ｅは、上記図１３に示した第５の実施形態による積層セラミック電子部品２１ｄの変形例となるもので、セラミック素体２２における内部電極が形成されない外層部に、第１および第２のダミー導体８１および８２が形成されていることを特徴としている。図１４において、（ａ）は一方の外層部にあるセラミック層２３を示し、（ｂ）は他方の外層部にあるセラミック層２３を示している。

図１５は、この発明の第７の実施形態を説明するための図３に対応する図であるが、図１５では、外部端子電極をも図示している。図１５において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第７の実施形態による積層セラミック電子部品２１ｆでは、第３の側面２８から第１および第２の側面２６および２７の各一部にまでＵ字状に延びるように、第１の外部端子電極９１が形成され、他方、第４の側面２９から第１および第２の側面２６および２７の各一部にまでＵ字状に延びるように、第２の外部端子電極９２が形成されている。

図１５（ｂ）および（ｃ）に示すように、セラミック素体２２の内部には、互いの間に所定のセラミック層２３を介在させた状態で、第１および第２の内部電極９３および９４が複数組積層方向に交互に形成されている。

第１の内部電極９３は、図１５（ｂ）に示すように、第１の有効部９５と第１の有効部９５から第３の側面２８ならびに第１および第２の側面２６および２７の各一部にまで引き出される第１の引出し部９６とを有していて、第１の引出し部９６の終端に、第３の側面２８ならびに第１および第２の側面２６および２７の各一部に露出する第１の電極露出端９７を位置させている。このようにして、第１の内部電極９３は全体としてＴ字状の平面形状を有していて、第１の引出し部９６および第１の電極露出端９７はＵ字状に延びている。

第２の内部電極９４は、図１５（ｃ）に示すように、第２の有効部９８と第２の有効部９８から第４の側面２９ならびに第１および第２の側面２６および２７の各一部にまで引き出される第２の引出し部９９とを有していて、第２の引出し部９９の終端に、第４の側面２９ならびに第１および第２の側面２６および２７の各一部に露出する第２の電極露出端１００を位置させている。このようにして、第２の内部電極９４についても、全体としてＴ字状の平面形状を有していて、第２の引出し部９９および第２の電極露出端１００はＵ字状に延びている。

図１５（ａ）および（ｄ）に示すように、セラミック素体２２の、内部電極９３および９４のいずれもが形成されない外層部に、第１および第２のダミー導体１０１および１０２が形成されている。

第１のダミー導体１０１は、全体としてＵ字状に延び、第１のダミー本体部１０３と、第１のダミー本体部１０３の終端に位置して第３の側面２８ならびに第１および第２の側面２６および２７の各一部上に露出する第１のダミー露出端１０４とを有している。第２のダミー導体１０２は、第２のダミー本体部１０５と、第２のダミー本体部１０５の終端に位置して第４の側面２９ならびに第１および第２の側面２６および２７の各一部上に露出する第２のダミー露出端１０６とを有している。

セラミック層２３の積層方向に沿ってセラミック素体２２を投影した際に、第１の引出し部９６と第１のダミー本体部１０３とが重なるように配置され、第２の引出し部９９と第２のダミー本体部１０５とが重なるように配置されている。

したがって、第１の電極露出端９７および第１のダミー露出端１０４は、第３の側面２８ならびに第１および第２の側面２６および２７の各一部上において、セラミック層２３の積層方向に沿って列状に延びる、第１の露出端分布領域を形成し、また、第２の電極露出端１００および第２のダミー露出端１０６は、第４の側面２９ならびに第１および第２の側面２６および２７の各一部上において、セラミック層２３の積層方向に沿って列状に延びる、第２の露出端分布領域を形成する。

第１の外部端子電極９１は、第１の露出端分布領域を被覆するように形成され、これによって、第１の電極露出端９７および第１のダミー露出端１０４は、第１の外部端子電極９１と電気的に接続される。他方、第２の外部端子電極９２は、第２の露出端分布領域を被覆するように形成され、これによって、第２の電極露出端１００および第２のダミー露出端１０６は、第２の外部端子電極９２と電気的に接続される。

この積層セラミック電子部品２１ｆは、内部電極９３および９４が実装基板に対して垂直となるように、すなわち、第３または第４の側面２８または２９を実装側の面として実装基板に実装される。

この発明の第１の実施形態による積層セラミック電子部品２１の外観を示す斜視図である。図１の線Ａ−Ａに沿う断面図である。図１に示した積層セラミック電子部品２１に備えるセラミック素体２２の内部構造を示す平面図である。図３に示した第１のダミー導体３４を拡大して第１の外部端子電極３０とともに示す平面図である。第１のダミー導体３４の第１の変形例を示す、図４に対応する図である。第１のダミー導体３４の第２の変形例を示す、図４に対応する図である。第１のダミー導体３４の第３の変形例を示す、図４に対応する図である。第１のダミー導体３４の第４の変形例を示す、図４に対応する図である。図１に示した積層セラミック電子部品２１における、外部端子電極３０および３１を形成する前の段階にあるセラミック素体２２の第１の側面２６を示す図である。この発明の第２の実施形態を説明するための図２に対応する図である。この発明の第３の実施形態を説明するための図２に対応する図である。この発明の第４の実施形態を説明するための図３に対応する図である。この発明の第５の実施形態を説明するための図３に対応する図である。この発明の第６の実施形態を説明するための図３に対応する図である。この発明の第７の実施形態を説明するための図３に対応する図である。この発明が解決しようとする課題を説明するためのもので、マザーブロックをプレスしたときに生じたうねり（波打ち）が原因となる不所望な変形が持ち込まれた積層セラミック電子部品１の一部を拡大して示す断面図である。この発明が解決しようとする課題を説明するためのもので、セラミックグリーンシート１０の積層・逐次圧着工程を図解する断面図である。この発明が解決しようとする課題を説明するためのもので、セラミック素体１３の側面１４において複数列をなしてストライプ状に形成されるべき外部端子電極１２が不所望にも台形形状になった状態を示す図である。

符号の説明

２１，２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ積層セラミック電子部品
２２セラミック素体
２３セラミック層
２４，２５主面
２６〜２９側面
３０，３１，６９，７０，７１，７２，９１，９２外部端子電極
３２，３３，５５，５６，７３，７４，９３，９４内部電極
３４，３５，６３，６４，８１，８２，１０１，１０２ダミー導体
３６，３８，５７，６０，７５，７８，９５，９８有効部
３７，３９，５８，６１，７６，７９，９６，９９引出し部
４０，４１，５９，６２，７７，８０，９７，１００電極露出端
４２，４４，６５，６７，８３，８５，１０３，１０５ダミー本体部
４３，４５，６６，６８，８４，８６，１０４，１０６ダミー露出端
４８第１の露出端分布領域

Claims

複数のセラミック層が積層されてなり、互いに対向する第１の主面および第２の主面と、前記第１の主面および前記第２の主面間を接続する複数の側面とを有する、セラミック素体と、
前記セラミック素体の内部に形成され、第１の有効部と、前記第１の有効部から少なくとも１つの前記側面まで引き出された第１の引出し部と、前記第１の引出し部の終端に位置して前記側面上に露出する第１の電極露出端とを有し、前記第１の有効部の導体密度と前記第１の引出し部の導体密度とは互いに同じである、第１の内部電極と、
前記セラミック素体の内部に形成され、特定の前記セラミック層を介して前記第１の有効部と対向する第２の有効部と、前記第２の有効部から少なくとも１つの前記側面まで引き出された第２の引出し部と、前記第２の引出し部の終端に位置して前記側面上に露出する第２の電極露出端とを有し、前記第２の有効部の導体密度と前記第２の引出し部の導体密度とは互いに同じである、第２の内部電極と、
前記セラミック素体の内部に形成され、第１のダミー本体部と、前記第１のダミー本体部の終端に位置して少なくとも１つの前記側面上に露出する第１のダミー露出端とを有し、前記第２の内部電極とは電気的に絶縁された、第１のダミー導体と、
前記セラミック素体の内部に形成され、第２のダミー本体部と、前記第２のダミー本体部の終端に位置して少なくとも１つの前記側面上に露出する第２のダミー露出端とを有し、前記第１の内部電極とは電気的に絶縁された、第２のダミー導体と、
前記セラミック素体の少なくとも１つの前記側面上に形成された、第１の外部端子電極と、
前記セラミック素体の少なくとも１つの前記側面上に形成された、第２の外部端子電極と
を備え、
前記第１の電極露出端および前記第１のダミー露出端は、少なくとも１つの前記側面上において、前記セラミック層の積層方向に沿って少なくとも１つの列状に延びる、第１の露出端分布領域を形成し、
前記第２の電極露出端および前記第２のダミー露出端は、少なくとも１つの前記側面上において、前記セラミック層の積層方向に沿って少なくとも１つの列状に延びる、第２の露出端分布領域を形成し、
前記第１の外部端子電極は、前記第１の露出端分布領域を被覆するようにして形成され、
前記第２の外部端子電極は、前記第２の露出端分布領域を被覆するようにして形成され、
前記第１のダミー本体部における導体密度は、前記第１の引出し部における導体密度よりも低く、
前記第２のダミー本体部における導体密度は、前記第２の引出し部における導体密度よりも低い、
積層セラミック電子部品。
前記第１の外部端子電極は、前記第１の露出端分布領域を被覆するようにして直接めっきにより形成された、第１の下地めっき膜を含み、前記第２の外部端子電極は、前記第２の露出端分布領域を被覆するようにして直接めっきにより形成された、第２の下地めっき膜を含む、請求項１に記載の積層セラミック電子部品。
前記第１のダミー導体は、前記第２の内部電極と同一平面上に形成され、前記第２のダミー導体は、前記第１の内部電極と同一平面上に形成されている、請求項１または２に記載の積層セラミック電子部品。
前記第１のダミー導体および前記第２のダミー導体は互いに同一平面上に形成されている、請求項１または２に記載の積層セラミック電子部品。
前記セラミック素体は、前記第１の主面側および前記第２の主面側のそれぞれにおいて、前記第１の内部電極および前記第２の内部電極のいずれもが形成されていない外層部を含み、前記第１のダミー導体および前記第２のダミー導体は、前記外層部に形成されている、請求項１または２に記載の積層セラミック電子部品。
前記複数の側面は、互いに対向する第１の側面および第２の側面を含み、前記第１の露出端分布領域は前記第１の側面上に配置され、前記第２の露出端分布領域は前記第２の側面上に配置される、請求項１ないし５のいずれかに記載の積層セラミック電子部品。
前記複数の側面は、互いに対向する第１の側面および第２の側面と互いに対向する第３の側面および第４の側面とを含み、前記第１の露出端分布領域は、前記第１の側面上、前記第３の側面上および前記第４の側面上に配置され、前記第２の露出端分布領域は、前記第２の側面上、前記第３の側面上および前記第４の側面上に配置される、請求項１ないし５のいずれかに記載の積層セラミック電子部品。
少なくとも１つの前記側面上において、当該側面の幅方向に沿って前記第１の露出端分布領域が複数列配置され、少なくとも１つの前記側面上において、当該側面の幅方向に沿って前記第２の露出端分布領域が複数列配置される、請求項１ないし５のいずれかに記載の積層セラミック電子部品。
前記第１のダミー本体部および前記第２のダミー本体部において、互いに間隔を隔てて延びる複数の線状に導体が形成されている、請求項１ないし８のいずれかに記載の積層セラミック電子部品。
前記第１のダミー本体部および前記第２のダミー本体部において、網状に導体が形成されている、請求項１ないし８のいずれかに記載の積層セラミック電子部品。