KR102589835B1 - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR102589835B1
KR102589835B1 KR1020180117401A KR20180117401A KR102589835B1 KR 102589835 B1 KR102589835 B1 KR 102589835B1 KR 1020180117401 A KR1020180117401 A KR 1020180117401A KR 20180117401 A KR20180117401 A KR 20180117401A KR 102589835 B1 KR102589835 B1 KR 102589835B1
Authority
KR
South Korea
Prior art keywords
ceramic body
exposed
electronic component
strength
multilayer ceramic
Prior art date
Application number
KR1020180117401A
Other languages
English (en)
Other versions
KR20190121186A (ko
Inventor
정도영
김제중
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180117401A priority Critical patent/KR102589835B1/ko
Priority to US16/195,064 priority patent/US11017944B2/en
Priority to CN201910117271.8A priority patent/CN110993338B/zh
Publication of KR20190121186A publication Critical patent/KR20190121186A/ko
Application granted granted Critical
Publication of KR102589835B1 publication Critical patent/KR102589835B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 및 제2 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치되되, 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 외부전극을 포함하며, 상기 제1 내부전극은 상기 세라믹 바디의 일면으로 노출되고, 상기 제2 내부전극은 상기 세라믹 바디의 일면에 대향하는 타면으로 노출되며, 상기 서로 대향하는 제1 내부전극과 제2 내부전극 사이에는 강도 향상 물질층이 배치된 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품 {Multi-layered ceramic electronic component}
본 발명은 적층 세라믹 전자부품에 관한 것으로, 보다 구체적으로는 신뢰성이 우수한 적층 세라믹 전자부품에 관한 것이다.
최근, 전자 제품의 소형화, 슬림화 및 다기능화에 따라 적층 세라믹 커패시터도 소형화가 요구되고 있으며, 적층 세라믹 커패시터의 실장도 고 집적화되고 있다.
전자부품 중 하나인 적층 세라믹 커패시터는 액정 표시 장치 (LCD, Liquid Crystal Display) 및 플라즈마 표시 장치 패널 (PDP, Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기 (PDA, Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 한다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
한편, 최근 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 사용되기 위하여 고신뢰성 및 고강도 특성이 요구되고 있다.
특히, 적층 세라믹 커패시터에 대한 높은 휨강도 특성을 요구하고 있어, 휨특성 향상을 위한 내부 및 외부 구조 등에 있어서 개선이 필요한 실정이다.
일본공개특허공보 2011-018874
본 발명은 적층 세라믹 전자부품에 관한 것으로, 보다 구체적으로는 신뢰성이 우수한 적층 세라믹 전자부품에 관한 것이다.
본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 및 제2 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치되되, 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 외부전극을 포함하며, 상기 제1 내부전극은 상기 세라믹 바디의 일면으로 노출되고, 상기 제2 내부전극은 상기 세라믹 바디의 일면에 대향하는 타면으로 노출되며, 상기 서로 대향하는 제1 내부전극과 제2 내부전극 사이에는 강도 향상 물질층이 배치된 적층 세라믹 전자부품을 제공한다.
본 발명의 일 실시형태에 따르면, 서로 대향하는 제1 내부전극과 제2 내부전극 사이에 강도 향상 물질층을 배치함으로써, 휨강도를 개선할 수 있어 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 세라믹 바디를 나타낸 모식도이다.
도 3은 본 발명의 일 실시 형태에 따른 도 1의 I-I' 단면도이다.
도 4는 본 발명의 다른 실시 형태에 따른 도 1의 I-I' 단면도이다.
도 5는 도 3의 B 영역 확대도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙이도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 세라믹 바디를 나타낸 모식도이다.
도 3은 도 1의 I-I' 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 유전체층(111) 및 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 및 제2 내부전극(121, 122)을 포함하며, 제1 방향으로 대향하는 제1 면(S1) 및 제2 면(S2), 상기 제1 면(S1) 및 제2 면(S2)과 연결되고, 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4), 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면(S5) 및 제6 면(S6)을 포함하는 세라믹 바디(110) 및 상기 세라믹 바디(110)의 외측에 배치되되, 상기 복수의 제1 및 제2 내부전극(121, 122)과 전기적으로 연결되는 제1 및 제2 외부전극(131, 132)을 포함하며, 상기 제1 내부전극(121)은 상기 세라믹 바디(110)의 일면으로 노출되고, 상기 제2 내부전극(122)은 상기 세라믹 바디(110)의 일면에 대향하는 타면으로 노출되며, 상기 서로 대향하는 제1 내부전극(121)과 제2 내부전극(122) 사이에는 강도 향상 물질층(124)이 배치된다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
본 발명의 일 실시형태에서, 세라믹 바디(110)는 형상에 있어 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.
상기 세라믹 바디(110)는 제1 방향으로 대향하는 제1 면(S1) 및 제2 면(S2), 상기 제1 면(S1) 및 제2 면(S2)과 연결되고, 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4), 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면(S5) 및 제6 면(S6)을 포함할 수 있다.
상기 제1 면(S1) 및 제2 면(S2)은 제1 방향인 세라믹 바디(110)의 두께 방향으로 마주보는 면으로, 상기 제3 면(S3) 및 제4 면(S4)은 제2 방향인 길이 방향으로 마주보는 면으로 정의될 수 있으며, 상기 제5 면(S5) 및 제6 면(S6)은 제3 방향인 폭 방향으로 마주보는 면으로 정의될 수 있다.
상기 세라믹 바디(110) 내부에 형성된 복수 개의 제1 및 제2 내부전극(121, 122)은 세라믹 바디의 제3 면(S3) 또는 제4 면(S4)으로 일단이 노출된다.
상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있다.
제1 내부전극(121)의 일단은 제3 면(S3)으로 노출되고, 제2 내부전극(122)의 일단은 제4 면(S4)으로 노출될 수 있다.
상기 제1 내부전극(121) 및 제2 내부전극(122)의 타단은 제4 면(S4) 또는 제3 면(S3)으로부터 일정 간격을 두고 형성된다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.
상기 세라믹 바디의 제3 면(S3) 및 제4 면(S4)에는 제1 및 제2 외부전극(131, 132)이 형성되어 상기 내부전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다.
상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
이러한 세라믹 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브부(A)와, 상하 마진부로서 액티브부(A)의 상하부에 각각 형성된 상부 커버부(C1) 및 하부 커버부(C2)로 구성될 수 있다.
상기 액티브부(A)는 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 커버부(C1) 및 하부 커버부(C2)는 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
즉, 상기 상부 커버부(C1) 및 하부 커버부(C2)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
상기 상부 커버부(C1) 및 하부 커버부(C2)는 단일 유전체층 또는 2 개 이상의 유전체층을 액티브부(A)의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 제1 내부전극(121)과 전기적으로 연결된 제1 외부전극(131) 및 상기 제2 내부 전극(122)과 전기적으로 연결된 제2 외부전극(132)을 포함할 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결될 수 있으며, 상기 제2 외부전극(132)은 상기 제1 외부전극(131)과 다른 전위에 연결될 수 있다.
상기 제1 및 제2 외부 전극(131, 132)은 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3) 및 제4 면(S4)에 각각 배치되되, 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)으로 연장 배치될 수 있다.
상기 외부전극(131, 132)은 상기 세라믹 바디(111)의 외측에 배치되되, 상기 내부전극(121, 122)과 전기적으로 연결되는 전극층(131a, 132a)과 상기 전극층(131a, 132a) 상에 배치된 전도성 수지층(131b, 132b)을 포함할 수 있다.
상기 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함할 수 있다.
상기 전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 전극층(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
상기 전도성 수지층(131b, 132b)은 전극층(131a, 132a) 상에 형성되며, 전극층(131a, 132a)을 완전히 덮는 형태로 형성될 수 있다.
상기 전도성 수지층(131b, 132b)에 포함되는 베이스 수지는 접합성 및 충격흡수성을 가지고, 도전성 금속 분말과 혼합하여 페이스트를 만들 수 있는 것이면 특별히 제한되지 않으며, 예를 들어 에폭시계 수지를 포함할 수 있다.
상기 전도성 수지층(131b, 132b)에 포함되는 도전성 금속은 전극층(131a, 132a)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 서로 대향하는 제1 내부전극(121)과 제2 내부전극(122) 사이에 강도 향상 물질층(124)을 배치함으로써, 적층 세라믹 커패시터의 휨강도를 개선할 수 있다.
상기 강도 향상 물질층(124)은 상기 세라믹 바디(110)의 제1 방향인 두께 방향에서 서로 대향하는 제1 내부전극(121)과 제2 내부전극(122)의 사이에 배치된다.
최근 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 사용되기 위하여 고신뢰성 및 고강도 특성이 요구되고 있다.
특히, 전장용 적층 세라믹 커패시터의 경우 내전압 특성 확보를 위해 저용량대 기종을 사용하며, 이 경우 오픈 모드 (Open mode) 혹은 플로팅 모드 (Floating mode)로 설계된 내부전극을 적용하고 있다.
이러한 전장용 적층 세라믹 커패시터에 오픈 모드 (Open mode) 혹은 플로팅 모드 (Floating mode)의 내부 전극이 적용될 경우 내부 전극의 적층수가 부족하여 외부전극과의 접촉성 불량 및 휨강도 특성이 저하되는 문제가 있다.
본 발명의 일 실시형태에 따르면, 강도 향상 물질층(124)을 상기 세라믹 바디(110)의 제1 방향인 두께 방향에서 서로 대향하는 제1 내부전극(121)과 제2 내부전극(122)의 사이에 배치함으로써, 적층 세라믹 커패시터의 휨강도를 개선할 수 있다.
상기 강도 향상 물질층(124)은 도전성 금속층일 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 강도 향상 물질층(124)이 도전성 금속층일 경우 상기 도전성 금속은 상기 제1 및 제2 내부전극(121, 122)이 포함하는 금속과 동일한 금속일 수 있다.
구체적으로, 상기 도전성 금속은 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질을 포함할 수 있다.
한편, 상기 강도 향상 물질층(124)은 수지를 포함할 수 있다.
상기 강도 향상 물질층(124)이 수지를 포함할 경우, 상기 수지는 에폭시 수지일 수 있으나, 반드시 이에 제한되는 것은 아니다.
또한, 강도 향상 물질층(124)이 수지를 포함할 경우, 도전성 금속을 더 포함할 수 있으며, 이 경우 도전성 금속은 구리(Cu)일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 강도 향상 물질층(124)은 상기 세라믹 바디(110)의 제1 방향인 두께 방향에서 서로 대향하는 제1 내부전극(121)과 제2 내부전극(122)의 사이에 배치되기 때문에, 세라믹 바디(110)의 액티브부(A) 내에 배치된다.
즉, 상기 강도 향상 물질층(124)은 액티브부(A)의 내부로서, 세라믹 바디(110)의 두께 방향으로 제1 내부전극(121)과 제2 내부전극(122)의 사이에 배치되며, 상하 마진부로서 액티브부(A)의 상하부에 각각 형성된 상부 커버부(C1) 및 하부 커버부(C2)에 배치되지 않는다.
상기 강도 향상 물질층(124)은 상기 세라믹 바디(110)의 일면 및 상기 일면에 대향하는 타면으로 노출되되, 서로 이격한 형태일 수 있다.
도 3을 참조하면, 상기 강도 향상 물질층(124)은 상기 세라믹 바디(110)의 내부에 형성된 복수 개의 제1 및 제2 내부전극(121, 122)의 일단이 노출되는 면과 동일하게 세라믹 바디(110)의 제3 면(S3) 또는 제4 면(S4)으로 일단이 노출된다.
상기 강도 향상 물질층(124) 중 세라믹 바디(110)의 제3 면(S3)으로 노출된 것은 제1 내부전극(121)과 중첩하되, 제2 내부전극(122)과는 중첩하지 않는다.
마찬가지로, 상기 강도 향상 물질층(124) 중 세라믹 바디(110)의 제4 면(S4)으로 노출된 것은 제2 내부전극(122)과 중첩하되, 제1 내부전극(121)과는 중첩하지 않는다.
또한, 상기 강도 향상 물질층(124)은 상기 세라믹 바디(110)의 일면 및 상기 일면에 대향하는 타면으로 노출되되, 서로 동일 평면 상에서 이격한 형태일 수 있다.
또한, 후술하는 바와 같이 상기 강도 향상 물질층(124)은 상기 세라믹 바디(110)의 길이 방향으로 제1 더미전극(123a) 및 제2 더미전극(123b)과 동일한 길이를 가질 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)의 일면 및 상기 일면에 대향하는 타면으로 노출된 더미 전극(123)을 더 포함할 수 있다.
구체적으로, 상기 제1 내부전극(121)이 배치된 유전체층(111)과 동일한 층에는 제1 내부전극(121)이 노출된 세라믹 바디(110)의 면과 대향하는 타면으로 노출된 제1 더미전극(123a)을 더 포함할 수 있다.
상기 제1 내부전극(121)은 상기 세라믹 바디(110)의 길이 방향인 제3 면(S3)으로 노출되며, 상기 제1 더미전극(123a)은 상기 제1 내부전극(121)이 배치된 유전체층(111)과 동일한 층에 배치되되, 상기 세라믹 바디(110)의 길이 방향인 제4 면(S4)으로 노출될 수 있다.
또한, 상기 제2 내부전극(122)이 배치된 유전체층(111)과 동일한 층에는 제2 내부전극(122)이 노출된 세라믹 바디(110)의 면과 대향하는 타면으로 노출된 제2 더미전극(123b)을 더 포함할 수 있다.
상기 제2 내부전극(122)은 상기 세라믹 바디(110)의 길이 방향인 제4 면(S4)으로 노출되며, 상기 제1 더미전극(123b)은 상기 제2 내부전극(122)이 배치된 유전체층(111)과 동일한 층에 배치되되, 상기 세라믹 바디(110)의 길이 방향인 제3 면(S3)으로 노출될 수 있다.
일반적으로, 전장용 적층 세라믹 커패시터의 경우 내전압 특성 확보를 위해 저용량대 기종을 사용하며, 이 경우 오픈 모드 (Open mode) 혹은 플로팅 모드 (Floating mode)로 설계된 내부전극을 적용하고 있다.
이러한 전장용 적층 세라믹 커패시터에 오픈 모드 (Open mode) 혹은 플로팅 모드 (Floating mode)의 내부 전극이 적용될 경우 내부 전극의 적층수가 부족하여 외부전극과의 접촉성 불량 및 휨강도 특성이 저하되는 문제가 있다.
이와 같이 외부전극과의 접촉성 불량 및 휨강도 특성 저하의 문제를 해결하기 위하여, 본 발명의 일 실시형태에 따르면 상기 세라믹 바디(110)의 일면 및 상기 일면에 대향하는 타면으로 노출된 더미 전극(123)을 더 포함할 수 있다.
상기 강도 향상 물질층(124)은 상기 제1 더미전극(123a) 및 제2 더미전극(123b)과 동일한 길이를 가질 수 있다.
상기 강도 향상 물질층(124)이 상기 제1 더미전극(123a) 및 제2 더미전극(123b)과 동일한 길이를 가질 수 있다는 의미는 완전한 동일을 의미하는 것은 아니며, 공정상 편차를 포함하는 개념으로 이해할 수 있다.
도 4는 본 발명의 다른 실시 형태에 따른 도 1의 I-I' 단면도이다.
도 4를 참조하면, 상기 세라믹 바디(110)의 일면으로 노출된 강도 향상 물질층(124)은 2층 이상을 포함할 수 있다.
또한, 상기 세라믹 바디(110)의 일면에 대향하는 타면으로 노출된 강도 향상 물질층(124)은 2층 이상을 포함할 수 있다.
상기 강도 향상 물질층(124)은 상기 세라믹 바디(110)의 일면인 제3 면(S3)으로 노출된 층 혹은 상기 세라믹 바디(110)의 일면에 대향하는 타면인 제4 면(S4)으로 노출된 층만 2층 이상을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
즉, 도 4에 도시된 바와 같이, 상기 강도 향상 물질층(124)은 상기 세라믹 바디(110)의 일면인 제3 면(S3)으로 노출된 층 및 상기 세라믹 바디(110)의 일면에 대향하는 타면인 제4 면(S4)으로 노출된 층이 2층 이상을 포함할 수 있다.
도 4에서는 상기 강도 향상 물질층(124)이 제1층(124a) 및 제2층(124b)의 2층으로 구성된 형태를 도시하고 있으나, 이에 제한되는 것은 아니며 3층 이상 배치될 수 있다.
도 5는 도 3의 B 영역 확대도이다.
도 5를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품에 있어서, 상기 유전체층(111)의 두께(td)와 상기 내부전극(121, 122)의 두께(te)는 td ＞ 2 × te 를 만족할 수 있다.
즉, 본 발명의 일 실시형태에 따르면, 상기 유전체층(111)의 두께(td)는 상기 내부전극(121, 122)의 두께(te)의 2 배 보다 더 큰 것을 특징으로 한다.
일반적으로 고전압 전장용 전자부품은, 고전압 환경 하에서 절연파괴전압의 저하에 따른 신뢰성 문제가 주요한 이슈이다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 고전압 환경 하에서 절연파괴전압의 저하를 막기 위하여 상기 유전체층(111)의 두께(td)는 상기 내부전극(121, 122)의 두께(te)의 2 배 보다 더 크게 함으로써, 내부 전극 간 거리인 유전체층의 두께를 증가시킴으로써, 절연파괴전압 특성을 향상시킬 수 있다.
상기 유전체층(111)의 두께(td)가 상기 내부전극(121, 122)의 두께(te)의 2 배 이하일 경우에는 내부 전극 간 거리인 유전체층의 두께가 얇아 절연파괴전압이 저하될 수 있다.
상기 내부전극의 두께(te)는 1 μm 미만일 수 있으며, 상기 유전체층의 두께(td)는 2.8 μm 미만일 수 있으나, 반드시 이에 제한되는 것은 아니다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법에 대하여 설명하나, 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조 방법은 우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체 층을 형성할 수 있다.
상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 μm의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.
다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련할 수 있다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 내부전극 패턴이 배치된 그린시트를 적층하여 세라믹 바디(110)를 만들었다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하는 공정에서, 상기 도포된 내부전극 패턴과 이격되도록 상기 그린시트와 동일한 상부면에 더미 전극 형성용 패턴을 더 형성할 수 있다.
또한, 별도의 그린시트 상에 강도 향상 물질층 형성용 페이스트를 도포하여, 강도 향상 물질층을 형성한 후 내부전극 패턴이 배치된 그린시트 사이에 삽입하여 적층할 수 있다.
상기 강도 향상 물질층 형성용 페이스트는 도전성 금속만을 포함할 수도 있으며, 에폭시 수지만을 포함하거나 에폭시 수지와 도전성 금속을 모두 포함할 수도 있다.
다음으로, 상기 세라믹 바디의 외측에 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속 및 글라스를 포함하는 전극층을 형성할 수 있다.
상기 글라스는 특별히 제한되는 것은 아니며, 일반적인 적층 세라믹 커패시터의 외부전극 제작에 사용되는 글라스와 동일한 조성의 물질이 사용될 수 있다.
상기 전극층은 상기 세라믹 바디의 상하면 및 단부에 형성됨으로써, 상기 제1 및 제2 내부전극과 각각 전기적으로 연결될 수 있다.
상기 전극층은 도전성 금속 대비 글라스를 5 부피% 이상 포함할 수 있다.
다음으로, 상기 전극층(131a, 132a) 상에 전도성 수지 조성물을 도포한 후 경화시켜 전도성 수지층(131b, 132b)을 형성할 수 있다.
상기 전도성 수지층(131b, 132b)은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속 및 베이스 수지를 포함하며, 상기 베이스 수지는 에폭시 수지일 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110: 세라믹 바디
111: 유전체층 121, 122: 제1 및 제2 내부전극
123: 더미전극 124: 강도 향상 물질층
131, 132: 제1 및 제2 외부 전극
131a, 132a: 전극층 131b, 132b: 전도성 수지층

Claims (13)

  1. 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 및 제2 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디; 및
    상기 세라믹 바디의 외측에 배치되되, 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 외부전극;을 포함하며,
    상기 제1 내부전극은 상기 세라믹 바디의 일면으로 노출되고, 상기 제2 내부전극은 상기 세라믹 바디의 일면에 대향하는 타면으로 노출되며,
    상기 서로 대향하는 제1 내부전극과 제2 내부전극 사이에는 강도 향상 물질층이 배치되며,
    상기 강도 향상 물질층은 수지를 포함하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 수지는 열경화성 수지를 포함하는 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 강도 향상 물질층은 도전성 금속층인 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 강도 향상 물질층은 상기 세라믹 바디의 일면 및 상기 일면에 대향하는 타면으로 노출되되, 서로 이격한 형태인 적층 세라믹 전자부품.
  5. 제4항에 있어서,
    상기 세라믹 바디의 일면으로 노출된 강도 향상 물질층은 2층 이상을 포함하는 적층 세라믹 전자부품.
  6. 제4항에 있어서,
    상기 세라믹 바디의 일면에 대향하는 타면으로 노출된 강도 향상 물질층은 2층 이상을 포함하는 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 제1 내부전극이 배치된 유전체층과 동일한 층에는 제1 내부전극이 노출된 세라믹 바디의 면과 대향하는 일면으로 노출된 제1 더미전극을 더 포함하며,
    상기 제2 내부전극이 배치된 유전체층과 동일한 층에는 제2 내부전극이 노출된 세라믹 바디의 면과 대향하는 타면으로 노출된 제2 더미전극을 더 포함하는 적층 세라믹 전자부품.
  8. 제7항에 있어서,
    상기 강도 향상 물질층은 상기 제1 더미전극 및 제2 더미전극과 동일한 길이를 갖는 적층 세라믹 전자부품.
  9. 제1항에 있어서,
    상기 유전체층의 두께(td)는 2.8 μm 미만인 적층 세라믹 전자부품.
  10. 제1항에 있어서,
    상기 유전체층의 두께(td)와 상기 내부전극의 두께(te)는 td ＞ 2 × te 를 만족하는 적층 세라믹 전자부품.
  11. 제2항에 있어서,
    상기 열경화성 수지는 에폭시 수지를 포함하는 적층 세라믹 전자부품.
  12. 제3항에 있어서,
    상기 도전성 금속층은 구리(Cu)를 포함하는 적층 세라믹 전자부품.
  13. 삭제
KR1020180117401A 2018-10-02 2018-10-02 적층 세라믹 전자부품 KR102589835B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180117401A KR102589835B1 (ko) 2018-10-02 2018-10-02 적층 세라믹 전자부품
US16/195,064 US11017944B2 (en) 2018-10-02 2018-11-19 Multilayer ceramic electronic component
CN201910117271.8A CN110993338B (zh) 2018-10-02 2019-02-15 多层陶瓷电子组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180117401A KR102589835B1 (ko) 2018-10-02 2018-10-02 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20190121186A KR20190121186A (ko) 2019-10-25
KR102589835B1 true KR102589835B1 (ko) 2023-10-16

Family

ID=68421249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180117401A KR102589835B1 (ko) 2018-10-02 2018-10-02 적층 세라믹 전자부품

Country Status (3)

Country Link
US (1) US11017944B2 (ko)
KR (1) KR102589835B1 (ko)
CN (1) CN110993338B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060250747A1 (en) * 2004-06-03 2006-11-09 Murata Manufacturing Co., Ltd. Layer-built capacitor, and its manufacturing method
US20100002356A1 (en) * 2008-07-02 2010-01-07 Murata Manufacturing Co., Ltd. Monolithic ceramic electronic component

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072452A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 積層型電子部品およびその製法
KR101053329B1 (ko) 2009-07-09 2011-08-01 삼성전기주식회사 세라믹 전자부품
JP2014027255A (ja) 2012-06-22 2014-02-06 Murata Mfg Co Ltd セラミック電子部品及びセラミック電子装置
JP2014220324A (ja) 2013-05-07 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ
JPWO2015045625A1 (ja) * 2013-09-24 2017-03-09 株式会社村田製作所 積層セラミック電子部品
KR102048094B1 (ko) * 2014-10-08 2019-11-22 삼성전기주식회사 전자 부품 및 이의 제조 방법
JP2016082184A (ja) * 2014-10-22 2016-05-16 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
KR101659209B1 (ko) * 2015-02-10 2016-09-22 삼성전기주식회사 적층 세라믹 전자부품 및 이를 구비한 기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060250747A1 (en) * 2004-06-03 2006-11-09 Murata Manufacturing Co., Ltd. Layer-built capacitor, and its manufacturing method
US20100002356A1 (en) * 2008-07-02 2010-01-07 Murata Manufacturing Co., Ltd. Monolithic ceramic electronic component

Also Published As

Publication number Publication date
CN110993338A (zh) 2020-04-10
KR20190121186A (ko) 2019-10-25
US11017944B2 (en) 2021-05-25
CN110993338B (zh) 2023-02-03
US20200105467A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
KR102137783B1 (ko) 세라믹 전자 부품
KR102191251B1 (ko) 적층 세라믹 전자부품
KR102703786B1 (ko) 적층 세라믹 전자부품
KR102139752B1 (ko) 세라믹 전자 부품
KR20190121226A (ko) 커패시터 부품
KR102589835B1 (ko) 적층 세라믹 전자부품
KR20190116186A (ko) 적층 세라믹 전자부품
KR102637096B1 (ko) 적층 세라믹 전자부품
KR102620518B1 (ko) 적층 세라믹 전자부품
KR102126414B1 (ko) 적층 세라믹 전자부품
KR102620519B1 (ko) 적층 세라믹 전자부품
KR102426209B1 (ko) 적층 세라믹 전자부품
KR20210009628A (ko) 적층 세라믹 전자 부품
KR20200040429A (ko) 적층 세라믹 전자부품
KR20200091844A (ko) 세라믹 전자 부품
KR20200090690A (ko) 세라믹 전자 부품
KR20210009627A (ko) 적층 세라믹 전자 부품

Legal Events

Date Code Title Description
G15R Request for early publication
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant