KR102048094B1 - 전자 부품 및 이의 제조 방법 - Google Patents
전자 부품 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR102048094B1 KR102048094B1 KR1020140136068A KR20140136068A KR102048094B1 KR 102048094 B1 KR102048094 B1 KR 102048094B1 KR 1020140136068 A KR1020140136068 A KR 1020140136068A KR 20140136068 A KR20140136068 A KR 20140136068A KR 102048094 B1 KR102048094 B1 KR 102048094B1
- Authority
- KR
- South Korea
- Prior art keywords
- multilayer ceramic
- ceramic capacitor
- hmc
- capacitor
- capacitors
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000919 ceramic Substances 0.000 claims abstract description 45
- 229920005989 resin Polymers 0.000 claims abstract description 9
- 239000011347 resin Substances 0.000 claims abstract description 9
- 239000003985 ceramic capacitor Substances 0.000 claims description 135
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 238000007667 floating Methods 0.000 claims description 5
- 239000004840 adhesive resin Substances 0.000 claims description 3
- 229920006223 adhesive resin Polymers 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 230000005534 acoustic noise Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002952 polymeric resin Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명은, 스택형 구조의 전자 부품에 관한 것으로, 복수 개의 세라믹 본체가 적층된 적층체 및 상기 각 세라믹 본체를 연결하고 도전성 수지로 이루어지는 외부전극을 포함하는 전자 부품을 제시한다.
Description
본 발명은 전자 부품에 관한 것으로, 보다 상세하게는 다수의 커패시터 소자가 적층되어 이루어진 스택형 구조의 전자 부품 및 이의 제조방법에 관한 것이다.
일반적으로, 적층형 세라믹 커패시터(Multi-Layered Ceramic Capacitor: MLCC)는 이동통신 단말기, 노트북, 컴퓨터, 개인 휴대용 단말기(PDA) 등의 여러 전자제품의 인쇄회로기판에 장착되어 전기를 충전 또는 방전시키는 중요한 역할을 하는 칩 형태의 콘덴서로서, 복수의 세라믹 시트 사이에 내부전극이 적층된 구조를 갖는다.
이러한 적층형 세라믹 커패시터는 소형화가 가능하면서도 실장이 용이하다는 장점으로 인하여 다양한 전자 제품의 부품으로서 널리 사용되고 있으며, 특히. 최근에는 전자제품의 고성능 및 다기능화 추세에 따라 대용량의 커패시터가 요구되고 있다.
적층 세라믹 커패시터의 용량을 증가시키기 위한 가장 보편적인 방법으로 내부전극의 적층 수를 늘리는 것이 있으나, 내부전극의 수가 많아지게 되면 적층 과정에서 마진부와의 단차가 커져 크랙(Crack)이나 디라미네이션(Delamination)과 같은 불량이 발생하기 쉽다.
용량 증가를 위한 또 다른 방법으로, 일본 공개특허공보 제 2000-195753호(이하, 선행문헌)에서는, 다수의 커패시터 소자를 수직방향으로 쌓아 올려 적층체를 형성하고, 각각의 커패시터 소자가 전기적으로 연결되도록 적층체의 양 단부에 금속 재질의 리드 단자를 형성한 스택형 구조의 커패시터를 제시하고 있다.
그러나, 적층 세라믹 커패시터를 형성하는 일반적인 유전체 재료, 예컨대, 티탄산바륨은 압전성 및 전왜성을 갖고 있어 전압 인가 시 압전 현상(piezo effect)에 의해 진동을 발생시키는데, 선행문헌에 제시된 구조에 따르면 적층체에서 발생한 진동은 리드 단자를 통해 기판에 그대로 전달된다. 기판은 그 자체로 음향 방사체로 동작하므로 기판으로 전달된 진동은 음향 노이즈(acoustic noise)를 발생시키는 요인이 된다.
본 발명은, 스택형 커패시터 적층체의 양 단부에 내충격성이 우수한 외부전극을 형성하여 휨강도 및 열충격이 개선되고, 적층체를 구성하는 커패시터의 용도를 구분함으로써 고용량을 구현하는 동시에 음향 노이즈를 저감시키고 쇼트 및 크랙 발생 등을 억제하여 신뢰성을 높일 수 있는 커패시터 부품을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명은, 복수 개의 세라믹 본체가 적층된 스택형 구조의 적층체에서, 상기 적층체의 양 단부에 구비되는 외부전극을 도전성 수지로 형성함으로써 유전체에 의한 진동 및 외부로부터 가해지는 충격을 흡수하는 전자 부품을 제공한다.
여기서, 상기 적층체를 구성하는 세라믹 본체는, 적어도 하나의 세라믹 시트를 사이에 두고 다른 극성의 내부전극이 번갈아 적층된 적층 세라믹 커패시터(Multi-Layered Ceramic Capacitor:MLCC)가 될 수 있고, 이러한 적층 세라믹 커패시터로 상기 적층체 구성 시 서로 다른 내부전극 구조를 갖는 적층 세라믹 커패시터를 사용할 수 있다.
본 발명에 사용되는 적층 세라믹 커패시터로는 노말 구조의 적층 세라믹 커패시터, 오픈 구조의 적층 세라믹 커패시터, T-HMC 구조의 적층 세라믹 커패시터, Float 구조의 적층 세라믹 커패시터, T-HMC - 오픈 구조의 적층 세라믹 커패시터, 그리고 T-MHC - Float 구조의 적층 세라믹 커패시터가 사용될 수 있다. 따라서, 음향 노이즈 저감 및 크랙 방지를 강화하는 동시에 고(高) 정전용량을 확보하기 위하여 본 발명은, 상기 적층체의 최하단에 오픈 구조의 적층 세라믹 커패시터, T-HMC 구조의 적층 세라믹 커패시터, T-HMC - 오픈 구조의 적층 세라믹 커패시터 중 어느 하나가 배치되고, 그 위에 노말 구조의 적층 세라믹 커패시터가 적층된 전자 부품을 제공한다.
본 발명에 따르면, 탄성이 부여된 외부전극을 통해 기계적 진동 및 외부 충격이 흡수되므로 세라믹 본체 내부로 전파되는 크랙의 발생을 억제하고, 기판으로 전이되는 압전 진동을 차단하여 음향 노이즈를 저감시킨다.
또한, 이종(異種)의 적층 세라믹 커패시터로 적층체를 구성함에 따라 음향 노이즈를 저감시키고, 외부 충격에 의한 크랙 및 쇼트 불량을 방지하면서 고 정전용량을 확보할 수 있다.
도 1은 본 발명에 따른 전자 부품의 단면도
도 2는 본 발명에 포함된 적층 세라믹 커패시터의 단면도로서, 도 2(a)는 노말 구조의 적층 세라믹 커패시터, 도 2(b)는 오픈 구조의 적층 세라믹 커패시터, 도 2(c)는 T-HMC 구조의 적층 세라믹 커패시터, 도 2(d)는 Float 구조의 적층 세라믹 커패시터, 도 2(e)는 T-HMC - 오픈 구조의 적층 세라믹 커패시터, 그리고 도 2(f)는 ‘T-HMC - Float 구조의 적층 세라믹 커패시터를 나타낸 도면
도 3은 본 발명의 다른 실시예에 따른 전자 부품의 단면도
도 4(a)는 본 발명의 또 다른 실시예에 따른 전자 부품의 단면도이고,
도 4(b)는 도 4(a)에서 세라믹 본체가 세 개로 구성된 실시예를 설명하기 위한 도면
도 5(a)는 본 발명의 또 다른 실시예에 따른 전자 부품의 단면도이고, 도 5(b)는 도 5(a)에서 세라믹 본체가 세 개로 구성된 실시예를 설명하기 위한 도면
도 6 내지 도 8은 본 발명의 또 다른 실시예에 따른 전자 부품의 단면도
도 9는 본 발명의 전자 부품 제조방법을 순서대로 나타낸 흐름도
도 2는 본 발명에 포함된 적층 세라믹 커패시터의 단면도로서, 도 2(a)는 노말 구조의 적층 세라믹 커패시터, 도 2(b)는 오픈 구조의 적층 세라믹 커패시터, 도 2(c)는 T-HMC 구조의 적층 세라믹 커패시터, 도 2(d)는 Float 구조의 적층 세라믹 커패시터, 도 2(e)는 T-HMC - 오픈 구조의 적층 세라믹 커패시터, 그리고 도 2(f)는 ‘T-HMC - Float 구조의 적층 세라믹 커패시터를 나타낸 도면
도 3은 본 발명의 다른 실시예에 따른 전자 부품의 단면도
도 4(a)는 본 발명의 또 다른 실시예에 따른 전자 부품의 단면도이고,
도 4(b)는 도 4(a)에서 세라믹 본체가 세 개로 구성된 실시예를 설명하기 위한 도면
도 5(a)는 본 발명의 또 다른 실시예에 따른 전자 부품의 단면도이고, 도 5(b)는 도 5(a)에서 세라믹 본체가 세 개로 구성된 실시예를 설명하기 위한 도면
도 6 내지 도 8은 본 발명의 또 다른 실시예에 따른 전자 부품의 단면도
도 9는 본 발명의 전자 부품 제조방법을 순서대로 나타낸 흐름도
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 배제하지 않는다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명에 따른 전자 부품의 단면도이다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니고, 예컨대, 본 발명의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다.
도 1을 참조하면, 본 발명에 따른 전자 부품(100)은, 복수 개의 세라믹 본체(110a,110b)를 수직 방향으로 쌓아 올린 스택형 구조의 전자 부품으로, 복수 개의 세라믹 본체(110a,110b)가 적층되어 이루어진 적층체(110)와, 상기 적층체(110)의 양 단부에 형성된 외부전극(120)를 포함한다. 이러한 구조에 따라 상기 복수 개의 세라믹 본체(110a,110b)는 한 쌍의 외부전극(120)에 의해 병렬 형태로 연결된다.
상기 세라믹 본체(110a,110b)는 세라믹 재료로 이루어진 본체 내부에 내부전극(111)이 구비되어 전압 인가 시 소정의 기능을 담당하는 전자 부품 단위체로서, 본 실시예에서는 티탄산바륨 등의 유전체로 구성된 본체 내부에 서로 다른 극성의 내부전극(111)이 적어도 하나의 세라믹 시트를 사이에 두고 번갈아 적층된 적층 세라믹 커패시터(Multi-Layered Ceramic Capacitor:MLCC)를 예시로 들고 있다. 여기서, 상기 세라믹 본체(110a,110b)가 적층 세라믹 커패시터인 경우, 상기 각각의 적층 세라믹 커패시터는 서로 다른 정전용량을 가지는 것으로 구성될 수 있다.
상기 세라믹 본체(110a,110b)는 접착제(130)를 사이에 두고 적층될 수 있다. 즉, 하단의 세라믹 본체(110a)와 상단의 세라믹 본체(110b)는 에폭시 수지 등의 절연성 접착제(130)에 의해 서로 고정되어 접합된다. 한편, 방열 특성을 높이기 위하여, 알루미나 등과 같은 열전도율이 높은 부재를 접착제(130)의 재질로서 사용할 수도 있다.
상기 한 쌍으로 구성된 외부전극(120)은 적층체(110)의 양 단부에 각각 구비되어 세라믹 본체(110a,110b)에 서로 다른 극성을 부여한다. 예를 들어, 적층체(110)의 좌측 단부에 형성된 외부전극(120)은 상기 각 세라믹 본체(110a,110b)의 좌측면에 노출된 내부전극(111)과 전기적으로 접속하여 (+)극성 또는 (-)극성을 부여하고, 적층체(110)의 우측 단부에 형성된 외부전극(120)은 상기 각 세라믹 본체(110a,110b)의 우측면에 노출된 내부전극(111)과 전기적으로 접속하여 상기 좌측 단부의 외부전극(120)과 반대의 극성을 부여한다.
여기서, 상기 외부전극(120)은 고분자 수지에 금속 분말이 분산된 도전성 수지로 이루어진다. 상기 금속 분말로는 은(Ag), 구리(Cu), 팔라듐(Pd), 백금(Pt) 및 이들의 합금으로 이루어진 그룹 중에서 선택된 어느 하나를 사용할 수 있으나 반드시 이에 한정되는 것은 아니고, 도전성을 부여하는 것이면 특별히 제한되지 않는다.
그리고, 상기 고분자 수지로는 열경화성의 에폭시(Epoxy)계 수지를 사용할 수 있다. 이외에도 상기 외부전극(120)에 탄성을 부여하는 것이면 다른 수지, 예컨대 PE, ABS, PA와 같은 열가소성 수지를 사용할 수도 있다. 열경화성 수지를 사용하는 경우 경화제의 양을 조절하여 외부전극(120)의 탄성을 조절할 수 있다.
이처럼, 스택형 구조의 전자 부품에서 탄성이 부여된 외부전극(120)이 형성되는 경우, 유전체의 압전 현상에 의한 진동이 기판으로 전달되는 것을 차단함으로써 음향 노이즈(acoustic noise)를 저감할 수 있다. 또한, 소성, 연마 등의 제조 공정이나 전자부품을 기판에 실장할 때에 가해지는 외부 충격으로부터 세라믹 본체(110a,110b)를 보호하여 크랙(Crack)의 발생을 억제할 수도 있다.
한편, 실장 용이성을 위하여 상기 외부전극(120)의 표면에 금속층(121)이 도금될 수 있다. 예를 들면, 니켈(Ni)을 주성분으로 하는 제1 금속층이 상기 외부전극(120)의 표면에 형성되고, 상기 제1 금속층의 표면에 주석(Sn)을 주성분으로 하는 제2 금속층이 형성될 수 있다.
음향 노이즈(acoustic noise) 저감 및 외부 충격에 의한 크랙 방지를 보다 강화하기 위하여, 본 발명은, 상기 적층체(110)를 구성하는 세라믹 본체(110a,110b)로서 서로 다른 내부전극(111) 구조를 갖는 이종(異種)의 적층 세라믹 커패시터를 사용할 수 있다.
여기서, '내부전극(111) 구조'는 내부전극(111)의 형성 위치 및 크기 등에 따라 '노말(Normal) 구조', '오픈(Open) 구조', 'T-HMC(Thick & Horizontally Mounted Capacitor) 구조', ‘Float 구조’, 및 'T-HMC - 오픈 구조' 및 ‘T-HMC - Float 구조’로 구분된다.
도 2는 본 발명에 포함된 적층 세라믹 커패시터의 단면도로서, 도 2(a)는 노말 구조의 적층 세라믹 커패시터, 도 2(b)는 오픈 구조의 적층 세라믹 커패시터, 도 2(c)는 T-HMC 구조의 적층 세라믹 커패시터, 도 2(d)는 Float 구조의 적층 세라믹 커패시터, 도 2(e)는 T-HMC - 오픈 구조의 적층 세라믹 커패시터, 그리고 도 2(f)는 T-HMC - Float 구조의 적층 세라믹 커패시터를 나타낸다.
도 2(a)를 참조하면, 노말 구조의 적층 세라믹 커패시터는, 내부전극(111)의 끝단(a선)이 외부전극(120)의 끝단(b선)보다 바깥쪽에 위치하여 내부전극(111)의 면적을 최대화할 수 있는, 통상적 구조의 커패시터로 정의될 수 있다.
도 2(b)를 참조하면, 오픈 구조의 적층 세라믹 커패시터는, 내부전극(111)의 끝단(a선)이 외부전극(120)의 끝단(b선)보다 안쪽에 위치하여 마진부(M)가 크게 형성되는 구조의 커패시터로 정의될 수 있다.
그리고, 도 2(c)를 참조하면, T-HMC 구조의 적층 세라믹 커패시터는, 최하층의 내부전극(111)과 본체 바닥면 사이의 간격(D)이 노말 구조에 비해 크게 형성되는 구조의 커패시터로 정의될 수 있다.
그리고, 도 2(d)를 참조하면, Float 구조의 적층 세라믹 커패시터는, 양쪽의 외부전극(120)과 연결되지 않는 내부전극(111’)이 본체 중간에 배치된 구조의 커패시터로서, 상기 내부전극(111’)의 양 끝단(a선)은 외부전극(120)의 끝단(b선)보다 안쪽에 위치한다.
그리고, 도 2(e)를 참조하면, T-HMC - 오픈 구조의 적층 세라믹 커패시터는 T-HMC 구조와 오픈 구조가 결합된 커패시터로 정의될 수 있고, 도 2(f)를 참조하면, T-HMC - Float 구조의 적층 세라믹 커패시터는 T-HMC 구조와 Float 구조가 결합된 커패시터로 정의될 수 있다.
만약, 외부 충격에 의한 크랙 방지가 우선되는 경우, 도 1에 도시된대로 오픈 구조의 적층 세라믹 커패시터를 사용하여 적층체(110)를 구성할 수 있다. 오픈 구조의 적층 세라믹 커패시터는 마진부(M)가 크게 형성되므로, 도 2(b)에 도시된 것처럼 크랙(C)이 발생하더라도 내부전극(111)까지 도달하지 않아 적층체(110)를 외부 충격으로부터 보호할 수 있다.
여기서, 전자부품을 기판에 실장하는 과정에서 발생하는 크랙은 기판과 직접 접하는 본체 바닥면에서부터 시작하여 본체 내부로 전파되므로, 적층체(110)의 최하단에 배치되는 세라믹 본체(110a)로서 오픈 구조의 적층 세라믹 커패시터를 사용하는 것이 적합하다.
다만, 오픈 구조의 적층 세라믹 커패시터는 내부전극(111)의 면적 감소분에 비례하여 정전용량도 작아지게 되므로, 고(高) 정전용량 확보를 위해 상기 최하단의 적층 세라믹 커패시터를 제외한 나머지 세라믹 본체(110b)로는 노말 구조의 적층 세라믹 커패시터를 사용할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 전자 부품의 단면도로서, 상기 적층체(110)를 구성하는 세라믹 본체(110a,110b,110c)의 개수는 세 개가 될 수 있고, 또는 그 이상으로도 구성할 수 있다.
여기서, 최적의 효과를 구현하기 위하여, 최하단에 배치되는 세라믹 본체(110a)는 오픈 구조의 적층 세라믹 커패시터를 사용하고, 그 외의 나머지 세라믹 본체(110b,110c)는 모두 노말 구조의 적층 세라믹 커패시터를 사용할 수 있다. 이러한 구성에 따라, 오픈 구조의 적층 세라믹 커패시터에서 크랙의 전파를 하부에서부터 억제하여 적층체(110) 전체를 보호하게 되며, 노말 구조의 적층 세라믹 커패시터를 통해 고(高) 정전용량을 확보할 수 있다.
도 4(a)는 본 발명의 또 다른 실시예에 따른 전자 부품의 단면도이고, 도 4(b)는 도 4(a)에서 세라믹 본체가 세 개로 구성된 실시예를 설명하기 위한 도면이다.
만약, 음향 노이즈 저감이 우선되는 경우, 도 4(a)에 도시된대로 T-HMC 구조의 커패시터를 사용하여 적층체(110)를 구성할 수 있다. T-HMC 구조의 적층 세라믹 커패시터는 최하층의 내부전극(111)과 본체 바닥면 사이의 간격(D)이 넓게 형성되므로, 도 2(c)에 도시된 것처럼 압전 현상에 의한 진동(V)이 기판에까지 도달하지 못하여 음향 노이즈가 감소하게 된다.
다만, 최하층의 내부전극(111)과 본체 바닥면 사이의 간격(D)이 넓어지는 만큼 내부전극(111)의 적층수는 필연적으로 감소하게 되므로, 적층체(110)의 최하단에 배치되는 세라믹 본체(110a)로서 T-HMC 구조의 적층 세라믹 커패시터를 사용하고, 고(高) 정전용량 확보를 위해 상기 최하단의 적층 세라믹 커패시터를 제외한 나머지 세라믹 본체(110b)로는 노말 구조의 적층 세라믹 커패시터를 사용할 수 있다. 이때, 도 4(b)에 도시된 것처럼, 상기 노말 구조의 적층 세라믹 커패시터는 두 개로 구성할 수 있고, 또는 그 이상의 개수로도 구성할 수 있다.
도 5(a)는 본 발명의 또 다른 실시예에 따른 전자 부품의 단면도이고, 도 5(b)는 도 5(a)에서 세라믹 본체가 세 개로 구성된 실시예를 설명하기 위한 도면이다.
만약, 내부전극(111)과 외부전극(120)과의 쇼트 방지가 우선되는 경우, 도 5(a)에 도시된대로 Float 구조의 커패시터를 사용하여 적층체(110)를 구성할 수 있다. Float 구조의 적층 세라믹 커패시터는, 본체 중간에 구비된 내부전극(111’)이 양쪽의 외부전극(120)과 소정 간격 이격된 오픈 구조로, 외부 충격에 의한 크랙이나 소성 과정에서의 세라믹 수축 등이 발생하더라도 외부전극(120)과의 쇼트를 방지할 수 있다.
그리고, Float 구조의 커패시터를 사용하는 경우에도, Float 구조의 커패시터 제외한 나머지는 노말 구조의 적층 세라믹 커패시터를 사용함으로써 고(高) 정전용량 확보하고, 이때, 노말 구조의 적층 세라믹 커패시터는 도 5(b)에 도시된 것처럼, 두 개 이상으로 구성될 수 있다.
도 6 내지 도 8은 본 발명의 또 다른 실시예에 따른 전자 부품의 단면도이다.
본 발명은, 외부 충격에 의한 크랙 및 쇼트 방지, 그리고 음향 노이즈 저감을 동시에 달성하기 위하여, 도 6의 실시예처럼 적층체(110)의 최하단에 T-HMC - 오픈 구조의 적층 세라믹 커패시터를 배치하거나, 도 7의 실시예처럼 적층체(110)의 최하단에 T-MHC - Float 구조의 적층 세라믹 커패시터를 배치할 수 있다.
또는, 도 8의 실시예처럼 세라믹 본체(110a,110b,110c)를 모두 세 개로 구성하되, 적층체(110)의 최하단에서부터 차례로 오픈 구조, T-HMC 구조, 노말 구조의 적층 세라믹 커패시터 순으로 적층할 수 있다. 즉, 최하단에 배치된 오픈 구조의 적층 세라믹 커패시터에서 본체 내부로 전파되는 크랙을 억제하고, 중간에 배치된 T-HMC 구조의 적층 세라믹 커패시터에서 압전 현상에 의한 진동이 기판으로 전달되는 것을 방지하며, 최상단에 배치된 노말 구조의 적층 세라믹 커패시터를 통해 고(高) 정전용량을 확보하는 것이다.
도 8의 실시예에서는 적층체의 최하단에서부터 차례로 적층된 두 개의 세라믹 본체(110a, 110b)가 오픈 구조의 적층 세라믹 커패시터, T-HMC 구조의 적층 세라믹 커패시터인 것을 예시로 설명하였으나 반드시 이에 한정하는 것은 아니고, 상기 세라믹 본체(110a, 110b)는 오픈 구조, T-HMC 구조, Float 구조, T-HMC - 오픈 구조, T-MHC - Float 구조 중에서 선택되는 조합에 의해 다양하게 구성될 수 있다.
이제, 본 발명의 전자 부품 제조방법에 대해 살펴보기로 한다.
도 9는 본 발명의 전자 부품 제조방법을 순서대로 나타낸 흐름도로서, 본 발명의 전자 부품을 제조하는 첫번째 단계로, 우선, 이종(異種)의 적층 세라믹 커패시터를 복수 개 준비한다(S100). 구체적으로, 상기 적층 세라믹 커패시터는 노말 구조의 적층 세라믹 커패시터, 오픈 구조의 적층 세라믹 커패시터, T-HMC 구조의 적층 세라믹 커패시터, Float 구조의 적층 세라믹 커패시터, T-HMC - 오픈 구조의 적층 세라믹 커패시터, T-HMC ? Float 구조의 적층 세라믹 커패시터 로 이루어진 군에서 선택될 수 있다.
그 다음, 상기 준비된 복수 개의 적층 세라믹 커패시터를 적층하는 단계를 진행한다(S110). 이때, 상단의 적층 세라믹 커패시터와 하단의 적층 세라믹 커패시터 사이에 접착성 수지를 도포 후 경화하여 상,하단의 적층 세라믹 커패시터를 견고하게 고정시킬 수 있다.
본 단계에서, 오픈 구조, T-HMC 구조, Float 구조, T-HMC - 오픈 구조, T-HMC - Float 구조 중 어느 하나의 적층 세라믹 커패시터를 최하단에 배치하고, 그 위에 노말 구조의 적층 세라믹 커패시터를 적층함으로써 고(高) 정전용량을 확보하는 동시에 외부 충격에 의한 크랙 방지 및 압전 현상에 의한 음향 노이즈 저감이 가능한 제품을 제조할 수 있다. 이때, 노말 구조의 적층 세라믹 커패시터는 두 개 이상으로 적층할 수 있다.
또는, 세 개의 적층 세라믹 커패시터를 적층 시, 최하단에 오픈 구조, T-HMC 구조, Float 구조, T-HMC - 오픈 구조, T-HMC - Float 구조 중 어느 하나의 적층 세라믹 커패시터를 배치한 다음, 그 위에 오픈 구조, T-HMC 구조, Float 구조, T-HMC - 오픈 구조, T-HMC - Float 구조 중에서 상기 최하단의 적층 세라믹 커패시터와 다른 구조의 적층 세라믹 커패시터를 적층하고, 최상단에 노말 구조의 적층 세라믹 커패시터를 적층하여 도 8의 실시예에 따른 전자 부품을 제조할 수도 있다.
마지막으로, 상기 복수 개의 적층 세라믹 커패시터가 적층된 적층체(110)의 양 단부에 도전성 수지로 이루어진 외부전극(120)를 형성하여 본 발명의 전자 부품을 최종 완성한다(S120).
상기 외부전극(120)은 도전성 페이스트를(Paste)를 상기 적층체(110)의 양 단부에 도포 후 소성하는 것으로 형성될 수 있다. 여기서, 도전성 페이스트를 도포하는 방법은 특별히 제한되지 않으며, 예를 들어 디핑(dipping)이나 페인팅(painting), 프린팅(printing) 등의 다양한 방법을 사용할 수 있다.
상기 도전성 페이스트는, 예를 들어 에폭시 수지와 경화제가 용제에 의해 용해된 상태에 금속 분말을 첨가하여 제조될 수 있다. 따라서, 건조 과정에서 용제가 제거되고, 이후 열처리 공정에 의해 에폭시 수지가 경화됨으로써 탄성이 부여된 외부전극(120)이 형성된다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100 : 본 발명의 전자 부품
110 : 적층체
110a, 110b, 110c : 세라믹 본체
111 : 내부전극
120 : 외부전극
121 : 금속층
130 : 접착제
110 : 적층체
110a, 110b, 110c : 세라믹 본체
111 : 내부전극
120 : 외부전극
121 : 금속층
130 : 접착제
Claims (19)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 이종(異種)의 적층 세라믹 커패시터가 복수 개 적층된 적층체; 및
상기 각 적층 세라믹 커패시터를 연결하고 도전성 수지로 이루어지는 외부전극;을 포함하되, 상기 적층 세라믹 커패시터는 노말(Normal) 구조의 적층 세라믹 커패시터, 오픈(Open) 구조의 적층 세라믹 커패시터, T-HMC(Thick & Horizontally Mounted Capacitor) 구조의 적층 세라믹 커패시터, Float 구조의 적층 세라믹 커패시터, T-HMC - 오픈 구조의 적층 세라믹 커패시터, T-HMC - Float 구조의 적층 세라믹 커패시터로 이루어진 군에서 선택되며,
상기 적층체의 최하단에 배치된 적층 세라믹 커패시터는, T-HMC 구조의 적층 세라믹 커패시터, T-HMC - 오픈 구조의 적층 세라믹 커패시터, T-HMC - Float 구조의 적층 세라믹 커패시터 중 어느 하나인 전자 부품.
- 제7 항에 있어서,
상기 적층체 최하단에 배치된 적층 세라믹 커패시터는 상기 T-HMC 구조의 적층 세라믹 커패시터, T-HMC - 오픈 구조의 적층 세라믹 커패시터 및 T-HMC - Float 구조의 적층 세라믹 커패시터 중 어느 하나의 두꺼운 커버 영역이 하부에 위치하도록 배치된 전자 부품.
- 제7 항에 있어서,
상기 최하단의 적층 세라믹 커패시터를 제외한 나머지 적층 세라믹 커패시터는 노말 구조의 적층 세라믹 커패시터인, 전자 부품.
- 제7 항에 있어서,
상기 노말 구조의 적층 세라믹 커패시터는 적어도 두 개 이상으로 구성되는, 전자 부품.
- 이종(異種)의 적층 세라믹 커패시터가 복수 개 적층된 적층체; 및
상기 각 적층 세라믹 커패시터를 연결하고 도전성 수지로 이루어지는 외부전극;을 포함하되, 상기 적층 세라믹 커패시터는 노말(Normal) 구조의 적층 세라믹 커패시터, 오픈(Open) 구조의 적층 세라믹 커패시터, T-HMC(Thick & Horizontally Mounted Capacitor) 구조의 적층 세라믹 커패시터, Float 구조의 적층 세라믹 커패시터, T-HMC - 오픈 구조의 적층 세라믹 커패시터, T-HMC - Float 구조의 적층 세라믹 커패시터로 이루어진 군에서 선택되며,
상기 적층체의 최하단에서부터 차례로 적층된 두 개의 적층 세라믹 커패시터는, T-HMC 구조의 적층 세라믹 커패시터, T-HMC -오픈 구조의 적층 세라믹 커패시터, T-HMC - Float 구조의 적층 세라믹 커패시터 중에서 선택되고,
상기 최하단에서부터 차례로 적층된 두 개의 적층 세라믹 커패시터를 제외한 나머지는 노말 구조의 적층 세라믹 커패시터인, 전자 부품.
- 제7 항에 있어서,
상기 적층 세라믹 커패시터 사이를 접착하는 접착제;를 더 포함하는, 전자 부품.
- 제7 항에 있어서,
상기 외부전극 표면에 도금된 금속층;을 더 포함하는, 전자 부품.
- 이종(異種)의 적층 세라믹 커패시터를 복수 개 준비하는 단계;
상기 복수 개의 적층 세라믹 커패시터를 적층하는 단계; 및
상기 복수 개의 적층 세라믹 커패시터가 적층된 적층체의 양 단부에 도전성 수지로 이루어진 외부단자를 형성하는 단계;를 포함하며,
상기 복수 개의 적층 세라믹 커패시터를 적층 시, T-HMC 구조, T-HMC - 오픈 구조, T-HMC - Float 구조 중 어느 하나의 적층 세라믹 커패시터를 최하단에 배치하는 전자 부품 제조방법.
- 제14 항에 있어서,
상기 적층체 최하단에 배치된 적층 세라믹 커패시터는 상기 T-HMC 구조의 적층 세라믹 커패시터, T-HMC - 오픈 구조의 적층 세라믹 커패시터 및 T-HMC - Float 구조의 적층 세라믹 커패시터 중 어느 하나의 두꺼운 커버 영역이 하부에 위치하도록 배치된 전자 부품 제조방법.
- 제14 항에 있어서,
상기 최하단의 적층 세라믹 커패시터 상부에 노말 구조의 적층 세라믹 커패시터를 적층하는, 전자 부품 제조방법.
- 삭제
- 제14 항에 있어서,
상기 복수 개의 적층 세라믹 커패시터를 적층 시, 적층 세라믹 커패시터 사이에 접착성 수지를 도포 후 경화하는 단계;를 더 포함하는, 전자 부품 제조방법.
- 제14 항에 있어서,
상기 외부단자를 형성하는 단계는, 도전성 페이스트를 상기 적층체의 양 단부에 도포 후 소성하는 것으로 진행하는, 전자 부품 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140136068A KR102048094B1 (ko) | 2014-10-08 | 2014-10-08 | 전자 부품 및 이의 제조 방법 |
| US14/876,774 US9865399B2 (en) | 2014-10-08 | 2015-10-06 | Electronic component having multilayer structure and method of manufacturing the same |
| US15/687,913 US20170358396A1 (en) | 2014-10-08 | 2017-08-28 | Electronic component having multilayer structure and method of manufacturing the same |
| US15/970,281 US20180254149A1 (en) | 2014-10-08 | 2018-05-03 | Electronic component having multilayer structure and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140136068A KR102048094B1 (ko) | 2014-10-08 | 2014-10-08 | 전자 부품 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160041662A KR20160041662A (ko) | 2016-04-18 |
| KR102048094B1 true KR102048094B1 (ko) | 2019-11-22 |
Family
ID=55655931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140136068A KR102048094B1 (ko) | 2014-10-08 | 2014-10-08 | 전자 부품 및 이의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US9865399B2 (ko) |
| KR (1) | KR102048094B1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10204737B2 (en) * | 2014-06-11 | 2019-02-12 | Avx Corporation | Low noise capacitors |
| KR102048094B1 (ko) * | 2014-10-08 | 2019-11-22 | 삼성전기주식회사 | 전자 부품 및 이의 제조 방법 |
| US10790089B2 (en) * | 2016-05-27 | 2020-09-29 | Kyocera Corporation | Stacked capacitor |
| KR102029529B1 (ko) * | 2016-12-19 | 2019-10-07 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| US10461040B2 (en) | 2017-06-28 | 2019-10-29 | Apple Inc. | Matched ceramic capacitor structures |
| KR102483617B1 (ko) * | 2017-12-21 | 2023-01-02 | 삼성전기주식회사 | 적층형 전자 부품 |
| JP2019161212A (ja) * | 2018-03-09 | 2019-09-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層型キャパシタ |
| KR102150552B1 (ko) * | 2018-06-28 | 2020-09-01 | 삼성전기주식회사 | 복합 전자 부품 |
| US10910163B2 (en) * | 2018-06-29 | 2021-02-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component and board having the same mounted thereon |
| KR102589835B1 (ko) * | 2018-10-02 | 2023-10-16 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102150550B1 (ko) * | 2018-10-10 | 2020-09-01 | 삼성전기주식회사 | 적층 세라믹 전자부품 집합체 |
| KR102527709B1 (ko) * | 2018-11-09 | 2023-05-02 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP2020202220A (ja) * | 2019-06-07 | 2020-12-17 | 株式会社村田製作所 | 積層セラミック電子部品 |
| US11581141B2 (en) * | 2020-03-02 | 2023-02-14 | Holy Stone Enierprise Co., Ltd. | Leadless stack comprising ceramic capacitor |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466916A (en) * | 1987-09-07 | 1989-03-13 | Matsushita Electric Ind Co Ltd | Manufacture of laminated ceramic capacitor |
| JPH0496310A (ja) * | 1990-08-13 | 1992-03-27 | Nec Corp | 積層セラミックチップコンデンサ |
| JPH08306576A (ja) * | 1995-05-08 | 1996-11-22 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
| JP3631341B2 (ja) * | 1996-10-18 | 2005-03-23 | Ｔｄｋ株式会社 | 積層型複合機能素子およびその製造方法 |
| JP3758408B2 (ja) * | 1998-06-24 | 2006-03-22 | 株式会社村田製作所 | セラミック電子部品 |
| JP2000164450A (ja) * | 1998-11-30 | 2000-06-16 | Kyocera Corp | 積層コンデンサ |
| JP2000195753A (ja) | 1998-12-24 | 2000-07-14 | Kyocera Corp | スタック型セラミックコンデンサ |
| US6816356B2 (en) * | 2002-05-17 | 2004-11-09 | Daniel Devoe | Integrated broadband ceramic capacitor array |
| US20050248908A1 (en) * | 2004-05-06 | 2005-11-10 | Gunther Dreezen | Termination coating |
| DE112007000130B4 (de) * | 2006-01-13 | 2016-06-09 | Murata Mfg. Co., Ltd. | Mehrschichtkondensator |
| JP5157350B2 (ja) * | 2007-09-28 | 2013-03-06 | Ｔｄｋ株式会社 | 積層フィルムおよび積層セラミック電子部品の製造方法 |
| JP2012043947A (ja) | 2010-08-18 | 2012-03-01 | Tdk Corp | 積層コンデンサの実装構造 |
| GB2502971B (en) * | 2012-06-11 | 2017-10-04 | Knowles (Uk) Ltd | A capacitive structure |
| JP5874682B2 (ja) | 2012-08-09 | 2016-03-02 | 株式会社村田製作所 | コンデンサ部品及びコンデンサ部品実装構造体 |
| US9398683B2 (en) | 2013-03-26 | 2016-07-19 | Apple Inc. | Packaged capacitor component with multiple self-resonance frequencies |
| JP5897661B2 (ja) * | 2013-08-30 | 2016-03-30 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR102048094B1 (ko) * | 2014-10-08 | 2019-11-22 | 삼성전기주식회사 | 전자 부품 및 이의 제조 방법 |
-
2014
- 2014-10-08 KR KR1020140136068A patent/KR102048094B1/ko active IP Right Grant
-
2015
- 2015-10-06 US US14/876,774 patent/US9865399B2/en active Active
-
2017
- 2017-08-28 US US15/687,913 patent/US20170358396A1/en not_active Abandoned
-
2018
- 2018-05-03 US US15/970,281 patent/US20180254149A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160041662A (ko) | 2016-04-18 |
| US9865399B2 (en) | 2018-01-09 |
| US20180254149A1 (en) | 2018-09-06 |
| US20160104577A1 (en) | 2016-04-14 |
| US20170358396A1 (en) | 2017-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102048094B1 (ko) | 전자 부품 및 이의 제조 방법 | |
| KR102068804B1 (ko) | 적층 세라믹 전자부품 | |
| KR101630037B1 (ko) | 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판 | |
| US9208949B2 (en) | Multilayer ceramic capacitor | |
| US9082557B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| CN109559894B (zh) | 复合电子组件及具有复合电子组件的板 | |
| US9245690B2 (en) | Multilayer ceramic capacitor, board having the same mounted thereon, and method of manufacturing the same | |
| US9336945B2 (en) | Multilayer ceramic capacitor | |
| KR101525689B1 (ko) | 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판 | |
| KR101548793B1 (ko) | 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법 | |
| KR102064008B1 (ko) | 적층 커패시터, 적층 커패시터가 실장된 기판 | |
| JP6552050B2 (ja) | 積層セラミック電子部品 | |
| US9633785B2 (en) | Multilayer ceramic electronic component and board having the same | |
| KR102139758B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| JP2015023268A (ja) | 外部電極用導電性ペースト組成物及びこれを含む積層セラミック電子部品 | |
| KR20150089277A (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| KR102409107B1 (ko) | 적층 세라믹 전자부품 | |
| KR20210025827A (ko) | 적층형 전자 부품 | |
| JP2011129917A (ja) | 積層セラミックキャパシタ | |
| KR20190121220A (ko) | 적층 세라믹 전자부품 | |
| US9743524B1 (en) | Chip electronic component and board having the same mounted thereon | |
| KR102426214B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR102061506B1 (ko) | 적층 세라믹 전자부품 및 그 실장기판 | |
| KR102109639B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| KR102078017B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |