JP2012043947A

JP2012043947A - 積層コンデンサの実装構造

Info

Publication number: JP2012043947A
Application number: JP2010183290A
Authority: JP
Inventors: Masaaki Togashi; 正明富樫; Atsushi Masuda; 淳増田
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2010-08-18
Filing date: 2010-08-18
Publication date: 2012-03-01

Abstract

【課題】共振周波数におけるインピーダンスの急激な低下を抑えることができ、かつクラックの発生を抑制できる積層コンデンサの実装構造を提供する。
【解決手段】積層コンデンサ２の実装構造１では、樹脂電極層１４が第２コンデンサ部１２のＥＳＲ成分として機能するようなフィレット高さＨのハンダフィレット７によって積層コンデンサ２と回路基板６との接続がなされている。これにより、樹脂電極層１４の厚みに応じたＥＳＲ成分が第２コンデンサ部１２に付与され、共振周波数におけるインピーダンスのフラット化を実現できる。また、積層コンデンサ２の実装構造１では、第１コンデンサ部１１と第２コンデンサ部１２との間に間隔Ｄが設けられている。これにより、回路基板６の変形応力や第１コンデンサ部１１の電歪振動による応力が第２コンデンサ部１２に伝達しにくくなり、クラックの発生を抑制できる。
【選択図】図１

Description

本発明は、積層コンデンサの実装構造に関する。

従来の積層コンデンサとして、例えば特許文献１に記載の積層コンデンサがある。この従来の積層コンデンサは、内部電極を有する誘電体グリーンシートの積層体を焼結してなるコンデンサ素体を重畳し、重畳体の両端面を覆うように外部電極を形成することによって形成されている。

特開平５−０９００６７号公報

上述のような構成を有する積層コンデンサでは、共振周波数におけるインピーダンスの急激な低下を防止することが求められている。また、積層コンデンサを回路基板に実装した状態において、回路基板の変形による応力や基板側のコンデンサの電歪振動による応力が上側のコンデンサに伝わると、クラックが発生することが考えられる。したがって、クラックの発生を抑制できる構成も必要となる。

本発明は、上記課題の解決のためになされたものであり、共振周波数におけるインピーダンスの急激な低下を抑えることができ、かつクラックの発生を抑制できる積層コンデンサの実装構造を提供することを目的とする。

上記課題の解決のため、本発明に係る積層コンデンサは、積層コンデンサがハンダフィレットの形成によって回路基板に接続された積層コンデンサの実装構造であって、積層コンデンサは、誘電体層を介在させて第１の内部電極層と第２の内部電極層とが交互に積層されてなるコンデンサ素体と、コンデンサ素体の両端部にそれぞれ形成される一対の端子電極と、を備え、コンデンサ素体は、回路基板の実装面の法線方向に沿って所定の間隔をもって実装面側から順に配置された第１コンデンサ部及び第２コンデンサ部を有し、端子電極は、第１コンデンサ部及び第２コンデンサ部の両端部にそれぞれ形成された焼付電極層と、第１コンデンサ部及び第２コンデンサ部の焼付電極層の片側同士を繋ぐように形成された樹脂電極層と、第１コンデンサ部から第２コンデンサ部にわたって連続的に形成されためっき電極層と、を有し、ハンダフィレットは、樹脂電極層が第２コンデンサ部のＥＳＲ成分として機能するようなフィレット高さとなっていることを特徴としている。

この積層コンデンサの実装構造では、樹脂電極層が第２コンデンサ部のＥＳＲ（等価直列抵抗）成分として機能するようなフィレット高さのハンダフィレットによって積層コンデンサと回路基板との接続がなされている。これにより、樹脂電極層の厚みに応じたＥＳＲ成分が第２コンデンサ部に付与され、共振周波数におけるインピーダンスのフラット化を実現できる。また、この積層コンデンサの実装構造では、第１コンデンサ部と第２コンデンサ部との間に所定の間隔が設けられている。これにより、回路基板の変形による応力や基板側の第１コンデンサ部の電歪振動による応力が第２コンデンサ部に伝達しにくくなるので、クラックの発生を抑制できる。

また、ハンダフィレットのフィレット高さは、第１コンデンサ部と第２コンデンサ部との間に位置する樹脂電極層よりも低くなっていることが好ましい。この場合、樹脂電極層を第２コンデンサ部のＥＳＲ成分としてより確実に機能させることができる。

また、樹脂電極層は、第１コンデンサ及び第２コンデンサの焼付電極層を覆うように形成され、めっき電極層は、樹脂電極層を覆うように形成されていることが好ましい。この場合、第２コンデンサ部に付与するＥＳＲを一層十分に確保できる。

また、樹脂電極層は、第１コンデンサ部及び第２コンデンサ部の焼付電極層の片側同士の間にのみ形成され、めっき電極層は、樹脂電極層と焼付電極層とを覆うように形成されていることが好ましい。この場合、第２コンデンサ部に付与するＥＳＲ成分が過剰になることを防止できる。

また、第１コンデンサ部の静電容量が第２コンデンサ部の静電容量と異なっていることが好ましい。これにより、積層コンデンサが複数の共振周波数を持つこととなり、より広帯域でインピーダンスのフラット化を実現できる。

また、第２コンデンサ部の静電容量は、第１コンデンサ部の静電容量よりも大きくなっていることが好ましい。この場合、低周波帯域において広帯域でインピータンスのフラット化が図られる。また、第１コンデンサ部の静電容量を抑えることで電歪振動が小さくなるので、音鳴きの発生を抑制できる。

また、第２コンデンサ部の誘電体層が強誘電体材料からなり、第１コンデンサ部の誘電体層が常誘電体材料からなることが好ましい。この場合、第２コンデンサ部の静電容量と第１コンデンサ部の静電容量との差異が十分なものとなる。

また、第２コンデンサ部の静電容量は、第１コンデンサ部の静電容量よりも小さくなっていることが好ましい。この場合、高周波帯域において広帯域でインピータンスのフラット化が図られる。

また、本発明に係る積層コンデンサの実装構造は、積層コンデンサがハンダフィレットの形成によって回路基板に接続された積層コンデンサの実装構造であって、積層コンデンサは、誘電体層を介在させて第１の内部電極層と第２の内部電極層とが交互に積層されてなるコンデンサ素体と、コンデンサ素体の両端部にそれぞれ形成される一対の端子電極と、を備え、コンデンサ素体は、回路基板の実装面の法線方向に沿って所定の間隔をもって配置された複数のコンデンサ部を有し、端子電極は、各コンデンサ部の両端部にそれぞれ形成された焼付電極層と、隣り合うコンデンサ部の焼付電極層の片側同士を繋ぐように形成された樹脂電極層と、各コンデンサ部にわたって連続的に形成されためっき電極層と、を有し、ハンダフィレットは、樹脂電極層が当該樹脂電極層よりも上側のコンデンサ部のＥＳＲ成分として機能するようなフィレット高さとなっていることを特徴としている。

この積層コンデンサの実装構造では、樹脂電極層がそれよりも上側のコンデンサ部のＥＳＲ成分として機能するようなフィレット高さのハンダフィレットによって積層コンデンサと回路基板との接続がなされている。これにより、樹脂電極層の厚みに応じたＥＳＲ成分がコンデンサ部に付与され、共振周波数におけるインピーダンスのフラット化を実現できる。また、この積層コンデンサの実装構造では、各コンデンサ部間に所定の間隔が設けられている。これにより、回路基板の変形による応力や基板側のコンデンサ部の電歪振動による応力が上側のコンデンサ部に伝達しにくくなるので、クラックの発生を抑制できる。

また、ハンダフィレットのフィレット高さは、最上段のコンデンサ部とその一段下のコンデンサ部との間に位置する樹脂電極層よりも低くなっていることが好ましい。

また、ハンダフィレットのフィレット高さは、最下段のコンデンサ部とその一段上のコンデンサ部との間に位置する樹脂電極層よりも低くなっていることが好ましい。

また、樹脂電極層は、各コンデンサの焼付電極層を覆うように形成され、めっき電極層は、樹脂電極層を覆うように形成されていることが好ましい。この場合、コンデンサ部に付与するＥＳＲを一層十分に確保できる。

また、樹脂電極層は、各コンデンサ部の焼付電極層の片側同士の間にのみ形成され、めっき電極層は、樹脂電極層と焼付電極層とを覆うように形成されていることが好ましい。この場合、第２コンデンサ部に付与するＥＳＲ成分が過剰になることを防止できる。

本発明に係る積層コンデンサの実装構造によれば、共振周波数におけるインピーダンスの急激な低下を抑えることができ、かつクラックの発生を抑制できる。

本発明に係る積層コンデンサの実装構造の一実施形態を示す断面図である。図１に示した積層コンデンサの実装構造の等価回路図である。図１に示した積層コンデンサの共振周波数付近のインピーダンスの変化の様子を示す図である。比較例に係る積層コンデンサの実装構造の等価回路図である。図４に示した積層コンデンサの共振周波数付近のインピーダンスの変化の様子を示した図である。別の比較例に係る積層コンデンサに生じるクラックの様子を示す図である。第２コンデンサ部の静電容量が第１コンデンサ部の静電容量よりも大きい場合の合成インピーダンスの様子を示す図である。第２コンデンサ部の静電容量が第１コンデンサ部の静電容量よりも小さい場合の合成インピーダンスの様子を示す図である。本発明に係る積層コンデンサの実装構造の変形例を示す断面図である。本発明に係る積層コンデンサの実装構造の別の変形例を示す断面図である。

以下、図面を参照しながら、本発明に係る積層コンデンサの実装構造の好適な実施形態について詳細に説明する。

図１は、本発明に係る積層コンデンサの実装構造の一実施形態を示す断面図である。同図に示すように、積層コンデンサ２の実装構造１は、積層コンデンサ２をハンダフィレット７の形成によって回路基板６に接続することによって構成されている。

積層コンデンサ２は、誘電体層８を介在させて第１の内部電極層９と第２の内部電極層１０とが交互に積層されてなるコンデンサ素体３と、コンデンサ素体３の両端部にそれぞれ形成される一対の端子電極４，４とを備えている。コンデンサ素体３は、回路基板６の実装面Ｍの法線方向に沿って所定の間隔をもって実装面Ｍ側から順に配置された略直方体形状の第１コンデンサ部１１及び第２コンデンサ部１２を有している。第１コンデンサ部１１と第２コンデンサ部１２との間の間隔Ｄは、例えば５０μｍ〜２００μｍ程度となっている。

第１コンデンサ部１１の誘電体層８は、例えば（Ｃａ，Ｓｒ）（Ｚｒ，Ｔｉ）Ｏ_３系の常誘電体材料を含むセラミックグリーンシートの積層体を焼結することによって形成されている。また、第２コンデンサ部１２の誘電体層８は、例えばＢａＴｉＯ_３系の強誘電体材料を含むセラミックグリーンシートの積層体を焼結することによって形成されている。これにより、第２コンデンサ部１２の静電容量Ｃ２は、第１コンデンサ部１１の静電容量Ｃ１よりも大きくなっている。

第１の内部電極層９と第２の内部電極層１０とは、例えばＮｉを含む導電性ペーストを印刷等によってセラミックグリーンシートにパターン形成し、当該パターンをセラミックグリーンシートと共に焼結することによって形成されている。第１の内部電極層９と第２の内部電極層１０とは、少なくともグリーンシート１層分に相当する誘電体層８を挟むようにして積層方向に交互に配置されている。

また、第１の内部電極層９の端部は、コンデンサ素体３の長手方向の一端面に伸び、第２の内部電極層１０の端部は、コンデンサ素体３における長手方向の他端面に延びている。第１の内部電極層９と第２の内部電極層１０とによって挟まれる素体領域は、第１コンデンサ部１１の静電容量Ｃ１及び第２コンデンサ部１２の静電容量Ｃ２を実質的に発生させる部分であり、電歪効果によって機械的歪みが生じる部分でもある。

端子電極４は、第１コンデンサ部１１及び第２コンデンサ部１２の両端部を覆うようにそれぞれ形成された焼付電極層１３と、焼付電極層１３の片側同士を覆い、かつ上下に繋ぐように形成された樹脂電極層１４と、樹脂電極層１４の全体を覆い、第１コンデンサ部１１から第２コンデンサ部１２にわたって連続的に形成されためっき電極層１５とによって形成されている。

焼付電極層１３は、例えば導電性金属粉末及びガラスフリットを含む電極ペーストを浸漬法などによってコンデンサ素体３の端面に付与し、これを焼き付けることによって形成される。樹脂電極層１４は、例えばエポキシ硬化樹脂と銀フィラーからなる樹脂電極ペースト中に、コンデンサ素体３，３同士を重ねて浸漬（ディップ）することによって形成される。樹脂電極層１４は、前述の樹脂電極ペースト中に、コンデンサ素体３を別々に浸漬したものを重ねることによって形成してもよい。めっき電極層１５は、例えばＮｉ層／Ｓｎ層、Ｎｉ層／Ａｕ層等によって形成されている。

積層コンデンサ２の端子電極４は、ハンダフィレット７の形成によって回路基板６上のパッド電極１６に対して電気的に接続されている。ハンダフィレット７のフィレット高さＨは、樹脂電極層１４が第２コンデンサ部１２のＥＳＲ成分として機能するような高さとなっている。より具体的には、本実施形態では、フィレット高さＨは、樹脂電極層１４のうち、第１コンデンサ部１１の焼付電極層１３と第２コンデンサ部１２の焼付電極層１３との間に位置する電極部分１４ａよりも低くなっている。

なお、ハンダフィレット７のフィレット高さＨの制御は、主にハンダの量で制御することができる。ハンダの量が多くなればフィレット高さＨは高くなり、ハンダの量が少なくなればフィレット高さＨは低くなる。また、パッド電極１６の幅によるフィレット高さＨの制御も可能である。パッド電極１６の幅が端子電極４の幅よりも大きい場合、体積の大きなハンダフィレット７が形成され、フィレット高さＨは高くなる。また、パッド電極１６の幅が端子電極４の幅と同等程度である場合、体積の小さなハンダフィレット７が形成され、フィレット高さＨは低くなる。

図２は、この積層コンデンサ２の実装構造１の等価回路図である。同図に示すように、積層コンデンサ２の実装構造１では、フィレット高さＨが第１コンデンサ部１１の焼付電極層１３と第２コンデンサ部１２の焼付電極層１３との間に位置する樹脂電極層１４の電極部分１４ａよりも低くなっているので、電極部分１４ａの厚みに応じた抵抗Ｒが第２コンデンサ部１２の抵抗ｒと直列に接続される。

この抵抗Ｒは、第１コンデンサ部１１及び第２コンデンサ部１２の抵抗ｒに比べて十分に大きいため、樹脂電極層１４の電極部分１４ａの厚みに応じたＥＳＲ成分が第２コンデンサ部１２に付与されると、コンデンサ部の段数ｎ（本実施形態ではｎ＝２）に依存せず、ＥＳＲ＝ｒ（一定）となる。したがって、図３に示すように、共振周波数におけるインピーダンスの急激な低下が抑えられる。

一方、図４は、比較例に係る積層コンデンサの実装構造の等価回路図である。この比較例の等価回路図は、端子電極４に樹脂電極層１４を用いない多段積みコンデンサを想定したものである。この場合、第１コンデンサ部１１と第２コンデンサ部１２との間に抵抗Ｒは存在せず、第１コンデンサ部１１及び第２コンデンサ部１２の抵抗ｒが並列回路を構成するため、コンデンサ部の段数ｎに反比例して低ＥＳＲ（＝ｒ／ｎ）となる。したがって、図５に示すように、共振周波数におけるインピーダンスの急激な低下が生じることとなる。以上のように、この積層コンデンサ２の実装構造１では、共振周波数におけるインピーダンスの急激な低下が抑えられ、広帯域でインピーダンスのフラット化を実現できる。

また、この積層コンデンサ２の実装構造１では、第１コンデンサ部１１と第２コンデンサ部１２との間に所定の間隔Ｄが設けられている。これにより、回路基板６の変形による応力や回路基板６側の第１コンデンサ部１１の電歪振動による応力が上側の第２コンデンサ部１２に伝達しにくくなり、クラックの発生を抑制できる。

クラック発生の抑制効果につき、上記実施形態の場合と、図６に示す積層コンデンサ１０２の実装構造１０１のように、間隔Ｄに接着剤Ｇを充填して第１コンデンサ部１１と第２コンデンサ部１２とを繋いだ場合とで、回路基板６を実装面側が凸となるように３ｍｍ程度撓ませてクラック発生率を測定した。この結果、間隔Ｄを設けた本実施形態の場合では１００個のサンプル全てでクラックが発生しなかったのに対し、接着剤を充填した比較例では１００個のサンプルのうち２個で、第２コンデンサ部１２の底面から両側の焼付電極層１３，１３に到達するクラックＫが発生した（図６参照）。

また、本実施形態では、端子電極４において、樹脂電極層１４が第１コンデンサ部１１及び第２コンデンサ部１２の焼付電極層１３を覆うように形成され、めっき電極層１５が樹脂電極層１４の全体を覆うように形成されている。これにより、樹脂電極層１４の体積が十分確保されるので、第２コンデンサ部１２に付与するＥＳＲを一層十分に確保できる。

また、本実施形態では、第２コンデンサ部１２の誘電体層８が強誘電体材料からなり、第１コンデンサ部１１の誘電体層８が常誘電体材料からなり、第２コンデンサ部１２の静電容量Ｃ２が第１コンデンサ部１１の静電容量Ｃ１よりも大きくなっている。これにより、図７に示すように、第１コンデンサ部１１と第２コンデンサ部１２との合成インピーダンスは、特に低周波帯域において広帯域でフラット化される。また、第１コンデンサ部１１の静電容量Ｃ１を抑えることで電歪振動が小さくなるので、音鳴きの発生を抑制できる。

本発明は、上記実施形態に限られるものではない。例えば上述した実施形態では、第２コンデンサ部１２の静電容量Ｃ２が第１コンデンサ部１１の静電容量Ｃ１よりも大きくなっているが、第２コンデンサ部１２の静電容量Ｃ２が第１コンデンサ部１１の静電容量Ｃ１よりも小さくなっていてもよい。この場合、図８に示すように、第１コンデンサ部１１と第２コンデンサ部１２との合成インピーダンスは、特に高周波帯域において広帯域でフラット化される。また、第２コンデンサ部１２の静電容量Ｃ２と第１コンデンサ部１１の静電容量Ｃ１とを必ずしも異ならせる必要はなく、両者が等価であってもよい。

また、上述した実施形態では、端子電極４において、焼付電極層１３の片側同士を覆うように樹脂電極層１４を形成しているが、図９に示すように、積層コンデンサ２２の実装構造２１のように、端子電極２３において、第１コンデンサ部１１及び第２コンデンサ部１２の焼付電極層１３の片側同士の間にのみ樹脂電極層２４を設け、焼付電極層１３と樹脂電極層２４とを覆うようにめっき電極層２５を形成してもよい。この場合、第２コンデンサ部１２に付与するＥＳＲ成分が過剰になることを防止できる。

さらに、上述した実施形態では、コンデンサ素体３が第１コンデンサ部１１と第２コンデンサ部１２との２段構成を有する例を示したが、コンデンサ部の配置数は更に多段であってもよい。この場合、ハンダフィレットのフィレット高さは、少なくとも最上段のコンデンサ部とその一段下のコンデンサ部との間に位置する樹脂電極層の電極部分よりも低くなっている必要がある。

図１０は、コンデンサ素体３が３段のコンデンサ部３３からなる積層コンデンサ３２の実装構造３１を示す断面図である。この積層コンデンサ３２の実装構造３１では、端子電極３５に接するハンダフィレット７のフィレット高さＨは、下段のコンデンサ部３３ａと中段のコンデンサ部３３ｂとの間に位置する樹脂電極層３６の電極部分３６ａよりも低くなっている。これにより、樹脂電極層３６の電極部分３６ａの厚みに応じたＥＳＲ成分が上段のコンデンサ部３３ｃと中段のコンデンサ部３３ｂとに付与されるので、共振周波数におけるインピーダンスの急激な低下が抑えられ、広帯域でインピーダンスのフラット化を実現できる。

また、各コンデンサ部３３，３３間には、所定の間隔Ｄが設けられている。したがって、回路基板６の変形による応力や回路基板６側のコンデンサ部３３ａの電歪振動による応力が上側のコンデンサ部３３ｂ，３３ｃに伝達しにくくなるので、クラックの発生を抑制できる。この実施形態においても、各コンデンサ部３３の焼付電極層１３の片側同士の間にのみ樹脂電極層３６を設け、焼付電極層１３と樹脂電極層３６とを覆うようにめっき電極層３７を形成してもよい。

１，２１，３１…実装構造、２，２２，３２…積層コンデンサ、３，３３…コンデンサ素体、４，２３，３５…端子電極、６…回路基板、７…ハンダフィレット、８…誘電体層、９…第１の内部電極、１０…第２の内部電極、１１…第１コンデンサ部、１２…第２コンデンサ部、１３…焼付電極層、１４，２４，３６…樹脂電極層、１５，２５，３７…めっき電極層、３３（３３ａ〜３３ｃ）…コンデンサ部、Ｃ１…第１コンデンサ部の静電容量、Ｃ２…第２コンデンサ部の静電容量、Ｄ…間隔、Ｈ…フィレット高さ、Ｍ…実装面。

Claims

積層コンデンサがハンダフィレットの形成によって回路基板に接続された積層コンデンサの実装構造であって、
前記積層コンデンサは、
誘電体層を介在させて第１の内部電極層と第２の内部電極層とが交互に積層されてなるコンデンサ素体と、
前記コンデンサ素体の両端部にそれぞれ形成される一対の端子電極と、を備え、
前記コンデンサ素体は、
前記回路基板の実装面の法線方向に沿って所定の間隔をもって前記実装面側から順に配置された第１コンデンサ部及び第２コンデンサ部を有し、
前記端子電極は、
前記第１コンデンサ部及び前記第２コンデンサ部の両端部にそれぞれ形成された焼付電極層と、
前記第１コンデンサ部及び前記第２コンデンサ部の前記焼付電極層の片側同士を繋ぐように形成された樹脂電極層と、
前記第１コンデンサ部から前記第２コンデンサ部にわたって連続的に形成されためっき電極層と、を有し、
前記ハンダフィレットは、前記樹脂電極層が前記第２コンデンサ部のＥＳＲ成分として機能するようなフィレット高さとなっていることを特徴とする積層コンデンサの実装構造。
前記ハンダフィレットのフィレット高さは、第１コンデンサ部と第２コンデンサ部との間に位置する樹脂電極層よりも低くなっていることを特徴とする請求項１記載の積層コンデンサの実装構造。
前記樹脂電極層は、前記第１コンデンサ及び前記第２コンデンサの前記焼付電極層を覆うように形成され、
前記めっき電極層は、前記樹脂電極層を覆うように形成されていることを特徴とする請求項１又は２記載の積層コンデンサの実装構造。
前記樹脂電極層は、前記第１コンデンサ部及び前記第２コンデンサ部の前記焼付電極層の片側同士の間にのみ形成され、
前記めっき電極層は、前記樹脂電極層と前記焼付電極層とを覆うように形成されていることを特徴とする請求項１又は２記載の積層コンデンサの実装構造。
前記第１コンデンサ部の静電容量が前記第２コンデンサ部の静電容量と異なっていることを特徴とする請求項１〜４のいずれか一項記載の積層コンデンサの実装構造。
前記第２コンデンサ部の静電容量は、前記第１コンデンサ部の静電容量よりも大きくなっていることを特徴とする請求項５記載の積層コンデンサの実装構造。
前記第２コンデンサ部の誘電体層が強誘電体材料からなり、前記第１コンデンサ部の誘電体層が常誘電体材料からなることを特徴とする請求項６記載の積層コンデンサの実装構造。
前記第２コンデンサ部の静電容量は、前記第１コンデンサ部の静電容量よりも小さくなっていることを特徴とする請求項５記載の積層コンデンサの実装構造。
積層コンデンサがハンダフィレットの形成によって回路基板に接続された積層コンデンサの実装構造であって、
前記積層コンデンサは、
誘電体層を介在させて第１の内部電極層と第２の内部電極層とが交互に積層されてなるコンデンサ素体と、
前記コンデンサ素体の両端部にそれぞれ形成される一対の端子電極と、を備え、
前記コンデンサ素体は、
前記回路基板の実装面の法線方向に沿って所定の間隔をもって配置された複数のコンデンサ部を有し、
前記端子電極は、
前記各コンデンサ部の両端部にそれぞれ形成された焼付電極層と、
隣り合う前記コンデンサ部の前記焼付電極層の片側同士を繋ぐように形成された樹脂電極層と、
前記各コンデンサ部にわたって連続的に形成されためっき電極層と、を有し、
前記ハンダフィレットは、前記樹脂電極層が当該樹脂電極層よりも上側のコンデンサ部のＥＳＲ成分として機能するようなフィレット高さとなっていることを特徴とする積層コンデンサの実装構造。
前記ハンダフィレットのフィレット高さは、最上段のコンデンサ部とその一段下のコンデンサ部との間に位置する樹脂電極層よりも低くなっていることを特徴とする請求項９記載の積層コンデンサの実装構造。
前記ハンダフィレットのフィレット高さは、最下段のコンデンサ部とその一段上のコンデンサ部との間に位置する樹脂電極層よりも低くなっていることを特徴とする請求項１０記載の積層コンデンサの実装構造。
前記樹脂電極層は、前記各コンデンサの前記焼付電極層を覆うように形成され、
前記めっき電極層は、前記樹脂電極層を覆うように形成されていることを特徴とする請求項９〜１１のいずれか一項記載の積層コンデンサの実装構造。
前記樹脂電極層は、前記各コンデンサ部の前記焼付電極層の片側同士の間にのみ形成され、
前記めっき電極層は、前記樹脂電極層と前記焼付電極層とを覆うように形成されていることを特徴とする請求項９〜１１のいずれか一項記載の積層コンデンサの実装構造。