KR20190067137A - 커패시터 부품 및 그 제조 방법 - Google Patents

커패시터 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR20190067137A
KR20190067137A KR1020190065260A KR20190065260A KR20190067137A KR 20190067137 A KR20190067137 A KR 20190067137A KR 1020190065260 A KR1020190065260 A KR 1020190065260A KR 20190065260 A KR20190065260 A KR 20190065260A KR 20190067137 A KR20190067137 A KR 20190067137A
Authority
KR
South Korea
Prior art keywords
layer
external electrode
layers
band
covering
Prior art date
Application number
KR1020190065260A
Other languages
English (en)
Other versions
KR102192426B1 (ko
Inventor
정진만
장익환
조성현
박지현
나도흥
최재열
주진경
권병찬
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190065260A priority Critical patent/KR102192426B1/ko
Publication of KR20190067137A publication Critical patent/KR20190067137A/ko
Application granted granted Critical
Publication of KR102192426B1 publication Critical patent/KR102192426B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시 형태는, 서로 대향하는 제1 및 제2면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면을 포함하며, 복수의 유전체층의 적층 구조와 상기 유전체층을 사이에 두고 교대로 배치되어 상기 제3 및 제4면으로 각각 노출되는 제1 및 제2 내부 전극을 포함하는 바디; 상기 제3 및 제4면을 커버하여 상기 제1 및 제2 내부 전극과 각각 접속되는 제1 및 제2 도전층; 상기 제1 및 제2 도전층을 각각 커버하는 제1 및 제2 절연층; 상기 제2 면에 서로 이격되게 배치되는 제1 및 제2 밴드부; 상기 제1 밴드부와 상기 제1 절연층 중 일부를 커버하는 제1 외부 전극; 상기 제2 밴드부와 상기 제2 절연층 중 일부를 커버하는 제2 외부 전극; 상기 제1 절연층 중 일부와 상기 제1 면 중 일부를 커버하는 제3 외부 전극; 상기 제2 절연층 중 일부와 상기 제1 면 중 일부를 커버하는 제4 외부 전극; 을 포함하는 커패시터 부품 및 그 제조 방법을 제공한다.

Description

커패시터 부품 및 그 제조 방법{Capacitor Component and Method of Manufacturing the Same}
본 발명은 커패시터 부품 및 그 제조 방법에 관한 것이다.
커패시터 부품의 하나인 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 최근 모바일 기기나 자동차 등에 사용되는 적층 세라믹 커패시터의 경우, 높은 수준의 기계적 강도가 요구되며, 예컨대, 외부의 반복된 충격, 진동, 가혹한 온도와 습도 등의 환경에 견딜 수 있어야 한다.
또한, 적층 세라믹 커패시터는 외부 전극 형성시 전사 공법을 사용할 수 있는데, 외부 전극의 밴드와 전사로 형성되는 접속부 간의 연결이 어려워, 얇게 형성된 접속부와 밴드의 연결을 위해 추가로 디핑을 실시하거나 칩을 정렬하여 밴드부를 연결하는 추가 작업이 필요하다.
국내등록특허 제10-1514558호 국내공개특허 제2015-0018650호
본 발명의 목적은 바디의 내부 전극 노출 면에 형성되는 외부 전극의 접속부와 밴드 간의 연결이 용이하도록 외부 전극을 형성하여, 허메틱 씰(Hermetic Sealing)을 강화하고 어쿠스틱 노이즈를 저감하고, 셋(set)에 실장시 부품 실장 밀도를 높일 수 있는 커패시터 부품 및 그 제조 방법을 제공하는 것이다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 실시 형태를 통하여 신규한 커패시터 부품을 제안하고자 하며, 구체적으로, 서로 대향하는 제1 및 제2면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면을 포함하며, 복수의 유전체층의 적층 구조와 상기 유전체층을 사이에 두고 교대로 배치되어 상기 제3 및 제4면으로 각각 노출되는 제1 및 제2 내부 전극을 포함하는 바디; 상기 제3 및 제4면을 커버하여 상기 제1 및 제2 내부 전극과 각각 접속되는 제1 및 제2 도전층; 상기 제1 및 제2 도전층을 각각 커버하는 제1 및 제2 절연층; 상기 제2 면에 서로 이격되게 배치되는 제1 및 제2 밴드부; 상기 제1 밴드부와 상기 제1 절연층 중 일부를 커버하는 제1 외부 전극; 상기 제2 밴드부와 상기 제2 절연층 중 일부를 커버하는 제2 외부 전극; 상기 제1 절연층 중 일부와 상기 제1 면 중 일부를 커버하는 제3 외부 전극; 상기 제2 절연층 중 일부와 상기 제1 면 중 일부를 커버하는 제4 외부 전극; 을 포함하는 형태이다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 외부 전극은 도금층일 수 있다.
본 발명의 일 실시 예에서, 상기 도금층은, 구리층, 상기 구리층 상에 형성되는 니켈층 및 상기 니켈층 상에 형성되는 주석층을 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 밴드부는 상기 제1 및 제2 도전층과 각각 접속되게 배치될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 면에 서로 이격되게 배치되는 제3 및 제4 밴드부를 더 포함하고, 상기 제3 외부 전극은 상기 제3 밴드부를 커버하고, 상기 제4 외부 전극은 상기 제4 밴드부를 커버할 수 있다.
본 발명의 일 실시 예에서, 상기 제3 및 제4 밴드부는 상기 제1 및 제2 도전층과 각각 접속되게 배치될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 내지 제4 외부 전극은 도금층일 수 있다.
본 발명의 다른 측면은, 복수의 유전체층과 제1 및 제2 내부 전극을 교대로 적층하여 바디를 형성하는 단계; 상기 바디의 상면에 서로 이격되게 제1 및 제2 밴드부를 형성하는 단계; 상기 바디에서 상기 제1 및 제2 내부 전극이 노출된 면에 제1 및 제2 도전층과 상기 제1 및 제2 도전층을 각각 커버하는 제1 및 제2 절연층을 각각 형성하는 단계; 및 상기 제1 밴드부와 상기 제1 절연층 중 일부를 커버하도록 제1 외부 전극을 형성하고, 상기 제2 밴드부와 상기 제2 절연층 중 일부를 커버하는 제2 외부 전극을 형성하고, 상기 제1 절연층 중 일부와 상기 바디의 하면 중 일부를 커버하는 제3 외부 전극을 형성하고, 상기 제2 절연층 중 일부와 상기 바디의 하면 중 일부를 커버하고 상기 제3 외부 전극과 이격되도록 제4 외부 전극을 형성하는 단계; 를 포함하는 커패시터 부품의 제조 방법을 제공한다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 밴드부를 형성하는 단계는, 상기 제1 및 제2 밴드부를 상기 바디에 적층, 인쇄 및 증착 중 하나의 방법으로 형성할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 도전층이 그린 전사 공법으로 형성되도록 할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 도전층 및 상기 제1 및 제2 절연층을 형성하는 단계는, 상기 바디에 상기 제1 및 제2 도전층 및 상기 제1 및 제2 절연층의 적층체를 한번에 전사하여 형성되도록 할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 외부 전극은 상기 제1 및 제2 밴드부를 시드로 하여 도금으로 형성할 수 있다.
본 발명의 일 실시 예에서, 상기 외부 전극을 형성하기 이전에, 상기 바디에서 상기 제1 및 제2 밴드부가 형성된 면과 대향되는 면에 서로 이격되게 제3 및 제4 밴드부를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 제3 외부 전극은 상기 제3 밴드부가 커버되도록 형성하고, 상기 제4 외부 전극은 상기 제4 밴드부가 커버되도록 형성할 수 있다.
본 발명의 일 실시 예에서, 상기 제3 및 제4 외부 전극은 상기 제3 및 제4 밴드부를 시드로 하여 도금으로 형성할 수 있다.
본 발명의 여러 효과 중 일 효과로서, 바디의 내부 전극 노출 면에 형성되는 외부 전극의 접속부와 밴드 간의 연결이 용이하도록 외부 전극을 형성하여, 추가 디핑 및 칩 정렬 후 밴드부를 접속부와 연결하는 추가 작업 없이도, 허메틱 씰(Hermetic Sealing)을 강화하고 어쿠스틱 노이즈를 저감하고, 셋(set)에 실장시 부품 실장 밀도를 높일 수 있는 효과가 있다. 다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시형태에 따른 커패시터 부품을 개략적으로 나타낸 사시도이다.
도 2는 도 1의 커패시터 바디의 내부 전극의 구조를 나타낸 분리사시도이다.
도 3은 도 1의 커패시터 바디 및 외부 전극의 일부를 나타낸 사시도이다.
도 4는 도 1의 I-I’선 단면도이다.
도 5는 본 발명의 제2 실시 형태에 따른 커패시터 부품을 개략적으로 나타낸 사시도이다.
도 6은 도 5의 II-II’선 단면도이다.
도 7은 본 발명의 제1 실시 형태에서 커패시터 바디에 제1 및 제2 접속부를 형성하는 공정을 개략적으로 나타낸 도면이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 제1 실시형태에 따른 커패시터 부품을 개략적으로 나타낸 사시도이고, 도 2는 도 1의 커패시터 바디의 내부 전극의 구조를 나타낸 분리사시도이고, 도 3은 도 1의 커패시터 바디 및 외부 전극의 일부를 나타낸 사시도이고, 도 4는 도 1의 I-I’선 단면도이다.
도 1 내지 4를 참조하면, 본 발명의 일 실시 형태에 따른 커패시터 부품(100)은 바디(110)와 이에 포함된 제1 및 제2 내부 전극(121, 122), 제1 및 제2 도전층(131, 141), 제1 및 제2 절연층(132, 142), 제1 및 제2 밴드부(151, 161) 및 제1 내지 제4 외부 전극(150, 160, 170, 180)을 주요 구성으로 포함한다.
본 실시 형태의 경우, 후술할 바와 같이 바디(110)의 측면을 커버하는 제1 및 제2 도전층(131, 141) 및 제1 및 제2 절연층(132, 142)의 다층 구조를 채용하여 커패시터 부품(100)의 모서리 등에서 발생할 수 있는 커패시터 부품(100)의 소형화에 유리하면서도 실링 특성, 내습 신뢰성 등이 향상될 수 있다.
바디(110)는 복수의 유전체층(111)이 적층된 적층 구조와 유전체층(111)을 사이에 두고 교대로 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함한다.
이 경우, 바디(101)는 육면체 혹은 이와 유사한 형상을 가질 수 있으며, Z방향으로 서로 대향하는 제1 및 제2면(1, 2), 제1 및 제2 면(1, 2)과 연결되고 X방향으로 서로 대향하는 제3 및 제4 면(3, 4) 및 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되고 Y방향으로 서로 대향하는 제5 및 제6 면(5, 6)을 포함한다.
또한, 바디(110)에 포함된 유전체층(111)은 당 업계에서 알려진 세라믹 등의 유전 물질을 이용할 수 있으며, 예를 들어, BaTiO3(티탄산바륨)계 세라믹 분말 등을 포함할 수 있다.
이 경우, 상기 BaTiO3계 세라믹 분말은 예를 들면 BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1-xCax)(Ti1-yZry)O3 또는 Ba(Ti1-yZry)O3 등이 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 바디(110)는 전기 용량을 형성하는 액티브 영역과 그 상부와 하부에 위치하는 커버 영역으로 나뉠 수 있다.
구체적으로, 도 4를 기준으로, 액티브 영역 은 제1 및 제2 내부 전극(121, 122)에 의하여 용량을 형성하며, 커버 영역은 상기 액티브 영역의 상부와 하부에 배치된다.
이 경우, 커버 영역은 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있으며, 제1 및 제2 내부 전극(121, 122)을 포함하지 않는 점 외에는 액티브 영역의 유전체층과 실질적으로 동일한 재질 및 구성을 가질 수 있다.
이 경우, 커버 영역은 그린 시트 적층 및 소결 공정에 의하여 함께 얻어질 수 있다.
이러한 커버 영역은 1개 또는 2개 이상의 그린 시트가 액티브 영역의 상하 면에 적층되어 소결된 형태로 구현될 수 있다.
제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층을 사이에 두고 서로 대향하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 도전층(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)을 각각 커버하며 제1 및 제2 내부 전극(121, 122)과 각각 접속된다.
이 경우, 제1 및 제2 도전층(131, 141)은 도 1에 도시된 형태와 같이 바디(110)의 제3 및 제4 면(3, 4) 전체를 각각 커버하는 형태일 수 있으며, 제1 및 제2 도전층(131, 141)에서 바디(110)를 향하는 면은 바디(110)의 제3 및 제4 면(3, 4)과 각각 동일한 면적을 가질 수 있다.
또한, 제1 및 제2 도전층(131, 141)은 바디(110)의 제3 및 제4 면(3, 4)을 기준으로 균일한 두께를 가질 수 있다.
이러한 형태의 제1 및 제2 도전층(131, 141)을 얻을 수 있는 하나의 예로서, 후술할 바와 같이 제1 및 제2 도전층(131, 141)을 바디(110)의 표면에 전사하는 공정을 활용할 수 있다.
종래에는 내부 전극과 연결되는 외부 전극 형성시 도전성 페이스트를 도포한 후 이를 소결하는 공정을 이용하였으며, 이에 따라 외부 전극의 중앙 영역과 외곽 영역에서 두께의 불균일이 발생하였다(중앙 영역의 두께 > 외곽 영역의 두께).
본 실시 형태의 경우, 균일한 두께의 제1 및 제2 도전층(131, 141)을 사용함으로써 전기적 특성이 고르며, 나아가 커패시터 부품(100)의 외부로부터 침입하는 수분, 특히, 모서리 영역에서의 내습 신뢰성이 향상될 수 있다.
제1 및 제2 절연층(132, 142)은 제1 및 제2 도전층(131, 141)을 각각 커버하게 형성된다.
이러한 제1 및 제2 절연층(!32, 142)은 티탄산바륨 등과 같은 세라믹 물질로 이루어질 수 있으며, 이 경우 제1 및 제2 절연층(132, 142)은 바디(110)에 포함된 것과 동일한 세라믹 물질을 포함할 수 있으며, 또한 바디(110)와 동일한 물질로 이루어질 수 있다.
또한, 도 3에 도시된 형태와 같이, 제1 및 제2 절연층(132, 142)은 제1 및 제2 도전층(131, 141) 전체를 커버하는 형태일 수 있으며, 이 경우 바디(110)의 제3 및 제4 면(3, 4)을 기준으로 제1 및 제2 도전층(131, 141)과 제1 및 제2 절연층(132, 142)의 면적은 서로 동일할 수 있다.
그리고, 제1 및 제2 절연층(132, 142)은 제1 및 제2 도전층(131, 141)과 마찬가지로 바디(110)의 표면에 전사하는 방식으로 형성될 수 있으며, 이후 소결 과정을 거칠 수 있다.
전사 공정을 위하여 소결 전의 제1 및 제2 절연층(132, 142)은 높은 접착력을 갖는 것이 바람직하므로 이를 위해 상대적으로 바인더 등의 유기 물질을 많이 포함할 수 있다.
이 경우, 소결 후에도 일부 유기 물질이 잔존할 수 있으므로 제1 및 제2 절연층(132, 142)은 바디(110) 보다 많은 양의 유기 물질 성분을 포함할 수 있다.
본 실시 형태와 같이 바디(110)의 외곽에 제1 및 제2 절연층(132, 142)이 형성됨으로써 외부 전극의 실링 특성이 더욱 향상되어 외부로부터 수분이나 도금액 등이 침투하는 것을 최소화할 수 있다.
이 경우, 제1 및 제2 절연층(132, 142)은 인접한 제1 및 제2 도전층(131, 141)에 의하여 소결시 치밀화가 빠르게 이루어질 수 있으므로 내습 특성 향상에 적합한 구조가 효과적으로 얻어질 수 있다.
제1 및 제2 절연층(132, 142)은 기판에 실장시 솔더의 높이를 제한하여 어쿠스틱 노이즈를 저감시키는 효과를 기대할 수 있다.
제1 및 제2 밴드부(133, 134)는 바디(110)의 제2 면(2)에 X방향으로 서로 이격되게 배치된다. 제1 및 제2 밴드부(133, 134)는 도전성 물질로 이루어질 수 있다.
또한, 제1 밴드부(133)는 제1 도전층(131)과 접속되게 배치될 수 있고, 제2 밴드부(134)는 제2 도전층(141)과 접속되게 배치될 수 있다.
구체적으로, 제1 도전층(131)의 상단을 바디(110)의 제2 면(2)과 평행하게 형성하고, 제1 밴드부(133)의 단부를 바디(110)의 제3 면(3) 보다 더 돌출되게 형성하면, 제1 도전층(131)의 상단과 제1 밴드부(133)의 단부가 서로 접촉되어 전기적으로 연결될 수 있다.
그리고, 제2 밴드부(134)의 경우, 제2 도전층(141)의 상단을 바디(110)의 제2 면(2)과 평행하게 형성하고, 제2 밴드부(134)의 단부를 바디(110)의 제4 면(4) 보다 더 돌출되게 형성하면, 제2 도전층(141)의 상단과 제2 밴드부(134)의 단부가 서로 접촉되어 전기적으로 연결될 수 있다.
제1 외부 전극(150)은 바디(110)의 제2, 제3, 제5 및 제6 면(2, 3, 5, 6)을 연결하는 코너에 형성된다.
이러한 제1 외부 전극(150)은 제1 밴드부(133)를 커버하고 제1 도전층(131)과 제1 절연층(132)의 일부를 커버하도록 형성된다.
또한, 제1 외부 전극(150)은 제1 내부 전극(121)과 전기적으로 연결된다.
구체적으로, 제1 외부 전극(150)은 제1 절연층(132)의 일부를 커버하며 제1 도전층(131)과 접속되어 제1 내부 전극(121)과 전기적으로 연결된 형태이다.
이때, 제1 외부 전극(150)은 도금층일 수 있으며, 다층 구조를 가질 수 있다.
예컨대, 제1 외부 전극(150)은 제1 내지 제3 층(151-153)을 포함할 수 있다.
여기서, 제1 층(151)은 구리를 도금하여 얻어진 구리층으로 형성될 수 있다. 이때, 구리층은 제1 밴드부(133)를 시드로 하여 도금이 이루어질 수 있다.
제2 층(152)은 제1 층(151)을 커버하는 형태로서 니켈을 도금하여 얻어진 니켈층으로 형성될 수 있고, 제3 층(153)은 제2 층(152)을 커버하는 형태로서 주석을 도금하여 얻어진 주석층으로 형성될 수 있다.
한편, 제2 및 제3층을 형성하는 대신 구리층인 제1 층에 은(Ag) 도금을 하여 제1 외부 전극을 구리층과 은(Ag)층의 2중 층으로 형성할 수 있다.
제2 외부 전극(160)은 바디(110)의 제2, 제4, 제5 및 제6 면(2, 4, 5, 6)을 연결하는 코너에 형성된다.
이러한 제2 외부 전극(160)은 제2 밴드부(134)를 커버하고 제2 도전층(141)과 제2 절연층(142)의 일부를 커버하도록 형성되고, 바디(110)의 제2 면(2)에서 제1 외부 전극(150)과 이격되게 배치된다.
또한, 제2 외부 전극(160)은 제2 내부 전극(122)과 전기적으로 연결된다.
구체적으로, 제2 외부 전극(160)은 제2 절연층(142)의 일부를 커버하며 제2 도전층(141)과 접속되어 제2 내부 전극(122)과 전기적으로 연결된 형태이다.
이때, 제2 외부 전극(160)은 도금층일 수 있으며, 다층 구조를 가질 수 있다.
예컨대, 제2 외부 전극(160)은 제1 내지 제3 층(161-163)을 포함할 수 있다.
여기서, 제1 층(161)은 구리를 도금하여 얻어진 구리층으로 형성될 수 있다. 이때, 구리층은 제2 밴드부(134)를 시드로 하여 도금이 이루어질 수 있다.
제2 층(162)은 제1 층(161)을 커버하는 형태로서 니켈을 도금하여 얻어진 니켈층으로 형성될 수 있고, 제3 층(163)은 제2 층(162)을 커버하는 형태로서 주석을 도금하여 얻어진 주석층으로 형성될 수 있다.
한편, 제2 및 제3층을 형성하는 대신 구리층인 제1 층에 은 도금을 하여 제2 외부 전극을 구리층과 은층의 2중 층으로 형성할 수 있다.
제3 외부 전극(170)은 바디(110)의 제1, 제3, 제5 및 제6 면(1, 3, 5, 6)을 연결하는 코너에 형성된다.
이러한 제3 외부 전극(170)은 제1 도전층(131)과 제1 절연층(132)의 일부, 그리고 바디(110)의 제1 면(1) 중 일부를 커버하도록 형성된다.
또한, 제3 외부 전극(170)은 제1 내부 전극(121)과 전기적으로 연결된다.
구체적으로, 제3 외부 전극(170)은 제1 절연층(132)의 일부를 커버하며 제1 도전층(131)과 접속되어 제1 내부 전극(121)과 전기적으로 연결된 형태이다.
이때, 제3 외부 전극(170)은 다층 구조를 가질 수 있다.
예컨대, 제3 외부 전극(170)은 제1 내지 제3 층(171-173)을 포함할 수 있다.
여기서, 제1 층(171)은 도전성 페이스트를 소결하여 얻어진 소결 전극으로 형성될 수 있으며, 상기 도전성 페이스트는 구리일 수 있다.
제2 층(172)은 제1 층(171)을 커버하는 형태로서 니켈을 도금하여 얻어진 니켈층으로 형성될 수 있고, 제3 층(173)은 제2 층(172)을 커버하는 형태로서 주석을 도금하여 얻어진 주석층으로 형성될 수 있다.
제4 외부 전극(180)은 바디(110)의 제1, 제4, 제5 및 제6 면(1, 4, 5, 6)을 연결하는 코너에 형성된다.
이러한 제4 외부 전극(180)은 제2 도전층(141)과 제2 절연층(142)의 일부, 그리고 바디(110)의 제1 면(1) 중 일부를 커버하도록 형성되고, 바디(110)의 제1 면(1)에서 제3 외부 전극(170)과 이격되게 배치된다.
또한, 제4 외부 전극(180)은 제2 내부 전극(122)과 전기적으로 연결된다.
구체적으로, 제4 외부 전극(180)은 제2 절연층(142)의 일부를 커버하며 제2 도전층(141)과 접속되어 제2 내부 전극(122)과 전기적으로 연결된 형태이다.
이때, 제4 외부 전극(180)은 다층 구조를 가질 수 있다.
예컨대, 제4 외부 전극(180)은 제1 내지 제3 층(181-183)을 포함할 수 있다.
여기서, 제1 층(181)은 도전성 페이스트를 소결하여 얻어진 소결 전극으로 형성될 수 있으며, 상기 도전성 페이스트는 구리일 수 있다.
제2 층(182)은 제1 층(181)을 커버하는 형태로서 니켈을 도금하여 얻어진 니켈층으로 형성될 수 있고, 제3 층(183)은 제2 층(182)을 커버하는 형태로서 주석을 도금하여 얻어진 주석층으로 형성될 수 있다.
도 5는 본 발명의 제2 실시 형태에 따른 커패시터 부품을 개략적으로 나타낸 사시도이고, 도 6은 도 5의 II-II’선 단면도이다.
여기서, 바디(110), 제1 및 제2 내부 전극(121, 122), 제1 및 제2 도전층(131, 141), 제1 및 제2 절연층(132, 142) 및 제1 및 제2 외부 전극(150, 160)의 구조는 앞서 설명한 실시 형태와 유사하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 가지는 제3 및 제4 밴드부와 제3 및 제4 외부 전극을 도시하여 이를 토대로 구체적으로 설명하기로 한다.
도 5 및 도 6을 참조하면, 본 실시 형태의 적층형 전자 부품(100')은 제3 및 제4 밴드부(170, 180)를 더 포함할 수 있다.
제3 및 제4 밴드부(135, 136)는 바디(110)의 제1 면(1)에 X방향으로 서로 이격되게 배치된다.
또한, 제3 밴드부(135)는 제1 도전층(131)과 접속되게 배치될 수 있고, 제4 밴드부(136)는 제2 도전층(141)과 접속되게 배치될 수 있다.
구체적으로, 제1 도전층(131)의 하단을 바디(110)의 제1 면(1)과 평행하게 형성하고, 제3 밴드부(135)의 단부를 바디(110)의 제3 면(3) 보다 더 돌출되게 형성하면, 제1 도전층(131)의 하단과 제3 밴드부(133)의 단부가 서로 접촉되어 전기적으로 연결될 수 있다.
그리고, 제4 밴드부(136)의 경우, 제2 도전층(141)의 하단을 바디(110)의 제1 면(1)과 평행하게 형성하고, 제4 밴드부(136)의 단부를 바디(110)의 제4 면(4) 보다 더 돌출되게 형성하면, 제2 도전층(141)의 하단과 제4 밴드부(136)의 단부가 서로 접촉되어 전기적으로 연결될 수 있다.
그리고, 본 실시 형태의 제3 외부 전극은 제3 밴드부를 커버하도록 형성되고, 제4 외부 전극은 제4 밴드부를 커버하도록 형성된다.
이때, 제3 외부 전극(170')은 소결 전극을 포함하지 않고 모두 도금층일 수 있으며, 다층 구조를 가질 수 있다.
예컨대, 제3 외부 전극(170')은 제1 내지 제3 층(171'-173')을 포함할 수 있다.
여기서, 제1 층(171')은 구리를 도금하여 얻어진 구리층으로 형성될 수 있다. 이때, 구리층은 제3 밴드부(135)를 시드로 하여 도금이 이루어질 수 있다.
제2 층(172')은 제1 층(171')을 커버하는 형태로서 니켈을 도금하여 얻어진 니켈층으로 형성될 수 있고, 제3 층(173')은 제2 층(172')을 커버하는 형태로서 주석을 도금하여 얻어진 주석층으로 형성될 수 있다.
또한, 제4 외부 전극(180')은 소결 전극을 포함하지 않고 모두 도금층일 수 있으며, 다층 구조를 가질 수 있다.
예컨대, 제4 외부 전극(180')은 제1 내지 제3 층(181'-183')을 포함할 수 있다.
여기서, 제1 층(181')은 구리를 도금하여 얻어진 구리층으로 형성될 수 있다. 이때, 구리층은 제4 밴드부(136)를 시드로 하여 도금이 이루어질 수 있다.
제2 층(182')은 제1 층(181')을 커버하는 형태로서 니켈을 도금하여 얻어진 니켈층으로 형성될 수 있고, 제3 층(183')은 제2 층(182')을 커버하는 형태로서 주석을 도금하여 얻어진 주석층으로 형성될 수 있다.
이하, 상술한 구조를 갖는 커패시터 부품의 제조 방법의 예를 설명한다. 제조 방법에 대한 설명을 통하여 커패시터 부품의 구조를 더욱 명확하게 이해할 수 있을 것이다.
커패시터 부품의 제조 공정의 경우, 우선, 복수의 유전체층과 제1 및 제2 내부 전극을 교대로 적층하여 바디를 형성한다.
여기서, 바디는 복수의 유전체층과 제1 및 제2 내부 전극을 교대로 적층하여 형성될 수 있다. 예컨대, 세라믹 그린 시트와 내부전극용 도전성 페이스트를 도포한 후 이를 적층하는 방식을 이용할 수 있다.
다음으로, 바디의 제2 면에 서로 이격되게 제1 및 제2 밴드부를 형성한다.
제1 및 제2 밴드부는 바디에 적층, 인쇄 및 증착 중 하나의 방법을 이용하여 형성할 수 있다.
다음으로, 도 7에서와 같이, 바디(110)의 표면에 제1 및 제2 도전층(131, 141)과 제1 및 제2 도전층(131, 141)을 각각 커버하는 제1 및 제2 절연층(132, 142)을 전사한다.
제1 및 제2 도전층(131, 141)은 바디(110)에서 제1 및 제2 내부 전극이 노출된 면에 형성한다.
예컨대, 제1 및 도전층(131, 141)의 전사 공정의 경우, 지지대(210) 상에 시트 형태의 절연층(132')과 절연층(132') 위에 도전층(131')이 적층된 형태가 되도록 한 후 바디(110)의 일면을 이에 압착하여 바디(110)의 일면에 도전층(131')의 일부와 절연층(132')의 일부가 동시에 달라붙어 제1 도전층(131) 및 제1 절연층(132)을 한 번의 전사 공정으로 형성한다. 바디(110)에 전사된 도전층과 절연층은 소결 전 상태로서 바인더, 유기 용매 등의 성분을 포함하고 있다.
이상에서 바디(110)에 제1 도전층(131) 및 제1 절연층(132)을 형성하는 방법의 예를 설명하였으며, 제2 도전층(141) 및 제2 절연층(142)도 바디(110)의 반대 편에 동일한 공정을 적용하여 형성할 수 있을 것이다.
다음으로 외부 전극을 형성한다.
제1 외부 전극은 제1 밴드부와 제1 절연층 중 일부를 커버하도록 형성하고, 제2 외부 전극은 제2 밴드부와 제2 절연층 중 일부를 커버하고 제1 외부 전극과 이격되도록 형성한다. 또한, 제1 및 제2 외부 전극은 제1 및 제2 밴드부를 시드로 하여 도금으로 형성할 수 있다.
제3 외부 전극은 제1 절연층 중 일부와 바디의 하면 중 일부를 커버하도록 형성하고, 제4 외부 전극은 제2 절연층 중 일부와 바디의 하면 중 일부를 커버하고 제3 외부 전극과 이격되도록 형성한다. 제3 및 제4 외부 전극은 먼저 제1 층을 형성하고, 그 위에 도금층을 더 형성할 수 있다.
이때, 상기 제1 층은 도전성 페이스트에 바디를 디핑(dipping)하는 등의 방식 등으로 형성할 수 있다. 이후, 바디, 도전층, 절연층 및 제1 층을 소성하고, 이들은 동시에 소성될 수 있다.
한편, 외부 전극을 형성하기 이전에, 바디에서 제1 및 제2 밴드부가 형성된 면과 대향되는 면에 서로 이격되게 제3 및 제4 밴드부를 형성하는 단계를 더 수행할 수 있다.
이러한, 제3 외부 전극은 상기 제3 밴드부를 커버하도록 형성하고, 제4 외부 전극은 제4 밴드부를 커버하도록 형성한다. 이때, 제3 및 제4 외부 전극은 소성 전극 없이 제3 및 제4 밴드부를 시드로 하여 도금으로 형성할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 100': 커패시터 부품
110: 바디
111: 유전체층
121, 122: 내부 전극
131, 141: 제1 및 제2 도전층
132, 142: 제1 및 제2 절연층
133-136: 제1 내지 제4 밴드부
150, 160, 170, 180: 제1 내지 제4 외부 전극
170', 180': 제3 및 제4 외부 전극

Claims (15)

  1. 서로 대향하는 제1 및 제2면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면을 포함하며, 복수의 유전체층의 적층 구조와 상기 유전체층을 사이에 두고 교대로 배치되어 상기 제3 및 제4면으로 각각 노출되는 제1 및 제2 내부 전극을 포함하는 바디;
    상기 제3 및 제4면을 커버하여 상기 제1 및 제2 내부 전극과 각각 접속되는 제1 및 제2 도전층;
    상기 제1 및 제2 도전층을 각각 커버하는 제1 및 제2 절연층;
    상기 제2 면에 서로 이격되게 배치되는 제1 및 제2 밴드부;
    상기 제1 밴드부와 상기 제1 절연층 중 일부를 커버하는 제1 외부 전극;
    상기 제2 밴드부와 상기 제2 절연층 중 일부를 커버하는 제2 외부 전극;
    상기 제1 절연층 중 일부와 상기 제1 면 중 일부를 커버하는 제3 외부 전극;
    상기 제2 절연층 중 일부와 상기 제1 면 중 일부를 커버하는 제4 외부 전극; 을 포함하고,
    상기 제1 및 제2 내부 전극은 니켈을 포함하는 커패시터 부품.
  2. 제1항에 있어서,
    상기 제1 및 제2 외부 전극이 도금층인 커패시터 부품.
  3. 제2항에 있어서,
    상기 도금층이, 구리층, 상기 구리층 상에 형성되는 니켈층 및 상기 니켈층 상에 형성되는 주석층을 포함하는 커패시터 부품.
  4. 제1항에 있어서,
    상기 제1 및 제2 밴드부가 상기 제1 및 제2 도전층과 각각 접속되게 배치되는 커패시터 부품.
  5. 제1항에 있어서,
    상기 제1 면에 서로 이격되게 배치되는 제3 및 제4 밴드부를 더 포함하고,
    상기 제3 외부 전극이 상기 제3 밴드부를 커버하고,
    상기 제4 외부 전극이 상기 제4 밴드부를 커버하는 커패시터 부품.
  6. 제5항에 있어서,
    상기 제3 및 제4 밴드부가 상기 제1 및 제2 도전층과 각각 접속되게 배치되는 커패시터 부품.
  7. 제5항에 있어서,
    상기 제1 내지 제4 외부 전극이 도금층인 커패시터 부품.
  8. 복수의 유전체층과 제1 및 제2 내부 전극을 교대로 적층하여 바디를 형성하는 단계;
    상기 바디의 상면에 서로 이격되게 제1 및 제2 밴드부를 형성하는 단계;
    상기 바디에서 상기 제1 및 제2 내부 전극이 노출된 면에 제1 및 제2 도전층과 상기 제1 및 제2 도전층을 각각 커버하는 제1 및 제2 절연층을 각각 형성하는 단계; 및
    상기 제1 밴드부와 상기 제1 절연층 중 일부를 커버하도록 제1 외부 전극을 형성하고, 상기 제2 밴드부와 상기 제2 절연층 중 일부를 커버하는 제2 외부 전극을 형성하고, 상기 제1 절연층 중 일부와 상기 바디의 하면 중 일부를 커버하는 제3 외부 전극을 형성하고, 상기 제2 절연층 중 일부와 상기 바디의 하면 중 일부를 커버하고 상기 제3 외부 전극과 이격되도록 제4 외부 전극을 형성하는 단계; 를 포함하고,
    상기 제1 및 제2 내부 전극은 니켈을 포함하는 커패시터 부품의 제조 방법.
  9. 제8항에 있어서,
    상기 제1 및 제2 밴드부를 형성하는 단계는, 상기 제1 및 제2 밴드부를 상기 바디에 적층, 인쇄 및 증착 중 하나의 방법으로 형성하는 커패시터 부품의 제조 방법.
  10. 제8항에 있어서,
    상기 제1 및 제2 도전층이 그린 전사 공법으로 형성되도록 하는 커패시터 부품의 제조 방법.
  11. 제8항에 있어서,
    상기 제1 및 제2 도전층 및 상기 제1 및 제2 절연층을 형성하는 단계는, 상기 바디에 상기 제1 및 제2 도전층 및 상기 제1 및 제2 절연층의 적층체를 한번에 전사하여 형성되도록 하는 커패시터 부품의 제조 방법.
  12. 제8항에 있어서,
    상기 제1 및 제2 외부 전극은 상기 제1 및 제2 밴드부를 시드로 하여 도금으로 형성하는 커패시터 부품의 제조 방법.
  13. 제8항에 있어서,
    상기 외부 전극을 형성하기 이전에, 상기 바디에서 상기 제1 및 제2 밴드부가 형성된 면과 대향되는 면에 서로 이격되게 제3 및 제4 밴드부를 형성하는 단계를 더 포함하는 커패시터 부품의 제조 방법.
  14. 제13항에 있어서,
    상기 제3 외부 전극은 상기 제3 밴드부가 커버되도록 형성하고, 상기 제4 외부 전극은 상기 제4 밴드부가 커버되도록 형성하는 커패시터 부품의 제조 방법.
  15. 제14항에 있어서,
    상기 제3 및 제4 외부 전극은 상기 제3 및 제4 밴드부를 시드로 하여 도금으로 형성하는 커패시터 부품의 제조 방법.
KR1020190065260A 2019-06-03 2019-06-03 커패시터 부품 및 그 제조 방법 KR102192426B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190065260A KR102192426B1 (ko) 2019-06-03 2019-06-03 커패시터 부품 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190065260A KR102192426B1 (ko) 2019-06-03 2019-06-03 커패시터 부품 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170106746A Division KR101992450B1 (ko) 2017-08-23 2017-08-23 커패시터 부품 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190067137A true KR20190067137A (ko) 2019-06-14
KR102192426B1 KR102192426B1 (ko) 2020-12-17

Family

ID=66846625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190065260A KR102192426B1 (ko) 2019-06-03 2019-06-03 커패시터 부품 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102192426B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102541192B1 (ko) 2021-02-01 2023-06-12 (주)포인트엔지니어링 커패시터 및 그 제조방법
KR102519283B1 (ko) 2021-02-01 2023-04-17 (주)포인트엔지니어링 커패시터 및 그 제조방법
KR20220111141A (ko) 2021-02-01 2022-08-09 (주)포인트엔지니어링 커패시터, 그 제조방법 및 커패시터용 전극

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61191085A (ja) * 1985-02-20 1986-08-25 Tohoku Metal Ind Ltd 積層型圧電バイモルフ素子
JPH10135073A (ja) * 1996-10-30 1998-05-22 Matsushita Electric Ind Co Ltd 複合セラミック電子部品およびその製造方法
KR101228752B1 (ko) * 2011-11-04 2013-01-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP2014187289A (ja) * 2013-03-25 2014-10-02 Murata Mfg Co Ltd 積層セラミックコンデンサ
KR20150018650A (ko) 2013-08-09 2015-02-23 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
KR101514558B1 (ko) 2013-10-28 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터
KR20160030372A (ko) * 2014-09-09 2016-03-17 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61191085A (ja) * 1985-02-20 1986-08-25 Tohoku Metal Ind Ltd 積層型圧電バイモルフ素子
JPH10135073A (ja) * 1996-10-30 1998-05-22 Matsushita Electric Ind Co Ltd 複合セラミック電子部品およびその製造方法
KR101228752B1 (ko) * 2011-11-04 2013-01-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP2014187289A (ja) * 2013-03-25 2014-10-02 Murata Mfg Co Ltd 積層セラミックコンデンサ
KR20150018650A (ko) 2013-08-09 2015-02-23 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
KR101514558B1 (ko) 2013-10-28 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터
KR20160030372A (ko) * 2014-09-09 2016-03-17 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Also Published As

Publication number Publication date
KR102192426B1 (ko) 2020-12-17

Similar Documents

Publication Publication Date Title
KR101992450B1 (ko) 커패시터 부품 및 그 제조 방법
JP7381626B2 (ja) キャパシタ部品
KR101548793B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법
US10170246B2 (en) Capacitor component with metallic protection pattern for improved mechanical strength and moisture proof reliability
KR20190053692A (ko) 3단자 적층형 커패시터
JP2018129499A (ja) キャパシタ部品
KR102192426B1 (ko) 커패시터 부품 및 그 제조 방법
KR20190121148A (ko) 적층형 커패시터
CN109935467B (zh) 电容器组件
KR20190053693A (ko) 3단자 적층형 커패시터
KR20180028276A (ko) 커패시터 부품
US11776746B2 (en) Multilayer capacitor
CN108428554B (zh) 电容器组件以及制造电容器组件的方法
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR20190023594A (ko) 적층형 커패시터 및 그 실장 기판
KR20190116171A (ko) 적층형 전자 부품
JP2022101469A (ja) 積層型電子部品

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right