KR102541192B1 - 커패시터 및 그 제조방법 - Google Patents

커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR102541192B1
KR102541192B1 KR1020210014383A KR20210014383A KR102541192B1 KR 102541192 B1 KR102541192 B1 KR 102541192B1 KR 1020210014383 A KR1020210014383 A KR 1020210014383A KR 20210014383 A KR20210014383 A KR 20210014383A KR 102541192 B1 KR102541192 B1 KR 102541192B1
Authority
KR
South Korea
Prior art keywords
electrode
dielectric
oxide film
internal
capacitor
Prior art date
Application number
KR1020210014383A
Other languages
English (en)
Other versions
KR20220111140A (ko
Inventor
안범모
박승호
송태환
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020210014383A priority Critical patent/KR102541192B1/ko
Priority to PCT/KR2022/001500 priority patent/WO2022164233A1/ko
Publication of KR20220111140A publication Critical patent/KR20220111140A/ko
Application granted granted Critical
Publication of KR102541192B1 publication Critical patent/KR102541192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 유전체의 고유전성을 유지하면서도 커패시터의 육면체 형상을 유지할 수 있도록 하는 커패시터를 제공한다.

Description

커패시터 및 그 제조방법{Capacitor and Manufacturing method thereof}
본 발명은 커패시터 및 그 제조방법에 관한 것이다.
적층 칩 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: multi-layered ceramic capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치에 사용된다. 적층 세라믹 커패시터는, 복수의 유전체층과 상기 유전체층 사이에 상이한 극성의 내부 전극이 번갈아 배치된 구조를 가진다. 최근 전자기기들이 소형화되는 경향에 따라 적층 세라믹 커패시터도 소형화되는 경향을 따르고 있으며, 이에 소형화를 위해 유전체층을 박막화하고 내부 전극의 적층 수를 높임으로써 고용량의 적층 세라믹 커패시터를 구현하고 있다.
적층 세라믹 커패시터는 복수의 유전체층과 유전체층 상에 형성된 제1,2내부 전극을 포함하며 내부 전극이 형성된 복수의 유전체층이 적층되어 형성되며 제1,2내부 전극은 하나의 유전체층을 사이에 두고 서로 대향되도록 배치된다. 이러한 커패시터는 복수의 유전체층을 소결하여 제작되므로, 소결 과정에서 유전체 분말의 소성 수축으로 인하여 커패시터 바디는 완전한 육면체 형상을 유지하지 못하게 되며, 소결 과정에서 유전체 특성이 저하되는 문제가 발생하게 된다.
한국 등록특허공보 등록번호 제10-2192426호 한국 등록특허공보 등록번호 제10-2189805호
이에 본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 유전체의 고유전성을 유지하면서도 커패시터의 육면체 형상을 유지할 수 있도록 하는 커패시터를 제공하는 것을 그 목적으로 한다.
이러한 본 발명의 목적을 달성하기 위해, 본 발명에 따른 커패시터는 양극산화막 재질의 바디; 상기 바디 내부를 수직하게 관통하는 제1내부전극을 포함하는 제1전극부; 및 상기 제1내부전극과 대향되게 구비되는 제2내부전극을 포함하는 제2전극부;를 포함한다.
또한, 상기 제1,2내부전극 사이에 구비되는 유전체을 포함한다.
또한, 상기 제1,2내부전극은 평면 전극이다.
또한, 상기 유전체는 탄탈 옥사이드(Ta2O5), 알루미늄 옥사이드(Al2O3), 티타늄 옥사이드(TiO2), 지르코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2), 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말 또는 이들의 복합 유전체 중 적어도 하나를 포함한다.
또한, 상기 제1,2내부전극은 산과 골이 연속적으로 형성되는 파형의 구조로 형성되고, 상기 유전체는 상기 제1,2내부전극 사이에 구비된다.
또한, 상기 유전체는 상기 제1,2내부전극이 노출되는 상면 및 하면 중 적어도 어느 하나의 면을 커버한다.
또한, 상기 유전체는 상기 양극산화막의 포어 내부에 구비된다.
또한, 상기 제1전극부 상에 구비되는 제1배선부; 및 상기 제2전극부 상에 구비되는 제2배선부를 포함한다.
또한, 상기 제1전극부는 상기 제1내부전극들과 연결되는 제1공통전극을 포함하고, 상기 제2전극부는 상기 제2내부전극들과 연결되는 제2공통전극을 포함한다.
또한, 일면에서 상기 제2내부전극의 노출 단부를 커버하는 제1절연부; 타면에서 상기 제1내부전극의 노출 단부를 커버하는 제2절연부; 상기 제1내부전극에 연결되는 제1배선부; 및 상기 제2내부전극에 연결되는 제2배선부를 포함한다.
한편, 본 발명에 따른 커패시터는, 양극산화막 재질의 바디와, 상기 바디 내부를 수직하게 관통하는 제1, 2전극부를 포함하는 단위 커패시터를 적층하여 형성하되, 상기 단위 커패시터 사이에 구비되는 접합층을 포함한다.
또한, 복수개의 상기 단위 커패시터들은 서로 직렬연결된다.
또한, 복수개의 상기 단위 커패시터들은 서로 병렬연결된다.
또한, 복수개의 상기 단위 커패시터들은 서로 직렬 및 병렬연결된다.
한편, 본 발명에 따른 커패시터의 제조방법은, 양극산화막 재질의 바디의 적어도 일부 영역을 에칭하여 관통홀을 형성하는 단계; 상기 관통홀에 도전성 금속을 충진하여 제1,2전극부를 형성하는 단계; 및 상기 제1,2전극부의 대향되는 제1,2내부전극 사이의 양극산화막을 제거한 후 유전체를 충진하는 단계;를 포함한다.
또한, 상기 제1전극부와 연결되는 제1배선부를 형성하고, 상기 제2전극부와 연결되는 제2배선부를 형성하는 단계를 포함한다.
본 발명은 유전체의 고유전성을 유지하면서도 커패시터의 육면체 형상을 유지할 수 있도록 하는 커패시터를 제공할 수 있다.
도 1 내지 도 18은 본 발명의 바람직한 제1실시예에 따른 커패시터 및 그 제조방법을 도시한 도면.
도 19 내지 도 23은 본 발명의 바람직한 제2실시예에 따른 커패시터 및 그 제조방법을 도시한 도면.
도 24는 본 발명의 바람직한 제3실시예에 따른 커패시터을 도시한 도면.
도 25 내지 도 32는 본 발명의 바람직한 제4실시예에 따른 커패시터 및 그 제조방법을 도시한 도면.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 막 및 영역들의 두께 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 또한 도면에 도시된 성형물의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다.
다양한 실시예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시예가 다르더라도 편의상 동일한 명칭 및 동일한 참조번호를 부여하기로 한다. 또한, 이미 다른 실시예에서 설명된 구성 및 작동에 대해서는 편의상 생략하기로 한다.
본 발명의 바람직한 실시예에 따른 커패시터는 단위 커패시터(10)를 포함한다. 또한 본 발명의 바람직한 실시예에 따른 커패시터는 적층 커패시터(20)를 포함한다. 또한, 본 발명의 바람직한 실시예에 따른 커패시터는 단위 커패시터(10)들이 여러 개 결합된 형태를 포함할 수 있다.
본 발명의 바람직한 실시예에 따른 커패시터는 양극산화막 재질의 바디(100)와, 바디(100) 내부를 수직하게 관통하는 제1내부전극(211)을 포함하는 제1전극부(210)와, 제1내부전극(211)과 대향되게 구비되는 제2내부전극(231)을 포함하는 제2전극부(230)를 포함한다. 또한, 본 발명의 바람직한 실시예에 따른 커패시터는 제1,2내부전극(211,231) 사이에 구비되는 유전체(300)를 포함한다.
본 발명의 바람직한 실시예에 따른 커패시터의 제조방법은, 양극산화막 재질의 바디(100)의 적어도 일부 영역을 에칭하여 관통홀을 형성하는 단계와, 상기 관통홀에 도전성 금속을 충진하여 제1,2전극부(210,230)를 형성하는 단계를 포함한다. 또한, 본 발명의 바람직한 실시예에 따른 커패시터의 제조방법은, 제1,2전극부(210,230)의 대향되는 제1,2내부전극(210,230) 사이의 양극산화막을 제거한 후 유전체(300)를 충진하는 단계를 포함한다.
양극산화막 재질의 바디(100)는 열 팽창 계수가 낮아 고온 환경에서도 형상이 변형되지 않음으로써 커패시터로서의 내구성을 향상시킨다. 양극산화막 재질의 바디(100)를 이용함에 따라 소결과정을 별도로 수행할 필요가 없기 때문에 고유전율의 유전체 특성을 저하시키지 않으면서 직육면체 형상이 유지되는 커패시터를 제작할 수 있게 된다. 또한, 양극산화막 재질의 바디(100)를 에칭하고 에칭된 공간에 금속을 충진하여 제1,2전극부(210,230)를 형성하므로, 제1전극부(210)의 제1내부전극(211)과 제2전극부(230)의 제2내부전극(231) 간의 거리를 균일하면서도 좁게 구성하는 것이 가능하고 제1,2내부전극(211,231)을 대면적화하여 서로 대향되게 구성하는 것이 가능하다. 이를 통해 커패시터의 용량을 향상시킬 수 있게 된다.
이하, 도 1 내지 도 18을 참조하여, 본 발명의 바람직한 제1실시예에 따른 커패시터 및 그 제조방법에 대해 설명한다.
우선 도 1 및 도 2를 참조하면, 도 1은 양극산화막 재질의 바디(100)에 복수개의 단위 커패시터(10)가 제작된 것을 도시한 도면이다. 도 2는 도 1의 확대도에서 단위 커패시터(10)를 도시한 도면으로서 도 2a는 단위 커패시터(10)의 사시도이고, 도 2b는 도 2a의 A-A'라인의 단면도이고, 도 2c는 도 2a의 B-B'라인의 단면도이다.
단위 커패시터(10)는 양극산화막 재질의 바디(100), 바디(100) 내부를 수직하게 관통하는 제1, 2전극부(210, 230)를 포함한다.
제1전극부(210)는 제1내부전극(211) 및 제1공통전극(212)을 포함한다. 제2전극부(230)는 제2내부전극(231) 및 제2공통전극(232)을 포함한다.
제1내부전극(211)과 제2내부전극(231)은 서로 대향되게 구비된다. 제1내부전극(211)과 제2내부전극(231)은 서로 대향되는 면이 평면의 형태를 이루는 평면 전극으로 구성된다. 외부전극을 통해 전압을 인가하면 서로 대향하는 제1내부전극(211)과 제2내부전극(231) 사이에 전하가 축적되고, 이때 단위 커패시터(10)의 정전 용량은 제1내부전극(211) 및 제2내부전극(231)의 서로 중첩되는 영역의 면적과 비례하게 된다.
제1 및 제2 전극부(210, 230)는 도전성 금속으로 형성되며, 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다.
제1전극부(210)의 제1내부전극(211)과 제2전극부(230)의 제2내부전극(231) 사이에는 유전체(300)가 구비된다. 유전체(300)는 탄탈 옥사이드(Ta2O5), 알루미늄 옥사이드(Al2O3), 티타늄 옥사이드(TiO2), 지코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2), 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말 또는 이들의 복합 유전체 중 적어도 하나를 포함하며, 충분한 정전용량을 발휘할 수 있는 재질인 것이 바람직하다.
도 2를 참조하면, 세로 방향으로 제1내부 전극(211), 유전체(300), 제2내부 전극(231), 유전체(300), 제1내부 전극(211), 유전체(300), 제2내부 전극(231)이 순서대로 위치한다.
제1전극부(210)는 제1배선부(410)에 연결되고, 제2전극부(230)는 제2배선부(430)에 연결된다. 제1배선부(410)는 제1내부전극(211) 상에 구비되는 제1내부배선(411)과 제1공통전극(212) 상에 구비되는 제1공통배선(412)을 포함한다. 제2배선부(430)는 제2내부전극(231) 상에 구비되는 제2내부배선(431)과 제2공통전극(232) 상에 구비되는 제2공통배선(432)을 포함한다.
도 3은 본 발명의 바람직한 제1실시예에 따른 단위 커패시터(10)를 수직방향으로 적층한 적층 커패시터(20)를 도시한 도면으로서 도 3a는 그 평면도이고, 도 3b는 도 3a의 A-A'라인의 단면도이다.
적층 커패시터(20)는 양극산화막 재질의 바디(100)와, 바디(100) 내부를 수직하게 관통하는 제1, 2전극부(210,230)를 포함하는 단위 커패시터(10)를 적층하여 형성하되, 단위 커패시터(10) 사이에 구비되는 접합층을 포함한다.
적층 커패시터(20)는 복수개의 단위 커패시터(10)를 적층하여 형성된다. 복수개의 단위 커패시터(10)들을 적층한 이후에 배선부의 연결구조에 따라 복수개의 상기 단위 커패시터(10)들은 서로 직렬연결, 병렬연결 또는 직렬 및 병렬 연결될 수 있다. 복수개의 단위 커패시터(10)들이 서로 직렬연결되는 구조에 따르면 적층 커패시터(20)의 내전압특성을 향상시킬 수 있다. 복수개의 단위 커패시터(10)들이 서로 병렬연결되는 구조에 따르면 적층 커패시터(20)의 정전용량을 더욱 크게할 수 있다.
적층 커패시터(20)는 복수개의 단위 커패시터(10) 사이에 구비되는 접착제(21)를 통해 접합되어 구성될 수 있다. 접합층(21)은 세라믹 접합층으로 구비될 수 있다. 세라믹 접합층은 적층 커패시터(20)가 고온 환경에서도 사용될 수 있도록 한다는 점에서 장점을 가진다. 한편, 접합층(21)은 열경화성 수지일 수 있다. 열경화성 수지 재료로서는 폴리이미드 수지, 폴리퀴놀린 수지, 폴리아미드이미드 수지, 에폭시 수지, 폴리페닐렌 에테르 수지 및 불소수지 등일 수 있다. 한편, 접합층(21)은 절연성 재질로 구성될 수 있다. 이를 통해 상,하로 인접하게 구비되는 단위 커패시터(10)들의 전극들이 서로 단락되는 것을 방지할 수 있다.
상,하로 적층되는 단위 커패시터(10)들은 접속부(23)를 통해 서로 전기적으로 연결될 수 있다. 도 3을 참조하면, 적층 커패시터(20)의 일측에 구비되는 접속부(23)는 하층에 구비되는 단위 커패시터(10)의 제1공통배선(412)과 상층에 구비되는 단위 커패시터(10)의 제1공통전극(212) 사이에 구비되어 이들을 서로 연결한다. 또한, 적층 커패시터(20)의 타측에 구비되는 접속부(23)는 하층에 구비되는 단위 커패시터(10)의 제2공통배선(432)과 상층에 구비되는 단위 커패시터(10)의 제2공통전극(232) 사이에 구비되어 이들을 서로 연결한다. 이를 통해 상,하로 적층된 단위 커패시터(10)들은 서로 병렬연결되는 구조가 됨으로써 적층 커패시터(20)의 정전용량을 크게 할 수 있다.
접속부(23)는 전기 전도성 재질로 형성된다. 바람직하게는 솔더 재질로 형성될 수 있으나 이에 한정되는 것은 아니다.
적층 커패시터(20)의 일면에는 외부 전극의 기능을 수행하거나 외부 전극과 연결되는 제1패드(25)와 제2패드(27)가 구비된다. 도 3을 참조하면, 제1, 2패드(25, 27)는 적층 커패시터(20)의 하면에 구비되나, 이에 한정되는 것은 아니고 적층 커패시터(20)의 상면에 구비될 수 있고, 제1, 2패드(25, 27) 중 하나는 적층 커패시터(20)의 하면에 구비되고 다른 하나는 적층 커패시터(20)의 상면에 구비될 수도 있다.
적층 커패시터(20)의 상면에는 상부 보호층(29a)이 구비되고 적층 커패시터(20)의 하면에는 하부 보호층(29b)이 구비되어 외부로부터 적층 커패시터(20)의 내부를 보호하도록 한다. 상부 보호층(29a) 및 하부 보호층(29b)는 절연 재질로 형성될 수 있고, 고강성의 재질로 형성될 수 있다.
도 3에 도시된 적층 커패시터(20)는 단위 커패시터(10)들이 서로 병렬연결됨에 따라 적층 커패시터(20)의 정전용량을 보다 크게 할 수 있다. 한편 도 3과는 다르게 2개의 접속부(23)중 단위 커패시터(10)들을 서로 직렬연결되도록 구성할 수도 있다. 단위 커패시터(10)들을 서로 직렬 연결 또는 병렬 연결하는 다양한 구조들은 본 발명의 바람직한 실시예에 따른 단위 커패시터(10)의 개시 구성에 기초하여 통상의 기술자가 배선구조를 적절하게 형성하므로써 쉽게 도출할 수 있는 구조를 모두 포함한다.
다음으로, 도 4 내지 도 16을 참조하여 본 발명의 바람직한 제1실시예에 따른 단위 커패시터(1)의 제조방법에 대해 설명한다.
도 4 및 도 5를 참조하면, 도 5는 도 4의 일부 확대도를 보다 구체적으로 도시한 도면이다. 즉, 도 5는 양극산화막 재질의 바디(100)를 포어(110)가 보이게끔 도시한 것이다.
우선 양극산화막 재질의 바디(100)를 준비한다.
양극산화막은 모재인 금속을 양극산화하여 형성된 막을 의미하고, 포어는 금속을 양극산화하여 양극산화막을 형성하는 과정에서 형성되는 구멍을 의미한다. 예컨대, 모재인 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재를 양극산화하면 모재의 표면에 알루미늄 산화물(Al203) 재질의 양극산화막이 형성된다. 위와 같이 형성된 양극산화막은 수직적으로 내부에 포어(110)가 형성되지 않은 배리어층과, 내부에 포어(110)가 형성된 다공층으로 구분된다. 배리어층과 다공층을 갖는 양극산화막이 표면에 형성된 모재에서, 모재를 제거하게 되면, 알루미늄 산화물(Al203) 재질의 양극산화막만이 남게 된다.
양극산화막은 양극산화시 형성된 배리어층이 제거되어 포어(110)의 상, 하로 관통되는 구조로 형성되거나 양극산화시 형성된 배리어층이 그대로 남아 포어(110)의 상, 하 중 일단부를 밀폐하는 구조로 형성될 수 있다. 포어(110)는 1 ㎚ 이상 100 ㎚ 이하의 직경을 가진다.
양극산화막은 2~3ppm/℃의 열팽창 계수를 갖는다. 이로 인해 고온의 환경에 노출될 경우, 온도에 의한 열변형이 적다. 따라서 커패시터의 제작 환경이 비록 고온의 환경이라 하더라도 열 변형없이 정밀한 커패시터를 제작할 수 있고, 사용환경이 고온의 환경이라 하더라도 내구성이 높은 커패시터를 제공할 수 있게 된다.
다음으로, 도 7은 도 6의 점선 박스 영역을 확대한 확대도로서, 도 7a는 사시도이고, 도 7b는 도 7a의 A-A'라인의 단면도이고, 도 7c는 도 7a의 B-B'라인의 단면도이다.
도 6 및 도 7을 참조하면, 양극산화막 재질의 바디(100)의 적어도 일부 영역을 에칭하여 제1,2관통홀(131,133)을 형성한다. 제1관통홀(131)은 세로 방향으로 길게 형성되는 홀로서 좌,우측에 각각 구비된다. 제2관통홀(133)은 좌,우측 제1관통홀(131)의 사이에 구비되며 가로 방향으로 길게 형성되는 홀로서 세로 방향으로 복수개 형성된다.
제1,2관통홀(131,133)은 양극산화막 재질의 바디(100)를 에칭하여 형성될 수 있다. 이를 위해 양극산화막 재질의 바디(100)의 상면에 포토 레지스트를 구비하고 이를 패터닝한 다음, 패터닝되어 오픈된 영역의 양극산화막이 에칭 용액과 반응하여 제1,2관통홀(131,133)이 형성된다. 구체적으로 설명하면, 제1,2관통홀(131,133)을 형성하기 전의 양극산화막 재질의 바디(100)의 상면에 감광성 재료를 구비한 다음 노광 및 현상 공정이 수행될 수 있다. 감광성 재료는 노광 및 현상 공정에 의해 오픈영역을 형성하면서 적어도 일부가 패터닝되어 제거될 수 있다. 양극산화막 재질의 바디(100)는 패터닝 과정에 의해 감광성 재료가 제거된 오픈영역을 통해 에칭 공정이 수행되어 양극산화막이 제거되어 제1,2관통홀(131,133)을 형성하게 된다.
양극산화막 재질의 바디(100)를 에칭 용액으로 습식 에칭함으로써 수직한 내벽을 가지는 제1,2관통홀(131,133)이 구비된다. 제1,2관통홀(131,133)은 서로 이격되어 불연속적으로 형성된다.
다음으로, 도 9는 도 8의 점선 박스 영역을 확대한 확대도로서, 도 9a는 사시도이고, 도 9b는 도 9a의 A-A'라인의 단면도이고, 도 9c는 도 9a의 B-B'라인의 단면도이다.
도 8 및 도 9를 참조하면, 제1,2관통홀(131,133)의 내부에 도전성 금속을 충진한다. 제1,2관통홀(131,133)의 내부에 충진되는 도전성 금속은 도금 방법에 의해 형성될 수 있다. 양극산화막 재질의 바디(100)의 일면에 시드층(미도시)을 구비하고 시드층(미도시)를 이용하여 전해 도금함으로써 제1,2관통홀(131,133)의 내부에 도전성 금속을 충진할 수 있다. 다만 이러한 제조 방법으로만 한정되는 것은 아니고 증착 방법을 이용하는 것도 가능하다. 도금 공정이 완료되면 평탄화 공정을 수행한다. 화학적 기계적 연마(CMP) 공정을 통해 양극산화막 바디(100)의 상면으로 돌출된 도전성 금속을 제거하면서 평탄화시킨다.
제1,2관통홀(131,133)에 충진된 도전성 금속은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다.
제1관통홀(131)에 충진된 도전성 금속은 제1전극부(210)의 제1공통전극(212)과 제2전극부(230)의 제2공통전극(232)을 구성한다. 제2관통홀(133)에 충진된 도전성 금속은 제1전극부(210)의 제1내부전극(211)과 제2전극부(230)의 제2내부전극(231)을 구성한다. 제1공통전극(212)과 제1내부전극(211)은 서로 이격되어 불연속적으로 구비되고, 제2공통전극(232)과 제2내부전극(231)은 서로 이격되어 불연속적으로 구비된다.
다음으로, 도 11은 도 10의 점선 박스 영역을 확대한 확대도로서, 도 11a는 사시도이고, 도 11b는 도 11a의 A-A'라인의 단면도이고, 도 11c는 도 11a의 B-B'라인의 단면도이다.
도 10 및 도 11을 참조하면, 제1,2배선부(410,430)를 형성한다. 제1전극부(210) 상에는 제1배선부(410)가 구비되고 제2전극부(230) 상에는 제2배선부(430)가 구비된다.
제1배선부(410)는 제1내부배선(411)과 제1공통배선(412)를 포함한다. 제1내부배선(411)과 제1공통배선(412)은 연속적으로 연결되어 형성된다. 제1내부배선(411)은 제1내부전극(211) 상에 구비되고, 제1공통배선(412)는 제1공통전극(212)상에 구비된다. 제1배선부(410)는 제1내부전극(211)과 제1공통전극(212)의 상면에 연속적으로 구비되어 제1내부전극(211)과 제1공통전극(212)을 전기적으로 연결한다.
제2배선부(430)는 제2내부배선(431)과 제2공통배선(432)를 포함한다. 제2내부배선(431)과 제2공통배선(432)은 연속적으로 연결되어 형성된다. 제2내부배선(431)은 제2내부전극(231) 상에 구비되고, 제2공통배선(432)는 제2공통전극(232)상에 구비된다. 제2배선부(430)는 제2내부전극(231)과 제2공통전극(232)의 상면에 연속적으로 구비되어 제2내부전극(231)과 제2공통전극(232)을 전기적으로 연결한다.
다음으로, 도 13은 도 12의 점선 박스 영역을 확대한 확대도로서, 도 13a는 사시도이고, 도 13b는 도 13a의 A-A'라인의 단면도이고, 도 13c는 도 13a의 B-B'라인의 단면도이다.
도 12 및 도 13을 참조하면, 제1내부전극(211)과 제2내부전극(231)이 서로 대향되는 영역에 제3관통홀(135)을 형성한다.
제3관통홀(135)은 양극산화막 재질의 바디(100)를 에칭하여 형성될 수 있다. 이를 위해 양극산화막 재질의 바디(100)의 상면에 포토 레지스트를 구비하고 이를 패터닝한 다음, 패터닝되어 오픈된 영역의 양극산화막이 에칭 용액과 반응하여 제3관통홀(135)이 형성된다. 구체적으로 설명하면, 제3관통홀(135)을 형성하기 전의 양극산화막 재질의 바디(100)의 상면에 감광성 재료를 구비한 다음 노광 및 현상 공정이 수행될 수 있다. 감광성 재료는 노광 및 현상 공정에 의해 오픈영역을 형성하면서 적어도 일부가 패터닝되어 제거될 수 있다. 양극산화막 재질의 바디(100)는 패터닝 과정에 의해 감광성 재료가 제거된 오픈영역을 통해 에칭 공정이 수행되어 양극산화막이 제거되어 제3관통홀(135)을 형성하게 된다.
제3관통홀(135)을 형성함으로써 제1내부전극(211)과 제2내부전극(231) 주변의 양극산화막이 제거되어 제1내부전극(211)과 제2내부전극(231)의 측면이 노출되게 된다.
다음으로, 도 15는 도 14의 점선 박스 영역을 확대한 확대도로서, 도 15a는 사시도이고, 도 15b는 도 15a의 A-A'라인의 단면도이고, 도 15c는 도 15a의 B-B'라인의 단면도이다.
도 14 및 도 15를 참조하면, 제3관통홀(135)에 유전체(300)을 형성한다. 유전체(300)는 서로 마주보는 제1내부전극(211)과 제2내부전극(231) 사이의 제3관통홀(135) 영역에 충진되어 구비된다.
유전체(300)는 탄탈 옥사이드(Ta2O5), 알루미늄 옥사이드(Al2O3), 티타늄 옥사이드(TiO2), 지코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2), 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말 또는 이들의 복합 유전체 중 적어도 하나를 포함하며, 충분한 정전용량을 발휘할 수 있는 고유전율 재질인 것이 바람직하다.
유전체(300)는 증착공정(PVD, CVD, ALD)을 이용하여 제1내부전극(211)과 제2내부전극(231) 사이 공간을 채우면서 형성될 수 있다.
한편, 도 16에 도시된 바와 같이, 유전체(300)는 제1내부전극(211)과 제2내부전극(231) 사이 공간 이외에 바디(100)의 상면 일부에도 추가적으로 형성될 수 있다. 절연 특성을 가지는 유전체(300)가 바디(100)의 상면 일부에 추가로 형성되어 제1내부전극(211)과 제2내부전극(231)이 기타 전도성 외부 이물질에 의해 서로 단락되는 것을 방지할 수 있다.
도 17을 참조하면, 복수개의 단위 커패시터(10)들이 서로 적층되어 적층 커패시터(20)를 구성할 수 있다. 도 4 내지 도 15에 도시된 바와 같은 제조방법은 도 1에 도시된 바와 같은 웨이퍼 레벨 단위로 제작될 수 있다. 여기서 웨이퍼 레벨 단위라함은 양극산화막 재질의 바디(100)가 웨이퍼의 외형과 대응되는 형상 및 크기로 제작된 것을 의미한다. 웨이퍼 레벨 단위로 제작된 양극산화막 재질의 바디(100)는 웨이퍼 처리 공정(예를 들어, 증착공정)을 그대로 이용할 수 있게 된다.
도 1에 도시된 바와 같은 웨이퍼 레벨 단위에서 도 4 내지 도 15에 도시된 바와 같은 제조방법으로 하나의 양극산화막 재질의 바디(100)에 복수개의 단위 커패시터(10)가 구비되는 원장을 제작한다. 제작된 원장을 복수개의 층으로 적층한 다음 적층된 원장을 접합층(21), 접속부(23) 등(도 3 참조)을 이용하여 서로 접합 및 연결한다. 그 다음을 단위 커패시터(10) 사이 공간을 이용하여 절단하여 개별화함으로써 적층 커패시터(20)를 얻을 수 있다.
도 18을 참조하면, 제1배선부(410)의 제1내부배선(411)과 제2배선부(430)의 제2내부배선(431)은 산과 골이 연속적으로 형성되는 파형의 구조로 형성된다. 제1내부배선(411)의 하부에는 제1내부전극(211)이 위치하고, 제2내부배선(431)의 하부에는 제2내부전극(231)이 위치한다. 즉, 단위 커패시터(10)는 제1내부전극(211)과 제2내부전극(231)은 산과 골이 연속적으로 형성되는 파형의 구조로 형성되고, 유전체(300)는 제1,2내부전극(211, 231) 사이에 구비되는 구조로 형성될 수 있다. 서로 대향되게 구비되는 제1,2내부전극(211, 231)이 산과 골이 연속적으로 형성되는 파형의 구조로 형성됨으로써, 단위 커패시터(10)의 정전용량을 더욱 크게 할 수 있다.
이하, 본 발명에 따른 제2실시예에 대해 살펴본다. 단, 이하 설명되는 실시예들은 상기 제1실시예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제1실시예와 동일하거나 유사한 구성요소들에 대한 설명은 생략한다.
도 19a는 단위 커패시터(10)의 사시도이고 도 19b는 도 19a의 A-A'라인의 단면도이다. 도 19를 참조하면, 본 발명의 바람직한 제2실시예는 제1내부전극(211)과 제1공통전극(212)을 서로 연속적으로 연결하여 형성하고 제2내부전극(231)과 제2공통전극(232)을 서로 연속적으로 연결하여 형성한다는 점에서, 제1내부전극(211)과 제1공통전극(212)을 서로 이격되게 불연속적으로 형성하고 제2내부전극(231)과 제2공통전극(232)을 서로 이격되게 불연속적으로 형성한 다음 제1내부전극(211)과 제1공통전극(212)을 전기적으로 연결하고 제2내부전극(231)과 제2공통전극(232)을 전기적으로 연결하는 제1,2배선부를 별도로 구비하는 제1실시예에서의 구성과 차이가 있다.
도 19a, 도 19b를 참조하면, 세로 방향으로 제1내부 전극(211), 유전체(300), 제2내부 전극(231), 유전체(300), 제1내부 전극(211), 유전체(300), 제2내부 전극(231)이 순서대로 위치한다.
이하에서는 도 20 내지 도 22를 참조하여 본 발명의 바람직한 제2실시예에 따른 커패시터의 제조방법을 설명한다.
도 20a는 단위 커패시터(10)의 사시도이고 도 20b는 도 20a의 A-A'라인의 단면도이다. 도 20을 참조하면, 양극산화막 재질의 바디(100)의 적어도 일부 영역을 에칭하여 제1,2관통홀(131,133)을 형성한다. 제1관통홀(131)은 세로 방향으로 길게 형성되는 홀로서 좌,우측에 구비된다. 제2관통홀(133)은 좌,우측 제1관통홀(131)의 사이에 구비되며 가로 방향으로 길게 형성되는 홀이다.
제1,2관통홀(131,133)은 양극산화막 재질의 바디(100)를 에칭하여 형성될 수 있다. 이를 위해 양극산화막 재질의 바디(100)의 상면에 포토 레지스트를 구비하고 이를 패터닝한 다음, 패터닝되어 오픈된 영역의 양극산화막이 에칭 용액과 반응하여 제1,2관통홀(131,133)이 형성된다. 구체적으로 설명하면, 제1,2관통홀(131,133)을 형성하기 전의 양극산화막 재질의 바디(100)의 상면에 감광성 재료를 구비한 다음 노광 및 현상 공정이 수행될 수 있다. 감광성 재료는 노광 및 현상 공정에 의해 오픈영역을 형성하면서 적어도 일부가 패터닝되어 제거될 수 있다. 양극산화막 재질의 바디(100)는 패터닝 과정에 의해 감광성 재료가 제거된 오픈영역을 통해 에칭 공정이 수행되어 양극산화막이 제거되어 제1,2관통홀(131,133)을 형성하게 된다.
양극산화막 재질의 바디(100)를 에칭 용액으로 습식 에칭함으로써 수직한 내벽을 가지는 제1,2관통홀(131,133)이 구비된다.
제1관통홀(131)은 제1전극부(210)의 제1공통전극(212)을 위한 제1-1관통홀(131a)과 제2전극부(230)의 제2공통전극(232)을 위한 제1-2관통홀(131b)을 포함한다.
제2관통홀(133)은 제1전극부(210)의 제1내부전극(211)을 위한 제2-1관통홀(133a)과 제2전극부의 제2내부전극(231)을 위한 제2-2관통홀(133b)을 포함한다.
제2-1관통홀(133a)과 제2-2관통홀(133b)은 서로 이격되어 교대로 형성된다.
제2-1관통홀(133a)은 제1-1관통홀(131a)과 서로 연통되어 연속적으로 형성되고, 제2-2관통홀(133b)는 제1-2관통홀(131b)과 서로 연통되어 연속적으로 형성된다.
다음으로, 도 21a는 단위 커패시터(10)의 사시도이고 도 21b는 도 21a의 A-A'라인의 단면도이다. 도 21을 참조하면, 제1,2관통홀(131,133)의 내부에 도전성 금속을 충진한다.
제1,2관통홀(131,133)의 내부에 충진되는 도전성 금속은 도금 방법에 의해 형성될 수 있다. 양극산화막 재질의 바디(100)의 일면에 시드층(미도시)을 구비하고 시드층(미도시)를 이용하여 전해 도금함으로써 제1,2관통홀(131,133)의 내부에 도전성 금속을 충진할 수 있다. 다만 이러한 제조 방법으로만 한정되는 것은 아니고 증착 방법을 이용하는 것도 가능하다. 도금 공정이 완료되면 평탄화 공정을 수행한다. 화학적 기계적 연마(CMP) 공정을 통해 양극산화막 바디(100)의 상면으로 돌출된 도전성 금속을 제거하면서 평탄화시킨다.
제1,2관통홀(131,133)에 충진된 도전성 금속은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다.
제1-1관통홀(131a)과 제2-1관통홀(133a)에 도전성 금속이 충진되어 제1전극부(210)를 형성한다. 제1-1관통홀(131a)에 충진된 도전성 금속은 제1전극부(210)의 제1공통전극(212)이 되며, 제2-1관통홀(133a)에 충진된 도전성 금속은 제1전극부(210)의 제1내부전극(211)이 된다. 제1내부전극(211)과 제1공통전극(212)는 연속적으로 형성된다.
제1-2관통홀(131b)과 제2-2관통홀(133b)에 도전성 금속이 충진되어 제2전극부(230)를 형성한다. 제1-2관통홀(131b)에 충진된 도전성 금속은 제2전극부(230)의 제2공통전극(232)이 되며, 제2-2관통홀(133b)에 충진된 도전성 금속은 제2전극부(230)의 제2내부전극(231)이 된다. 제2내부전극(231)과 제2공통전극(232)는 연속적으로 형성된다.
제1전극부(210)는 제1내부전극(211)들과 연결되는 제1공통전극(212)을 포함하고, 제2전극부(230)는 제2내부전극(231)들과 연결되는 제2공통전극(232)을 포함한다.
양극산화막 재질의 바디(100)의 일부 영역을 에칭한 후 에칭공간에 도전성 금속을 충진하여 제1,2전극부(210, 230)를 형성하는 구조이기 때문에 제1,2전극부(210, 230)주변으로는 양극산화막 재질의 바디(100)가 존재한다.
다음으로, 도 22a는 단위 커패시터(10)의 사시도이고 도 22b는 도 22a의 A-A'라인의 단면도이다. 도 22을 참조하면, 제1내부전극(211)과 제2내부전극(231)이 서로 대향되는 영역에 제3관통홀을 형성하고, 제3관통홀에 유전체(300)을 형성한다. 유전체(300)는 서로 마주보는 제1내부전극(211)과 제2내부전극(231) 사이의 제3관통홀 영역에 충진되어 구비된다.
한편, 유전체(300)는 제1,2내부전극(211,231)이 노출되는 상면 및 하면 중 적어도 어느 하나의 면을 커버할 수 있다. 도 23을 참조하면, 유전체(300)는 제1내부전극(211)과 제2내부전극(231) 사이 공간 이외에 바디(100)의 상면 일부, 제1,2내부전극(211,231)이 노출되는 상면 및 하면에도 추가적으로 형성될 수 있다. 절연 특성을 가지는 유전체(300)가 바디(100)의 상면 일부에 추가로 형성되어 제1내부전극(211)과 제2내부전극(231)이 기타 전도성 외부 이물질에 의해 서로 단락되는 것을 방지할 수 있다.
이하, 본 발명에 따른 제3실시예에 대해 살펴본다. 단, 이하 설명되는 실시예들은 상기 제1실시예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제1실시예와 동일하거나 유사한 구성요소들에 대한 설명은 생략한다.
도 24a는 단위 커패시터(10)의 사시도이고, 도 24b는 도 24a의 A-A'라인의 단면도이다.
도 24를 참조하면, 본 발명의 바람직한 제3실시예에 따른 커패시터는, 서로 대향하는 제1내부전극(211)과 제2내부전극(231) 사이에 바디(100)의 포어(110) 내부에 유전체(300)가 충진되어 유전체 기둥부(315)가 구비된다는 점에서 특징이 있다. 제3실시예에 따른 커패시터는 제1,2실시예에서 설명한 제1,2전극부(210,230) 및 제1,2배선부(410,430)의 구성을 적어도 하나 채용되어 구성될 수 있다.
유전체(300)는 양극산화막의 포어(110) 내부에 구비된다.
유전체 기둥부(315)는 양극산화막과, 양극산화막 재질의 바디(100)의 포어(110) 내부에 충진된 유전체(300)를 포함하여 구성된다. 포어(110)는 1 ㎚ 이상 100 ㎚ 이하의 직경을 가지므로, 포어(110) 내부에 충진되는 유전체(300)의 직경 역시 1 ㎚ 이상 100 ㎚ 이하의 직경을 가진다.
양극산화막 역시 유전체로서 기능하게 되므로, 유전체 기둥부(315)는 이종 재질의 유전체로 구성된다. 포어(110) 내부에 충진되는 유전체(300)는 양극산화막에 비해 유전율이 높은 유전체로 구성될 수 있다. 포어(100) 내부에 충진되는 유전체(300)는 도금 또는 증착(ALD) 공정에 의해 형성될 수 있다.
이하, 본 발명에 따른 제4실시예에 대해 살펴본다. 단, 이하 설명되는 실시예들은 상기 제1실시예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제1실시예와 동일하거나 유사한 구성요소들에 대한 설명은 생략한다.
도 25a는 단위 커패시터(10)의 사시도이고 도 25b는 도 25a의 A-A'라인의 단면도이고, 도 25c는 도 25a의 B-B'라인 단면도이며, 도 25d는 도 25a의 C-C라인 단면도이다.
도 25를 참조하면, 본 발명의 바람직한 제4실시예에 따른 커패시터는 양극산화막 재질의 바디(100); 바디(1000) 내부를 수직하게 관통하는 제1내부전극(211); 제1내부전극(211)과 대향되게 구비되는 제2내부전극(231); 일면에서 제2내부전극부(211)의 노출 단부를 커버하는 제1절연부(510); 타면에서 제1내부전극(231)의 노출 단부를 커버하는 제2절연부(530); 제1내부전극(210)에 연결되는 제1배선부(410); 및 제2내부전극(230)에 연결되는 제2배선부(430)를 포함한다.
제1내부전극(211)과 제2내부전극(231)은 양극산화막 재질의 바디(100)의 내부를 수직하게 관통하여 형성된다. 제1내부전극(211)과 제2내부전극(231)은 교대로배치되며 서로 대향되게 구비된다.
제2내부전극(231)는 바디(100)의 내부를 관통하며, 제2내부전극(231)의 양단부는 바디(100)의 일면 및 타면측으로 노출된다. 바디(100)의 일면에서 노출된 제2내부전극(231)의 단부는 제1절연부(510)에 의해 덮히고, 바디(100)의 타면에서 노출된 제2내부전극(231)의 단부는 제2배선부(430)에 연결된다.
제1내부전극(211)는 바디(100)의 내부를 관통하며, 제1내부전극(211)의 양단부는 바디(100)의 일면 및 타면측으로 노출된다. 바디(100)의 타면에서 노출된 제1내부전극(211)의 단부는 제2절연부(530)에 의해 덮히고, 바디(100)의 일면에서 노출된 제1내부전극(211)의 단부는 제1배선부(410)에 연결된다.
제1내부전극(211)과 제2내부전극(231)의 사이에는 유전체(300)가 구비된다.
이하에서는 도 26 내지 도 32를 참조하여 본 발명의 바람직한 제4실시예에 따른 커패시터의 제조방법을 설명한다.
우선 도 26을 참조하면, 도 26a는 단위 커패시터(10)의 사시도이고 도 26b는 도 26a의 A-A'라인의 단면도이고, 도 26c는 도 25a의 B-B'라인 단면도이며, 도 26d는 도 26a의 C-C라인 단면도이다.
도 26에 도시된 바와 같이, 양극산화막 재질의 바디(100)의 적어도 일부 영역을 에칭하여 제2관통홀(133)을 형성한다. 제2관통홀(133)은 가로 방향으로 길게 형성되는 홀이다. 제2관통홀(133)은 양극산화막 재질의 바디(100)를 에칭하여 형성될 수 있다. 이를 위해 양극산화막 재질의 바디(100)의 상면에 포토 레지스트를 구비하고 이를 패터닝한 다음, 패터닝되어 오픈된 영역의 양극산화막이 에칭 용액과 반응하여 제2관통홀(133)이 형성된다. 양극산화막 재질의 바디(100)를 에칭 용액으로 습식 에칭함으로써 수직한 내벽을 가지는 제2관통홀(133)이 구비된다.
제2관통홀(133)은 제1전극부(210)의 제1내부전극(211)을 위한 제2-1관통홀(133a)과 제2전극부(230)의 제2내부전극(231)을 위한 제2-2관통홀(133b)을 포함한다.
도 27을 참조하면, 도 27a는 단위 커패시터(10)의 사시도이고 도 27b는 도 27a의 A-A'라인의 단면도이고, 도 27c는 도 27a의 B-B'라인 단면도이며, 도 27d는 도 27a의 C-C라인 단면도이다.
도 27에 도시된 바와 같이, 제2관통홀(133)의 내부에 도전성 금속을 충진한다. 제관통홀(133)의 내부에 충진되는 도전성 금속은 도금 방법에 의해 형성될 수 있다. 양극산화막 재질의 바디(100)의 일면에 시드층(미도시)을 구비하고 시드층(미도시)를 이용하여 전해 도금함으로써 제2관통홀(133)의 내부에 도전성 금속을 충진할 수 있다. 다만 이러한 제조 방법으로만 한정되는 것은 아니고 증착 방법을 이용하는 것도 가능하다. 도금 공정이 완료되면 평탄화 공정을 수행한다. 화학적 기계적 연마(CMP) 공정을 통해 양극산화막 바디(100)의 상면으로 돌출된 도전성 금속을 제거하면서 평탄화시킨다.
제2관통홀(133)에 충진된 도전성 금속은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다.
제2-1관통홀(133a)에 충진된 도전성 금속은 제1내부전극(211)이 되고, 제2-2관통홀(133b)에 충진된 도전성 금속은 제2내부전극(231)이 된다. 제1내부전극(211)과 제2내부전극(231)은 서로 이격되어 구비된다.
양극산화막 재질의 바디(100)의 일부 영역을 에칭한 후 에칭공간에 도전성 금속을 충진하여 제1,2내부전극(211, 231)을 형성하는 구조이기 때문에 제1,2내부전극(211, 231)주변으로는 양극산화막 재질의 바디(100)가 존재한다.
도 28을 참조하면, 도 28a는 단위 커패시터(10)의 사시도이고 도 28b는 도 28a의 A-A'라인의 단면도이고, 도 28c는 도 28a의 B-B'라인 단면도이며, 도 28d는 도 28a의 C-C라인 단면도이다.
도 28을 참조하면, 제1내부전극(211)과 제2내부전극(231)이 서로 대향되는 영역에 제3관통홀을 형성하고, 제3관통홀에 유전체(300)을 형성한다. 유전체(300)는 서로 마주보는 제1내부전극(211)과 제2내부전극(231) 사이의 제3관통홀 영역에 충진되어 구비된다.
도 29를 참조하면, 도 29a는 단위 커패시터(10)의 사시도이고 도 29b는 도 29a의 A-A'라인의 단면도이고, 도 29c는 도 29a의 B-B'라인 단면도이며, 도 29d는 도 29a의 C-C라인 단면도이다.
도 29를 참조하면, 바디(100)의 일면에서 노출된 제2내부전극(231)의 단부는 제1절연부(510)에 의해 커버되고, 바디(00)의 타면에서 노출된 제1내부전극(211)의 단부는 제2절연부(530)에 의해 커버된다.
제1절연부(510)는 커패시터의 일면에 형성되고, 제2절연부(530)는 커패시터의 일면의 반대면인 타면에 형성된다. 제1절연부(510)는 스트립형태로 노출된 제2내부전극(231)의 단부를 따라 스트립형태로 구성된다. 제2절연부(530)는 스트립형태로 노출된 제1내부전극(211)의 단부를 따라 스트립형태로 구성된다.
단위 커패시터(10)의 일면에는 스트립 형태의 제1절연부(510)가 세로방향으로 서로 이격되어 복수개가 구비되고, 단위 커패시터(10)의 타면에는 스트립 형태의 제2절연부(530)가 세로 방향으로 서로 이격되어 복수개가 구비된다.
인접하는 제1절연부(510)들 사이에는 제1내부전극(211)이 위치하고, 인접하는 제2절연부(530)들 사이에는 제2내부전극(530)이 위치한다.
도 30을 참조하면, 도 30a는 단위 커패시터(10)의 사시도이고 도 30b는 도 30a의 A-A'라인의 단면도이고, 도 30c는 도 30a의 B-B'라인 단면도이며, 도 30d는 도 30a의 C-C라인 단면도이다.
도 30을 참조하면, 단위 커패시터(10)의 일면에는 제1배선부(410)를 형성하고, 단위 커패시터(10)의 타면에는 제2배선부(430)를 형성한다. 바디(100)의 일면에서 노출된 제1내부전극(211)의 단부는 제1배선부(410)에 연결되고, 바디(100)의 타면에서 노출된 제2내부전극(231)의 단부는 제2배선부(430)에 연결된다.
제1배선부(410)는 단위 커패시터(10)의 일면을 커버하게 되는데, 제2내부전극(231)은 제1절연부(510)에 의해 커버되고 제1내부전극(211)의 단부는 노출되어 있기 때문에 제1배선부(410)는 복수개의 제1내부전극(211)과 전기적으로 연결된다.
제2배선부(430)는 단위 커패시터(10)의 타면을 커버하게 되는데, 제1내부전극(211)은 제2절연부(530)에 의해 커버되고 제2내부전극(231)의 단부는 노출되어 있기 때문에 제2배선부(430)는 복수개의 제2내부전극(231)과 전기적으로 연결된다.
이상과 같은 방법을 통해 본 발명의 바람직한 제4실시예에 따른 단위 커패시터(10)가 제작된다. 다음으로 이상에서 제작된 단위 커패시터(10)들은 복수개가 서로 직렬 또는 병렬로 연결되어 커패시터의 내전압 특성을 향상시키거나 정전용량을 키울 수 있게 된다.
일례로 도 31 및 도 32에는 본 발명의 바람직한 제4실시예에 따른 복수개의 단위 커패시터들이 연결되는 구조가 도시되어 있다. 도 31를 참조하면, 단위 커패시터(10)는 도 29에 도시된 단위 커패시터(10)에 제1확장배선(415)과 제2확장배선(435)이 추가적으로 구비된다. 제1확장배선(415)는 제1배선부(410)와 전기적으로 연결되고, 제2확장배선(435)는 제2배선부(430)와 전기적으로 연결된다. 제1확장배선(415) 및 제2확장배선(435)는 양극산화막 재질의 바디(100)를 수직하게 관통한다.
도 32를 참조하면, 단위 커패시터(10)들은 접합층(21)에 의해 서로 접합될 수 있다. 접합층(21)의 내부에는 제2배선부(430)와 제1배선부(410)가 대향되는 부분에 절연층(22)이 구비될 수 있다. 접합층(21)은 전기 전열성 재질로 형성되며, 절연층(22)은 제2배선부(430)와 제1배선부(410)가 서로 연결되어 단락되는 것을 방지할 목적으로 추가될 수 있다. 인접하는 단위 커패시터(10)의 제1확장배선(415)들 사이와 인접하는 단위 커패시터(10)의 제2확장배선(435)들 사이에는 접속부(23)가 구비된다. 접속부(23)는 단위 커패시터(10)들의 제1배선부(410)들끼리 서로 연결하거나 단위 커패시터(10)들의 제2배선부(430)들끼리 서로 연결할 수 있다. 이를 통해 단위 커패시터(10)들이 서로 병렬연결되어 정전용량을 보다 크게 할 수 있게 된다.
전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
10: 단위 커패시터 20: 적층 커패시터
100: 바디 210: 제1전극부
230: 제2전극부 300: 유전체
410: 제1배선부 430: 제2배선부

Claims (16)

  1. 양극산화막 재질의 바디;
    상기 바디 내부를 수직하게 관통하는 제1내부전극을 포함하는 제1전극부; 및
    상기 제1내부전극과 대향되게 구비되고 상기 바디 내부를 수직하게 관통하는 평면 전극인 제2내부전극을 포함하는 제2전극부; 및
    상기 제1,2내부전극 사이에 구비되며, 상기 제1,2내부전극 사이의 양극산화막을 제거한 후 충진하여 구비되되, 상기 양극산화막에 비해 유전율이 높은 유전체;를 포함하고,
    세로 방향으로 상기 제1내부 전극, 상기 유전체, 상기 제2내부 전극, 상기 유전체, 상기 제1내부 전극, 상기 유전체, 상기 제2내부 전극이 순서대로 위치하는, 커패시터.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 유전체는 탄탈 옥사이드(Ta2O5), 알루미늄 옥사이드(Al2O3), 티타늄 옥사이드(TiO2), 지르코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2), 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말 또는 이들의 복합 유전체 중 적어도 하나를 포함하는, 커패시터.
  5. 제1항에 있어서,
    상기 제1,2내부전극은 산과 골이 연속적으로 형성되는 파형의 구조로 형성되는, 커패시터.
  6. 제1항에 있어서,
    상기 유전체는 상기 제1,2내부전극이 노출되는 상면 및 하면 중 적어도 어느 하나의 면을 커버하는, 커패시터.
  7. 제1항에 있어서,
    상기 유전체는 상기 양극산화막의 포어 내부에 구비되는, 커패시터.
  8. 제1항에 있어서,
    상기 제1전극부 상에 구비되는 제1배선부; 및
    상기 제2전극부 상에 구비되는 제2배선부를 포함하는, 커패시터.
  9. 제1항에 있어서,
    상기 제1전극부는 상기 제1내부전극들과 연결되는 제1공통전극을 포함하고,
    상기 제2전극부는 상기 제2내부전극들과 연결되는 제2공통전극을 포함하는, 커패시터.
  10. 제1항에 있어서,
    일면에서 상기 제2내부전극의 노출 단부를 커버하는 제1절연부;
    타면에서 상기 제1내부전극의 노출 단부를 커버하는 제2절연부;
    상기 제1내부전극에 연결되는 제1배선부; 및
    상기 제2내부전극에 연결되는 제2배선부를 포함하는, 커패시터.
  11. 양극산화막 재질의 바디와, 상기 바디 내부를 수직하게 관통하는 제1내부전극을 포함하는 제1전극부와 상기 바디 내부를 수직하게 관통하는 평면 전극인 제2내부전극을 포함하는 제2전극부를 포함하는 단위 커패시터를 적층하여 형성하되,
    상기 단위 커패시터 사이에 구비되는 접합층을 포함하고,
    상기 제1, 2내부전극 사이에 구비되며, 상기 제1, 2내부전극 사이의 양극산화막을 제거한 후 충진하여 구비되되, 상기 양극산화막에 비해 유전율이 높은 유전체;를 포함하고,
    세로 방향으로 상기 제1내부 전극, 상기 유전체, 상기 제2내부 전극, 상기 유전체, 상기 제1내부 전극, 상기 유전체, 상기 제2내부 전극이 순서대로 위치하는, 커패시터.
  12. 제11항에 있어서.
    복수개의 상기 단위 커패시터들은 서로 직렬연결되는, 커패시터.
  13. 제11항에 있어서.
    복수개의 상기 단위 커패시터들은 서로 병렬연결되는, 커패시터.
  14. 제11항에 있어서.
    복수개의 상기 단위 커패시터들은 서로 직렬 및 병렬연결되는, 커패시터.
  15. 양극산화막 재질의 바디의 적어도 일부 영역을 에칭하여 상기 바디 내부를 수직하게 관통하는 관통홀을 형성하는 단계;
    상기 관통홀에 도전성 금속을 충진하여 제1,2전극부를 형성하는 단계; 및
    상기 제1,2전극부의 대향되는 제1,2내부전극 사이의 양극산화막을 제거한 후 유전체를 충진하는 단계;를 포함하고,
    상기 유전체는 상기 양극산화막에 비해 유전율이 높고,
    세로 방향으로 상기 제1내부 전극, 상기 유전체, 상기 제2내부 전극, 상기 유전체, 상기 제1내부 전극, 상기 유전체, 상기 제2내부 전극이 순서대로 위치하는, 커패시터의 제조방법.
  16. 제15항에 있어서,
    상기 제1전극부와 연결되는 제1배선부를 형성하고, 상기 제2전극부와 연결되는 제2배선부를 형성하는 단계를 포함하는, 커패시터의 제조방법.

KR1020210014383A 2021-02-01 2021-02-01 커패시터 및 그 제조방법 KR102541192B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210014383A KR102541192B1 (ko) 2021-02-01 2021-02-01 커패시터 및 그 제조방법
PCT/KR2022/001500 WO2022164233A1 (ko) 2021-02-01 2022-01-27 커패시터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210014383A KR102541192B1 (ko) 2021-02-01 2021-02-01 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20220111140A KR20220111140A (ko) 2022-08-09
KR102541192B1 true KR102541192B1 (ko) 2023-06-12

Family

ID=82653694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210014383A KR102541192B1 (ko) 2021-02-01 2021-02-01 커패시터 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR102541192B1 (ko)
WO (1) WO2022164233A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018053335A (ja) * 2016-09-30 2018-04-05 太陽誘電株式会社 微細構造体の製造方法、電子部品、回路モジュール及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972473B2 (en) * 2003-08-12 2005-12-06 Tessera, Inc. Structure and method of making an enhanced surface area capacitor
KR100632554B1 (ko) * 2004-12-30 2006-10-11 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR20160016264A (ko) * 2014-08-04 2016-02-15 (주)포인트엔지니어링 커패시터 및 커패시터 제조 방법
KR102189805B1 (ko) 2015-08-26 2020-12-11 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR101811851B1 (ko) * 2016-06-09 2017-12-22 (주)포인트엔지니어링 3차원 커패시터
KR101933419B1 (ko) * 2017-04-25 2018-12-28 삼성전기 주식회사 커패시터 및 그 제조 방법
KR102192426B1 (ko) 2019-06-03 2020-12-17 삼성전기주식회사 커패시터 부품 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018053335A (ja) * 2016-09-30 2018-04-05 太陽誘電株式会社 微細構造体の製造方法、電子部品、回路モジュール及び電子機器

Also Published As

Publication number Publication date
WO2022164233A1 (ko) 2022-08-04
KR20220111140A (ko) 2022-08-09

Similar Documents

Publication Publication Date Title
JP6978163B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101462754B1 (ko) 적층 세라믹 커패시터 및 그 제조방법.
US11227723B2 (en) Multilayer ceramic capacitor
JP2019220677A (ja) キャパシタ部品
JP7440180B2 (ja) 積層セラミックキャパシタ
CN108417391B (zh) 电容器组件
KR0184078B1 (ko) 적층 커페시터 및 이의 제조방법
US8508915B2 (en) Multilayer ceramic condenser and method of manufacturing the same
JP6809865B2 (ja) セラミック電子部品及びその製造方法
CN112397307B (zh) 多层陶瓷电容器
JP7476652B2 (ja) 積層セラミックキャパシタ
KR101813365B1 (ko) 적층형 커패시터 및 그 실장 기판
KR20190121148A (ko) 적층형 커패시터
JP2018170493A (ja) 積層型キャパシタ及びその製造方法
US9953769B2 (en) Composite electronic component and board having the same
US11776746B2 (en) Multilayer capacitor
US10763041B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
CN113223858B (zh) 层叠陶瓷电子部件及其制造方法
US20160027593A1 (en) Composite electronic component and board having the same
KR102541192B1 (ko) 커패시터 및 그 제조방법
JP7359595B2 (ja) 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法
KR20220111141A (ko) 커패시터, 그 제조방법 및 커패시터용 전극
KR102519283B1 (ko) 커패시터 및 그 제조방법
KR102704653B1 (ko) 세라믹 커패시터 및 이의 제조방법
US20230343519A1 (en) Capacitor component and capacitor-embedded substrate

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20210201

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220412

Patent event code: PE09021S01D

PG1501 Laying open of application
E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20221012

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230405

PG1601 Publication of registration