KR0184078B1 - 적층 커페시터 및 이의 제조방법 - Google Patents

적층 커페시터 및 이의 제조방법 Download PDF

Info

Publication number
KR0184078B1
KR0184078B1 KR1019950031622A KR19950031622A KR0184078B1 KR 0184078 B1 KR0184078 B1 KR 0184078B1 KR 1019950031622 A KR1019950031622 A KR 1019950031622A KR 19950031622 A KR19950031622 A KR 19950031622A KR 0184078 B1 KR0184078 B1 KR 0184078B1
Authority
KR
South Korea
Prior art keywords
capacitor
film
thermoplastic resin
electrode
laminate
Prior art date
Application number
KR1019950031622A
Other languages
English (en)
Other versions
KR960012508A (ko
Inventor
구니사부로 도모노
고지 가지요시
Original Assignee
무라따 야스따까
가부시끼가이샤 무라따 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라따 야스따까, 가부시끼가이샤 무라따 세이사꾸쇼 filed Critical 무라따 야스따까
Publication of KR960012508A publication Critical patent/KR960012508A/ko
Application granted granted Critical
Publication of KR0184078B1 publication Critical patent/KR0184078B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Abstract

본 발명은 적층 커페시터 및 이의 제조방법에 대한 것이다. 본 발명에 의한 적층 커페시터는 다수개의 커페시터 조립체 및 외부 전극을 포함하고 있으며, 상기 커페시터 조립체 각각은 열가소성 수지막을 포함하고 있고, 상기 수지막 위에는, 제1내부 전극인 금속막, 무기 유전체막 및, 제2내부 전극인 금속막이 연속적으로 형성되어져 있으며, 다수개의 커페시터 조립체들이 서로 적층되어 적층체를 형성하고, 상기 제1또는 제2내부 전극이 노출되어져 있는 적층체의 한단면상에 각각의 외부 전극이 구비되어져서 상기 제1, 제2내부 전극과 각각 전기적으로 접속된다.

Description

적층 커페시터 및 이의 제조방법
제1도는 본 발명에 의한 적층 커페시터의 실시예를 나타내는 단면도이다.
제2a도는 본 발명에 의한 적층 커페시터의 제조방법에 있어서 커페시터 조립체를 나타내는 단면도이다.
제2b도는 본 발명에 의한 적층 커페시터의 제조방법에 있어서, 다수개의 커페시터 조립체를 포함하는 적층체를 나타내는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 열가소성 수지망 3 : 무기 유전체 막
5 : 외부 자극 2, 4 : 금속막
본 발명은 적층 커페시터(laminated capacitor) 및 이의 제조방법에 대한 것이다.
전자기기의 소형화로 인해, 단위 부피 내에 수용되는 전자 부품의 갯수가 증가하고 있다. 집적 회로 기술의 발달로 인해, 트랜지스터(transistor), 다이오드(diode) 등과 같이 계면의 물리적 현상에 관련된 소자들은 극히 소형화되었다. 커페시터의 경우에는, 그것의 정전 용량이 전극의 면적에 비례하기 때문에, 정전 용량이 크면서도 소형인 커페시터를 제조하기가 쉽지 않다. 정전 용량이 크면서도 소형으로 고안된 커페시터로서, 적층 세라믹 커페시터, 전해 커페시터(electrolytic capacitor), 전기 이중층 커페시터(electric double-layer capacitor), 박막 커페시터 등이 실용화되어져 있다.
적층 세라믹 커페시터는 다음과 같은 방법으로 제조된다 :
티탄산바륨(BaTiO3) 등의 회티탄석(perovskite)형 복합 산화물과 같이 고유전율을 갖는 원료 물질 분말을, 유기 결합제를 사용하여 슬러리로 만든 후에 박판으로 형성시킨다. 각 박판 위에 내부 전극을 형성시킨 후에 박판들을 적층시키고 소결한다. 즉, 고유전체의 사용과 적층에 의한 전극 면적의 증가를 통해, 정전 용량을 증가시킬 수 있다. 그러나, 일반적으로, 고유전율을 갖는 원료 물질 분말을 섭씨 일천 몇백도 이상에서 소결하는 것이 필요하다. 따라서, 내부 전극으로서, 은이나 팔라듐 등의 값비싼 귀금속을 사용하는 것이 필요하고, 제조에 많은 에너지가 필요하여서, 제조비용이 많이 들 뿐 아니라 제조 공정 또한 복잡하다. 더욱이 유전체의 두께가 약 10㎛이므로, 두께를 더 이상 감소시키는 것은 한정되어 있다.
전극의 표면을 불균일하게 만들어서, 전해 커페시터 및 전기 이중층 커페시터의 전극면적을 최대로 증가시키려는 시도가 행해졌다. 그러나, 상기 커페시터들은 다음과 같은 약점을 가지고 있다.
알루미늄 전해 커페시터나 탄탈(tantalum) 전해 커페시터와 같은 전해 커페시터는, 전극 금속인 알루미늄이나 탄탈의 양극 산화된(anodized) 막이 유전체 물질로 사용되도록 고안된다. 따라서, 유전체 물질에 선택의 여지가 없어서, 전해 커페시터는 다양한 커페시터 특성에 대한 요구를 충족시킬 수가 없다. 더욱이, 상기 물질들의 산화물의 고유 유전율이 기껏해야 몇십 정도 밖에 되지 않고, 세라믹 커페시터에서 사용되는 티탄산바륨(BaTiO3) 등의 고유전체의 유전율 값인 수천보다 훨씬 낮다. 따라서, 전극의 면적이 크게 만들어지더라도, 전해 커페시터의 전기 용량은 상대적으로 낮다. 더욱이, 전해 커페시터는 극성을 가지고 있다.
전기 이중층 커페시터는, 부피에 비해 정전 용량을 크게 할 수 있지만, 정격 전압이 낮은 문제점이 있고, 전해액을 포함하기 때문에 내충격저항성이 나쁜 문제점이 있다.
박막 커페시터는, 전극 및 유전체 각각의 두께가 최대한으로 감소되도록 고안되어지며, 일반적으로 그것의 막 두께는 수백㎚ 이하로 만들어진다. 유전체의 두께 감소는, 동일한 전극의 면적 조건하에서, 유전체가 차지하는 부치가 감소되고 정전 용량이 증가될 수 있게 한다. 상기 박막 커페시터에서 증발, 스퍼터링(sputtering) 등과 같은 증기상 방법(vapor phase method) 등의 방법에 의해 제조되어진, 산화 탄탈(Ta2O3) 등의 산화물 박막이 유전체로서 사용되어진다. 그러나, 그것의 유전율은 기껏해야 수십 정도이며, 이것은 충분한 정전 용량이 되지 못한다. 증기상 방법을 동일하게 사용하여 티탄산 바륨 등의 고유전체의 두께를 감소시키려는 제안이 있다. 상기의 경우에, 산화탄탈(Ta2O3) 산화물 박막의 유전율보다는 높은 값인 수백이라는 고유 유전율을 얻을 수 있지만, 박막 두께가 감소될 때 고유전 특성(high dielectric characteristic)이 충분히 나타나지 않기 때문에, 세라믹 커페시터에 사용되는 박막 두께 경우의 유전율인 수천보다는 더 낮은 값이다. 박막 커페시터의 기술이, 세라믹 커페시터의 제조에 있어서 유리한 특징인 적층 기술을 포함하지 않고, 전해 커페시터 및 전기 이중층 커페시터의 제조에 있어서 유리한 특징인 표면적이 넓은 박막 형성 기술을 포함하지 않기 때문에, 전극 면적의 증가를 기대할 수 없고, 현재까지 박막 기술에 의해서만은 정전 용량이 큰 커페시터를 실현시키지 못하고 있다.
상기한 설명에 명확하게 나타나 있듯이, 비용이 저렴하고, 소형이며, 가볍고 정전 용량이 큰 커페시터를 제조하기 위해, 다음과 같은 세가지 과제를 해결하는 것이 필요하다 :
전해 커페시터에 의해 실현될 수 없는 정도의 고유전율을 갖는 유전체를 사용하는 것이 가능할 것; 박막 커페시터에 해당하는 정도로 유전체를 박막으로 형성시킬 수 있을 것 및; 적층 세라믹 커페시터와 동일한 방법으로, 유전체의 박막을 사용한 적층에 의해 전극 면적을 증가시킬 수 있을 것.
본 발명의 목적은, 상기한 문제점들이 해결되고, 소형이며 비용이 저렴하고 정전 용량이 큰 적층 커페시터를 제공하는 것이다.
본 발명의 또다른 목적은, 상기와 같은 적층 커페시터의 제조방법을 제공하는 것이다.
본 발명의 제1국면에 의하면, 본 발명은, 다수개의 커페시터 조립체 및 외부 전극들을 포함하는 적층 커페시터에 대한 것으로, 상기 커페시터 조립체 각각은, 열가소성 수지막을 수지막으로 포함하고 있고, 상기 수지막 위에는, 제1내부 전극으로서 작용하는 금속막, 무기 유전체 막 및, 제2내부 전극으로 작용하는 금속막이 연속적으로 평성되어져 있으며, 상기 다수개의 커페시터 조립체는 서로 서로 적층되어 적층제를 형성하고, 제1, 제2내부 전극이 노출되어져 있는 적층제의 한쪽 단면 위에는 각각의 외부 전극이 구비되어져서 제1, 제2내부 전극에 각각 전기적으로 접속되어져 있다.
본 발명의 제2국면에 의하면, 본 발명은 또한 하기의 단계 :
제1내부 전극으로서 작용하는 금속막을 열가소성 수지막 위에 형성시키는 단계; 상기 금속막 위에 무기 유전체 막을 형성시키는 단계; 제2내부 전극으로서 작용하는 금속막을 상기 금속막 위에 형성시켜 커페시터 조립체를 형성시키는 단계; 열과 압력으로 다수개의 커페시터 조립체를 적층시켜 적층제를 형성시키는 단계 및; 제1, 제2내부 전극이 노출되어져 있는 적층체의 한쪽 단면에 외부 전극 각각을 형성시키는 단계를 포함하는, 적층 커페시터의 제조방법에 대한 것이다.
상기 본 발명의 제1, 제2국면에 의하면, 열가소성 수지막은 폴리(클로로트리플루오로에틸렌)(poly(chlorotrifluoroethylene))으로 형성되어져 있다.
본 발명에 의한 적층 커페시터는, 열과 압력으로써 다수개의 커페시터 조립체를 적층시켜 형성되며, 상기 커페시터 조립체 각각에는, 각각이 내부 전극으로서 작용하는 금속막 사이에 삽입된 무기 유전체 막이 열가소성 수지막의 한쪽 표면 위에 형성되어져 있다.
따라서, 고유전율을 갖는 물질의 박막이 유전체 막으로서 사용될 수 있으며 금속 박막이 전극으로서 사용될 수 있다. 더욱이, 종래의 적층 세라믹 커페시터와는 달리, 고온에서의 소결작업 없이, 열과 압력으로써의 적층을 통해 전극 면적을 용이하게 증가시킬 수 있다.
도면에 의거하여, 본 발명에 의한 적층 커페시터의 실시예에 대해 보다 상세히 설명한다.
제1도는 본 발명에 의한 적층 커페시터의 실시예를 나타내는 단면도로서, 다수개의 커페시터 조립체 및 외부 전극 (5)를 포함하고 있다. 제2a도에 나타난 커페시터 조립체는, 열가소성 수지막 (1)을 포함하고 있으며, 상기 열가소성 수지막 (1)상에는 제1내부 전극으로서 작용하는 금속막 (2), 무기 유전체막 (3) 및, 제2내부 전극으로서 작용하는 금속막 (4)가 연속적으로 형성되어져 있다. 최상층의 커페시터 조립체의 제2내부 전극의 표면을 덮는 하나의 열가소성 수지막과 다수개의 커페시터 조립체들이 적층되어 제2b도에 나타난 적층체를 형성한다. 외부 전극 (5)의 각각이 제1, 제2내부 전극 중 어느 하나가 노출되어져 있는 적층체의 한쪽 단면 위에 구비되어져서 내부 전극들과 전기적으로 접속된다.
열가소성 수지막의 재료로는 폴리(클로로트리플루오로에틸렌)(PCTFE), 폴리프로필렌, 폴리카보네이트 및 폴리아미드가 있으며, PCTFE가 바람직하다. 내부 전극으로서 작용하는 금속막의 재료로는 플라티늄(Pt), 팔라듐(Pd), 금(Au) 및 그들의 합금, 탄탈(Ta), 구리(Cu), 니켈(Ni) 및 티타늄(Pi)이 있다. 유전체 막의 재료로는 티탄산 바륨(BaTiO3) 티탄산 스트론튬(SrTiO3), 티탄산납(PbTiO3), 티탄산칼슘(CaTiO3) 및 그들의 고용체(solid solution)가 있다. 더욱이, 탄탈이 금속막으로서 사용될 때, 탄탈의 양극산화된 막인 산화탄탈(Ta2O3)이 유전체막으로서 사용될 수 있다. 더욱이, 유전체 막의 상하부 표면에 금속막을 형성시키기 위해 동일한 금속을 사용할 필요가 없으나, 유전체 막 형성 과정 중에의 적합성과 제조비용의 관점에서 적절한 물질을 선택하는 것으로 충분하다.
외부 전극의 재료로는, 은(Ag), 팔라듐(Pd), 플라티늄(Pt), 금(Au), 구리(Cu) 및 그들의 합금이 있다.
열가소성 수지막의 두께는 일반적으로 10∼1,000㎛이다. 내부 전극의 두께는 일반적으로 0.1∼10㎛이다. 무기 유전체 막의 두께는 일반적으로 0.1∼20㎛이다. 적층 커페시터를 형성하는 커페시터 조립체의 갯수는 특별히 제한되어 있지 않다.
내부 전극 및 무기 유전체 막의 형성방법은 특별히 제한되어 있지 않으며, 고주파 스퍼터링 방법, 진공 증착법(vacuum evaporation process) 및 화학 기상 증착법(chemical vapor deposition(CVD))들이 그 예가 된다. 적층제를 형성하는 커페시터 조립체의 적층 조건은, 열가소성 수지막의 성질에 따라 결정된다. 예를 들면, 150∼250℃의 온도, 5∼20kg/㎠의 압력에서 적층이 실시된다.
하기하는 구체적인 실시예를 통해 본 발명을 보다 상세히 설명하지만, 하기하는 실시예가 본 발명을 한정하는 것은 아니다.
[실시예 1]
길이 30㎜, 폭 20㎜, 두께 500㎛인 폴리(클로로트리플루오로에틸렌)(이하, PCTFE라 칭함)으로 형성된 열가소성 수지막 (1)을 제조하였다. Pt 타겟(target)을 사용하는 공지된 고주파 스퍼터링 장치를 사용하여, 열가소성 수지막 (1)위에, 길이 2.8㎜, 폭 20㎜, 두께 0.5㎛인 Pt박막으로 형성된 금속막 (2)를 형성시켜 제1내부 전극으로서 작용하게 되었다. 이와는 별도로, BaCO3-TiO2혼합 분말을 900℃에서 구워 석회로 만들어 BaTiO3타겟을 제조하였다. 공지된 스퍼터링 장치 내에서 BaTiO3, 타겟을 사용하여 200℃의 막 형성 온도에서, PCTFE 막 위의 금속막 위에, 두께 0.5㎛인 BaTiO3로 형성된 무기 유전체막 (3)을 형성시켰다. 그후에, 금속막 (2)와 동일한 방법으로, Pt 박막으로 형성되고 두께가 0.5㎛인 금속막 (4)를 유전체막 (3)상에 형성시켜서, 제2내부 전극으로서 작용하게 하였다. 따라서, 제2a도에 나타난 바와 같이, 열가소성 수지막 (1), 금속막 (2), 유전체막 (3) 및 금속막 (4)를 포함하는 4층막(four-layer film)을 포함하는 커페시터 조립체가 형성되었다.
상기와 같은 방법으로 각각이 제조되고 각각의 두께가 약 500㎛인 커페시터 조립체를 금속 몰드(mold) 내에 적층시키고, 세 개의 조립체들 위에 하나의 PCTFE 막을 더 적층시켜서, 200℃의 온도, 10㎏/㎠의 압력하에 적층시킬 수 있게 함으로써, 제2b도에 나타난 바와 같이, 길이 30㎜, 폭20㎜, 두께 1.5㎜인 적층체를 제조하였다. 제조된 적층체를 길이 3.0㎜, 폭 2.0㎜인 각각의 단편들로 분할하였고 각 단편들 내의 양단면상에는 금속막 (2, 4)를 각각 노출시켰다. 각 적층 단편의 양단면상에 도전성 은 페이스트를 도포하고 건조시켜 외부 전극 (5)를 형성하였다. 따라서, 제1도에 나타난 칩(chip) 형태의 적층 커페시터가 완성되었다.
주파수 1㎑ 및 전압 1.0Vrms 조건하에 측정된 외부 전극 사이의 정전 용량은 67㎊였다.
[실시예 2]
PCTFE의 막두께가 20㎛이고 4층막을 형성하는 커페시터 조립체의 갯수를 50으로 하는 것을 제외하고는, 실시예 1과 동일하게, PCTFE를 열가소성 수지막으로 사용하고, Pt 박막을 금속막으로 사용하며, BaTiO3박막을 유전체막으로 사용한 적층 커페시터를 제조하였다.
즉, 길이 2.8㎜, 폭 20㎜, 두께 0.5㎛인 Pt 박막으로 구성된 금속막이, 길이 30㎜, 폭 20㎜, 두께 20㎛인 PCTFE 막으로 구성된 열가소성 수지막 위에 형성되어졌으며, Pt 금속박막 위에, 두께 0.5㎛인 BaTiO3박막으로 구성된 유전체 막과, 두께 0.5㎛인 Pt 박막으로 구성된 금속막이 연속적으로 형성되어져서, 열가소성 수지막 (1), 금속막 (2), 유전체막 (3) 및 금속막 (4)를 포함하는 4층막을 포함하는 커페시터 조립체가 제조되어졌다.
각각이 상기와 같은 방법으로 제조되어지고, 각각의 두께가 약 20㎛인 50개의 커페시터 조립체들을 금속 몰드 내에 적층시키고, 상기 50개의 커페시터 조립체 상에 하나의 PCTFE 막을 더 적층시켜서, 길이 30㎜, 폭 20㎜, 두께 1.5㎜인 적층체를 제조하였다. 상기와 같이 하여 제조된 적층체를, 길이가 3.0㎜, 폭 2.0㎜인 각각의 단편들로 분할하였다. 적층체의 각 단편의 양단면에 도전성은 패이스트를 도포하고 건조시켜서 외부 전극을 형성하였다. 따라서, 칩(chip) 형태의 적층 커페시터가 완성되었다.
주파수 1㎑, 전압 1.0Vrms 조건하에서 측정한 외부 전극 사이의 정전 용량은 1.1㎌였다.
전기한 설명에서 명확하게 드러나듯이, 본 발명에 의한 적층 커페시터는 열 및 압력으로써 다수개의 커페시터 조립체들을 적층시켜 제조되어지며, 상기 조립체 각각에는, 내부 전극으로서 작용하는 금속 막 사이에 삽입되어진 무기 유전체 막이 열가소성 수지막의 한쪽 표면상에 형성되어져 있다.
따라서, 유전체막으로서, 고유전체의 박막이 사용될 수 있으며, 전극으로서, 금속박막이 사용되어질 수 있다. 더욱이, 종래의 적층 세라믹 커페시터와는 달리, 고온에서 소결하지 않고, 열과 압력으로 적층시킴으로써, 전극 면적을 용이하게 증가시킬 수 있다.
따라서, 본 발명에 의한 방법을 통해, 저렴하고, 소형이며, 정전 용량이 큰 적층 커페시터를 얻을 수 있다.
더욱이, 본 발명에 의한 적층 커페시터에 의하면, 유전체박막, 박막전극 및 열가소성 수지막 구조에 의해 적층 커페시터의 중량을 감소시킬 수 있다.
구체적 실시예를 통해 본 발명을 상세히 설명하였지만, 본 발명의 정신과 범위를 벗어나지 않는 범위 내에서 다양한 변형이 가능하다는 것은 당업자에게 명백해질 것이다.

Claims (4)

  1. 다수개의 커페시터 조립체 및 외부 전극들을 포함하고 있으며, 상기 커페시터 조립체 각각은 열가소성 수지막을 포함하고 있고, 상기 열가소성 수지막 위에는 제1내부 전극으로서 작용하는 금속막, 무기 유전체막 및, 제2내부 전극으로서 작용하는 금속막이 연속적으로 형성되어져 있으며, 상기 다수개의 커페시터 조립체들은 서로 적층되어져서 적층체를 형성하고, 상기 제1내부 전극 또는 제2내부 전극이 노출되어져 있는 상기 적층체의 한쪽 단면에 상기 외부 전극들의 각각이 배치되어져서 상기 제1, 제2내부 전극과 각각 전기적으로 접속됨을 특징으로 하는 적층 커페시터.
  2. 제1항에 있어서, 상기 열가소성 수지막이 폴리(클로로트리플루오로에틸렌)으로 형성된 것임을 특징으로 하는 적층 커페시터.
  3. 적층 커페시터의 제조방법에 있어서, 상기 방법은 하기의 단계; 제1내부 전극으로서 작용하는 금속막을 열가소성 수지막 위에 형성시키는 단계; 상기 금속막 위에 무기 유전체막을 형성시키는 단계; 상기 유전체막 위에 제2내부 전극으로서 작용하는 금속막을 형성시켜 커페시터 조립체를 형성하는 단계; 열과 압력을 이용하여 상기 커페시터 조립체를 적층시켜 적층체를 형성시키는 단계 및; 상기 제1 또는 제2내부 전극이 노출되어져 있는 상기 적층체의 한쪽 단면상에 외부 전극 각각을 형성시키는 단계를 포함함을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 열가소성 수지막이 폴리(클로로트리플루오로에틸렌)으로 형성된 것임을 특징으로 하는 방법.
KR1019950031622A 1994-09-26 1995-09-25 적층 커페시터 및 이의 제조방법 KR0184078B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6-229903 1994-09-26
JP22990394A JP3470830B2 (ja) 1994-09-26 1994-09-26 積層コンデンサの製造方法

Publications (2)

Publication Number Publication Date
KR960012508A KR960012508A (ko) 1996-04-20
KR0184078B1 true KR0184078B1 (ko) 1999-05-15

Family

ID=16899541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031622A KR0184078B1 (ko) 1994-09-26 1995-09-25 적층 커페시터 및 이의 제조방법

Country Status (5)

Country Link
US (1) US5933318A (ko)
EP (1) EP0706193B1 (ko)
JP (1) JP3470830B2 (ko)
KR (1) KR0184078B1 (ko)
DE (1) DE69501032T2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312933A (ja) * 1997-05-09 1998-11-24 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11354371A (ja) * 1998-06-04 1999-12-24 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP2000269066A (ja) * 1999-03-19 2000-09-29 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
KR20000067819A (ko) * 1999-04-13 2000-11-25 가와다 마사오끼 도전성 세라믹스, 그 제조방법 및 정전 척
TW479262B (en) * 1999-06-09 2002-03-11 Showa Denko Kk Electrode material for capacitor and capacitor using the same
JP2000357624A (ja) * 1999-06-16 2000-12-26 Murata Mfg Co Ltd 積層セラミック電子部品
KR100337158B1 (ko) * 1999-06-26 2002-05-18 이 상 종 토목용 덮개의 제조방법
US6816354B2 (en) * 2001-07-02 2004-11-09 Avx Corporation Single layer capacitor milled part
WO2004073971A1 (en) * 2003-02-20 2004-09-02 N.V. Bekaert S.A. A method of manufacturing a laminated structure
EP1681010B1 (en) * 2003-10-27 2012-10-10 Olympus Corporation Capsule type medical device
WO2005069320A1 (ja) * 2004-01-19 2005-07-28 Murata Manufacturing Co., Ltd 薄膜キャパシタ、該薄膜キャパシタの製造方法、及び電子装置の製造方法、並びに電子装置
EP1774548A1 (en) * 2004-07-23 2007-04-18 Sundew Technologies, LLP Capacitors with high energy storage density and low esr
US20080232032A1 (en) * 2007-03-20 2008-09-25 Avx Corporation Anode for use in electrolytic capacitors
JP2010087499A (ja) * 2008-09-30 2010-04-15 Ibiden Co Ltd コンデンサ装置の製造方法
JP5293971B2 (ja) * 2009-09-30 2013-09-18 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
US8654503B2 (en) 2012-06-29 2014-02-18 Zoll Medical Corporation Humidity resistant electronic components
US9407213B2 (en) 2012-09-14 2016-08-02 Carlisle Fluid Technologies, Inc. System and method for assembling a voltage amplifier
KR20140080291A (ko) * 2012-12-20 2014-06-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP6441269B2 (ja) * 2015-11-16 2018-12-19 太陽誘電株式会社 積層薄膜キャパシタ
JP7398445B2 (ja) * 2018-10-03 2023-12-14 ヴィシャイ エレクトロニック ゲーエムベーハー 内部をアクリル系誘電体層で被覆したフィルムコンデンサー
DE112021001060T5 (de) 2020-03-19 2022-12-01 Mitsui Mining & Smelting Co., Ltd. Mehrschichtkondensator
JPWO2022124011A1 (ko) 2020-12-07 2022-06-16

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140614A (en) * 1980-04-03 1981-11-04 Murata Manufacturing Co Capacitor and method of manufacturing same
US4469747A (en) * 1982-02-10 1984-09-04 Kureha Kagaku Kogyo Kabushiki Kaisha Dielectric films and process for preparing same
US4433104A (en) * 1982-03-18 1984-02-21 General Electric Company Polyetherimide-fluorinated polyolefin blends
US4656557A (en) * 1985-02-11 1987-04-07 Siemens Aktiengesellschaft Electrical layer capacitor and method for the manufacture thereof
JPS6258646A (ja) * 1985-09-09 1987-03-14 Toshiba Corp マウント装置
DE4101788A1 (de) * 1991-01-18 1992-07-30 Tech Wissenschaftliche Ges Thi Chipkondensator und verfahren zu dessen herstellung
EP0617440B1 (en) * 1993-03-25 1997-03-05 Matsushita Electric Industrial Co., Ltd. Laminated thin film capacitor and method for producing the same
US5457598A (en) * 1994-04-08 1995-10-10 Radford; Kenneth C. High capacitance thin film capacitor

Also Published As

Publication number Publication date
DE69501032D1 (de) 1997-12-18
DE69501032T2 (de) 1998-06-10
US5933318A (en) 1999-08-03
KR960012508A (ko) 1996-04-20
EP0706193A1 (en) 1996-04-10
EP0706193B1 (en) 1997-11-12
JPH0897078A (ja) 1996-04-12
JP3470830B2 (ja) 2003-11-25

Similar Documents

Publication Publication Date Title
KR0184078B1 (ko) 적층 커페시터 및 이의 제조방법
US4800459A (en) Circuit substrate having ceramic multilayer structure containing chip-like electronic components
KR101462754B1 (ko) 적층 세라믹 커패시터 및 그 제조방법.
KR101444536B1 (ko) 적층 세라믹 전자 부품 및 그 제조방법
US20100284125A1 (en) Nanowire capacitor and method of manufacturing the same
CN102543436B (zh) 多层陶瓷电容器和制造该多层陶瓷电容器的方法
US10580584B2 (en) Multilayer ceramic capacitor
US20140139971A1 (en) Sintering of High Temperature Conductive and Resistive Pastes onto Temperature Sensitive and Atmospheric Sensitive Materials
US11694843B2 (en) Multilayer capacitor and method of manufacturing the same
US11049657B2 (en) Multilayer ceramic electronic component
KR102552423B1 (ko) 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품
US20220246360A1 (en) Multi-layered ceramic electronic component
CN110875138A (zh) 多层陶瓷电子组件
KR20060099266A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US11908626B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR100739491B1 (ko) 고유전율 캐패시터 및 그 제조방법
KR102541192B1 (ko) 커패시터 및 그 제조방법
US11664162B2 (en) Multilayer electronic component
JP2000252154A (ja) 複合型積層セラミックコンデンサ
JPH11195554A (ja) 積層型セラミック電子デバイス及びその製造方法
JPH05166666A (ja) 金属−セラミック積層フィルム
CN116598140A (zh) 多层电子组件
JPH08115849A (ja) 積層コンデンサ
JPH0515292B2 (ko)
KR20170077532A (ko) 내부전극용 도전성 페이스트 및 적층 세라믹 전자부품의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee