JP2018170493A - 積層型キャパシタ及びその製造方法 - Google Patents

積層型キャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2018170493A
JP2018170493A JP2017223875A JP2017223875A JP2018170493A JP 2018170493 A JP2018170493 A JP 2018170493A JP 2017223875 A JP2017223875 A JP 2017223875A JP 2017223875 A JP2017223875 A JP 2017223875A JP 2018170493 A JP2018170493 A JP 2018170493A
Authority
JP
Japan
Prior art keywords
thin film
multilayer capacitor
dielectric thin
internal electrode
ceramic green
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017223875A
Other languages
English (en)
Inventor
ウク キム、ヨン
Young Wook Kim
ウク キム、ヨン
ミン チョ、スン
Sung Min Cho
ミン チョ、スン
モ リム、セウン
Seung Mo Lim
モ リム、セウン
ミン キム、ジュン
Jung Min Kim
ミン キム、ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2018170493A publication Critical patent/JP2018170493A/ja
Priority to JP2022093110A priority Critical patent/JP2022116342A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/085Vapour deposited
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】耐湿信頼性に優れた高容量の積層型キャパシタ、及びそれを製造する方法を提供する。
【解決手段】互いに対向する第1及び第2面、第1及び第2面と連結され、互いに対向する第3及び第4面を含み、誘電体層112及び誘電体層を介して交互に配置され、第1及び第2面にそれぞれ露出する第1及び第2内部電極121、122を含むキャパシタ本体と、キャパシタ本体の少なくとも第3及び第4面に形成され、第1及び第2内部電極と直接接する非晶質誘電体薄膜113と、を含む。
【選択図】図4

Description

本発明は、積層型キャパシタ及びその製造方法に関する。
積層型キャパシタは、小型でありながらも高容量が保障され、且つ実装が容易であるという長所により、パソコン、PDA、携帯電話などの移動通信装置の部品として広く用いられている。
近年、電子製品の小型化及び多機能化に伴い、積層型キャパシタ分野では、全体の体積に比べ、容量に寄与する体積の割合を意味する有効体積率を増加させることが主なイシューになっている。
有効体積率を増加させるための従来技術として、誘電体層の積層により形成されたキャパシタ本体の側面部分を切断することで、内部電極を切断面として露出させた後、該切断面に誘電体シートを転写し、焼成する技術が開発されている。
ところで、かかるシート転写方式の場合、製造過程でキャパシタ本体に多くの圧力がかかるだけでなく、本体の両側面に誘電体シートをそれぞれ形成するためには、多くの工程の追加が必要となり、工程での作業不良の発生も多くなり、量産性が低く、品質散布を防止するのに多くの困難がある。さらに、シート転写方式では、シート転写後に焼成工程が行われるため、誘電体層及び誘電体シートは必然的に同じ誘電体からなり、そのため、キャパシタ容量の改善と耐湿信頼性の確保を同時に達成するのが難しいという問題があった。
本発明のいくつかの目的のうちの一つは、耐湿信頼性に優れた高容量の積層型キャパシタ、及びそれを製造する方法を提供することである。
本発明の一側面は、互いに対向する第1及び第2面、上記第1及び第2面と連結され、互いに対向する第3及び第4面を含み、誘電体層、及び上記誘電体層を介して交互に配置され、上記第1及び第2面にそれぞれ露出する第1及び第2内部電極を含むキャパシタ本体、及び上記キャパシタ本体の少なくとも第3及び第4面に形成され、上記第1及び第2内部電極と直接接する非晶質誘電体薄膜を含む積層型キャパシタを提供する。
本発明の他の側面は、複数のストライプ状の第1内部電極パターンが所定の間隔をおいて形成された第1セラミックグリーンシート及び複数のストライプ状の第2内部電極パターンが所定の間隔をおいて形成された第2セラミックグリーンシートを設ける段階と、上記ストライプ状の第1内部電極パターン及び上記ストライプ状の第2内部電極パターンが交差するように上記第1セラミックグリーンシートと上記第2セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、上記セラミックグリーンシート積層体を上記第1及び第2内部電極パターンの形成方向と直交する方向に切断して、一定の幅を有する複数の第1及び第2内部電極を含み、上記複数の第1及び第2内部電極が上記幅方向に露出する第3及び第4面を有する棒状の積層体を得る段階と、上記棒状の積層体を上記第1及び第2内部電極パターンの形成方向に平行な方向に切断して、上記複数の第1及び第2内部電極の一端がそれぞれ露出する第1及び第2面を有する積層体を得る段階と、上記積層体を焼成してキャパシタ本体を得る段階と、上記キャパシタ本体の表面に非晶質誘電体薄膜を形成する段階とを含む積層型キャパシタの製造方法を提供する。
本発明の一実施形態による積層型キャパシタには、有効部の割合が高く、キャパシタ容量が大きいという長所がある。
また、本発明の一実施形態による積層型キャパシタは、耐湿信頼性に優れている。
本発明の一実施形態による積層型キャパシタを概略的に示した斜視図である。 図1において第1及び第2外部電極と誘電体薄膜が除かれたキャパシタ本体を概略的に示した斜視図である。 図1のA−A'線の断面図である。 図1のB−B'線の断面図である。 本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。 本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。 本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。 本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。 本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。 本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。 本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。 本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。 本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(または強調表示や簡略化表示)がされることがある。
なお、各実施形態の図面に示された同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。
一方、本明細書で用いられる「一実施形態(one example)」という表現は、互いに同一の実施形態を意味せず、それぞれ互いに異なる固有の特徴を強調するために提供されるものである。しかしながら、以下の説明で提示された実施形態は、他の実施形態の特徴と結合して実現されることを排除しない。例えば、特定の実施形態で説明された事項が他の実施形態で説明されていなくても、他の実施形態でその事項と反対であるか、矛盾する説明がない限り、他の実施形態に関連する説明であると理解されることができる。
図1は、本発明の一実施形態による積層型キャパシタを概略的に示した斜視図であり、図2は、図1において第1及び第2外部電極と誘電体薄膜が除かれたキャパシタ本体を概略的に示した斜視図であり、図3は、図1のA−A'線の断面図であり、図4は、図1のB−B'線の断面図である。
図1に基づいて定義すると、下記の説明における「長さ」方向は図1の「L」方向、「幅」方向は「W」方向、「厚さ」方向は「T」方向とすることができる。ここで、「厚さ方向」とは、誘電体層を積み上げる方向、すなわち、「積層方向」と同一の概念として使用されることができる。
以下、図1から図4を参照して、本発明の一側面である積層型キャパシタについて詳細に説明する。
図1から図4を参照すると、本発明の一実施形態による積層型キャパシタは、キャパシタ本体110と、非晶質誘電体薄膜113と、第1及び第2外部電極131、132とを含んで構成されることができる。
キャパシタ本体110の形状は特に制限されないが、図2に示されたように、キャパシタ本体110は、六面体状からなることができる。チップの焼成時における誘電体粉末の焼成収縮により、上記キャパシタ本体110は完全な六面体状ではないが、実質的に六面体状からなってもよい。この場合、キャパシタ本体110は、長さ方向に互いに対向する第1及び第2面(S1及びS2)、第1及び第2面と連結され、幅方向に互いに対向する第3及び第4面(S3及びS4)、第1及び第2面と連結され、高さ方向に互いに対向する第5及び第6面(S5及びS6)を有することができる。
キャパシタ本体110は、誘電体層112と上記誘電体層112を介して交互に配置され、上記第1及び第2面(S1及びS2)からそれぞれ露出する第1及び第2内部電極121、122を含む。キャパシタ本体110を構成する複数の誘電体層112は焼結された状態であって、隣接する誘電体層間の境界は、走査型電子顕微鏡(SEM:Scanning Electron Microscope)でなければ確認できない程度に一体化されていることができる。
誘電体層112は、高誘電率を有する結晶質セラミック粉末、例えば、チタン酸バリウム(BaTiO)系、鉛複合ペロブスカイト系又はチタン酸ストロンチウム(SrTiO)系粉末などを含むことができ、好ましくは、チタン酸バリウム(BaTiO)系粉末が使用されてもよいが、本発明は必ずしもこれに限定されるものではない。一方、誘電体層112には、上記結晶質セラミック粉末に加え、必要に応じてセラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤のうち少なくとも1つ以上がさらに添加されてもよい。
キャパシタ本体110の第5及び第6面(S5及びS6)のうち少なくとも一面には、内部電極パターンが未形成されたカバー領域が備えられていてもよい。このようなカバー領域は、電極パターンが形成されていない1つ又は2つ以上の誘電体層をキャパシタ本体の最上部及び/又は最下部に積層して設けることができ、基本的には、物理的又は化学的ストレスによる第1及び第2内部電極121、122の損傷を防止する役割を果たすことができる。
第1及び第2内部電極121、122は、互いに異なる極性を有する電極であり、キャパシタ本体110内の誘電体層112を介して厚さ方向に交互に配置され、キャパシタ本体110の第1及び第2面(S1及びS2)からそれぞれ露出する。
第1及び第2内部電極121、122は、誘電体層112上に所定の厚さで導電性金属を含む導電性ペーストを印刷して形成されることができ、それらの間に配置された誘電体層112により互いに電気的に絶縁されることができる。
上記導電性ペーストに含まれる金属は、例えば、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、又はこれらの合金であってもよいが、本発明は必ずしもこれに限定されるものではない。
また、上記導電性ペーストの印刷は、スクリーン印刷法、グラビア印刷法などによってもよいが、本発明は必ずしもこれに限定されるものではない。
第1及び第2内部電極121、122の厚さ方向に互いに重なる面積はキャパシタの容量形成と連関しており、その面積が増加するほど、キャパシタの容量が増加するようになる。図2から分かるように、本発明に係る積層型キャパシタでは、第1及び第2内部電極121、122のそれぞれが誘電体層112の幅方向に対して全体的に形成されるため、内部電極の重ね合わせ面積を極大化することができ、これによって、積層型キャパシタの体積と比べてキャパシタの容量が大きいという長所がある。
非晶質誘電体薄膜113は、キャパシタ本体の少なくとも第3及び第4面に形成され、第1及び第2内部電極121、122の外部への露出を抑え、電気絶縁を実現しており、キャパシタ本体110の内部に水分が浸透するのを防止することで、積層型キャパシタの耐湿信頼性の改善に寄与する。
通常、積層型キャパシタを構成する誘電体としては、高誘電率を確保するために結晶質誘電体が用いられるが、このような結晶質誘電体では、耐電圧特性が脆弱なため電気絶縁性が低いという短所がある。そこで、本発明では、非晶質誘電体薄膜により第1及び第2内部電極の電気絶縁を実現しようとし、これによって、極めて薄厚であっても、第1及び第2内部電極の電気絶縁を達成できるという長所がある。
非晶質誘電体薄膜113は、キャパシタ本体110において、第1及び第2外部電極131、132が形成されていない領域の全般にわたって形成されていてもよいが、必ずしもこれに限定されるものではない。
非晶質誘電体薄膜113をなす誘電体物質としては、耐湿性に優れた物質を選択することが好ましく、耐湿性に優れた誘電体物質の一例としては、Al、Si、SiO、及びパリレン(parylene)が挙げられる。これは、若し耐湿性が劣位にあると、信頼性を確保するために非晶質誘電体薄膜を一定レベル以上に厚く形成しなければならず、この場合、内部電極の重ね合わせ面積を極大化しようとする目的の達成が困難になるためである。
ところで、上述したように、従来のシート転写方式では、誘電体シートの転写後に焼成工程が行われるため、誘電体層及び誘電体シートは必然的に同じ誘電体からなり、そのため、キャパシタ容量の向上と耐湿信頼性の確保を同時に達成するのが難しいという問題があった。
しかしながら、これとは異なり、本発明では、後述するように、非晶質誘電体薄膜113を蒸着により形成するため、非晶質誘電体薄膜113に含まれる誘電体の種類には制限がなく、さらに、非晶質誘電体薄膜113の極薄化が可能となることから、キャパシタ容量の向上と耐湿信頼性の確保を同時に達成できるという長所がある。
制限されない一例によると、非晶質誘電体薄膜113の最大厚さ(d)は、5μm以下(0μmは除く)であってもよく、より好ましくは、5μm以下(0μmは除く)であってもよい。もし、非晶質誘電体薄膜113の最大厚さ(d)が5μmを超えると、誘電体薄膜の内部ストレス(stress)によって誘電体薄膜が不安定になるという問題が発生することがある。
第1及び第2外部電極131、132は、キャパシタ本体110の第1及び第2面(S1及びS2)にそれぞれ形成され、第1及び第2面に露出する第1及び第2内部電極121、122とそれぞれ接続される。
このような第1及び第2外部電極131、132は、導電性金属を含む導電性ペーストにより形成されることができる。
また、上記導電性金属は、例えば、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、金(Au)、又はこれらの合金であってもよいが、本発明は必ずしもこれに限定されるものではない。
以下、本発明の他の側面である積層型キャパシタの製造方法について詳細に説明する。
図5から図13は、本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。
まず、図5に示されたように、セラミックグリーンシート212a上に所定の間隔d1をあけて複数のストライプ状の第1内部電極パターン221aを形成する。この場合、複数のストライプ状の第1内部電極パターン221aは互いに平行に形成されることができる。このとき、所定の間隔d1は、内部電極が互いに異なる極性を有する外部電極と絶縁されるための距離の2倍に該当する。
セラミックグリーンシート212aは、結晶質セラミック粉末、有機溶剤、及び有機バインダーを含むセラミックペーストで形成されることができる。結晶質セラミック粉末は高い誘電率を有する物質であって、チタン酸バリウム(BaTiO)系、鉛複合ペロブスカイト系又はチタン酸ストロンチウム(SrTiO)系粉末などを使用することができ、好ましくは、チタン酸バリウム(BaTiO)系粉末を使用できるが、必ずしもこれに制限されるものではない。セラミックグリーンシート212aが焼成されると、キャパシタ本体を構成する誘電体層となる。
ストライプ状の第1内部電極パターン221aは、導電性金属を含む内部電極ペーストにより形成されることができる。上記導電性金属は、これに制限されないが、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、又はこれらの合金であることができる。
セラミックグリーンシート212a上にストライプ状の第1内部電極パターン221aを形成する方法は、特に制限されないが、例えば、スクリーン印刷法又はグラビア印刷法のような印刷法により形成されてもよい。
また、図示されてはいないが、さらに他のセラミックグリーンシート212a上に所定の間隔をおいて複数のストライプ状の第2内部電極パターン222aを形成することができる。
以下、第1内部電極パターン221aが形成されたセラミックグリーンシートは、第1セラミックグリーンシートと称することがあり、第2内部電極パターン222aが形成されたセラミックグリーンシートは、第2セラミックグリーンシートと称することがある。
次に、図6に示されたように、ストライプ状の第1内部電極パターン221aとストライプ状の第2内部電極パターン222aとが交差積層されるように、第1及び第2セラミックグリーンシートを交互に積層してセラミックグリーンシート積層体211aを形成することができる。上記ストライプ状の第1内部電極パターン221aは第1内部電極121を形成することができ、ストライプ状の第2内部電極パターン222aは第2内部電極122を形成することができる。
この場合、図示されてはいないが、セラミックグリーンシート積層体211aの上面及び下面のうち少なくとも一面には、内部電極パターンが未形成されたセラミックグリーンシートが複数積層されたカバー領域が備えられていてもよい。
図7は、本発明の一実施形態によって第1及び第2セラミックグリーンシートが積層されたセラミックグリーンシート積層体211aを示す断面図であり、図8は、第1及び第2セラミックグリーンシートが積層されたセラミックグリーンシート積層体211aを示す斜視図である。
図7及び図8を参照すると、複数の平行なストライプ状の第1内部電極パターン221aが印刷された第1セラミックグリーンシートと複数の平行なストライプ状の第2内部電極パターン222aが印刷された第2セラミックグリーンシートは互いに交互に積層されている。
この場合、第1セラミックグリーンシートに印刷されたストライプ状の第1内部電極パターン221aのそれぞれの幅方向の中心と第2セラミックグリーンシートに印刷された複数のストライプ状の第2内部電極パターン222a間の所定の間隔の幅方向の中心が重なるように積層されることができる。
次に、図8に示されたように、セラミックグリーンシート積層体211aを第1及び第2内部電極パターン221a、222aの形成方向と直交する方向に切断することができる。すなわち、上記セラミックグリーンシート積層体211aは、C1−C1切断線に沿って棒状の積層体211bに切断されることができる。
より具体的には、ストライプ状の第1内部電極パターン221a及びストライプ状の第2内部電極パターン222aは、長さ方向に切断され、一定の幅を有する複数の内部電極に分けられることができる。このとき、積層されたセラミックグリーンシートも内部電極パターンとともに切断される。これにより、誘電体層は、内部電極の幅と同じ幅を有するように形成されることができる。
この場合、棒状の積層体211bの切断面に第1及び第2内部電極が露出するようになる。棒状の積層体の切断面はそれぞれ、棒状の積層体の第3及び第4面と称することがある。
次に、図9に示されたように、棒状の積層体211bを第1及び第2内部電極の形成方向に平行な方向に切断することができる。すなわち、上記棒状の積層体211bは、C2−C2切断線に沿って個別的なチップサイズに合わせて切断され、個別積層体211cが得られる。
より具体的には、C2−C2切断線は、第1セラミックグリーンシートに印刷されたストライプ状の第1内部電極パターン221aのそれぞれの幅方向の中心と第2セラミックグリーンシートに印刷された複数のストライプ状の第2内部電極パターン222a間の所定の間隔の幅方向の中心を貫通し、よって、個別積層体211cは、第1及び第2内部電極の一端がそれぞれ露出する第1及び第2面を有するようになる。
次に、図10に示されたように、個別積層体211cを焼成することで、キャパシタ本体211を得る。上記焼成は、1100℃〜1300℃のN−H雰囲気で行われることができるが、必ずしもこれに制限されるものではない。
次に、図11に示されたように、キャパシタ本体211の表面に非晶質誘電体薄膜213を形成する。非晶質誘電体薄膜213は、蒸着により形成されることができ、この場合、上述したように、非晶質誘電体薄膜213に含まれる誘電体の種類には制限がなく、さらに、非晶質誘電体薄膜213の極薄化が可能となることから、キャパシタ容量の改善と耐湿信頼性の確保を同時に達成できるという長所がある。
非晶質誘電体薄膜213は、Al、Si、SiO、及びパリレン(parylene)からなる群より選択された1種以上の誘電体を含むことができ、これによって、キャパシタ容量の改善と耐湿信頼性の確保という目的を同時に達成することができる。
次に、図12に示されたように、キャパシタ本体211の第1及び第2面に形成された非晶質誘電体薄膜213を除去する。これは、後述するように、第1及び第2外部電極を形成するためである。非晶質誘電体薄膜213を除去する具体的な方法については特に制限されないが、一例によると、ウエットエッチング(wet etching)又はサンドブラスト(sand blast)処理によってもよい。
次に、図13に示されたように、キャパシタ本体211の第1及び第2面のそれぞれに第1及び第2外部電極231、232を形成する。第1及び第2外部電極231、232は、第1及び第2内部電極とそれぞれ接続される。
第1及び第2外部電極231、232は、導電性金属を含む導電性ペーストにより形成されることができる。上記導電性金属は、例えば、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、金(Au)、又はこれらの合金であってもよいが、本発明は必ずしもこれに限定されるものではない。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
110 キャパシタ本体
112 誘電体層
113 非晶質誘電体薄膜
121、122 第1及び第2内部電極
131、132 第1及び第2外部電極
211 キャパシタ本体
211a セラミックグリーンシート積層体
211b 棒状の積層体
211c 個別積層体
212a 第1及び第2セラミックグリーンシート
213 非晶質誘電体薄膜
221a ストライプ状の第1内部電極パターン
222a ストライプ状の第2内部電極パターン
231、232 第1及び第2外部電極

Claims (20)

  1. 互いに対向する第1及び第2面、前記第1及び第2面と連結され、互いに対向する第3及び第4面を含み、誘電体層、及び前記誘電体層を介して交互に配置され、前記第1及び第2面にそれぞれ露出する第1及び第2内部電極を含むキャパシタ本体と、
    前記キャパシタ本体の少なくとも第3及び第4面に形成され、前記第1及び第2内部電極と直接接する非晶質誘電体薄膜と、
    を含む、積層型キャパシタ。
  2. 前記非晶質誘電体薄膜は、Al、Si、パリレン(parylene)、及びこれらの組み合わせからなる群より選択された1種以上の誘電体を含む、請求項1に記載の積層型キャパシタ。
  3. 前記非晶質誘電体薄膜の最大厚さは、5μm以下(0μmは除く)である、請求項1又は2に記載の積層型キャパシタ。
  4. 前記非晶質誘電体薄膜は、蒸着により形成される、請求項1から3のいずれか一項に記載の積層型キャパシタ。
  5. 前記蒸着は、CVD(Chemical Vapor Deposition)、ALD(Atomic Layer Deposition)、及びMVD(Molecular Vapor Deposition)のいずれか1つである、請求項4に記載の積層型キャパシタ。
  6. 前記キャパシタ本体の第1及び第2面にそれぞれ形成され、前記第1及び第2面に露出する第1及び第2内部電極とそれぞれ接続される第1及び第2外部電極をさらに含む、請求項1から5のいずれか一項に記載の積層型キャパシタ。
  7. 前記非晶質誘電体薄膜及び前記キャパシタ本体の誘電体層は、互いに異なる材料を含む、請求項1から6のいずれか一項に記載の積層型キャパシタ。
  8. 前記キャパシタ本体の誘電体層は、チタン酸バリウム(BaTiO)系、鉛複合ペロブスカイト系、及びチタン酸ストロンチウム(SrTiO)系粉末のうち少なくとも一つを含む結晶質セラミック粉末を含む、請求項1から7のいずれか一項に記載の積層型キャパシタ。
  9. 互いに対向する第1及び第2面、前記第1及び第2面と連結され、互いに対向する第3及び第4面を含み、誘電体層、及び前記誘電体層を介して交互に配置され、前記第1及び第2面にそれぞれ露出する第1及び第2内部電極を含むキャパシタ本体と、
    前記キャパシタ本体の第1及び第2面にそれぞれ形成され、前記第1及び第2面に露出する第1及び第2内部電極とそれぞれ接続される第1及び第2外部電極と、
    前記第1及び第2内部電極と直接接する非晶質誘電体薄膜と、
    を含む、積層型キャパシタ。
  10. 前記非晶質誘電体薄膜は、Al、Si、及びパリレン(parylene)、及びこれらの組み合わせからなる群より選択された1種以上の誘電体を含む、請求項9に記載の積層型キャパシタ。
  11. 前記非晶質誘電体薄膜の最大厚さは、5μm以下(0μmは除く)である、請求項9又は10に記載の積層型キャパシタ。
  12. 前記非晶質誘電体薄膜及び前記キャパシタ本体の誘電体層は、互いに異なる材料を含む、請求項9から11のいずれか一項に記載の積層型キャパシタ。
  13. 前記キャパシタ本体の誘電体層は、チタン酸バリウム(BaTiO)系、鉛複合ペロブスカイト系、及びチタン酸ストロンチウム(SrTiO)系粉末のうち少なくとも一つを含む結晶質セラミック粉末を含む、請求項9から12のいずれか一項に記載の積層型キャパシタ。
  14. 複数のストライプ状の第1内部電極パターンが所定の間隔をおいて形成された第1セラミックグリーンシート及び複数のストライプ状の第2内部電極パターンが所定の間隔をおいて形成された第2セラミックグリーンシートを設ける段階と、
    前記複数のストライプ状の第1内部電極パターン及び前記複数のストライプ状の第2内部電極パターンが交差するように前記第1セラミックグリーンシートと前記第2セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、
    前記セラミックグリーンシート積層体を前記第1内部電極パターン及び前記第2内部電極パターンの形成方向と直交する方向に切断して、一定の幅を有する複数の第1及び第2内部電極を含み、前記複数の第1及び第2内部電極が前記幅方向に露出する第3及び第4面を有する棒状の積層体を得る段階と、
    前記棒状の積層体を前記第1内部電極パターン及び前記第2内部電極パターンの形成方向に平行な方向に切断して、前記複数の第1及び第2内部電極の一端がそれぞれ露出する第1及び第2面を有する個別積層体を得る段階と、
    前記個別積層体を焼成してキャパシタ本体を得る段階と、
    前記キャパシタ本体の表面に非晶質誘電体薄膜を形成する段階と、
    を含む、積層型キャパシタの製造方法。
  15. 前記非晶質誘電体薄膜は、Al、Si、SiO、パリレン(parylene)、及びこれらの組み合わせからなる群より選択された1種以上の誘電体を含む、請求項14に記載の積層型キャパシタの製造方法。
  16. 前記非晶質誘電体薄膜は、蒸着により形成する、請求項14又は15に記載の積層型キャパシタの製造方法。
  17. 前記蒸着は、CVD(Chemical Vapor Deposition)、ALD(Atomic Layer Deposition)、及びMVD(Molecular Vapor Deposition)のいずれか1つである、請求項16に記載の積層型キャパシタの製造方法。
  18. 前記セラミックグリーンシート積層体を形成する時、前記複数のストライプ状の第1内部電極パターンのそれぞれの幅方向の中心と前記複数のストライプ状の第2内部電極パターン間の所定の間隔の幅方向の中心とが重なるように積層する、請求項14から17のいずれか一項に記載の積層型キャパシタの製造方法。
  19. 前記キャパシタ本体の第1及び第2面に形成された非晶質誘電体薄膜を除去する段階と、前記非晶質誘電体薄膜が除去された前記キャパシタ本体の第1及び第2面のそれぞれに第1及び第2外部電極を形成する段階と、をさらに含む、請求項14から18のいずれか一項に記載の積層型キャパシタの製造方法。
  20. 前記非晶質誘電体薄膜の除去は、ウエットエッチング(wet etching)又はサンドブラスト(sand blast)処理による、請求項19に記載の積層型キャパシタの製造方法。
JP2017223875A 2017-03-29 2017-11-21 積層型キャパシタ及びその製造方法 Pending JP2018170493A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022093110A JP2022116342A (ja) 2017-03-29 2022-06-08 積層型キャパシタ及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0040000 2017-03-29
KR1020170040000A KR101939083B1 (ko) 2017-03-29 2017-03-29 적층형 커패시터 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022093110A Division JP2022116342A (ja) 2017-03-29 2022-06-08 積層型キャパシタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2018170493A true JP2018170493A (ja) 2018-11-01

Family

ID=63669808

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017223875A Pending JP2018170493A (ja) 2017-03-29 2017-11-21 積層型キャパシタ及びその製造方法
JP2022093110A Pending JP2022116342A (ja) 2017-03-29 2022-06-08 積層型キャパシタ及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022093110A Pending JP2022116342A (ja) 2017-03-29 2022-06-08 積層型キャパシタ及びその製造方法

Country Status (4)

Country Link
US (1) US10726997B2 (ja)
JP (2) JP2018170493A (ja)
KR (1) KR101939083B1 (ja)
CN (1) CN108695065B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022040762A (ja) * 2020-08-31 2022-03-11 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116134A (ko) 2019-07-17 2019-10-14 삼성전기주식회사 적층 세라믹 전자 부품
JP2021136323A (ja) * 2020-02-27 2021-09-13 株式会社村田製作所 積層セラミック電子部品
KR102295458B1 (ko) * 2020-04-08 2021-08-30 삼화콘덴서공업주식회사 적층 세라믹 전자부품 및 그의 제조방법
CN111554745B (zh) * 2020-04-23 2022-03-08 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法
CN114373630A (zh) * 2022-01-21 2022-04-19 武汉理工大学 一种多层结构的高稳定性无机电介质非晶薄膜电容器及其制备方法
JP2023118621A (ja) * 2022-02-15 2023-08-25 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06290989A (ja) * 1993-03-31 1994-10-18 Taiyo Yuden Co Ltd チップ状回路部品
JPH09260104A (ja) * 1996-03-27 1997-10-03 Taiyo Yuden Co Ltd 積層チップ形サーミスタとその製造方法
JPH11340081A (ja) * 1998-05-21 1999-12-10 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2002015939A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 積層型電子部品およびその製法
US20030099084A1 (en) * 2001-11-26 2003-05-29 Duva Frank A. Surface flashover resistant capacitors and method for producing same
JP2012174916A (ja) * 2011-02-22 2012-09-10 Taiyo Yuden Co Ltd チップ状電子部品
JP2017059630A (ja) * 2015-09-15 2017-03-23 Tdk株式会社 積層電子部品

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3237066A (en) * 1963-02-25 1966-02-22 Sprague Electric Co Capacitor with electrodes of metal coated particles
JPH06295803A (ja) * 1993-04-07 1994-10-21 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JPH08111349A (ja) * 1994-10-07 1996-04-30 Tama Electric Co Ltd チップ部品
JP3531543B2 (ja) * 1999-07-30 2004-05-31 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
KR100568306B1 (ko) * 2004-07-23 2006-04-05 삼성전기주식회사 박막형 다층 세라믹 캐패시터 및 그 제조방법
KR100587006B1 (ko) * 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
DE102007007113A1 (de) * 2007-02-13 2008-08-28 Epcos Ag Vielschicht-Bauelement
JP5164463B2 (ja) 2007-07-26 2013-03-21 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
CN201196910Y (zh) 2008-05-29 2009-02-18 成都宏明电子股份有限公司 用于片式多层陶瓷电容器和片式多层压敏电阻器的包封体
KR101141434B1 (ko) 2010-12-15 2012-05-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
KR101188032B1 (ko) 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5590055B2 (ja) * 2012-02-13 2014-09-17 株式会社村田製作所 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP5484506B2 (ja) * 2012-03-30 2014-05-07 太陽誘電株式会社 セラミック粉末及び積層セラミックコンデンサ
KR20140038872A (ko) * 2013-07-17 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2016046454A (ja) 2014-08-26 2016-04-04 太陽誘電株式会社 薄膜電子部品
JP6224853B2 (ja) * 2014-11-28 2017-11-01 京セラ株式会社 積層セラミックコンデンサ
KR101854519B1 (ko) 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
US9847173B2 (en) * 2015-06-26 2017-12-19 Murata Manufacturing Co., Ltd. Mounting substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06290989A (ja) * 1993-03-31 1994-10-18 Taiyo Yuden Co Ltd チップ状回路部品
JPH09260104A (ja) * 1996-03-27 1997-10-03 Taiyo Yuden Co Ltd 積層チップ形サーミスタとその製造方法
JPH11340081A (ja) * 1998-05-21 1999-12-10 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2002015939A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 積層型電子部品およびその製法
US20030099084A1 (en) * 2001-11-26 2003-05-29 Duva Frank A. Surface flashover resistant capacitors and method for producing same
JP2012174916A (ja) * 2011-02-22 2012-09-10 Taiyo Yuden Co Ltd チップ状電子部品
JP2017059630A (ja) * 2015-09-15 2017-03-23 Tdk株式会社 積層電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022040762A (ja) * 2020-08-31 2022-03-11 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP7314884B2 (ja) 2020-08-31 2023-07-26 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
CN108695065A (zh) 2018-10-23
KR20180110450A (ko) 2018-10-10
KR101939083B1 (ko) 2019-01-16
CN108695065B (zh) 2021-03-09
US10726997B2 (en) 2020-07-28
US20180286591A1 (en) 2018-10-04
JP2022116342A (ja) 2022-08-09

Similar Documents

Publication Publication Date Title
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2018170493A (ja) 積層型キャパシタ及びその製造方法
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
US9025310B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102380837B1 (ko) 적층 세라믹 커패시터 및 그의 제조 방법
US9030801B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US20210005384A1 (en) Multilayer ceramic capacitor
JP2017038036A (ja) 積層セラミック電子部品及びその製造方法
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
JP2021002645A (ja) 積層セラミックキャパシタ及びその製造方法
JP2014204113A (ja) 積層セラミックキャパシタ及びその製造方法
US10580584B2 (en) Multilayer ceramic capacitor
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
KR101141369B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
JP5730732B2 (ja) 積層セラミックコンデンサー及びその製造方法
JP2021103767A (ja) 積層セラミックキャパシタ及びその製造方法
JP6797621B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP6626966B2 (ja) 積層型コンデンサ
JP7379790B2 (ja) 積層セラミックキャパシタ
KR102345117B1 (ko) 적층형 커패시터
JP2005108890A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220208