JP6797621B2 - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP6797621B2
JP6797621B2 JP2016187421A JP2016187421A JP6797621B2 JP 6797621 B2 JP6797621 B2 JP 6797621B2 JP 2016187421 A JP2016187421 A JP 2016187421A JP 2016187421 A JP2016187421 A JP 2016187421A JP 6797621 B2 JP6797621 B2 JP 6797621B2
Authority
JP
Japan
Prior art keywords
concentration
additive
region
internal electrodes
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016187421A
Other languages
English (en)
Other versions
JP2017120881A (ja
Inventor
スー セオ、スン
スー セオ、スン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017120881A publication Critical patent/JP2017120881A/ja
Application granted granted Critical
Publication of JP6797621B2 publication Critical patent/JP6797621B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Description

本発明は、積層セラミックキャパシタ及びその製造方法に関する。
積層セラミックキャパシタは、多様な電子製品に用いられており、最近は、高い信頼性を求める技術分野の多くの機能が電子化され、ニーズが増加するにつれて、これに符合するように積層セラミックキャパシタにも高い信頼性が求められる。
積層セラミックキャパシタの信頼性が向上するためには構造的な安定性が確保される必要があり、このために、積層セラミックキャパシタを構成するセラミック本体や内部電極などに生じる欠陥が最小化しなければならない。
積層セラミックキャパシタの本体や内部電極などに欠陥が生成される要因は多様であるが、そのうちの代表的なものは内部電極及び本体を成す物質の焼結温度が異なるために発生する焼結力の差異である。即ち、内部電極及び本体は、それぞれ金属とセラミックを主成分とするが、焼成過程で内部電極が先に焼結され、その後、セラミックが焼結される。これにより、内部電極を中心に焼結温度を合わせる場合、カバーまたはサイドマージン領域には、未焼成によるポア(pore)などの欠陥が増加するという問題がある。反対に、セラミック物質に焼結温度を合わせる場合、内部電極が過焼成されて電極の玉化現象が発生する可能性がある。
本発明の目的のうちの一つは、本体を成す誘電物質と本体内に配置された内部電極の焼結特性の差異を最小化することにより、内部電極の過焼成や本体内部の欠陥発生などの問題が低減し、信頼性が向上した積層セラミックキャパシタを提供することにある。
本発明の他の目的のうちの一つは、このような信頼性が高い積層セラミックキャパシタを効率的に得ることができる製造方法を提供することにある。
上述の課題を解決するための方法として、本発明は、一例を通じて積層セラミックキャパシタの新たな構造を提供する。具体的には、内部に複数の内部電極が積層され、誘電物質を含む本体と、上記本体外部に形成されて上記内部電極と電気的に連結された外部電極と、を含み、上記本体は、上記複数の内部電極が積層された方向を厚さ方向とするとき、上記複数の内部電極によって容量が形成される活性領域と、上記活性領域において上記厚さ方向の少なくとも一側に配置されたカバー領域と、を含み、上記活性領域において上記複数の内部電極が形成されていないサイドマージン領域は、上記厚さ方向に沿って添加剤の濃度が異なり、且つ、上記複数の内部電極のうち互いに隣接したものの間の中央部に対応する領域における濃度が上記複数の内部電極に対応する位置に隣接する領域における濃度より高い構造である。
また、本発明は、他の実施形態を通じて上述の構造を有する積層セラミックキャパシタを効率的に製造することができる方法を提供する。具体的には、内部電極パターンが形成されたグリーンシートを複数個設け、これらを積層して積層体を設ける段階と、上記積層体を焼成して本体を形成する段階と、を含み、上記内部電極パターン及び上記グリーンシートは同一の成分の添加剤を含み、且つ、上記グリーンシートを設ける段階は第1グリーンシート上に第2及び第3グリーンシートを順次積層する段階を含む。
本発明の一例による積層セラミックキャパシタの場合、本体を成す誘電物質と本体内に配置された内部電極の焼結特性の差異を最小化することにより、内部電極の過焼成や本体内部の欠陥発生などの問題が低減することができ、これにより、信頼性が顕著に向上することができる。
本発明の一実施形態による積層セラミックキャパシタの一部を切開して概略的に示す斜視図である。 図1の積層セラミックキャパシタの概略的な断面図であり、A−A'線に沿った断面図に該当する。 図1の積層セラミックキャパシタの概略的な断面図であり、B−B'線に沿った断面図に該当する。 図2における活性領域のうち容量領域とサイドマージン領域の境界(M領域)を拡大して示すものである。 活性領域のうち容量領域の誘電体層において厚さ方向における添加剤の濃度分布を概略的に示すグラフである。 活性領域のうちサイドマージン領域の誘電体層において厚さ方向における添加剤の濃度分布を概略的に示すグラフである。 本発明の一実施例による積層セラミックキャパシタの製造方法を概略的に示すものである。 図7の実施例におけるグリーンシートの構造を詳細に示すものである。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがあり、図面上において同一の符号で示される要素は同一の要素である。
また、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、多様の層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
積層セラミックキャパシタ
図1は本発明の一実施形態による積層セラミックキャパシタの一部を切開して概略的に示す斜視図である。図2及び図3は図1の積層セラミックキャパシタの概略的な断面図であり、それぞれA−A'及びB−B'線に沿った断面図に該当する。
図1から図3をともに参照すると、本発明の一実施形態による積層セラミックキャパシタ100は、内部に複数の内部電極121、122が積層され、誘電物質を含む本体110及び外部電極131、132を含む構造であり、この場合、本体110は、活性領域115、及びカバー領域112、113に区分されることができる。本発明の実施形態を明確に説明するために、本体110の方向を定義すると、図面上に示されるL、W及びTはそれぞれ長さ方向、幅方向及び厚さ方向を示す。この場合、厚さ方向Tは、複数の内部電極121、122が積層された方向と定義することができる。
本体110は、複数の誘電体層111が積層された形態であり、後述の通り、複数のグリーンシートを積層した後、焼結して得られることができる。このような焼結工程によって複数の誘電体層111は一体化した形態を有することができる。本体110の形状及び寸法並びに誘電体層111の積層数が本実施形態に示されたものに限定されるものではなく、例えば、図1に示された形態のように、本体110は長方体形状を有することができる。
本体110に含まれた誘電体層111は、高誘電率を有するセラミック材料を含むことができ、例えば、チタン酸バリウム(BaTiO)系またはチタン酸ストロンチウム(SrTiO)系物質を含むことができるが、十分な静電容量を得られる限り当技術分野で知られている他の物質も用いることができる。誘電体層111には、主成分であるこのようなセラミック材料とともに、必要な場合、添加剤、有機溶剤、可塑剤、結合剤及び分散剤などがさらに含まれることができる。このうち、添加剤として、内部電極121、122に添加されたものと同一の物質を含むことができ、後述の通り、このような添加剤の濃度は均一な焼結特性を確保するように局部的に適切に調節される。
内部電極121、122は、互いに異なる外部電極131、132と連結されて、駆動時に互いに異なる極性を有することができる。後述の通り、内部電極121、122は、セラミックグリーンシートの一面に所定の厚さで導電性金属を含むペーストを印刷した後、これを焼結して得られることができる。この場合、内部電極121、122は、図1及び図3に示された形態のように、積層方向に沿って両端面に交互に露出するように形成されることができ、これらの間に配置された誘電体層111によって互いに電気的に分離されることができる。
内部電極121、122を成す主な構成物質は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)などを例に挙げることができ、これらの合金も用いることができる。このような金属成分の他に、内部電極121、122は、他の添加剤が一部含まれることができ、例えば、セラミック添加剤が金属成分とともに存在することができる。このようなセラミック添加剤は、製造過程で内部電極121、122の焼結を遅らせるための機能などを行い、このうちの一部は、焼結時に隣接した誘電体層111に拡散される。焼結遅延機能などを行うことができる代表的なセラミック添加剤として、MgOを例に挙げることができ、他のセラミック物質(例えば、Al、SiO、ZnOなど)も用いることができる。後述の通り、隣接した誘電体層111ではセラミック添加剤の拡散移動によってセラミック添加剤の濃度が不均一になりかねず、その結果、焼結特性の局部的な変化が生じ得る。
外部電極131、132は、本体110の外部に形成されて内部電極121、122と電気的に連結される。外部電極131、132は、導電性金属を含む物質をペーストで製造した後、これを本体110に塗布する方法などで形成することができる。また、導電性金属の例として、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、金(Au)またはこれらの合金を挙げることができる。
本実施形態の場合、本体110の内部は、内部電極121、122に含まれている添加剤成分の濃度が領域によって異なる。これは、本体110にわたって焼結特性を全体的に均一にするために、セラミックグリーンシートに含有される添加剤の量を適切に調節することで得られた構造である。
これを具体的に説明すると、本体110は、内部電極121、122によって容量が形成される活性領域115と、上記厚さ方向を基準に活性領域115の両側、即ち、図1から図3を基準に上部側及び下部側に配置されたカバー領域112、113と、を含む。ここで、活性領域115において、外郭を成す部分、即ち、内部電極121、122が形成されていない領域はサイドマージン領域114と称する。
カバー領域112、113は、物理的または化学的ストレスによる第1及び第2内部電極121、122の損傷を防止する役割を行うことができ、内部電極121、122を含まない点の他には活性領域115の誘電体層111と実質的に同一の材質及び構成を有することができる。この場合、カバー領域112、113は、グリーンシートの積層及び焼結工程によってともに得られることができる。このようなカバー領域112、113は、1個または2個以上のグリーンシートが活性領域115の上下面に積層されて焼結された形態で実現されることができる。
本実施形態の場合、サイドマージン領域114は、厚さ方向Tに沿って添加剤の濃度が異なり、これは本体100の全体領域で焼結温度が均一になることができるようにグリーンシートの添加剤の濃度が調節された形態である。この場合、上述の通り、サイドマージン領域114に含まれた添加剤成分は、内部電極121、122に含まれた添加剤、例えば、焼結遅延のためのMgOなどを用いることができる。
サイドマージン領域114の添加剤の濃度特性を図4から図6を参照してより詳細に説明する。図4は図2における活性領域のうち容量領域とサイドマージン領域の境界(M領域)を拡大して示すものである。図5は活性領域のうち容量領域の誘電体層において厚さ方向における添加剤の濃度分布を概略的に示すグラフである。図6は活性領域のうちサイドマージン領域の誘電体層において厚さ方向における添加剤の濃度分布を概略的に示すグラフである。
本実施形態の場合、図4及び図6を参照すると、サイドマージン領域114の場合、複数の内部電極121、122のうち互いに隣接したものの間の中央部に対応する領域114aにおける濃度(以下、「第1濃度」とする)が内部電極121、122に対応する位置に隣接する領域114bにおける濃度(以下、「第2濃度」とする)より高い特性を示す。これは、後述の通り、内部電極の間に3個のグリーンシートを積層し、中央に配置されるグリーンシートの添加剤の濃度を相対的に高くすることで得られることができ、焼結過程で領域114aの添加剤は隣接した領域114bなどに拡散移動しながら、図6に示されたものと類似した添加剤分布を示すようになる。
活性領域115のうち容量領域116は、サイドマージン領域114と異なる添加剤の濃度分布を示す。ここで、容量領域116とは、活性領域115においてサイドマージン領域114を除いて純粋に容量形成に寄与する領域と定義することができる。例えば、容量領域116は、活性領域115において内部電極121、122が形成された領域に該当することができる。図4及び図5を参照すると、容量領域116に含まれた誘電体層111の場合、厚さ方向Tに沿って添加剤の濃度が異なり、複数の内部電極121、122のうち互いに隣接したものの間の中央部における濃度(以下、「第3濃度」とする)が内部電極121、122に隣接した領域における濃度(以下、「第4濃度」とする)より高い特性を有する点ではサイドマージン領域114と類似した傾向を見せる。容量領域116のこのような添加剤分布を見せる理由も、サイドマージン領域114と類似し、中央部に配置されるグリーンシートの添加剤の濃度が隣接した他のものより高いためである。この場合、サイドマージン領域114と容量領域116は、別途で製作されるよりは一体構造である本体内において機能によって(または、内部電極が存在する領域によって)分類したことを考えると、このような添加剤の分布特性が理解されることができる。
本実施形態の場合、サイドマージン領域114及び容量領域116における上述の濃度分布は互いに異なる傾向を見せる。具体的には、図5及び図6を比較すると、サイドマージン領域114における上記第1及び第2濃度の差異は容量領域116における上記第3及び第4濃度の差異より大きい。同一のグリーンシートによって得られたにもかかわらず、サイドマージン領域114において濃度勾配が容量領域116よりさらに大きい理由は、内部電極121、122から添加剤が拡散されたためである。即ち、上述の通り、内部電極121、122内には金属成分の他に焼結を遅らせるために提供されるセラミックなどの添加剤が含まれ、このような添加剤が隣接したグリーンシート(焼結後の誘電体層)に拡散される。これにより、内部電極121、122に隣接した領域を基準にすると、サイドマージン領域114における添加剤の濃度(第2濃度)は容量領域116における添加剤の濃度(第4濃度)より小さくなる。
もし、グリーンシートを設けるにあたり、添加剤の濃度分布を考えない場合、即ち、厚さ方向の全体的に添加剤の濃度分布を均一にする場合は、焼結過程で添加剤の分布が不均一になる。これは、上述の通り、内部電極121、122からの添加剤の拡散によるものである。焼結過程で添加剤分布の不均一が生じる場合は焼結特性も不均一となる。具体的には、誘電体層111において内部電極121、122と隣接した領域は添加剤の濃度が中央領域より相対的に高く、焼結特性も異なる様相を見せるようになる。このような焼結特性の差異により、上述の問題点、即ち、本体110内の欠陥や内部電極121、122の過焼成などが発生し得る。
本実施形態では、焼結特性の不均一によるこのような問題を解消するために、添加剤の濃度が高いグリーンシートを隣接した内部電極121、122の間の中央に該当する領域に配置することにより、添加剤の拡散による内部電極121、122の隣接領域における局部的な添加剤の濃度の上昇を相殺しようとした。これにより、容量領域116における誘電体層111は相対的に均一な焼結特性を示し、これにより、本体110の信頼性が向上することができる。
この場合、図5及び図6のグラフから改めて確認できるように、内部電極121、122から添加剤の拡散が少ないサイドマージン領域114では、容量領域116に比べて添加剤の濃度勾配がさらに大きい傾向を見せるが、キャパシタの信頼性と関連しては容量領域116の特性がさらに重要であるため、サイドマージン領域114の不均一による不利益は相対的に低い。
一方、本実施形態では、添加剤の濃度と関連して活性領域に対してだけ説明しているが、カバー領域112、113も同様な方式で添加剤の濃度が調節されることができる。即ち、カバー領域112、113において活性領域115に隣接した領域は内部電極121、122の影響(即ち、添加剤の拡散)により、添加剤の量が増加する可能性がある。したがって、カバー領域112、113にわたって全体的に焼結特性を均一にするために、活性領域115の上下部に隣接して積層されるグリーンシートは添加剤の濃度を低くする一方、活性領域115から遠い位置に積層されるグリーンシートは添加剤の濃度を相対的に高くすることができる。
積層セラミックキャパシタの製造方法
以下、図7及び図8を参照して上述の構造を有する積層セラミックキャパシタの製造方法の一例を説明する。製造方法に対する説明を通じて積層セラミックキャパシタの構造がより詳細に理解されることができる。
図7は本発明の一実施例による積層セラミックキャパシタの製造方法を概略的に示すものである。図8は図7の実施例におけるグリーンシートの構造を詳細に示すものである。本実施形態による製造方法の場合、内部電極パターン221、222が形成されたグリーンシート210を複数個設け、これらを積層して積層体を設ける段階と、これによって得られた積層体を焼成して本体を形成する段階と、を含む。
グリーンシート210を設ける過程を説明すると、グリーンシート210は、チタン酸バリウム(BaTiO)系物質、鉛複合ペロブスカイト系物質またはチタン酸ストロンチウム(SrTiO)系物質などのセラミック粉末を含み、ここに有機溶剤や有機バインダーなどが添加される。この場合、グリーンシート210には内部電極パターン221、222と同一の成分の添加剤が含まれる。これは、内部電極パターン221、222とグリーンシート210の焼結温度を合わせるために内部電極パターン221、222に添加されたMgOなどのセラミック添加剤であることができる。
より具体的には、図8に示された形態のように、グリーンシート210を設ける段階は、第1グリーンシート210a上に第2及び第3グリーンシート210b、210cを順次積層する段階を含み、この場合、第3グリーンシート210c上に内部電極パターンを形成してもよく、形成しなくてもよい。内部電極パターンが形成されない第3グリーンシート210cはカバー領域として用いることができる。但し、カバー領域として用いる場合は、図8の例のように、3個のグリーンシート210a、210b、210cに分離して積層することを必ずしも必要としない。この場合、カバー領域を成すグリーンシートも内部電極パターン221、222に含まれた添加剤のような成分の添加剤を含むことができる。
本実施形態の場合、内部電極パターン221、222が上面に形成されたグリーンシートを設けるにあたり、一つのシートだけを用いるのではなく、少なくとも3個のグリーンシート210a、210b、210cを積層する方法を用いる。これは、上述の通り、中央領域に位置したグリーンシート210bの場合、添加剤の濃度が相対的に高いことを用いるためである。これにより、第1及び第3グリーンシート210a、210cより第2グリーンシート210bの上記添加剤の濃度がさらに高く、後続する焼結過程で添加剤の拡散移動を通じてグリーンシート210は全体的に添加剤の濃度が均一となる。
一方、内部電極パターン221、222は、導電性金属を主成分とし、上述の焼結遅延用添加剤などを含むペースト形態で提供されることができ、このようなペーストをスクリーン印刷法またはグラビア印刷法のような印刷法などの適切な工程で形成されることができる。この場合、内部電極パターン221、222に含まれた上記添加剤はこれに含まれた主成分である金属成分より焼結温度が高いもの、例えば、MgO、Al、SiO、ZnOなどのセラミックを用いることができる。
図7に示された形態のように、複数のグリーンシート210を積層して積層体を設けた後、これを個別のチップサイズに切断してから焼成を行って本体を形成する。この場合、チップサイズ切断工程は焼成工程後に行われることができる。焼成工程は、一例として、1100℃〜1300℃のN−H雰囲気で行われることができる。この場合、焼成段階の前に、グリーンシート積層体を仮焼する段階をさらに含むことができる。このような焼成工程後には本体外部に外部電極を形成し、外部電極の形成は上述の内容または当業界で用いられる工程を用いることができるため説明は省略する。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
100 積層セラミックキャパシタ
110 本体
111 誘電体層
112、113 カバー領域
114 サイドマージン領域
115 活性領域
116 容量領域
121、122 内部電極
131、132 外部電極
210 グリーンシート
210a、210b、210c 第1から第3グリーンシート
221、222 内部電極パターン

Claims (13)

  1. 内部に複数の内部電極が積層され、誘電物質を含む本体と、
    前記本体外部に形成され、前記複数の内部電極と電気的に連結された外部電極と、
    を含み、
    前記本体は、前記複数の内部電極が積層された方向を厚さ方向とするとき、前記複数の内部電極によって容量が形成される活性領域と、前記活性領域において前記厚さ方向の少なくとも一側に配置されたカバー領域と、を含み、
    前記活性領域において前記複数の内部電極が形成されていないサイドマージン領域は、前記厚さ方向に沿って添加剤の濃度が異なり、且つ、前記複数の内部電極のうち互いに隣接したものの間の中央部に対応する領域における濃度(以下、「第1濃度」とする)が前記複数の内部電極に対応する位置に隣接する領域における濃度(以下、「第2濃度」とする)より高く、
    前記添加剤は前記複数の内部電極にも含まれ、
    前記活性領域においてサイドマージン領域を除いた領域を容量領域とするとき、前記容量領域に含まれた誘電体層は、前記厚さ方向に沿って前記添加剤の濃度が異なり、且つ、前記複数の内部電極の間の中央部における濃度(以下、「第3濃度」とする)が前記複数の内部電極に隣接した領域における濃度(以下、「第4濃度」とする)より高く、
    前記第1濃度及び第2濃度の差異は前記第3濃度及び第4濃度の差異より大きい、
    積層セラミックキャパシタ。
  2. 前記添加剤は、セラミック添加剤である、
    請求項1に記載の積層セラミックキャパシタ。
  3. 前記添加剤は前記複数の内部電極を成す物質より焼結温度が高い、
    請求項1または2に記載の積層セラミックキャパシタ。
  4. 前記添加剤はMgOを含む、
    請求項1から3のいずれか1項に記載の積層セラミックキャパシタ。
  5. 前記カバー領域は前記添加剤を含む、
    請求項1〜4のいずれか一項に記載の積層セラミックキャパシタ。
  6. 前記第2濃度は前記第4濃度より小さい、
    請求項1から5のいずれか1項に記載の積層セラミックキャパシタ。
  7. 前記容量領域に存在する前記添加剤の成分のうちの一部は前記複数の内部電極から拡散される、
    請求項1から6のいずれか一項に記載の積層セラミックキャパシタ。
  8. 内部電極パターンが形成されたグリーンシートを複数個設け、これらを積層して積層体を設ける段階と、
    前記積層体を焼成して本体を形成する段階と、
    を含み、
    前記内部電極パターン及び前記グリーンシートは、同一の成分の添加剤を含み、
    前記グリーンシートを設ける段階は、第1グリーンシート上に第2グリーンシート及び第3グリーンシートを順次積層する段階を含み、
    前記第1グリーンシート及び第3グリーンシートより前記第2グリーンシートの前記添加剤の濃度がさらに高い、
    積層セラミックキャパシタの製造方法。
  9. 前記グリーンシートを設ける段階は、前記第3グリーンシート上に前記内部電極パターンを形成する段階をさらに含む、
    請求項に記載の積層セラミックキャパシタの製造方法。
  10. 前記添加剤は前記内部電極パターンに含まれた金属成分より焼結温度が高い、
    請求項8または9に記載の積層セラミックキャパシタの製造方法。
  11. 前記添加剤はMgOを含む、
    請求項8から10のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  12. 前記積層体の上下部に内部電極が形成されていないグリーンシートを配置してカバー領域を形成する段階をさらに含む、
    請求項8から11のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  13. 前記カバー領域を成すグリーンシートは前記添加剤を含む、
    請求項12に記載の積層セラミックキャパシタの製造方法
JP2016187421A 2015-12-29 2016-09-26 積層セラミックキャパシタ及びその製造方法 Active JP6797621B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150188693A KR102166128B1 (ko) 2015-12-29 2015-12-29 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
KR10-2015-0188693 2015-12-29

Publications (2)

Publication Number Publication Date
JP2017120881A JP2017120881A (ja) 2017-07-06
JP6797621B2 true JP6797621B2 (ja) 2020-12-09

Family

ID=59087358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016187421A Active JP6797621B2 (ja) 2015-12-29 2016-09-26 積層セラミックキャパシタ及びその製造方法

Country Status (4)

Country Link
US (1) US9978520B2 (ja)
JP (1) JP6797621B2 (ja)
KR (1) KR102166128B1 (ja)
CN (1) CN106935403B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089704B1 (ko) * 2018-05-28 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR102504064B1 (ko) * 2018-09-05 2023-02-28 삼성전기주식회사 적층형 커패시터
KR20200075287A (ko) * 2018-12-18 2020-06-26 삼성전기주식회사 커패시터 부품
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325912A (ja) * 1986-07-17 1988-02-03 日本電気株式会社 セラミツクコンデンサ
JP3793697B2 (ja) * 2000-02-03 2006-07-05 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP3775366B2 (ja) 2001-09-27 2006-05-17 株式会社村田製作所 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP4059148B2 (ja) * 2003-06-02 2008-03-12 株式会社村田製作所 導電性ペーストおよびセラミック多層基板
JP4387150B2 (ja) * 2003-09-22 2009-12-16 京セラ株式会社 積層セラミック電子部品およびその製造方法
JPWO2005117040A1 (ja) * 2004-05-31 2008-04-03 Tdk株式会社 電子部品、積層セラミックコンデンサおよびその製造方法
JP4859593B2 (ja) * 2005-09-27 2012-01-25 京セラ株式会社 積層セラミックコンデンサおよびその製法
JP2008305844A (ja) * 2007-06-05 2008-12-18 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP4382841B2 (ja) * 2007-08-20 2009-12-16 太陽誘電株式会社 コンデンサ及びその製造方法
JP5094572B2 (ja) * 2008-03-26 2012-12-12 京セラ株式会社 積層セラミックコンデンサ
JP4840392B2 (ja) * 2008-03-31 2011-12-21 Tdk株式会社 積層コンデンサ
JP5120406B2 (ja) * 2010-03-31 2013-01-16 Tdk株式会社 セラミック電子部品及びセラミック電子部品の製造方法
CN103098263B (zh) * 2010-09-09 2016-01-20 加州理工学院 电化学能量存储系统和方法
US8537561B1 (en) * 2011-08-29 2013-09-17 Arthur Strout Display device mountable on an automotive vehicle, and method
JP2013098312A (ja) * 2011-10-31 2013-05-20 Kyocera Corp 積層セラミックコンデンサ
KR101580349B1 (ko) * 2012-01-31 2015-12-24 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP5919009B2 (ja) * 2012-02-03 2016-05-18 太陽誘電株式会社 ポーラスコンデンサ及びその製造方法
JP5711696B2 (ja) * 2012-06-21 2015-05-07 太陽誘電株式会社 積層セラミック電子部品
KR102078014B1 (ko) 2014-01-08 2020-02-17 삼성전기주식회사 적층형 세라믹 캐패시터 및 그 제조 방법
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR102107029B1 (ko) * 2014-10-08 2020-05-07 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법

Also Published As

Publication number Publication date
US20170186544A1 (en) 2017-06-29
KR102166128B1 (ko) 2020-10-15
JP2017120881A (ja) 2017-07-06
CN106935403B (zh) 2019-06-04
KR20170078317A (ko) 2017-07-07
US9978520B2 (en) 2018-05-22
CN106935403A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
JP7315138B2 (ja) 積層セラミックキャパシタ
JP7180852B2 (ja) 積層セラミック電子部品及びその製造方法
JP5483498B2 (ja) 積層セラミック電子部品及びその製造方法
KR102380837B1 (ko) 적층 세라믹 커패시터 및 그의 제조 방법
US9484153B2 (en) Multilayer ceramic electronic component having a plurality of internal electrodes and method for manufacturing the same
JP2014204114A (ja) 積層セラミックキャパシタ及びその製造方法
JP6797621B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2014204113A (ja) 積層セラミックキャパシタ及びその製造方法
JP2012191164A (ja) 積層セラミックキャパシタ及びその製造方法
JP2022116342A (ja) 積層型キャパシタ及びその製造方法
JP7196732B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR102121580B1 (ko) 적층 세라믹 커패시터
JP7435947B2 (ja) 積層型キャパシタ
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
KR102107029B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2014078674A (ja) 積層セラミック電子部品及びその製造方法
KR102097328B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
KR102505445B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
JP2022092035A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR102345117B1 (ko) 적층형 커패시터
KR101771734B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102500112B1 (ko) 적층 세라믹 커패시터
KR101630077B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20220048221A (ko) 적층형 커패시터
KR101933403B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201118

R150 Certificate of patent or registration of utility model

Ref document number: 6797621

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250