JP5711696B2 - 積層セラミック電子部品 - Google Patents

Description

本発明は内部電極を備えた積層セラミック電子部品に関する。特に、内部電極を薄層化し高密度に積層することで小型大容量化が図られた積層セラミックコンデンサ（ＭＬＣＣ：Multi-Layer ceramic capacitor）に関する。

携帯電話などのデジタル電子機器の小型化及び薄型化に伴い、電子回路基板等に面実装される積層セラミック電子部品の小型化が進んでいる。特に積層セラミック電子部品の１つである積層セラミックコンデンサにおいては、チップサイズの小型化とともに大容量化のニーズが年々増している。積層セラミックコンデンサは、誘電体であるセラミック層と内部電極層とが交互に積層された構造を有している。

一般にコンデンサのサイズを小さくすれば、誘電体層に対向する電極層の面積が必然的に小さくなるため静電容量が減る関係にある。そのため、チップサイズの小型化に向けてコンデンサの静電容量を確保するには、誘電体層及び電極層を薄くし、かつ、それらを多層に積層させる高密度積層化技術が不可欠である。特に、コンデンサの容量は、電極層の厚みには影響を受けないため、チップサイズの小型化には電極層の厚みを可能な限り薄くすることが望ましい。

しかし、高密度に積層されたセラミックコンデンサにおいては、内部電極層の厚みが薄くなる程そのカバレッジ（被覆率）が悪化し、構造欠陥の発生率が高くなるという課題がある。また、積層セラミックコンデンサのショート率が高くなるなど、信頼性の低下を招きやすくもなる。

積層セラミックコンデンサにおけるカバレッジの改善を図った先行技術が既に知られている（例えば特許文献１参照）。特許文献１によれば、誘電体層の厚みが３μｍ以下、内部電極層の厚みが０．５μｍ〜１．５μｍの積層セラミックコンデンサにおいて、内部電極層の主成分であるニッケル結晶の平均サイズを０．１μｍ以上、１．５μｍ以下としたことで、構造欠陥の発生が抑制されることが開示されている。

また、誘電体層と内部電極層との界面の中心平均線粗さを２０ｎｍ以上、１００ｎｍ以下にすることで、高温負荷寿命に優れた積層セラミックコンデンサが得られるとする先行技術が特許文献２に開示されている。

特開２００４−３４２７４４号公報 特開２００７−１７３７１４号公報

近年では、積層セラミックコンデンサの更なる小型化及び大容量化が求められており、誘電体層の厚みが１μｍ以下、内部電極層の厚みが０．５μｍ以下に薄層化した場合でも、実用に耐え得る積層セラミックコンデンサの信頼性を確保する必要性が生じている。

本発明は、かかる課題を解決するためになされたものであり、小型高密度化した場合でも、信頼性の高い積層セラミック電子部品又は積層セラミックコンデンサを提供することを目的としている。

上述した課題を解決するため、本発明は、セラミック層と、前記セラミック層に積層される電極層とを備える積層セラミック電子部品であって、前記電極層の厚みが０．５μｍ以下、かつ、当該電極層の平均結晶粒径が０．１μｍ以下の積層セラミック電子部品である。

前記積層セラミック電子部品は、前記セラミック層と前記電極層との界面の最大高さに基づく表面粗さが前記電極層の厚みの１／３以下であることが好ましい。また、当該界面の最大高さに基づく表面粗さが前記電極層の厚みの１／４以下であることがより好ましい。

前記積層セラミック電子部品は、前記電極層の厚みが前記セラミック層の厚みの１／２以下であることが好ましい。また、前記電極層の厚みが前記セラミック層の厚みの１／３以下であることがより好ましい。

前記積層セラミック電子部品は、前記電極層の厚みが０．５μｍ以下、０．４μｍ以上であることが好ましい。

また、本発明は、前記セラミック層からなる誘電体層と前記電極層とが交互に積層されてなる積層セラミックコンデンサである。

本発明によれば、小型高密度化した場合でも構造欠陥の発生が抑制され、カバレッジ（被覆率）の高い電極層を備えることができるなど、信頼性の高い積層セラミック電子部品を提供することができる。また、誘電体層と内部電極層とが高密度に積層してなる積層セラミックコンデンサにおいて、大容量化と高い信頼性との両立を図ることができる。

図１は、本発明の一つの実施形態による、積層セラミックコンデンサの概略構造を示す断面図である。 図２は、誘電体セラミック層及び内部電極層の積層構造を模式的に示す断面図である。 図３は、内部電極層の連続率の説明のために用いられる断面図である。 図４は、内部電極の結晶粒径と連続率及びショート率との関係をグラフで示す図である。 図５は、内部電極層の界面の粗さ率と連続率との関係をグラフで示す図である。 図６は、層厚比とショート率との関係をグラフで示す図である。 図７は、誘電体層の厚み及び内部電極層厚みと構造欠陥発生率との関係をグラフで示す図である。

以下、積層セラミック電子部品の実施形態として、小型及び大容量化が図られた積層セラミックコンデンサを例示的に説明する。図１は、本発明の一つの実施形態による積層セラミックコンデンサ１の概略構造を示す縦断面図である。積層セラミックコンデンサ１は、規格で定められたチップ寸法及び形状（例えば１．０ｍｍ×０．５ｍｍ×０．５ｍｍの直方体）を有する焼結体１０と、焼結体１０の両側に形成される一対の外部電極２０、２０とから概ね構成される。焼結体１０は、セラミック層としての誘電体セラミック層１２と電極層としての内部電極層１３とが交互に多数積層されてなり、それらの最外層としてカバー層１５が形成される。誘電体セラミック層１２及びカバー層１５は例えばＢａＴｉＯ_３（チタン酸バリウム、「ＢＴ」と略称することがある）を主成分とし、内部電極層１３は例えばＮｉ（ニッケル）を主成分として焼成される。

焼結体１０は、コンデンサにおいて要求される静電容量や耐圧等の仕様に応じて、２枚の内部電極層１３で挟まれる誘電体セラミック層１２の一層の厚みが１μｍ以下、内部電極層１３の厚みが０．５μｍ以下であって、全体の積層数が数百の高密度多層構造を有している。焼結体１０の最外層部分に形成されるカバー層１５は、誘電体セラミック層１２及び内部電極層１３を外部からの湿気やコンタミ等の汚染から保護し、それらの経時的な劣化を防ぐために形成される。

積層セラミックコンデンサ１は、例えば次のような工程を経て製造される。まず、ＢａＴｉＯ_３を主成分とする微粉末を添加化合物とともに湿式混合し、乾燥、粉砕して誘電体原料粉末を調製する。誘電体原料粉末に対し、例えばＭｇ（マグネシウム）、Ｍｎ（マンガン）又はある種の希土類元素（例えばＹ（イットリウム）、Ｈｏ（ホルミウム）など）を含む微量の金属酸化物を還元抑制材として添加してもよい。調製した誘電体原料粉末をポリビニルアセタール樹脂及び有機溶剤で湿式混合し、例えばドクターブレード法により１μｍ以下の帯状の誘電体グリーンシートに塗工して乾燥させる。そして、誘電体グリーンシートの表面に、有機バインダを含む導電ペーストをスクリーン印刷することで内部電極層１３のパターンを配置する。導電ペーストの金属粉末として、例えばＮｉ、Ｃｏ（コバルト）、Ｃｕ（銅）などを用いることができるが、コストや耐酸化性等を考慮してＮｉが好適に用いられる。また、共材として粒径が５０ｎｍ以下の誘電体原料粉末（例えばＢａＴｉＯ_３）を均一に分散させてもよい。共材が金属粉末どうしの接触を防ぎ結晶成長を抑制するためである。また、Ｎｉの主成分にＭｇ又はＣｒ（クロム）などを複合した導電ペーストを用いてもよい。

ＢａＴｉＯ_３を主成分とする誘電体原料粉末の平均粒径は、０．１０μｍ〜０．２０μｍであることが好ましい。また、内部電極層１３の焼成後の厚みが０．３μｍ〜０．５μｍ程度になるように、誘電体グリーンシート上に印刷する導電ペーストの厚みを調整することが好ましい。

その後、例えば１５ｃｍ×１５ｃｍの大きさに打ち抜いて揃えられた誘電体グリーンシートを内部電極層１３が互い違いになるように所定層数だけ積層する。積層した誘電体グリーンシートの上下にカバー層１５となるカバーシートを圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットし、その後に外部電極２０、２０となる導電ペーストを積層体の両側に塗布して乾燥させる。これにより、積層セラミックコンデンサ１の成型体が得られる。

このようにして得られた成型体を、約３５０℃のＮ_２雰囲気中で脱バインダした後に、Ｎ_２、Ｈ_２、Ｈ_２Ｏの還元性混合ガス（酸素分圧が約１．０×１０^−１１ＭＰａ）において１１４０〜１２６０℃で１０分〜２時間焼成する。焼成後、約１０００℃のＮ_２雰囲気中で約１時間、誘電体の酸化処理を行うことで、誘電体セラミック層を構成する誘電体粒子を所望のグレイン径（焼成した後の誘電体粒子径のことをいう）に粒成長させた積層セラミックコンデンサ１が得られる。

以上の条件に基づいて焼成して得られる積層セラミックコンデンサ１は、内部電極層１３の厚みが０．５μｍ以下であって、その平均結晶粒径が０．１μｍ以下である。また、内部電極層１３の平均結晶粒径が０．０８ｍ以下であることがより好ましい。

内部電極層１３の結晶粒径は、例えば走査型電子顕微鏡（ＳＥＭ）で焼結体１０の一部断面を撮影し、その写真に基づいて測定することができる。ＳＥＭで観察するのに先立ち、積層セラミックコンデンサ１を例えばイオンミリング法により切削することで、ＳＥＭの観察に適した平滑断面を得ることができる。また、粒界を明瞭に撮影するために、焼成工程と同じ雰囲気（Ｎ_２、Ｈ_２、Ｈ_２Ｏの混合ガス）中で予め熱エッチングを施してもよい。

図２は、積層セラミックコンデンサ１における誘電体セラミック層１２及び内部電極層１３の積層構造を模式的に示す断面図である。内部電極層１３の結晶の粒界（図示略）は、それぞれの結晶方位により電子顕微鏡写真に写し出されるコントラストの違いにより観察することができる。焼成による内部電極層１３の結晶成長は、誘電体セラミック層１２で上下に挟まれた内部ストレスの影響により一様ではない。したがって、内部電極層１３の結晶粒径を評価するために、少なくとも互いに方向が異なる２箇所以上で結晶幅を測定してそれらの平均を求めることが好ましい。次に説明する誘電体セラミック層１２の厚みＴｄ、内部電極層１３の厚みＴｅ、及び、誘電体セラミック層１２と内部電極層１３との界面の表面粗さＲｙについても、焼結体１０の断面を撮影したＳＥＭ写真に基づいて測定される。

また、焼成後の誘電体セラミック層１２と内部電極層１３との界面の最大高さに基づく表面粗さＲｙが、内部電極層１３の厚みＴｅの１／３以下であることが好ましい。より好ましくは、最大高さに基づく表面粗さＲｙが、内部電極層１３の厚みＴｅの１／４以下である。

誘電体セラミック層１２と内部電極層１３との界面の表面粗さＲｙは、上述したように焼結体１０の断面を撮影したＳＥＭ写真に基づいてその凹凸の最大高さを画像解析することにより測定することができる。

積層セラミックコンデンサ１は、焼成後の内部電極層１３の厚みＴｅが、誘電体セラミック層１２の厚みＴｄの１／２以下であることが好ましい。より好ましくは、内部電極層１３の厚みＴｅが、誘電体セラミック層１２の厚みＴｄの１／３以下である。

また、積層セラミックコンデンサ１は、焼成後の内部電極層１３の厚みＴｅが０．５μｍ以下、０．３μｍ以上であることが好ましい。より好ましい内部電極層１３の厚みＴｅは、０．５μｍ以下、０．４μｍ以上である。

これらの実施形態によれば、内部電極層１３の厚みが０．５μｍ以下の積層セラミックコンデンサ１において、内部電極層１３のカバレッジに関連する連続率（内電連続率）が８０％以上、電気的耐性に関連するショート率が１０％以下の高い信頼性を実現することができることが判った。

ここで、積層セラミックコンデンサ１における内部電極層１３のカバレッジ（被覆率）を簡便かつ精度良く評価するため、内部電極層１３の積層方向断面における連続率（内電連続率）というパラメータを導入した。図３に示すように、ある内部電極層１３における長さＬ０の観察領域において、その金属部分の長さＬ１、Ｌ２、・・・、Ｌｎを測定して合計し、金属部分の割合であるΣＬｎ／Ｌ０をその層の連続率とすることができる。また、信頼性を評価するもう一つのパラメータであるショート率は、積層セラミックコンデンサ試料の外部電極２０、２０に１ＶのＤＣ電圧を印加し、外部電極間の電気抵抗が１ｋΩに満たない試料数を、試験した総試料数で除算して得た比率として定義される。

次に、本発明に係る積層セラミック電子部品として、セラミック層からなる誘電体層と内部電極層とが交互に積層されてなる積層セラミックコンデンサ（以下「ＭＬＣＣ」という）の実施例を説明する。

＜ＭＬＣＣ試料＞
誘電体の原料粉末として平均粒径が０．１μｍ〜０．２μｍのＢａＴｉＯ_３を使用し、内部電極の金属粉末として平均粒径が０．０５μｍ〜０．１５μｍのＮｉを使用した。積層したグリーンシートに対し温度条件を変えて焼成した後の誘電体セラミック層（以下、単に「誘電体層」という）の厚みが０．６μｍ〜１．０μｍ、内部電極層の厚みが０．３μｍ〜０．５μｍとなるＭＬＣＣの試料を複数作製した。作製したＭＬＣＣのチップ寸法は、何れも１．０ｍｍ×０．５ｍｍ×０．５ｍｍ（１００５サイズ）であり、積層数は１００である。

＜評価方法＞
（１）誘電体層の厚みＴｄ及び内部電極層の厚みＴｅの測定
イオンミリング法によりＭＬＣＣ試料の中央部を積層方向の面で切削し、その断面を走査型電子顕微鏡（ＳＥＭ）で撮影した写真に基づいて、誘電体層の厚みＴｄ及び内部電極層の厚みＴｅを画像解析処理により測定した。ＳＥＭ写真の視野角が１０μｍ四方となるように撮影し、３μｍ相当おきに複数箇所の誘電体層の厚みを測定して、それらの平均値を誘電体層の厚みＴｄとした。同様に、ＳＥＭ写真において３μｍ相当おきに複数箇所の内部電極層の厚みを測定して、それらの平均値を内部電極層の厚みＴｅとした。これらの層の厚みの平均値を求めるために少なくとも２０箇所以上のサンプル値を測定した。

（２）内部電極層の結晶粒径の測定
上述した層の厚みを測定した方法と同様に、ＭＬＣＣ試料の積層方向断面を撮影したＳＥＭ写真に基づいて、内部電極層の結晶粒径を画像解析処理により測定した。内部電極層のそれぞれの結晶方位の違いによりＳＥＭにコントラスト差が生じるため、そのコントラストの差に基づいて実際の結晶粒界を観察した。個々の結晶の粒径については、積層方向（縦幅）とそれに直交する方向（横幅）の２箇所で結晶粒界の最大幅を測定し、その平均値を結晶粒径として評価した。後述する表１〜３に記載される平均結晶粒径は、ＳＥＭ写真に撮影された内部電極層の少なくとも５００個以上の結晶の粒径をサンプル測定して、それらの平均値を求めたものである。

（３）誘電体層と内部電極層との界面の表面粗さＲｙの測定
ＳＥＭで撮影したＭＬＣＣ試料の積層方向における断面写真を画像解析することにより、誘電体層と内部電極層との界面の表面粗さ（「界面粗さ」ともいう）を評価した。ＳＥＭ写真で撮影された誘電体層と内部電極層との境界線を粗さ曲線とみなし、視野角１０μｍ四方の領域で撮影された境界線の山と谷との最大高さを測定する。同様の測定を少なくとも２０箇所で行い、その平均値を表面粗さＲｙ（単位ｎｍ）とした。

（４）内部電極層の連続率（内電連続率）の評価
ＭＬＣＣ試料のチップを樹脂に埋め込み固定した状態で研磨し、積層方向断面を露出させて、その断面を光学顕微鏡で５０００〜１０００倍に拡大して撮影した画像により内部電極層の連続率を測定した。表１〜３に記載される連続率は、ＭＬＣＣ試料につき少なくとも３０層以上の連続率を測定した平均値である。

内部電極層の連続率が１００％に近づくほど、カバレッジ（被覆率）がゼロに近づき製品としての信頼性が高くなる。連続率の規定値は、静電容量低下に影響を与えない少なくとも８０％以上を適合と評価した。

（５）ショート率の評価
ＭＬＣＣ試料の外部電極間に１ＶのＤＣ電圧を印加したときの絶縁抵抗が１ｋΩに満たない試料数を試験した総試料数で除算して得た比率をショート率として評価した。後述する表１〜３には、各条件（条件Ｎｏ．１〜１８）で少なくとも１００個以上のＭＬＣＣで測定した結果が記載される。

ショート率の増加は、ＭＬＣＣ製品における漏れ電流や耐電圧性の脆弱化につながる。ここでは、１００層のＭＬＣＣ試料に求められるショート率として１０％以下を適合（規定範囲）とした。ちなみに、１００層のＭＬＣＣにおけるショート率が１０％以下の品質であれば、製品レベルに相当する４００層程度のＭＬＣＣにおけるショート率が３５％以下となることが統計的に判っている。この値は要求される製品歩留まり（最低でも５０％以上）を十分に達成できる範囲である。

（６）構造欠陥発生率の評価
ＭＬＣＣ試料のチップを樹脂に埋め込み固定した状態で積層方向に沿って研磨することにより誘電体層及び内部電極層の断面を露出させ、光学顕微鏡でその断面を目視検査し又は拡大して撮影した。そして、その観察断面にクラック又はデラミネーション（層間剥離）が認められる試料数を、検査した総試料数で除算した比率を構造欠陥発生率として評価した。表１〜３には、各条件（条件Ｎｏ．１〜１８）で少なくとも１００個以上のＭＬＣＣで評価した結果が記載される。なお、構造欠陥発生率は最大でも１％代以下が望ましい。

＜評価結果＞
表１〜３を参照しながら、各条件で作製したＭＬＣＣ試料の評価結果を説明する。

（１）条件Ｎｏ．１〜４
表１に、内部電極層の厚みＴｅが０．５０μｍで内部電極層の平均結晶粒径が０．０８μｍ〜０．２０μｍの範囲で異なる条件（条件Ｎｏ．１〜４）の試料についての評価結果を示す。なお、各条件Ｎｏ．１〜４のＭＬＣＣは、何れも、平均粒径０．１０μｍの誘電体原料粉末を用いて、誘電体層の厚みＴｄを１．００μｍに揃えた試料である。

内部電極層の平均結晶粒径が０．１０μｍ以下である条件Ｎｏ．１及び２の試料で、カバレッジに関連する連続率が８０％以上、電気的耐性に関連するショート率が１０％以下となった。また、クラック等の構造欠陥も観察されず、ＭＬＣＣ製品の信頼性において良好と判断した。

内部電極層の平均結晶粒径が０．１５μｍである条件Ｎｏ．３の試料においては、連続率が７８％、ショート率が１４％であり規定外と判断した。また、内部電極層の結晶粒径が０．２０μｍである条件Ｎｏ．４の試料においては、連続率が６９％、ショート率が２６％となり、信頼性の評価が悪化する傾向がみられた。

表１の結果より、誘電体層の厚みＴｄが１．０μｍ、内部電極層の厚みＴｅが０．５μｍのＭＬＣＣで良好な連続率及びショート率を得るには、少なくとも、内部電極層の平均結晶粒径が０．１０μｍ以下でなければならないことが確認された（条件Ｎｏ．１及び２参照）。図４に、表１で得られた結果に基づいて、内部電極の結晶粒径と連続率及びショート率との関係をグラフに示す。

（２）条件Ｎｏ．５〜１２
表２に、内部電極層の平均結晶粒径が何れも０．１０μｍであって、誘電体原料粉末の平均粒径が０．１０μｍ〜０．２０μｍ、内部電極層の厚みＴｅが０．３０μｍ〜０．５０μｍの範囲で異なる条件（条件Ｎｏ．２、５〜１２）の試料についての評価結果を示す。なお、各条件Ｎｏ．２、５〜１２において誘電体層の厚みＴｄは何れも１．００μｍである。

表２では内部電極層の界面粗さＲｙに着目して、ＭＬＣＣの信頼性の評価を試みた結果が示される。ここで、条件Ｎｏ．５〜７と、条件Ｎｏ．８〜１０と、条件Ｎｏ．２、１１〜１２とでは、内部電極層の厚みＴｅの条件が異なるため、界面粗さＲｙの単純な比較はできない。このため、内部電極層の界面粗さＲｙをその厚みＴｅで正規化した粗さ率（Ｒｙ／Ｔｅ）により、信頼性に関連するパラメータ（連続率及びショート率）との関係を調べた。

内部電極層の界面の粗さ率（Ｒｙ／Ｔｅ）が０．３０である条件Ｎｏ．１１の試料において、連続率８０％以上、ショート率１０％以下を確認した。また、これらの条件でクラック等の構造欠陥も観察されなかった。界面の粗さ率（Ｒｙ／Ｔｅ）が０．２４の条件Ｎｏ．２の試料においても、既に述べたように規定の結果が得られ信頼性において良好である。良好と判断された条件Ｎｏ．２及び１１の試料は、何れも内部電極層の界面粗さＲｙが厚みＴｅの１／３以下である（つまり粗さ率（Ｒｙ／Ｔｅ）が０．３３以下）。

表２において、内部電極層の厚みＴｅが０．３０μｍである条件Ｎｏ．５〜７の試料は、何れも内部電極層の界面粗さＲｙがその厚みＴｅの１／３よりも大きい例である。これらは、何れも連続率が規定の８０％以上に達しなかった。

内部電極層の厚みＴｅが０．４０μｍである条件Ｎｏ．８〜１０の試料も、内部電極層の界面粗さＲｙがその厚みＴｅの１／３より大きい例である。そのうち条件Ｎｏ．９及び１０の試料では、連続率が８０％よりも小さく規定外であった。また、条件Ｎｏ．１０の試料もショート率が１６％であり、規定の１０％以下に達しなかった。

内部電極層の厚みＴｅが０．５０μｍである条件Ｎｏ．２、１１、１２の試料のうち、界面粗さＲｙが厚みＴｅの１／３よりも大きい条件Ｎｏ．１２の試料では、連続率及びショート率ともに規定値に達しなかった。

図５に、表２の結果に基づく内部電極層の界面の粗さ率（Ｒｙ／Ｔｅ）と連続率との関係を示す。内部電極層の界面粗さＲｙが厚みＴｅの１／３以下の条件で、８０％以上の連続率、１０％以下のショート率を確認した（Ｎｏ．２及び１１参照）。このことから誘電体層と内部電極層との間の界面の平滑化が、内部電極層のカバレッジ（被覆率）の改善に大きく貢献するものといえる。

（３）条件Ｎｏ．１３〜２０
次に、誘電体層の厚みＴｄ及び内部電極層の厚みＴｅと、信頼性との関係を調べた。表３に、内部電極層の平均結晶粒径が０．０８μｍ、誘電体原料粉末の平均粒径が０．１０μｍであって、誘電体層の厚みＴｄが０．６０μｍ〜１．００μｍ、内部電極層の厚みＴｅが０．３０μｍ〜０．５０μｍの範囲で異なる条件（条件Ｎｏ．１、１３〜２０）の試料についての評価結果を示す。

誘電体層の厚みＴｄが１．００μｍ、内部電極層の厚みＴｅが０．３０μｍ〜０．５０μｍである条件Ｎｏ．１３、１４及び１の試料は、何れも、内部電極層の厚みＴｅが誘電体層の厚みＴｄの１／２以下である（つまり、層厚比（Ｔｅ／Ｔｄ）が０．５以下）。これらの条件の試料で１〜２％の極めて低いショート率が確認された。また、特に条件Ｎｏ．１及び１４の試料では、カバレッジに関連する連続率も比較的高かった。しかし、条件Ｎｏ．１３の試料では、連続率が７３％と規定値に達しなかった。条件Ｎｏ．１３の試料で連続率が規定値に達しなかった理由としては、層厚比（Ｔｅ／Ｔｄ）よりもむしろ、粗さ率（Ｒｙ／Ｔｅ）が０．４７と大きかったことが支配的な要因であると考えられる。

誘電体層の厚みＴｄが０．８０μｍ、内部電極層の厚みＴｅが０．３０μｍ〜０．５０μｍの範囲で異なる条件Ｎｏ．１５〜１７のうち、ＴｅがＴｄの１／２以下の条件Ｎｏ．１５及び１６の試料で１０％以下のショート率を達成した。しかし、条件Ｎｏ．１５及び１６の試料は、界面の粗さＲｙがＴｅの１／３以上であったため、連続率が規定の８０％以上に達しなかった。条件Ｎｏ．１７の試料では、連続率が８８％と良好であったが、ＴｅがＴｄの１／２よりも大きいためショート率が１３％と規定外となった。

誘電体層の厚みＴｄが０．６０μｍ、内部電極層の厚みＴｅが０．３０μｍ〜０．５０μｍである条件Ｎｏ．１８〜２０のうち、ＴｅがＴｄの１／２の条件Ｎｏ．１８の試料で規定のショート率を達成した。しかし、この条件Ｎｏ．１８の試料は、界面の粗さ率（Ｒｙ／Ｔｅ）が０．６０と高く、連続率が６３％と規定外となった。ＴｅがＴｄの１／２よりも大きい条件Ｎｏ．１９及び２０の試料では、連続率及びショート率ともに規定値に達せず、また比較的多くの構造欠陥が観察された。

図６に、表３の結果に基づく層厚比（Ｔｅ／Ｔｄ）とショート率との関係を示す。また、図７に誘電体層の厚みＴｄ及び内部電極層厚みＴｅと構造欠陥発生率との関係を示す。これらより、内部電極層の厚みＴｅが誘電体層の厚みＴｄの１／２以下の条件で１０％以下のショート率が達成できることが確認された（条件Ｎｏ．１、１３〜１６及び１８参照）。これらの条件のように内部電極層の厚みＴｅを薄くできれば、コンデンサの高密度化が図られるので大容量化にも貢献する。逆に、内部電極層の厚みＴｅが誘電体層の厚みＴｄに近づくほど構造欠陥が発生する率が大きくなる傾向にあることも判明した（条件Ｎｏ．１７、１９及び２０参照）。そうしたなかで、内部電極層の界面粗さＲｙを平滑化することで、カバレッジに関連する連続率が改善することも確認できた（条件Ｎｏ．１、１４及び１７参照）。

１ 積層セラミックコンデンサ
１０ 焼結体
１２ 誘電体セラミック層
１３ 内部電極層
１５ カバー層
２０ 外部電極

Claims (6)

1. セラミック層と、前記セラミック層に積層される電極層とを備える積層セラミック電子部品であって、
   前記電極層の厚みが０．５μｍ以下、かつ、当該電極層の焼成後の平均結晶粒径が０．１μｍ以下であり、
   前記セラミック層と前記電極層との界面の最大高さに基づく表面粗さが前記電極層の厚みの１／３以下であり、
   前記電極層の内電連続率が８０％以上である、積層セラミック電子部品。
2. 前記電極層の厚みが前記セラミック層の厚みの１／２以下である、請求項１に記載の積層セラミック電子部品。
3. 前記電極層の厚みが０．５μｍ以下、０．４μｍ以上である、請求項１または２の何れかに記載の積層セラミック電子部品。
4. セラミック層からなる誘電体層と前記電極層とが交互に積層されてなる積層セラミックコンデンサであって、
   前記電極層の厚みが０．５μｍ以下、かつ、当該電極層の焼成後の平均結晶粒径が０．１μｍ以下であり、
   前記誘電体層と前記電極層との界面の最大高さに基づく表面粗さが前記電極層の厚みの１／３以下であり、
   前記電極層の内電連続率が８０％以上である、積層セラミックコンデンサ。
5. 前記電極層の厚みが前記誘電体層の厚みの１／２以下である、請求項４に記載の積層セラミックコンデンサ。
6. 前記電極層の厚みが０．５μｍ以下、０．４μｍ以上である、請求項４または５の何れかに記載の積層セラミックコンデンサ。

Images