KR102166128B1 - 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법 - Google Patents

적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법 Download PDF

Info

Publication number
KR102166128B1
KR102166128B1 KR1020150188693A KR20150188693A KR102166128B1 KR 102166128 B1 KR102166128 B1 KR 102166128B1 KR 1020150188693 A KR1020150188693 A KR 1020150188693A KR 20150188693 A KR20150188693 A KR 20150188693A KR 102166128 B1 KR102166128 B1 KR 102166128B1
Authority
KR
South Korea
Prior art keywords
region
concentration
additive
internal electrodes
multilayer ceramic
Prior art date
Application number
KR1020150188693A
Other languages
English (en)
Other versions
KR20170078317A (ko
Inventor
서성수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150188693A priority Critical patent/KR102166128B1/ko
Priority to US15/260,639 priority patent/US9978520B2/en
Priority to JP2016187421A priority patent/JP6797621B2/ja
Priority to CN201610872425.0A priority patent/CN106935403B/zh
Publication of KR20170078317A publication Critical patent/KR20170078317A/ko
Application granted granted Critical
Publication of KR102166128B1 publication Critical patent/KR102166128B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/62218—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products obtaining ceramic films, e.g. by using temporary supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 바디의 경우, 복수의 내부 전극에 의하여 용량이 형성되는 액티브 영역 및 커버 영역을 포함하며, 상기 액티브 영역에서 상기 복수의 내부 전극이 형성되어 있지 아니한 사이드 마진 영역은 두께 방향에 따라 첨가제의 농도가 다르되 상기 복수의 내부 전극 중 서로 인접한 것들 사이의 중앙부에 대응하는 영역에서의 농도가 상기 복수의 내부 전극에 대응하는 위치에 인접하는 영역에서의 농도보다 높은 구조이다.

Description

적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법 {MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING METHOD OF THE SAME}
본 발명은 적층 세라믹 커패시터 및 이의 제조방법에 관한 것이다.
적층 세라믹 커패시터는 다양한 전자 제품에 이용되고 있으며, 최근에는 높은 신뢰성을 요구하는 기술 분야들의 많은 기능들이 전자화되고 수요가 증가함에 따라 이에 부합되게 적층 세라믹 커패시터 역시 높은 신뢰성이 요구된다.
적층 세라믹 커패시터의 신뢰성이 향상되기 위해서는 구조적인 안정석이 확보될 필요가 있고 이를 위해서는 적층 세라믹 커패시터를 구성하는 세라믹 바디, 내부 전극 등에 결함이 최소화 되어야 한다.
적층 세라믹 커패시터의 바디나 내부 전극 등에 결함이 생성되는 요인은 다양하지만 그 중의 대표적인 것은 내부 전극과 바디를 이루는 물질의 소결 온도가 다름으로 인하여 발생되는 소결력의 차이이다. 즉, 내부 전극과 바디는 각각 금속과 세라믹을 주성분으로 하는데, 소성 과정에서 내부 전극이 먼저 소결되고 이후에 세라믹이 소결된다. 이에 따라, 내부 전극을 중심으로 소결 온도를 맞출 경우 커버나 사이드 마진 영역에는 미 소성에 따른 포어(pore) 등의 결함이 증가되는 문제가 있다. 반대로, 세라믹 물질에 소결 온도를 맞출 경우에는 내부 전극이 과 소성되어 전극 뭉침 현상이 발생할 수 있다.
본 발명의 일 목적 중 하나는 바디를 이루는 유전 물질과 바디 내에 배치된 내부 전극의 소결 특성 차이를 최소화 함으로써 내부 전극의 과 소성이나 바디 내부의 결함 발생 등의 문제가 저감된 신뢰성이 향상된 적층 세라믹 커패시터를 제공하는 것에 있다.
본 발명의 다른 목적 중 하나는 이러한 신뢰성 높은 적층 세라믹 커패시터를 효율적으로 얻을 수 있는 제조방법을 제공하는 것에 있다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 예를 통하여 적층 세라믹 커패시터의 신규한 구조를 제안하고자 하며, 구체적으로, 내부에 복수의 내부 전극이 적층되며, 유전 물질을 포함하는 바디 및 상기 바디 외부에 형성되어 상기 내부 전극과 전기적으로 연결된 외부 전극을 포함하며, 상기 바디는, 상기 복수의 내부 전극이 적층된 방향을 두께 방향이라 할 때, 상기 복수의 내부 전극에 의하여 용량이 형성되는 액티브 영역 및 상기 액티브 영역에서 상기 두께 방향의 적어도 일 측에 배치된 커버 영역을 포함하며, 상기 액티브 영역에서 상기 복수의 내부 전극이 형성되어 있지 아니한 사이드 마진 영역은 상기 두께 방향에 따라 첨가제의 농도가 다르되 상기 복수의 내부 전극 중 서로 인접한 것들 사이의 중앙부에 대응하는 영역에서의 농도가 상기 복수의 내부 전극에 대응하는 위치에 인접하는 영역에서의 농도보다 높은 구조이다.
또한, 본 발명은 다른 실시 형태를 통하여 상술한 구조를 갖는 적층 세라믹 커패시터를 효율적으로 제조할 수 있는 방법을 제공하며, 구체적으로, 내부 전극 패턴이 형성된 그린 시트를 복수 개 마련하고 이들을 적층하여 적층체를 마련하는 단계 및 상기 적층체를 소성하여 바디를 형성하는 단계를 포함하며, 상기 내부 전극 패턴과 상기 그린 시트는 동일한 성분의 첨가제를 포함하되, 상기 그린 시트를 마련하는 단계는 제1 그린 시트 상에 제2 및 제3 그린 시트를 순차적으로 적층하는 단계를 포함한다.
본 발명의 일 예에 따른 적층 세라믹 커패시터의 경우, 바디를 이루는 유전 물질과 바디 내에 배치된 내부 전극의 소결 특성 차이를 최소화됨에 따라 내부 전극의 과 소성이나 바디 내부의 결함 발생 등의 문제가 저감될 수 있으며, 이에 따라 신뢰성이 현저히 향상될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 2 및 도 3은 도 1의 적층 세라믹 커패시터의 개략적인 단면도로서, 각각 A-A` 및 B-B` 단면도에 해당한다.
도 4는 도 2에서 액티브 영역 중 용량 영역과 사이드 마진 영역의 경계(M 영역)를 확대하여 나타낸 것이다.
도 5는 액티브 영역 중 용량 영역의 유전체층에서 두께 방향으로 첨가제 농도 분포를 개략적으로 나타낸 그래프이다.
도 6은 액티브 영역 중 사이드 마진 영역의 유전체층에서 두께 방향으로 첨가제 농도 분포를 개략적으로 나타낸 그래프이다.
도 7은 본 발명의 일 실시 예에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타낸 것이다.
도 8은 도 7의 실시 예에서 그린 시트의 구조를 상세히 나타낸 것이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
적층 세라믹 커패시터
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다. 도 2 및 도 3은 도 1의 적층 세라믹 커패시터의 개략적인 단면도로서, 각각 A-A` 및 B-B` 단면도에 해당한다.
도 1 내지 3을 함께 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(100)는, 내부에 복수의 내부 전극(121, 122)이 적층되며 유전 물질을 포함하는 바디(110) 및 외부전극(131, 132)을 포함하는 구조이며, 이 경우, 바디(110)는 액티브 영역(151), 커버 영역(112, 113)으로 구분될 수 있다. 본 발명의 실시 형태들을 명확하게 설명하기 위해 바디(110)의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 이 경우, 두께 방향(T)은 복수의 내부 전극(121, 122)이 적층된 방향으로 정의할 수 있다.
바디(110)는 복수의 유전체층(111)이 적층된 형태이며, 후술할 바와 같이 복수의 그린 시트를 적층한 후 소결하여 얻어질 수 있다. 이러한 소결 공정에 의하여 복수의 유전체층(111)은 일체화된 형태를 가질 수 있다. 바디(110)의 형상과 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니며, 예를 들어, 도 1에 도시된 형태와 같이, 바디(110)는 직육면체 형상을 가질 수 있다.
바디(110)에 포함된 유전체층(111)은 고유전률을 갖는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 물질을 포함할 수 있지만, 충분한 정전 용량을 얻을 수 있는 한 당 기술 분야에서 알려진 다른 물질도 사용 가능할 것이다. 유전체층(111)에는 주성분인 이러한 세라믹 재료와 함께 필요한 경우, 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 포함될 수 있는데, 이 중 첨가제로서 내부 전극(121, 122)에 첨가된 것과 동일한 물질을 포함할 수 있으며, 후술할 바와 같이, 이러한 첨가제의 농도는 균일한 소결 특성을 확보하도록 국부적으로 적절히 조절된다.
내부 전극(121, 122)은 서로 다른 외부전극(131, 132)과 연결되어 구동 시 서로 다른 극성을 가질 수 있다. 후술할 바와 같이, 내부 전극(121, 122)은 세라믹 그린 시트의 일면에 소정의 두께로 도전성 금속을 포함하는 페이스트를 인쇄한 후 이를 소결하여 얻어질 수 있다. 이 경우, 내부 전극(121, 122)은 도 1 및 도 3에 도시된 형태와 같이, 적층 방향을 따라 양 단면을 통해 번갈아 노출되도록 형성될 수 있으며, 이들 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
내부 전극(121, 122)을 이루는 주요 구성 물질은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag) 등을 예로 들 수 있으며, 이들의 합금도 사용할 수 있을 것이다. 이러한 금속 성분 외에 내부 전극(121, 122)은 다른 첨가제가 일부 포함될 수 있는데, 예를 들어, 세라믹 첨가제가 금속 성분과 함께 존재할 수 있다. 이러한 세라믹 첨가제는 제조 과정에서 내부 전극(121, 122)의 소결을 늦추기 위한 기능 등을 수행하며, 이 중 일부는 소결 시 인접한 유전체층(111)으로 확산된다. 소결 지연 기능 등을 수행할 수 있는 세라믹 첨가제로서, MgO를 대표적인 예로 들 수 있으며 다른 세라믹 물질(예컨대, Al2O3, SiO2, ZnO 등)도 사용할 수 있을 것이다. 후술할 바와 같이, 세라믹 첨가제의 확산 이동에 의하여 인접한 유전체층(111)에서는 세라믹 첨가제 농도가 불균일하게 될 수 있으며, 이에 따라 소결 특성의 국부적인 변화가 생길 수 있다.
외부 전극(131, 132)은 바디(110)의 외부에 형성되어 내부 전극(121, 122)과 전기적으로 연결된다. 외부 전극(131, 132)은 도전성 금속을 포함하는 물질을 페이스트로 제조한 후 이를 바디(110)에 도포하는 방법 등으로 형성될 수 있으며, 도전성 금속의 예로서, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금을 들 수 있다.
본 실시 형태의 경우, 바디(110) 내부는 영역에 따라 내부 전극(121, 122)에 포함되어 있는 첨가제 성분의 농도가 상이하며, 이는 바디(110) 전체적으로 소결 특성을 균일하게 하기 위하여 세라믹 그린 시트에 함유되는 첨가제의 양을 적절히 조절함으로써 얻어진 구조라 할 수 있다.
이를 구체적으로 설명하면, 바디(110)는 내부 전극(121, 122)에 의하여 용량이 형성되는 액티브 영역(115)과 상기 두께 방향을 기준으로 액티브 영역(115)의 양 측, 도 1 내지 3을 기준으로는 상부 및 하부 측에 배치된 커버 영역(112, 113)을 포함한다. 여기서, 액티브 영역(115)은 외곽을 이루는 부분, 즉, 내부 전극(121, 122)이 형성되어 있지 아니한 영역은 사이드 마진 영역(114)으로 칭하기로 한다.
커버 영역(112, 113)은 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있으며, 내부 전극(121, 122)을 포함하지 않는 점 외에는 액티브 영역(115)의 유전체층(111)과 실질적으로 동일한 재질 및 구성을 가질 수 있다. 이 경우, 커버 영역(112, 113)은 그린 시트 적층 및 소결 공정에 의하여 함께 얻어질 수 있다. 이러한 커버 영역(112, 113)은 1개 또는 2개 이상의 그린 시트가 액티브 영역(115)의 상하면에 적층되어 소결된 형태로 구현될 수 있다.
본 실시 형태의 경우 사이드 마진 영역(114)은 두께 방향(T)에 따라 첨가제의 농도가 다르며, 이는 바디(100) 전체 영역에서 소결 온도가 균일해질 수 있도록 그린 시트의 첨가제 농도가 조절된 형태이다. 이 경우, 상술한 바와 같이 사이드 마진 영역(114)에 포함된 첨가제 성분은 내부 전극(121, 122)에 포함된 첨가제, 예컨대, 소결 지연을 위한 MgO 등을 사용할 수 있다.
사이드 마진 영역(114)의 첨가제 농도 특성을 도 4 내지 6을 참조하여 보다 상세히 설명한다. 도 4는 도 2에서 액티브 영역 중 용량 영역과 사이드 마진 영역의 경계(M 영역)를 확대하여 나타낸 것이다. 도 5는 액티브 영역 중 용량 영역의 유전체층에서 두께 방향으로 첨가제 농도 분포를 개략적으로 나타낸 그래프이다. 도 6은 액티브 영역 중 사이드 마진 영역의 유전체층에서 두께 방향으로 첨가제 농도 분포를 개략적으로 나타낸 그래프이다.
본 실시 형태의 경우, 도 4 및 도 6을 참조하면, 사이드 마진 영역(114)의 경우, 복수의 내부 전극(121, 122) 중 서로 인접한 것들 사이의 중앙부에 대응하는 영역(114a)에서의 농도(이하, ‘제1 농도’라 함)가 내부 전극(121, 122)에 대응하는 위치에 인접하는 영역(114b)에서의 농도(이하, ‘제2 농도’라 함)보다 높은 특성을 나타낸다. 이는 후술할 바와 같이, 내부 전극 사이에 3개의 그린 시트를 적층하면서 가운데에 배치되는 그린 시트의 첨가제 농도를 상대적으로 높게 함으로써 얻어질 수 있으며, 소결 과정에서 영역(114a)의 첨가제는 인접한 영역(114b) 등으로 확산 이동하면서 도 6에 도시된 것과 유사한 첨가제 분포를 나타낸다.
액티브 영역(115) 중 용량 영역(116)은 사이드 마진 영역(114)과 다른 첨가제 농도 분포를 나타낸다. 여기서, 용량 영역(116)이라 함은 액티브 영역(115)에서 사이드 마진 영역(114)을 제외하고 순수하게 용량 형성에 기여하는 영역으로 정의할 수 있다. 도 4 및 도 5를 참조하면, 용량 영역(116)에 포함된 유전체층(111)의 경우, 두께(T) 방향에 따라 첨가제의 농도가 다르며, 복수의 내부 전극(121, 122) 중 서로 인접한 것들 사이의 중앙부에서의 농도(이하, ‘제3 농도’라 함)가 내부 전극(121, 122)에 인접한 영역에서의 농도(이하, ‘제4 농도’라 함)보다 높은 특성을 갖는 점에서는 사이드 마진 영역(114)과 유사한 경향을 보인다. 용량 영역(116)의 이러한 첨가제 분포를 보이는 이유 역시 사이드 마진 영역(114)과 유사하며, 중앙부에 배치되는 그린 시트의 첨가제 농도가 인접한 다른 것보다 높기 때문이다. 이 경우, 사이드 마진 영역(114)과 용량 영역(116)은 별도로 제작되기 보다는 일체 구조인 바디 내에서 기능에 따라(또는 내부 전극이 존재하는 영역에 따라) 분류한 것임을 고려하면 이러한 첨가제 분포 특성이 이해될 수 있을 것이다.
본 실시 형태의 경우, 사이드 마진 영역(114)과 용량 영역(116)에서 상술한 농도 분포의 정도는 서로 다른 경향을 보인다. 구체적으로, 도 5와 도 6을 비교하여 보면, 사이드 마진 영역(114)에서의 상기 제1 및 제2 농도의 차이는 용량 영역(116)에서의 상기 제3 및 제4 농도의 차이보다 크다. 동일한 그린 시트에 의하여 얻어진 것임에도 사이드 마진 영역(114)에서 농도 구배가 용량 영역(116)보다 더 큰 이유는 내부 전극(121, 122)으로부터 첨가제가 확산되었기 때문이다. 즉, 상술한 바와 같이, 내부 전극(121, 122) 내에는 금속 성분 외에 소결을 지연하기 위하여 제공되는 세라믹 등의 첨가제가 포함되며 이러한 첨가제가 인접한 그린 시트(소결 후에는 유전체층)로 확산된다. 이에 따라, 내부 전극(121, 122)에 인접한 영역을 기준으로 하면, 사이드 마진 영역(114)에서의 첨가제 농도(제2 농도)는 용량 영역(116)에서의 첨가제 농도(제4 농도)보다 작게 된다.
만약, 그린 시트를 마련함에 있어서 첨가제 농도 분포를 고려하지 않는 경우, 즉, 두께 방향 전체적으로 첨가제 농도 분포를 균일하게 하는 경우에는 소결 과정에서 첨가제 분포가 불균일하게 되며, 이는 앞서 설명한 것과 같이 내부 전극(121, 122)으로부터의 첨가제 확산에 의한 것이다. 소결 과정에서 첨가제 분포의 불균일이 일어나는 경우에는 소결 특성도 불균일하게 된다. 구체적으로, 유전체층(111) 중 내부 전극(121, 122)과 인접한 영역은 첨가제 농도가 중앙 영역보다 상대적으로 높고 소결 특성도 다른 양상을 보이게 되며, 이러한 소결 특성의 차이로 인하여 상술한 문제점, 즉, 바디(110) 내의 결함, 내부 전극(121, 122)의 과 소성 등이 발생할 수 있다.
본 실시 형태에서는 소결 특성 불균일로 인한 이러한 문제를 해소하고자 첨가제의 농도가 높은 그린 시트를 인접한 내부 전극(121, 122) 사이의 중앙에 해당하는 영역에 배치함으로써 첨가제 확산에 의한 내부 전극(121, 122) 인접 영역에서의 국부적인 첨가제 농도의 상승을 상쇄하고자 하였다. 이에 따라, 용량 영역(116)에서 유전체층(111)은 상대적으로 고른 소결 특성을 보이며, 이로부터 바디(110)의 신뢰성이 향상될 수 있다.
이 경우, 도 5 및 도 6의 그래프에서 다시 확인할 수 있듯이, 내부 전극(121, 122)으로부터 첨가제 확산이 적게 일어나는 사이드 마진 영역(114)에서는 용량 영역(116)에 비하여 첨가제의 농도 구배가 더 큰 경향을 보이는데, 커패시터의 신뢰성과 관련하여서는 용량 영역(116)의 특성이 더욱 중요하기 때문에 사이드 마진 영역(114)의 불균일로 인한 불이익은 상대적으로 낮다.
한편, 본 실시 형태에서는 첨가제 농도와 관련하여 액티브 영역에 대해서만 설명하고 있지만, 커버 영역(112, 113)도 마찬가지 방식으로 첨가제 농도가 조절될 수 있다. 즉, 커버 영역(112, 113) 중 액티브 영역(115)에 인접한 영역은 내부 전극(121, 122)의 영향(즉, 첨가제 확산)으로 인하여 첨가제의 양이 증가될 수 있다. 따라서, 커버 영역(112, 113) 전체적으로 소결 특성을 균일하게 하기 위하여 액티브 영역(115) 상하부에 인접하여 적층되는 그린 시트는 첨가제의 농도를 낮게 하는 한편, 액티브 영역(115)으로부터 먼 위치에 적층되는 그린 시트는 첨가제의 농도를 상대적으로 높게 할 수 있다.
적층 세라믹 커패시터의 제조방법
이하, 도 7 및 도 8을 참조하여 상술한 구조를 갖는 적층 세라믹 커패시터의 제조방법의 일 예를 설명한다. 제조방법에 대한 설명을 통하여 적층 세라믹 커패시터의 구조가 더욱 상세히 이해될 수 있을 것이다.
도 7은 본 발명의 일 실시 예에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타낸 것이다. 도 8은 도 7의 실시 예에서 그린 시트의 구조를 상세히 나타낸 것이다. 본 실시 형태에 따른 제조방법의 경우, 내부전극 패턴(221, 222)이 형성된 그린 시트(210)를 복수 개 마련하고 이들을 적층하여 적층체를 마련하는 단계 및 이렇게 얻어진 적층체를 소성하여 바디를 형성하는 단계를 포함한다.
그린 시트(210)를 마련하는 과정을 설명하면, 그린 시트(210)는 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 물질 등으로 세라믹 파우더를 포함하며, 여기에 유기 용제, 유기 바인더 등이 첨가된다. 이 경우, 그린 시트(210)에는 내부전극 패턴(221, 222)과 동일한 성분의 첨가제를 포함하며, 이는 내부전극 패턴(221, 222)과 그린 시트(210)의 소결 온도를 맞춰주기 위하여 내부전극 패턴(221, 222)에 첨가된 MgO 등의 세라믹 첨가제일 수 있다.
보다 구체적으로, 도 8에 도시된 형태와 같이, 그린 시트(210)를 마련하는 단계는, 제1 그린 시트(210a) 상에 제2 및 제3 그린 시트(210b, 210c)를 순차적으로 적층하는 단계를 포함하며, 이 경우, 제3 그린 시트(210c) 상에 내부 전극 패턴을 형성하거나 형성하지 않을 수 있다. 내부 전극 패턴이 형성되지 아니한 제3 그린 시트(210c)는 커버 영역으로 이용될 수 있으며, 다만, 커버 영역으로 이용하는 경우는 도 8의 예처럼 3개의 그린 시트(210a, 210b, 210c)로 분리하여 적층하는 것이 반드시 필요한 사항은 아니라 할 것이다. 이 경우, 커버 영역을 이루는 그린 시트 역시 내부 전극 패턴(221, 222)에 포함된 첨가제와 같은 성분의 첨가제를 포함할 수 있다.
본 실시 형태의 경우, 내부 전극 패턴(221, 222)이 상면에 형성된 그린 시트 마련함에 있어서 하나의 시트만을 사용하는 것이 아니라 적어도 3개의 그린 시트(210a, 210b, 210c)를 적층하는 방법을 이용하며, 이는 상술한 바와 같이, 중앙 영역에 위치한 그린 시트(210b)의 경우 첨가제 농도가 상대적으로 높은 것을 사용하기 위한 것이다. 이에 따라, 제1 및 제3 그린 시트(210a, 210c) 보다 제2 그린 시트(210b)의 상기 첨가제 농도가 더 높게 되며, 후속되는 소결 과정에서 첨가제의 확산 이동을 통하여 그린 시트(210 전체적으로 첨가제의 농도가 균일해진다.
한편, 내부 전극 패턴(221, 222)은 도전성 금속을 주성분으로 하고, 상술한 소결 지연용 첨가제 등을 포함하는 페이스트 형태로서 제공될 수 있으며, 이러한 페이스트를 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법 등 적절한 공정으로 형성될 수 있다. 이 경우, 내부 전극 패턴(221, 222)에 포함된 상기 첨가제는 이에 포함된 주성분인 금속 성분보다 소결 온도가 높은 것, 예컨대, MgO, Al2O3, SiO2, ZnO 등의 세라믹을 사용할 수 있다.
도 7에 도시된 형태와 같이, 복수의 그린 시트(210)를 적층하여 적층체를 마련한 후에는 이를 개별 칩 사이즈로 절단한 이후에 소성을 수행하여 바디를 형성한다. 이 경우, 칩 사이즈 절단 공정은 소성 공정 후에 실행될 수 있을 것이다. 소성 공정은 일 예로서, 1100℃ 내지 1300℃의 N2-H2 분위기에서 수행될 수 있다. 이 경우, 소성 단계 전에 그린 시트 적층체를 가소하는 단계를 더 포함할 수 있다. 이러한 소성 공정 후에는 바디 외부에 외부 전극을 형성하며, 외부 전극의 형성은 상술한 내용이나 당 업계에서 이용되는 공정을 사용할 수 있으므로 구체적인 설명은 생략한다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층 세라믹 커패시터
110: 바디
111: 유전체층
112, 113: 커버 영역
114: 사이드 마진 영역
115: 액티브 영역
116: 용량 영역
121, 122: 내부 전극
131, 132: 외부전극
210: 그린 시트
210a, 210b, 210c: 제1 내지 제3 그린 시트
221, 222: 내부 전극 패턴

Claims (16)

  1. 내부에 복수의 내부 전극이 적층되며, 유전 물질을 포함하는 바디; 및
    상기 바디 외부에 형성되어 상기 내부 전극과 전기적으로 연결된 외부 전극;을 포함하며,
    상기 바디는, 상기 복수의 내부 전극이 적층된 방향을 두께 방향이라 할 때,
    상기 복수의 내부 전극에 의하여 용량이 형성되는 액티브 영역 및
    상기 액티브 영역에서 상기 두께 방향의 적어도 일 측에 배치된 커버 영역을 포함하며,
    상기 액티브 영역에서 상기 복수의 내부 전극이 형성되어 있지 아니한 사이드 마진 영역은 상기 두께 방향에 따라 첨가제의 농도가 다르되 상기 복수의 내부 전극 중 서로 인접한 것들 사이의 중앙부에 대응하는 영역에서의 농도(이하, ‘제1 농도’라 함)가 상기 복수의 내부 전극에 대응하는 위치에 인접하는 영역에서의 농도(이하, ‘제2 농도’라 함)보다 높은 것을 특징으로 하는 적층 세라믹 커패시터.
  2. 제1항에 있어서,
    상기 첨가제는 상기 복수의 내부 전극에도 포함되어 있는 것을 특징으로 하는 적층 세라믹 커패시터.
  3. 제2항에 있어서,
    상기 첨가제는 상기 내부 전극을 이루는 물질보다 소결 온도가 높은 것을 특징으로 하는 적층 세라믹 커패시터.
  4. 제2항에 있어서,
    상기 첨가제는 MgO를 포함하는 것을 특징으로 하는 적층 세라믹 커패시터.
  5. 제1항에 있어서,
    상기 커버 영역은 상기 첨가제를 포함하는 것을 특징으로 하는 적층 세라믹 커패시터.
  6. 제1항에 있어서,
    상기 액티브 영역에서 사이드 마진 영역을 제외한 영역을 용량 영역이라 할 때 상기 용량 영역에 포함된 유전체층은,
    상기 두께 방향에 따라 상기 첨가제의 농도가 다르되 상기 복수의 내부 전극 사이의 중앙부에서의 농도(이하, ‘제3 농도’라 함)가 상기 복수의 내부 전극에 인접한 영역에서의 농도(이하, ‘제4 농도’라 함)보다 높은 것을 특징으로 하는 적층 세라믹 커패시터.
  7. 제6항에 있어서,
    상기 제1 및 제2 농도의 차이는 상기 제3 및 제4 농도의 차이보다 큰 것을 특징으로 하는 적층 세라믹 커패시터.
  8. 제6항에 있어서,
    상기 제2 농도는 상기 제4 농도보다 작은 것을 특징으로 하는 적층 세라믹 커패시터.
  9. 제6항에 있어서,
    상기 용량 영역에 존재하는 상기 첨가제 성분 중 일부는 상기 내부 전극으로부터 확산된 것을 특징으로 하는 적층 세라믹 커패시터.
  10. 내부 전극 패턴이 형성된 그린 시트를 복수 개 마련하고 이들을 적층하여 적층체를 마련하는 단계; 및
    상기 적층체를 소성하여 바디를 형성하는 단계;를 포함하며,
    상기 내부 전극 패턴과 상기 그린 시트는 동일한 성분의 첨가제를 포함하되,
    상기 그린 시트를 마련하는 단계는,
    제1 그린 시트 상에 제2 및 제3 그린 시트를 순차적으로 적층하는 단계를 포함하며,
    상기 제1 및 제3 그린 시트보다 상기 제2 그린 시트의 상기 첨가제 농도가 더 높은 적층 세라믹 커패시터의 제조방법.
  11. 삭제
  12. 제10항에 있어서,
    상기 그린 시트를 마련하는 단계는,
    상기 제3 그린 시트 상에 상기 내부 전극 패턴을 형성하는 단계를 더 포함하는 적층 세라믹 커패시터의 제조방법.
  13. 제10항에 있어서,
    상기 첨가제는 상기 내부 전극 패턴에 포함된 금속 성분보다 소결 온도가 높은 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
  14. 제10항에 있어서,
    상기 첨가제는 MgO를 포함하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
  15. 제10항에 있어서,
    상기 적층체의 상하부에 내부 전극이 형성되지 아니한 그린 시트를 배치하여 커버 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
  16. 제15항에 있어서,
    상기 커버 영역을 이루는 그린 시트는 상기 첨가제를 포함하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
KR1020150188693A 2015-12-29 2015-12-29 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법 KR102166128B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150188693A KR102166128B1 (ko) 2015-12-29 2015-12-29 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
US15/260,639 US9978520B2 (en) 2015-12-29 2016-09-09 Multilayer ceramic capacitor and method of manufacturing the same
JP2016187421A JP6797621B2 (ja) 2015-12-29 2016-09-26 積層セラミックキャパシタ及びその製造方法
CN201610872425.0A CN106935403B (zh) 2015-12-29 2016-09-30 多层陶瓷电容器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150188693A KR102166128B1 (ko) 2015-12-29 2015-12-29 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법

Publications (2)

Publication Number Publication Date
KR20170078317A KR20170078317A (ko) 2017-07-07
KR102166128B1 true KR102166128B1 (ko) 2020-10-15

Family

ID=59087358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150188693A KR102166128B1 (ko) 2015-12-29 2015-12-29 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법

Country Status (4)

Country Link
US (1) US9978520B2 (ko)
JP (1) JP6797621B2 (ko)
KR (1) KR102166128B1 (ko)
CN (1) CN106935403B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089704B1 (ko) * 2018-05-28 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR102504064B1 (ko) * 2018-09-05 2023-02-28 삼성전기주식회사 적층형 커패시터
KR20200075287A (ko) * 2018-12-18 2020-06-26 삼성전기주식회사 커패시터 부품
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325912A (ja) * 1986-07-17 1988-02-03 日本電気株式会社 セラミツクコンデンサ
JP3793697B2 (ja) * 2000-02-03 2006-07-05 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP3775366B2 (ja) 2001-09-27 2006-05-17 株式会社村田製作所 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP4059148B2 (ja) * 2003-06-02 2008-03-12 株式会社村田製作所 導電性ペーストおよびセラミック多層基板
JP4387150B2 (ja) * 2003-09-22 2009-12-16 京セラ株式会社 積層セラミック電子部品およびその製造方法
JPWO2005117040A1 (ja) * 2004-05-31 2008-04-03 Tdk株式会社 電子部品、積層セラミックコンデンサおよびその製造方法
JP4859593B2 (ja) * 2005-09-27 2012-01-25 京セラ株式会社 積層セラミックコンデンサおよびその製法
JP2008305844A (ja) * 2007-06-05 2008-12-18 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP4382841B2 (ja) * 2007-08-20 2009-12-16 太陽誘電株式会社 コンデンサ及びその製造方法
JP5094572B2 (ja) * 2008-03-26 2012-12-12 京セラ株式会社 積層セラミックコンデンサ
JP4840392B2 (ja) * 2008-03-31 2011-12-21 Ｔｄｋ株式会社 積層コンデンサ
JP5120406B2 (ja) * 2010-03-31 2013-01-16 Ｔｄｋ株式会社 セラミック電子部品及びセラミック電子部品の製造方法
WO2012034042A2 (en) * 2010-09-09 2012-03-15 California Institute Of Technology Electrochemical energy storage systems and methods
US8537561B1 (en) * 2011-08-29 2013-09-17 Arthur Strout Display device mountable on an automotive vehicle, and method
JP2013098312A (ja) * 2011-10-31 2013-05-20 Kyocera Corp 積層セラミックコンデンサ
KR101580349B1 (ko) * 2012-01-31 2015-12-24 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP5919009B2 (ja) * 2012-02-03 2016-05-18 太陽誘電株式会社 ポーラスコンデンサ及びその製造方法
JP5711696B2 (ja) * 2012-06-21 2015-05-07 太陽誘電株式会社 積層セラミック電子部品
KR102078014B1 (ko) 2014-01-08 2020-02-17 삼성전기주식회사 적층형 세라믹 캐패시터 및 그 제조 방법
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR102107029B1 (ko) * 2014-10-08 2020-05-07 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법

Also Published As

Publication number Publication date
KR20170078317A (ko) 2017-07-07
JP2017120881A (ja) 2017-07-06
CN106935403B (zh) 2019-06-04
US9978520B2 (en) 2018-05-22
CN106935403A (zh) 2017-07-07
US20170186544A1 (en) 2017-06-29
JP6797621B2 (ja) 2020-12-09

Similar Documents

Publication Publication Date Title
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR102437801B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US9336946B2 (en) Multilayer ceramic electronic component and assembly board having the same
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR102380837B1 (ko) 적층 세라믹 커패시터 및 그의 제조 방법
JP5483498B2 (ja) 積層セラミック電子部品及びその製造方法
US9704648B2 (en) Multilayer ceramic capacitor, manufacturing method thereof, and board having the same
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
US9484153B2 (en) Multilayer ceramic electronic component having a plurality of internal electrodes and method for manufacturing the same
JP2014003328A (ja) 積層セラミックコンデンサ及びその製造方法
KR102166128B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
KR102121580B1 (ko) 적층 세라믹 커패시터
US9779875B2 (en) Multilayer ceramic electronic component
JP2022116342A (ja) 積層型キャパシタ及びその製造方法
KR20140047419A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102097328B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2014078674A (ja) 積層セラミック電子部品及びその製造方法
KR101565725B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR102505445B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
JP2014093516A (ja) 積層セラミック電子部品及びその製造方法
KR102500112B1 (ko) 적층 세라믹 커패시터
KR20140044606A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102345117B1 (ko) 적층형 커패시터
KR20220048221A (ko) 적층형 커패시터

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right