JP2014003328A - 積層セラミックコンデンサ及びその製造方法 - Google Patents

積層セラミックコンデンサ及びその製造方法 Download PDF

Info

Publication number
JP2014003328A
JP2014003328A JP2013184880A JP2013184880A JP2014003328A JP 2014003328 A JP2014003328 A JP 2014003328A JP 2013184880 A JP2013184880 A JP 2013184880A JP 2013184880 A JP2013184880 A JP 2013184880A JP 2014003328 A JP2014003328 A JP 2014003328A
Authority
JP
Japan
Prior art keywords
internal electrode
ceramic
width
shaped
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013184880A
Other languages
English (en)
Inventor
Hyun-Jun Kim
キム・ヒュン・ジュン
Masaaki Ono
雅章 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014003328A publication Critical patent/JP2014003328A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】本発明は積層セラミックコンデンサ及びその製造方法に関する。
【解決手段】本発明による積層セラミックコンデンサは、複数の誘電体層を含み、幅方向に対向する両側面及び長さ方向に対向する両端面を有する積層本体と、前記積層本体の内部に形成され、前記積層本体の両側面及び一端面に露出する第１内部電極と、前記積層本体の内部に形成され、前記積層本体の両側面及び他端面に露出する第２内部電極と、前記積層本体の一側面に形成され、１０μｍ〜３０μｍの幅を有する第１サイド部と、前記積層本体の他側面に形成され、１０μｍ〜３０μｍの幅を有する第２サイド部と、を含み、前記第１サイド部及び第２サイド部の角はラウンド状の曲線である。
【選択図】図１ｃ

Description

本発明は、積層セラミックコンデンサ及びその製造方法に関し、より詳しくは、信頼性に優れた高容量の積層セラミックコンデンサ及びその製造方法に関する。
一般的にコンデンサ、インダクタ、圧電体素子、バリスタ、またはサーミスタなどのセラミック材料を使用する電子部品は、セラミック材料から成るセラミック本体、本体内部に形成された内部電極及び上記内部電極と接続されるようにセラミック本体表面に設けられた外部電極を具備する。
セラミック電子部品のうち積層セラミックコンデンサは、積層された複数の誘電体層と一誘電体層を介し対向配置される内部電極と、上記内部電極に電気的に接続された外部電極とを含む。
積層セラミックコンデンサは、小型でありながら高容量が保障され実装が容易であるという長所から、コンピュータ、ＰＤＡ、携帯電話などの移動通信装置の部品として広く使用されている。
最近では電子製品が小型化及び多機能化されるのに伴い、チップ部品も小型化及び高機能化される傾向にあるため、積層セラミックコンデンサもサイズが小さいながらも容量が大きい高容量製品が要求されている。
積層セラミックコンデンサの容量を高めるために、誘電体層を薄膜化する方法、薄膜化された誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考慮されている。また、容量を形成する内部電極の重畳面積を向上させる方法も考慮されている。内部電極の重畳面積を増やすためには、内部電極が形成されない誘電体層のマージン部領域が最小化されなければならない。
一般的に、積層セラミックコンデンサは次の方法を用いて製造できる。まず、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極を形成する。内部電極が形成されたセラミックグリーンシートを数十から数百層まで積み重ね、グリーンセラミック積層体を作る。次いで、グリーンセラミック積層体を高温及び高圧で圧着して硬いグリーンセラミック積層体を作り、切断工程を経てグリーンチップを製造する。その後、グリーンチップを仮焼及び焼成し、外部電極を形成して積層セラミックコンデンサを完成させる。
しかし、上記のような製造方法を用いて積層セラミックコンデンサを形成する場合は、内部電極が形成されない誘電体層のマージン部領域を最小化することが困難であり、内部電極の重畳面積を広げるのに限界があった。
特開２０１１−３８４６号公報
本発明の目的は、信頼性に優れた高容量の積層セラミックコンデンサ及びその製造方法を提供することにある。
本発明は、複数の誘電体層を含み、幅方向に対向する両側面及び長さ方向に対向する両端面を有する積層本体と、前記積層本体の内部に形成され、前記積層本体の両側面及び一端面に露出する第１内部電極と、前記積層本体の内部に形成され、前記積層本体の両側面及び他端面に露出する第２内部電極と、前記積層本体の一側面に形成され、１０μｍ〜３０μｍの幅を有する第１サイド部と、前記積層本体の他側面に形成され、１０μｍ〜３０μｍの幅を有する第２サイド部と、を含み、前記第１サイド部及び第２サイド部の角はラウンド状の曲線である、積層セラミックコンデンサである。
前記内部電極と前記誘電体層は同一幅で形成されることができる。
前記内部電極の幅方向の端部と前記誘電体層の幅方向の端部は一平面上に配置されることができる。
本発明は、複数のストライプ状の第１内部電極パターンが所定の間隔をおいて形成された第１セラミックグリーンシート及び複数のストライプ状の第２内部電極パターンが所定の間隔をおいて形成された第２セラミックグリーンシートを設ける段階と、前記ストライプ状の第１内部電極パターン及び前記ストライプ状の第２内部電極パターンが交差するよう、前記第１セラミックグリーンシートと前記第２セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、前記ストライプ状の第１内部電極パターン及び第２内部電極パターンを横断し、第１内部電極及び第２内部電極が一定幅を有し、前記幅方向に前記第１内部電極及び第２内部電極の末端が露出した側面を有するように前記セラミックグリーンシート積層体を切断する段階と、前記第１内部電極及び第２内部電極の末端が露出した側面にセラミックスラリーを用いて１０μｍ〜３０μｍの幅を有する第１サイド部及び第２サイド部を形成する段階と、を含み、前記第１サイド部及び第２サイド部の角はラウンド状の曲線である、積層セラミックコンデンサの製造方法である。
本発明によると、第１及び第２サイド部の幅を適正な範囲に設定することで機械的強度を確保するとともに、内部電極の重畳面積を最大化することで積層セラミックコンデンサの高容量を確保することができる。
また、薄膜の誘電体層及び内部電極が形成されても、内部電極のショートを防ぎ、且つ内部電極による段差の発生を減少させて絶縁抵抗の加速寿命や信頼性を向上させることができる。
また、本発明によると、積層された複数の第１及び第２内部電極は同時に切断され、上記内部電極の末端は一直線上に置かれることができる。その後、上記積層本体の第１及び第２側面に第１及び第２サイド部が一括して形成されることができる。これにより、上記複数の内部電極の末端からセラミック本体の第１及び第２側面までの距離は一定に形成されることができる。また、上記第１及び第２サイド部はセラミックスラリーにより形成され、その厚さは薄く形成されることができる。
また、内部電極は、異なる極性を有する外部電極との絶縁性を維持するための最小面積を除き、誘電体層の幅方向に対しては全体的に形成されることができる。これによって、内部電極間の重畳面積を容易に形成でき、内部電極の重畳面積が拡大し容量を最大化できるようになる。
また、内部電極による段差の発生を抑え、絶縁抵抗の加速寿命や信頼性が低下することを防止することができる。
本発明の一実施形態による積層セラミックコンデンサを示す概略的な斜視図である。 図１ａのＡ−Ａ’線に沿って切断した断面図である。 図１ａのＢ−Ｂ’線に沿って切断した断面図である。 図１ａに示された積層セラミックコンデンサを構成する一誘電体層を示す上部平面図である。 本発明の一実施形態による積層セラミックコンデンサの製造方法を概略的に示す断面図及び斜視図である。 本発明の一実施形態による積層セラミックコンデンサの製造方法を概略的に示す断面図及び斜視図である。 本発明の一実施形態による積層セラミックコンデンサの製造方法を概略的に示す断面図及び斜視図である。 本発明の一実施形態による積層セラミックコンデンサの製造方法を概略的に示す断面図及び斜視図である。 本発明の一実施形態による積層セラミックコンデンサの製造方法を概略的に示す断面図及び斜視図である。 本発明の一実施形態による積層セラミックコンデンサの製造方法を概略的に示す断面図及び斜視図である。
以下、添付された図面を参照し本発明の好ましい実施形態を説明する。但し、本発明の実施形態は様々な他の形態に変形が可能であり、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界において平均的な知識を有する者に本発明をさらに完全に説明するために提供されるものである。従って、図面における要素の形状及びサイズ等は明確な説明のために誇張されることがあり、図面上の同一の符号で表示される要素は同一の要素である。
図１ａは本発明の一実施形態による積層セラミックコンデンサを示す概略的な斜視図である。図１ｂは図１ａのＡ−Ａ’線に沿って切断した断面図であり、図１ｃは図１ａのＢ−Ｂ’線に沿って切断した断面図であり、図１ｄは図１ａに示された積層セラミックコンデンサを構成する一誘電体層を示す上部平面図である。
図１ａから図１ｄを参照すると、本実施形態による積層セラミックコンデンサは、セラミック本体１１０と、上記セラミック本体の内部に形成される複数の内部電極１２１、１２２と、上記セラミック本体の外表面に形成される外部電極１３１、１３２とを含む。
上記セラミック本体１１０は、対向する第１側面１及び第２側面２と上記第１側面及び第２側面を連結する第３側面３及び第４側面４を有することができる。
上記セラミック本体１１０の形状には特に制限されないが、図示されたように第１から第４側面を有する直方体形状であることができる。
上記セラミック本体１１０の内部に形成された複数の内部電極１２１、１２２はセラミック本体の第３側面３または第４側面４に一端が露出する。
上記内部電極１２１、１２２は、互いに異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対の電極であることができる。第１内部電極１２１の一端は第３側面３に露出し、第２内部電極１２２の一端は第４側面４に露出することができる。上記第１内部電極１２１及び第２内部電極１２２の他端は第３側面３または第４側面４から一定の間隔をおいて形成される。これに対するより具体的な事項は後述する。
上記セラミック本体の第３側面３及び第４側面４には第１及び第２外部電極１３１、１３２が形成され、上記内部電極と電気的に接続されることができる。
上記セラミック本体の内部には複数の内部電極が形成されており、上記複数の内部電極の各末端から上記第１側面または第２側面までの距離ｄ１は３０μｍ以下であることができる。これは複数の内部電極の末端から上記第１側面または第２側面までの平均距離ｄ１が平均３０μｍ以下であることを意味することができる。
上記内部電極の末端は上記セラミック本体の第１側面１または第２側面２に向かう内部電極の一領域を意味する。上記内部電極の末端から第１側面または第２側面までの領域は第１サイド部１１３または第２サイド部１１４とも呼ばれる。
内部電極の末端から第１側面１または第２側面２までの距離ｄ１は、複数の内部電極間に僅かな差はあり得るが、本発明の一実施形態によると、その差はなかったり、小さいという特徴を有する。このような特徴は、本発明の一実施形態による積層セラミックコンデンサの製造方法によってさらに明確に理解できる。
本発明の一実施形態によると、上記セラミック本体１１０は、複数の誘電体層１１２が積層された積層本体１１１と上記積層本体の両側面に形成される第１サイド部１１３及び第２サイド部１１４で構成されてもよい。この場合、上記複数の内部電極の各末端から上記第１側面または第２側面までの距離ｄ１は、第１サイド部１１３及び第２サイド部１１４により形成されるもので、上記第１サイド部１１３または第２サイド部１１４の幅に該当する。
上記積層本体１１１を構成する複数の誘電体層１１２は焼結された状態であり、隣接する誘電体層間の境界は確認できない程度に一体化されていてもよい。
上記積層本体１１１の長さは上記セラミック本体１１０の長さに該当し、上記セラミック本体１１０の長さはセラミック本体の第３側面３から第４側面４までの距離に該当する。即ち、セラミック本体１１０の第３及び第４側面は積層本体１１１の第３側面及び第４側面として理解できる。
上記積層本体１１１は、複数の誘電体層１１２の積層により形成されるものであり、上記誘電体層１１２の長さはセラミック本体の第３側面３と第４側面４の間の距離を形成する。
これに制限されないが、本発明の一実施形態によると、セラミック本体の長さは４００μｍ〜１４００μｍであってもよい。より具体的には、セラミック本体の長さは４００μｍ〜８００μｍであってもよく、６００μｍ〜１４００μｍであってもよい。
上記誘電体層上には内部電極１２１、１２２が形成されてもよく、内部電極１２１、１２２は、焼結により一誘電体層を介して上記セラミック本体の内部に形成されてもよい。
図１ｄを参照すると、誘電体層１１２に第１内部電極１２１が形成されている。上記第１内部電極１２１は誘電体層の長さ方向に対しては全体的に形成されない。即ち、第１内部電極１２１の一端はセラミック本体の第４側面４から所定の間隔ｄ２をおいて形成され、第１内部電極１２１の他端は第３側面３まで形成されて第３側面３に露出してもよい。
積層本体の第３側面３に露出した第１内部電極の他端は第１外部電極１３１と連結される。
第１内部電極とは逆に第２内部電極１２２の一端は第３側面３から所定の間隔をおいて形成され、第２内部電極１２２の他端は第４側面に露出し第２外部電極１３２と連結される。
上記誘電体層１１２は第１内部電極１２１の幅と同じ幅を有することができる。即ち、上記第１内部電極１２１は誘電体層１１２の幅方向に対しては全体的に形成されることができる。誘電体層の幅及び内部電極の幅はセラミック本体の第１側面及び第２側面を基準にする。
これに制限されないが、本発明の一実施形態によると、誘電体層の幅及び内部電極の幅は１００μｍ〜９００μｍであってもよい。より具体的には、誘電体層の幅及び内部電極の幅は１００μｍ〜５００μｍであってもよく、１００μｍ〜９００μｍであってもよい。
セラミック本体が小型化されるほどサイド部の距離が積層セラミックコンデンサの電気的特性に影響を与える可能性があり得る。本発明の一実施形態によると、サイド部の距離が３０μｍ以下に形成され、小型化された積層セラミックコンデンサの特性を向上させることができる。
本発明の一実施形態において、内部電極と誘電体層は同時に切断され形成されるもので、内部電極の幅と誘電体層の幅は同一に形成されてもよい。これに対するより具体的な事項は後述する。
本実施形態において、誘電体層の幅は内部電極の幅と同様に積層本体の第１及び第２側面に内部電極の末端が露出してもよい。上記内部電極の末端が露出した積層本体の両側面には第１サイド部１１３及び第２サイド部１１４が形成されてもよい。
上述したように、上記複数の内部電極の各末端から上記第１側面または第２側面までの距離ｄ１は、上記第１サイド部１１３または第２サイド部１１４の幅に該当する。
上記第１サイド部１１３及び第２サイド部１１４の幅は３０μｍ以下であってもよい。上記第１サイド部１１３及び第２サイド部１１４の幅が狭いほど相対的にセラミック本体内に形成される内部電極の重畳面積は広くなることができる。
上記第１サイド部１１３及び第２サイド部１１４の幅は積層本体１１１の側面に露出する内部電極のショートを防止できる厚さを有するならば特に制限されないが、例えば、第１サイド部１１３及び第２サイド部１１４の幅は２μｍ以上であってもよい。好ましくは、上記第１サイド部１１３または第２サイド部１１４の幅は２μｍ〜２０μｍであってもよく、より好ましくは、１０μｍ〜２０μｍであってもよい。
上記第１及び第２サイド部の幅が２μｍ未満では外部からの衝撃に対する機械的強度が低下する恐れがあり、上記第１及び第２サイド部の幅が３０μｍを超過すると、相対的に内部電極の重畳面積が減少し、積層セラミックコンデンサの高容量を確保するのが困難になることもある。
本発明の一実施形態によると、上記第１サイド部１１３及び第２サイド部１１４はセラミックスラリーにより形成されることができる。上記セラミックスラリーの量を調節することで、上記第１サイド部１１３及び第２サイド部１１４の幅を容易に調節でき、３０μｍ以下と薄く形成されることができる。
多様な実験を行った結果、内部電極の末端部からセラミック本体の第１側面及び第２側面までの距離が３０μｍ以下であると、積層セラミックコンデンサの容量が最大化されるとともに、耐湿性、絶縁抵抗の特性が向上し信頼性に優れた特徴を示すことが分かった。
積層セラミックコンデンサの容量を極大化するために、誘電体層を薄膜化する方法、薄膜化された誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考慮されている。また、容量を形成する内部電極の重畳面積を向上させる方法が考慮されている。内部電極の重畳面積を増やすためには内部電極が形成されないマージン部領域が最小化されなければならない。特に、積層セラミックコンデンサの小型化が進むほど内部電極の重畳領域を拡大するために、マージン部領域が最小化されなければならない。
本実施形態によると、誘電体層の幅方向全体に内部電極が形成され、サイド部の幅が３０μｍ以下に設定されることで、内部電極の重畳面積が広いという特徴を有する。
一般的に、誘電体層が高積層化されるほど誘電体層及び内部電極の厚さは薄くなる。そのため、内部電極のショート現象が頻繁に発生し得る。また、誘電体層の一部にのみ内部電極が形成される場合は内部電極による段差が発生し、絶縁抵抗の加速寿命や信頼性が低下する恐れがある。
しかしながら、本実施形態によると、薄膜の誘電体層及び内部電極が形成されても、内部電極が誘電体層の幅方向に対して全体的に形成されるため、内部電極の重畳面積が広がり、積層セラミックコンデンサの容量が大きくなる。
また、内部電極による段差を減少させることで絶縁抵抗の加速寿命が向上し、優れた容量特性と信頼性を有する積層セラミックコンデンサが提供される。
以下、本発明の一実施形態による積層セラミックコンデンサの製造方法について説明する。
図２ａから図２ｆは本発明の一実施形態によるセラミックコンデンサの製造方法を概略的に示す断面図及び斜視図である。
図２ａに示すように、セラミックグリーンシート１１２ａ上に所定の間隔ｄ３をおいて複数のストライプ状の第１内部電極パターン１２１ａを形成する。上記複数のストライプ状の第１内部電極パターン１２１ａは互いに平行に形成されてもよい。
上記所定の間隔ｄ３は、内部電極が互いに異なる極性を有する外部電極と絶縁されるための距離として、図１ｄに示されたｄ２×２の距離と理解できる。
上記セラミックグリーンシート１１２ａはセラミックパウダー、有機溶剤及び有機バインダーを含むセラミックペーストにより形成されることができる。
上記セラミックパウダーは高誘電率を有する物質であり、これに制限されないが、チタン酸バリウム（ＢａＴｉＯ３）系、鉛複合ペロブスカイト系またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系の材料などを使用でき、好ましくは、チタン酸バリウム（ＢａＴｉＯ３）パウダーを使用できる。上記セラミックグリーンシート１１２ａが焼成されるとセラミック本体を構成する誘電体層１１２となる。
ストライプ状の第１内部電極パターン１２１ａは導電性金属を含む内部電極 ペーストにより形成されることができる。上記導電性金属はこれに制限されないが、Ｎｉ、Ｃｕ、Ｐｄ、またはこれらの合金であってもよい。
上記セラミックグリーンシート１１２ａ上にストライプ状の第１内部電極パターン１２１ａを形成する方法は、特に制限されないが、例えば、スクリーン 印刷法またはグラビア印刷法のような方法により形成されてもよい。
また、図示されてはいないが、さらに他のセラミックグリーンシート１１２ａ上に所定の間隔をおいて複数のストライプ状の第２内部電極パターン１２２ａを形成してもよい。
以下、第１内部電極パターン１２１ａが形成されたセラミックグリーンシートは第１セラミックグリーンシートとも呼ばれ、第２内部電極パターン１２２ａが形成されたセラミックグリーンシートは第２セラミックグリーンシートとも呼ばれる。
その次に、図２ｂに示すように、ストライプ状の第１内部電極パターン１２１ａとストライプ状の第２内部電極パターン１２２ａが交差するように第１及び第２セラミックグリーンシートを交互に積層することができる。
その後、上記ストライプ状の第１内部電極パターン１２１ａは第１内部電極１２１を形成し、ストライプ状の第２内部電極パターン１２２ａは第２内部電極１２２を形成することができる。
図２ｃは本発明の一実施形態に従って第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層体２１０を示す断面図であり、図２ｄは第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層体２１０を示す斜視図である。
図２ｃ及び図２ｄを参照すると、複数の平行なストライプ状の第１内部電極パターン１２１ａが印刷された第１セラミックグリーンシートと複数の平行なストライプ状の第２内部電極パターン１２２ａが印刷された第２セラミックグリーンシートは交互に積層されている。
より具体的には、第１セラミックグリーンシートに印刷されたストライプ状の第１内部電極パターン１２１ａの中央部と第２セラミックグリーンシートに印刷されたストライプ状の第２内部電極パターン１２２ａとの間隔ｄ３が重ね合わされるように積層されることができる。
次いで、図２ｄに示すように、上記セラミックグリーンシート積層体２１０は複数のストライプ状の第１内部電極パターン１２１ａ及びストライプ状の第２内部電極パターン１２２ａを横断するように切断されることができる。即ち、上記セラミックグリーンシート積層体２１０はＣ１−Ｃ１切断線に沿って棒状の積層体２２０に切断されることができる。
より具体的には、ストライプ状の第１内部電極パターン１２１ａ及びストライプ状の第２内部電極パターン１２２ａは長さ方向に切断され、一定の幅を有する複数の内部電極に分割されてもよい。このとき、積層されたセラミックグリーンシートも内部電極パターンとともに切断される。これによって、誘電体層は内部電極の幅と同じ幅を有するように形成され得る。
上記棒状の積層体２２０の切断面に第１及び第２内部電極の末端が露出することができる。上記棒状の積層体の切断面はそれぞれ棒状の積層体の第１側面及び第２側面とも呼ばれる。
上記セラミックグリーンシート積層体を焼成した後は棒状の積層体に切断されてもよい。また、上記セラミックグリーンシートを棒状の積層体に切断した後は焼成を行ってもよい。これに制限されないが、上記素焼成は１１００℃〜１３００℃のＮ２−Ｈ２雰囲気で行われることができる。
その次に、図２ｅに示すように、上記棒状の積層体２２０の第１及び第２側面それぞれに第１サイド部１１３ａ及び第２サイド部１１４ａを形成することができる。第２サイド部１１４ａは明確に図示されておらず、その輪郭を点線で示した。
上記棒状の積層体２２０の第１及び第２側面は、図１ｃに示した積層本体１１１の第１側面１及び第２側面２に対応するものと理解できる。
上記第１及び第２サイド部１１３ａ、１１４ａは、棒状の積層体２２０にセラミック粉末を含むセラミックスラリーにより形成されることができる。
上記セラミックスラリーはセラミックパウダー、有機バインダー及び有機溶剤を含むものであり、第１及び第２サイド部１１３ａ、１１４ａが所望の厚さを有するようにセラミックスラリーの量を調節することができる。
上記棒状の積層体２２０の第１及び第２側面にセラミックスラリーを塗布して第１及び第２サイド部１１３ａ、１１４ａを形成できる。上記セラミックスラリーの塗布方法は、特に制限されないが、例えば、スプレー方式により噴射したり、ローラを用いて塗布してもよい。
また、上記棒状の積層体をセラミックスラリーにディッピング（ｄｉｐｐｉｎｇ）して棒状の積層体の第１及び第２側面に第１及び第２サイド部１１３ａ、１１４ａを形成してもよい。
上述したように、上記第１及び第２サイド部の幅は３０μｍ以下に成されてもよい。上記第１及び第２サイド部の幅は上記内部電極の末端が露出する棒状の積層体の第１側面または第２側面から定義され得る。
そして、図２ｅ及び図２ｆに示すように、第１及び第２サイド部１１３ａ、１１４ａが形成された上記棒状の積層体２２０をＣ２−Ｃ２切断線に沿って個別のチップサイズに合わせて切断することができる。図２ｃは上記Ｃ２−Ｃ２切断線の位置を把握するにあたり参照できる。
棒状の積層体２２０をチップサイズに切断することにより、積層本体１１１と積層本体の両側面に形成された第１及び第２サイド部１１３、１１４を有するセラミック本体が形成されることができる。
上記棒状の積層体２２０をＣ２−Ｃ２切断線に沿って切断することで、重ね合わされた第１内部電極の中央部と第２内部電極の間に形成された所定の間隔ｄ３が同じ切断線に沿って切断されることができる。他の観点では、第２内部電極の中央部と第１内部電極の間に形成された所定の間隔が同じ切断線に沿って切断されることができる。
これにより、第１内部電極及び第２内部電極の一端はＣ２−Ｃ２切断線に沿う切断面に交互に露出することができる。上記第１内部電極が露出した面は図１ｄに示された積層本体の第３側面３と、上記第２内部電極が露出した面は図１ｄに示された積層本体の第４側面４と理解できる。
上記棒状の積層体２２０をＣ２−Ｃ２切断線に沿って切断することで、ストライプ状の第１内部電極パターン１２１ａ間の所定の間隔ｄ３は半分に切断され、第１内部電極１２１の一端が第４側面から所定の間隔ｄ２をもつようにする。また、第２内部電極１２２が第３側面から所定の間隔をもつようにする。
その後、上記第１及び第２内部電極の一端に連結されるよう、上記第３側面及び第４側面それぞれに外部電極を形成することができる。
本実施形態のように、棒状の積層体２２０に第１及び第２サイド部を形成しチップサイズに切断する場合は、一回の工程で複数の積層本体１１１にサイド部を形成することができる。
また、図示されてはいないが、第１サイド部及び第２サイド部を形成する前に、棒状の積層体をチップサイズに切断して複数の積層本体を形成してもよい。
即ち、棒状の積層体を重ね合わされた第１内部電極の中央部と第２内部電極の間に形成された所定の間隔が同じ切断線に沿って切断されることができる。これにより、第１内部電極及び第２内部電極の一端は切断面に交互に露出することができる。
その後、上記積層本体の第１及び第２側面に第１サイド部及び第２サイド部を形成できる。第１及び第２サイド部の形成方法は上述の方法と同様である。
また、上記第１内部電極が露出した積層本体の第３側面と上記第２内部電極が露出した積層本体の第４側面にそれぞれ外部電極を形成できる。
本発明の一実施形態によると、積層本体の第１及び第２側面に第１及び第２内部電極の末端が露出する。積層された複数の第１及び第２内部電極は同時に切断され、上記内部電極の末端は一直線上に置かれることができる。その後、上記積層本体の第１及び第２側面に第１及び第２サイド部が一括して形成される。上記積層本体及び上記第１及び第２サイド部によりセラミック本体が形成される。即ち、上記第１及び第２サイド部はセラミック本体の第１及び第２側面を形成するようになる。
これにより、本実施形態によると、上記複数の内部電極の末端からセラミック本体の第１及び第２側面までの距離は一定に形成されることができる。また、上記第１及び第２サイド部はセラミックスラリーにより形成され、その厚さは薄く形成されることができる。
上述したように、内部電極は、異なる極性を有する外部電極との絶縁性を維持するための最小面積を除き、誘電体層の幅方向に対しては全体的に形成されることができる。これによって、内部電極間の重畳面積を容易に形成でき、内部電極の重畳面積が拡大し容量を最大化できるようになる。
また、内部電極による段差の発生を抑え、絶縁抵抗の加速寿命や信頼性が低下することを防止することができる。
以下、本発明の実施形態、および、本発明の実施形態の効果を記載する。
本発明の実施形態は、対向する第１側面及び第２側面、上記第１側面及び第２側面を連結する第３側面及び第４側面を有するセラミック本体と、上記セラミック本体の内部に形成され、上記第３側面または第４側面に一端が露出する複数の内部電極と、上記第３側面または第４側面に形成され、上記内部電極と電気的に接続される外部電極と、を含み、上記内部電極の末端から上記セラミック本体の第１側面または第２側面までの距離が３０μｍ以下である積層セラミックコンデンサを提供する。
上記セラミック本体は、上記セラミック本体の第３側面と第４側面の間の距離を形成する長さ及び上記内部電極と同じ幅を有する複数の誘電体層が積層された積層本体、上記内部電極の末端から上記セラミック本体の第１側面または第２側面までの距離を形成する第１サイド部及び第２サイド部で構成されることができる。
上記第１サイド部及び第２サイド部は、セラミックスラリーにより形成されることができる。
上記内部電極の末端から上記セラミック本体の第１側面または第２側面までの距離は２μｍ〜２０μｍであることができる。
或いは、上記内部電極の末端から上記セラミック本体の第１側面または第２側面までの距離は１０μｍ〜２０μｍであることができる。
上記内部電極は、一端が上記第３側面に露出し、他端が上記第４側面から所定の間隔をおいて形成される第１内部電極と、一端が第４側面に露出し、他端が上記第３側面から所定の間隔をおいて形成される第２内部電極で構成されることができる。
本発明の実施形態は、複数のストライプ状の第１内部電極パターンが所定の間隔をおいて形成された第１セラミックグリーンシート及び複数のストライプ状の第２内部電極パターンが所定の間隔をおいて形成された第２セラミックグリーンシートを設ける段階と、上記ストライプ状の第１内部電極パターン及び上記ストライプ状の第２内部電極パターンが交差するよう、上記第１セラミックグリーンシート及び上記第２セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、上記ストライプ状の第１内部電極パターン及び第２内部電極パターンを横断し、第１内部電極及び第２内部電極が一定の幅を有し、上記幅方向に上記第１内部電極及び第２内部電極の末端が露出した側面を有するように上記セラミックグリーンシート積層体を切断する段階と、上記第１内部電極及び第２内部電極の末端が露出した側面にセラミックスラリーを用いて第１サイド部及び第２サイド部を形成する段階と、を含む積層セラミックコンデンサの製造方法を提供する。
上記セラミックグリーンシート積層体を形成する段階は、上記ストライプ状の第１内部電極パターンの中央部と上記ストライプ状の第２内部電極パターンの間の所定の間隔が重ね合わされるように積層されることができる。
上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシート積層体が上記第１内部電極及び第２内部電極の末端が露出した側面を有する棒状の積層体になるように行われ、上記第１及び第２サイド部を形成する段階後に、上記第１内部電極の中央部と第２内部電極の間の所定の間隔を同じ切断線に沿って切断して第１内部電極または第２内部電極の一端がそれぞれ露出した第３側面または第４側面を有する積層本体に切断する段階が行われることができる。
上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシートを上記第１内部電極及び第２内部電極の末端が露出した側面を有する棒状の積層体に切断する段階と、上記棒状の積層体を上記第１内部電極の中央部と上記第２内部電極の間の所定の間隔を同じ切断線に沿って切断して第１内部電極または第２内部電極の一端がそれぞれ露出した第３側面または第４側面を有する積層本体に切断する段階とで行われ、上記第１及び第２サイド部を形成する段階は、上記積層本体に対して行われることができる。
上記第１サイド部及び第２サイド部を形成する段階は、上記第１内部電極及び第２内部電極の末端が露出した側面にセラミックスラリーを塗布して行われることができる。
或いは、上記第１サイド部及び第２サイド部を形成する段階は、上記第１内部電極及び第２内部電極の末端が露出した側面をセラミックスラリーにディッピングして行われることができる。
上記セラミックスラリーの量を調節して、上記第１内部電極及び第２内部電極が露出した面から定義される上記第１サイド部及び第２サイド部の幅を３０μｍ以下に形成することができる。
本発明の実施形態によると、上記複数の内部電極の各末端からセラミック本体の第１側面または第２側面までの距離が３０μｍ以下であることができる。
第１及び第２サイド部の幅を適正な範囲に設定することで機械的強度を確保するとともに、内部電極の重畳面積を最大化することで積層セラミックコンデンサの高容量を確保することができる。
また、薄膜の誘電体層及び内部電極が形成されても、内部電極のショートを防ぎ、且つ内部電極による段差の発生を減少させて絶縁抵抗の加速寿命や信頼性を向上させることができる。
また、本発明の実施形態によると、積層された複数の第１及び第２内部電極は同時に切断され、上記内部電極の末端は一直線上に置かれることができる。その後、上記積層本体の第１及び第２側面に第１及び第２サイド部が一括して形成されることができる。これにより、上記複数の内部電極の末端からセラミック本体の第１及び第２側面までの距離は一定に形成されることができる。また、上記第１及び第２サイド部はセラミックスラリーにより形成され、その厚さは薄く形成されることができる。
また、内部電極は、異なる極性を有する外部電極との絶縁性を維持するための最小面積を除き、誘電体層の幅方向に対しては全体的に形成されることができる。これによって、内部電極間の重畳面積を容易に形成でき、内部電極の重畳面積が拡大し容量を最大化できるようになる。
また、内部電極による段差の発生を抑え、絶縁抵抗の加速寿命や信頼性が低下することを防止することができる。
本発明は上述した実施形態及び添付された図面により限定されるものではなく、添付された請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内において多様な形態の置換、変形及び変更が可能であることは当技術分野の通常の知識を有する者には自明であり、これも添付された請求範囲に記載された技術的思想に属する。
１１０ セラミック本体
１１１ 積層本体
１１２ 誘電体層
１１３、１１４ 第１及び第２サイド部
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１１２ａ セラミックグリーンシート
１２１ａ、１２２ａ ストライプ状の第１及び第２内部電極パターン
２１０ セラミックグリーンシート積層体
２２０ 棒状の積層体

Claims (4)

  1. 複数の誘電体層を含み、幅方向に対向する両側面及び長さ方向に対向する両端面を有する積層本体と、
    前記積層本体の内部に形成され、前記積層本体の両側面及び一端面に露出する第１内部電極と、
    前記積層本体の内部に形成され、前記積層本体の両側面及び他端面に露出する第２内部電極と、
    前記積層本体の一側面に形成され、１０μｍ〜３０μｍの幅を有する第１サイド部と、
    前記積層本体の他側面に形成され、１０μｍ〜３０μｍの幅を有する第２サイド部と、を含み、
    前記第１サイド部及び第２サイド部の角はラウンド状の曲線である、積層セラミックコンデンサ。
  2. 前記内部電極と前記誘電体層は同一幅で形成される、請求項１に記載の積層セラミックコンデンサ。
  3. 前記内部電極の幅方向の端部と前記誘電体層の幅方向の端部は一平面上に配置される、請求項１に記載の積層セラミックコンデンサ。
  4. 複数のストライプ状の第１内部電極パターンが所定の間隔をおいて形成された第１セラミックグリーンシート及び複数のストライプ状の第２内部電極パターンが所定の間隔をおいて形成された第２セラミックグリーンシートを設ける段階と、
    前記ストライプ状の第１内部電極パターン及び前記ストライプ状の第２内部電極パターンが交差するよう、前記第１セラミックグリーンシートと前記第２セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、
    前記ストライプ状の第１内部電極パターン及び第２内部電極パターンを横断し、第１内部電極及び第２内部電極が一定幅を有し、前記幅方向に前記第１内部電極及び第２内部電極の末端が露出した側面を有するように前記セラミックグリーンシート積層体を切断する段階と、
    前記第１内部電極及び第２内部電極の末端が露出した側面にセラミックスラリーを用いて１０μｍ〜３０μｍの幅を有する第１サイド部及び第２サイド部を形成する段階と、を含み、
    前記第１サイド部及び第２サイド部の角はラウンド状の曲線である、積層セラミックコンデンサの製造方法。
JP2013184880A 2011-03-09 2013-09-06 積層セラミックコンデンサ及びその製造方法 Pending JP2014003328A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20110021080A KR101141342B1 (ko) 2011-03-09 2011-03-09 적층 세라믹 커패시터 및 그 제조방법
KR10-2011-0021080 2011-03-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011235781A Division JP5420619B2 (ja) 2011-03-09 2011-10-27 積層セラミックコンデンサ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014003328A true JP2014003328A (ja) 2014-01-09

Family

ID=46271331

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011235781A Active JP5420619B2 (ja) 2011-03-09 2011-10-27 積層セラミックコンデンサ及びその製造方法
JP2013184880A Pending JP2014003328A (ja) 2011-03-09 2013-09-06 積層セラミックコンデンサ及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011235781A Active JP5420619B2 (ja) 2011-03-09 2011-10-27 積層セラミックコンデンサ及びその製造方法

Country Status (4)

Country Link
US (4) US8824119B2 (ja)
JP (2) JP5420619B2 (ja)
KR (1) KR101141342B1 (ja)
CN (1) CN102683017B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017118083A (ja) * 2015-03-30 2017-06-29 太陽誘電株式会社 積層セラミックコンデンサ
JP2018093051A (ja) * 2016-12-02 2018-06-14 株式会社村田製作所 電子部品

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101188032B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5900449B2 (ja) * 2012-12-28 2016-04-06 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
KR101565640B1 (ko) * 2013-04-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101548797B1 (ko) 2013-04-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101681358B1 (ko) 2013-04-08 2016-11-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101444598B1 (ko) * 2013-05-13 2014-09-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
JP5790817B2 (ja) 2013-11-05 2015-10-07 株式会社村田製作所 コンデンサ、コンデンサの実装構造体及びテーピング電子部品連
KR101565725B1 (ko) * 2015-01-08 2015-11-05 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
KR102202485B1 (ko) 2015-08-26 2021-01-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6515758B2 (ja) * 2015-09-15 2019-05-22 Tdk株式会社 積層電子部品
JP6745700B2 (ja) * 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6976053B2 (ja) * 2016-12-14 2021-12-01 Tdk株式会社 積層電子部品
US10971308B2 (en) 2018-07-20 2021-04-06 Samsung Electro-Mechanics Co., Ltd Multilayer capacitor
KR20190121141A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN109215906A (zh) * 2018-08-24 2019-01-15 东莞市仙桥电子科技有限公司 新型贴片式ntc及其制造方法
KR102527717B1 (ko) 2018-11-27 2023-05-02 삼성전기주식회사 커패시터 부품
KR102671969B1 (ko) * 2019-08-16 2024-06-05 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116164A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
CN115458331B (zh) * 2022-08-29 2024-08-02 广东风华高新科技股份有限公司 一种多层陶瓷电容器及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153433A (ja) * 1995-12-01 1997-06-10 Taiyo Yuden Co Ltd 積層電子部品の製造方法
JPH1022161A (ja) * 1996-07-04 1998-01-23 Murata Mfg Co Ltd 積層セラミック電子部品
JPH1050545A (ja) * 1996-07-29 1998-02-20 Kyocera Corp 積層セラミックコンデンサ
JPH11297566A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11340083A (ja) * 1998-05-29 1999-12-10 Kyocera Corp 積層セラミックコンデンサ
JP2007243040A (ja) * 2006-03-10 2007-09-20 Tdk Corp 積層セラミック電子部品
JP2009016796A (ja) * 2007-06-08 2009-01-22 Murata Mfg Co Ltd 積層セラミック電子部品
JP2011003846A (ja) * 2009-06-22 2011-01-06 Murata Mfg Co Ltd セラミック電子部品の製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4347650A (en) 1980-09-22 1982-09-07 Avx Corporation Method of making marginless multi-layer ceramic capacitors
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPS6319806A (ja) 1986-07-11 1988-01-27 マルコン電子株式会社 積層セラミツクコンデンサ
JPH03108306A (ja) * 1989-09-21 1991-05-08 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH0614494B2 (ja) 1990-04-27 1994-02-23 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JPH0613259A (ja) * 1992-06-26 1994-01-21 Tokin Corp 積層セラミックコンデンサとその製造方法
US5548474A (en) 1994-03-01 1996-08-20 Avx Corporation Electrical components such as capacitors having electrodes with an insulating edge
JPH0845777A (ja) 1994-08-04 1996-02-16 Matsushita Electric Ind Co Ltd チップ形積層セラミックコンデンサ
JP2000124057A (ja) 1998-10-12 2000-04-28 Tdk Corp 積層型セラミックコンデンサ
JP2000235935A (ja) 1999-02-16 2000-08-29 Matsushita Electric Ind Co Ltd 多連形積層セラミックコンデンサ
JP4428852B2 (ja) 2000-11-29 2010-03-10 京セラ株式会社 積層型電子部品およびその製法
JP2002299148A (ja) 2001-03-30 2002-10-11 Kyocera Corp 積層セラミックコンデンサ及びその製造方法
JP2005136132A (ja) 2003-10-30 2005-05-26 Tdk Corp 積層コンデンサ
JP2005259772A (ja) * 2004-03-09 2005-09-22 Tdk Corp 積層セラミックコンデンサ
WO2005097705A1 (en) * 2004-04-07 2005-10-20 Techpowder S.A. Ultrafine metal oxide production
JP2005303160A (ja) 2004-04-15 2005-10-27 Murata Mfg Co Ltd 積層型半導体セラミック電子部品
JP4650007B2 (ja) * 2005-02-01 2011-03-16 株式会社村田製作所 積層コンデンサ
JP4339816B2 (ja) * 2005-05-02 2009-10-07 Ｔｄｋ株式会社 電子部品
JP2007035850A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2007266115A (ja) * 2006-03-27 2007-10-11 Kyocera Corp 積層コンデンサ
JP2008091400A (ja) 2006-09-29 2008-04-17 Tdk Corp 積層セラミックコンデンサ及びその製造方法
DE102007007113A1 (de) * 2007-02-13 2008-08-28 Epcos Ag Vielschicht-Bauelement
US7859823B2 (en) 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
US8291585B2 (en) * 2007-08-22 2012-10-23 Tdk Corporation Method for manufacturing electronic component
JP2009176771A (ja) * 2008-01-21 2009-08-06 Tdk Corp 積層セラミック電子部品、積層セラミック電子部品の製造方法、及びセラミック素体の不良選別方法
JP5332475B2 (ja) * 2008-10-03 2013-11-06 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5304159B2 (ja) * 2008-10-08 2013-10-02 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP2010153485A (ja) 2008-12-24 2010-07-08 Tdk Corp 電子部品
JP2010267915A (ja) 2009-05-18 2010-11-25 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
CN102652342B (zh) * 2009-12-11 2016-08-03 株式会社村田制作所 层叠型陶瓷电容器
KR101463125B1 (ko) * 2009-12-11 2014-11-20 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 콘덴서

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153433A (ja) * 1995-12-01 1997-06-10 Taiyo Yuden Co Ltd 積層電子部品の製造方法
JPH1022161A (ja) * 1996-07-04 1998-01-23 Murata Mfg Co Ltd 積層セラミック電子部品
JPH1050545A (ja) * 1996-07-29 1998-02-20 Kyocera Corp 積層セラミックコンデンサ
JPH11297566A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11340083A (ja) * 1998-05-29 1999-12-10 Kyocera Corp 積層セラミックコンデンサ
JP2007243040A (ja) * 2006-03-10 2007-09-20 Tdk Corp 積層セラミック電子部品
JP2009016796A (ja) * 2007-06-08 2009-01-22 Murata Mfg Co Ltd 積層セラミック電子部品
JP2011003846A (ja) * 2009-06-22 2011-01-06 Murata Mfg Co Ltd セラミック電子部品の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017118083A (ja) * 2015-03-30 2017-06-29 太陽誘電株式会社 積層セラミックコンデンサ
JP2019050410A (ja) * 2015-03-30 2019-03-28 太陽誘電株式会社 積層セラミックコンデンサ
JP2018093051A (ja) * 2016-12-02 2018-06-14 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
US8824119B2 (en) 2014-09-02
CN102683017A (zh) 2012-09-19
CN102683017B (zh) 2016-08-17
US20170103854A1 (en) 2017-04-13
US20180211786A1 (en) 2018-07-26
KR101141342B1 (ko) 2012-05-03
US10629376B2 (en) 2020-04-21
JP2012191163A (ja) 2012-10-04
JP5420619B2 (ja) 2014-02-19
US20140340815A1 (en) 2014-11-20
US20120229950A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP7315138B2 (ja) 積層セラミックキャパシタ
JP5653886B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5512625B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5654102B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
JP2021002645A (ja) 積層セラミックキャパシタ及びその製造方法
KR20170098560A (ko) 적층 세라믹 전자부품 및 그 제조 방법
JP2014204113A (ja) 積層セラミックキャパシタ及びその製造方法
JP2020027928A (ja) 積層セラミックキャパシタ及びその製造方法
JP2020035992A (ja) 積層セラミックキャパシタ及びその製造方法
JP2020027931A (ja) 積層セラミックキャパシタ及びその製造方法
JP2020027929A (ja) 積層セラミックキャパシタ及びその製造方法
KR20180110450A (ko) 적층형 커패시터 및 그 제조방법
KR102662851B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101240738B1 (ko) 적층 세라믹 커패시터
KR102345117B1 (ko) 적층형 커패시터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160422

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160506

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160722