JP5304159B2 - 積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサの製造方法 Download PDF

Info

Publication number
JP5304159B2
JP5304159B2 JP2008261221A JP2008261221A JP5304159B2 JP 5304159 B2 JP5304159 B2 JP 5304159B2 JP 2008261221 A JP2008261221 A JP 2008261221A JP 2008261221 A JP2008261221 A JP 2008261221A JP 5304159 B2 JP5304159 B2 JP 5304159B2
Authority
JP
Japan
Prior art keywords
internal electrode
resin
chip
laminate
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008261221A
Other languages
English (en)
Other versions
JP2010093038A (ja
Inventor
浩嘉 高島
晋吾 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008261221A priority Critical patent/JP5304159B2/ja
Publication of JP2010093038A publication Critical patent/JP2010093038A/ja
Application granted granted Critical
Publication of JP5304159B2 publication Critical patent/JP5304159B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

この発明は、積層セラミックコンデンサ製造方法に関する。
従来より、通常の積層セラミックコンデンサは以下の方法によって製作されている。先ず、セラミックグリーンシートの表面に所定サイズの長方形の内部電極パターンを縦横に配列して印刷した後、該セラミックグリーンシートを複数枚積み重ねて積層体とする。次に、積層体を所定サイズにカットしてチップ状積層体を形成する。このチップ状積層体は、一方の端部に内部電極が導出された層と他方の端部に内部電極が導出された層とが交互に積層されている。次に、チップ状積層体の両端部にそれぞれ外部電極を形成し、内部電極と外部電極を電気的に接続して完成品としている。
また、特許文献1に記載されている積層セラミック電子部品の製造方法は、ガラス粉末を含むスリップを用いた電気泳動法により積層セラミック電子部品の端面に露出した内部電極の一部とその周辺のセラミック上に、選択的に前記ガラス粉末を電着させる工程を有する方法である。すなわち、内部電極をマザーセラミックグリーンシートの表面全面に形成し、該マザーセラミックグリーンシートを複数枚積み重ねてマザー積層体とする。次に、マザー積層体のガラス粉末を電着させたい内部電極に帯電したガラス粉末と異なる極性の電圧をかけるとともに、ガラス粉末を電着させない内部電極には前記電圧とは極性が逆の電圧をかける。これにより、帯電したガラス粉末を電気泳動によって、マザー積層体の端面に露出した内部電極の一部とその周辺のセラミック上に、選択的に前記ガラス粉末を電着させて覆うことができる。
特開昭60−178678号公報
しかしながら、従来の通常の積層セラミックコンデンサの製造方法では、縦横に配列された長方形の各内部電極パターンが所定の層間ずれ量に収まるようにするため、セラミックグリーンシートを積み重ねる際の位置合わせに時間がかかるとともに、セラミックグリーンシートの積重ね装置も複雑なものであった。特に、近年の薄層大容量の積層セラミックコンデンサでは、積層枚数が多くて積層時間を短縮できず、さらに、積重ね装置が高価格となるため、製造コストを低減することができなかった。
また、特許文献1に記載されている製造方法では、電気泳動法を用いるため電気泳動装置、スリップ液の管理および廃液処理のコストが必要であり、しかも、一般的な生産方法と比較して生産性に劣るという不具合があった。また、マザー積層体の状態で焼成する必要があり、反りなどの焼成不良が発生しやすかった。さらに、焼成後のマザー積層体からチップ状積層体を切り出す必要があり、カット作業が煩雑で工数が多いという問題もあった。
それゆえに、この発明の主たる目的は、焼成工程やカット工程における作業が簡素で安定しており、かつ、電気泳動法などの特殊な工程を必要としない積層セラミックコンデンサ製造方法を提供することである。
この発明は、正の帯電特性を有する第1の樹脂を含む第1の内部電極を第1の絶縁層の表面に形成する工程と、負の帯電特性を有する第2の樹脂を含む第2の内部電極を第2の絶縁層の表面に形成する工程と、前記第1の絶縁層と第2の絶縁層とを交互に積層して積層体を形成する工程と、積層体を所定の寸法にカットして、第1の内部電極および第2の内部電極が両端面に露出しているチップ状積層体を形成する工程と、第1の内部電極を正に帯電させる工程と、第2の内部電極を負に帯電させる工程と、第1の内部電極および第2の内部電極が露出したチップ状積層体の一方の端面に、負に帯電した第1の誘電体粉を付与して、正に帯電した第1の内部電極の露出部分に第1の誘電体粉を付着させる工程と、第1の内部電極および第2の内部電極が露出したチップ状積層体の他方の端面に、正に帯電した第2の誘電体粉を付与して、負に帯電した第2の内部電極の露出部分に第2の誘電体粉を付着させる工程と、チップ状積層体を焼成する工程と、チップ状積層体の両端面に外部電極を形成する工程と、を備えたことを特徴とする、積層セラミックコンデンサの製造方法である。
この発明では、第1の内部電極が正の帯電特性を有し、第2の内部電極が負の帯電特性を有しているため、第1の内部電極を正に帯電させ、第2の内部電極を負に帯電させることができる。従って、第1の内部電極および第2の内部電極が露出した積層体の一方の端面に、負に帯電した誘電体粉を付与することにより、正に帯電した第1の内部電極の露出部分に第1の誘電体粉が選択的に付着し、露出部分は第1の誘電体に覆われる。同様に、第1の内部電極および第2の内部電極が露出した積層体の他方の端面に、正に帯電した誘電体粉を付与することにより、負に帯電した第2の内部電極の露出部分に第2の誘電体粉が選択的に付着し、露出部分は第2の誘電体に覆われる。この後、積層体の両端部にそれぞれ第1の外部電極および第2の外部電極を設けると、第1の誘電体および第2の誘電体によってそれぞれ選択的に覆われた第1の内部電極および第2の内部電極の箇所では、外部電極と内部電極の電気的接続が阻止される。この結果、第1の内部電極と第1の外部電極が電気的に接続し、第2の内部電極と第2の外部電極が電気的に接続する。
この発明では、電気泳動法などの特殊な工程を必要としないため、電気泳動装置、スリップ液の管理および廃液処理のコストが不要となる。また、チップ状積層体の状態で焼成するため、反りなどの焼成不良も発生しにくい。さらに、焼成前にマザー積層体からチップ状積層体を切り出すため、カット作業が容易であり、量産に適した積層セラミックコンデンサの製造方法が得られる。
そして、本発明は、第1の内部電極を正に帯電させる工程と第2の内部電極を負に帯電させる工程とが、第1の樹脂と第2の樹脂との帯電特性の中間の帯電特性を有する物質を、第1の内部電極および第2の内部電極に接触させることによって、第1の内部電極を正に帯電させ、第2の内部電極を負に帯電させる方法であることを特徴とする。これにより、第1の内部電極および第2の内部電極の帯電を一つの工程で行うことができる。
また、第1の樹脂をエチルセルロース樹脂とし、第2の樹脂をアクリル樹脂とし、中間の帯電特性を有する物質を木綿とすることにより、特殊な材料を用いることなく、汎用の材料で第1の内部電極および第2の内部電極をそれぞれ帯電させることができ、製造コストがより一層低減する。
この発明によれば、焼成工程やカット工程における作業が簡素で安定しており、かつ、電気泳動法などの特殊な工程を必要としないので、積層セラミックコンデンサの製造コストを低減できる。
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の発明を実施するための最良の形態の説明から一層明らかとなろう。
(第1の実施形態)
図1は積層セラミックコンデンサの製造方法を示すフローチャートであり、図2〜図9は積層セラミックコンデンサを製造するための各工程を順次示した図である。以下、この発明に係る積層セラミックコンデンサをその製造方法とともに説明する。
先ず、工程S1で、キャリアフィルム上に図2に示すようなセラミックグリーンシート2a,2bを形成する。ただし、図2にはセラミックグリーンシート2aのみを記載している。キャリアフィルムにはPET(ポリエチレンテレフタレート)樹脂などが用いられる。セラミックグリーンシート2a,2bの厚みは、例えば0.3μm以上に設定される。
次に、工程S2で、セラミックグリーンシート2aの表面全面に、印刷法により内部電極4aを形成する。内部電極4aの形成には、Ni粉を主成分とし、エチルセルロース樹脂材料や溶剤などと混合して周知の方法でペースト状にしたもの(エチルセルロース樹脂ペースト)を用いる。内部電極4aはセラミックグリーンシート2aの全面に形成されるため、印刷時のにじみを心配する必要がなく、内部電極4aのサイズのばらつきもなくなる。
同様にして、セラミックグリーンシート2bの表面全面に、印刷法により内部電極4bを形成する。内部電極4bの形成には、Ni粉を主成分とし、アクリル樹脂材料や溶剤などと混合して周知の方法でペースト状にしたもの(アクリル樹脂ペースト)を用いる。ここで帯電列において、エチルセルロース樹脂は正に帯電しやすく、アクリル樹脂は負に帯電しやすい。なお、エチルセルロース樹脂ペーストとアクリル樹脂ペーストは、共材添加量や金属粒子径・形状・表面のコーティングなどを最適化し、後工程の焼成時の熱収縮率がほぼ等しくなるようにしている。
次に、工程S3で、セラミックグリーンシート2a,2bをそれぞれキャリアフィルムから剥離した後、図3に示すようにセラミックグリーンシート2a,2bを交互に積層する。内部電極4a,4bがセラミックグリーンシート2a,2bの全面に形成されているため、セラミックグリーンシート2a,2bをキャリアフィルムから容易に剥離できる。積層時に求められるシート2a,2bの位置決め精度は緩くてもよく、±500μmの誤差範囲内であれば十分である。また、セラミックグリーンシート2a,2bを積み重ねる際に、積層ずれを問題としなくてもよいため、積層時の仮圧着を必ずしも行う必要がなく、積層時の仮圧着を行わないときには簡素な積重ね装置ですむ。
さらに、内部電極4a,4bを形成したセラミックグリーンシート2a,2bの上下に、複数枚の保護用セラミックグリーンシート8を積層して圧着(本圧着)して積層体10とする。このとき、内部電極4a,4bがセラミックグリーンシート2a,2bの全面に形成されているため、圧着時の圧力が内部電極4a,4b全面に均等に加わり、内部電極4a,4bの歪みが発生しにくい。そして、長方形の内部電極パターンを縦横に配列して作成する従来の積層セラミックコンデンサの製造方法において、積層セラミックコンデンサの薄層化に伴って発生していた段差問題(積層セラミックコンデンサ表面において内部電極4a,4bが重なった部分と重なっていない部分との間で段差が生じる問題)も解消される。さらに、内部電極4a,4bの流動も生じ難いため、後述のチップ状積層体20の高さ寸法を均一化できる。
次に、工程S4で、積層体10を図2に一点鎖線で表示したカット線Pに沿って所定サイズ毎に切り出す。これにより、図4に示すチップ状積層体20を作成する。このとき、チップ状積層体20の長さ方向の寸法は、焼成時の収縮量を考慮して製品寸法より若干大きく設定されている。また、チップ状積層体20の幅方向の寸法は、焼成時の収縮量と次工程S5での保護材12(図5参照)の厚みを考慮して設定されている。内部電極4a,4bがセラミックグリーンシート2a,2bの全面に形成されているため、カット位置検出と位置決めが不要となり、定ピッチでのカットができる。従って、カット機の低価格化とカットスピードの向上が可能となる。チップ状積層体20の四つの側面をなすカット面には、内部電極4a,4bが露出している。
次に、工程S5で、図5に示すようにチップ状積層体20の幅方向の対向する側面にそれぞれ保護材12を形成する。保護材12はセラミックスラリをチップ状積層体20の側面に塗布することによって形成される。セラミックスラリはセラミックグリーンシート2a,2bと同様のセラミック材料からなることが好ましい。焼成時に同一条件で両者を焼成することができるとともに、セラミックグリーンシート2a,2bとセラミックスラリとの界面で異常反応を起こさせないためである。保護材12の厚みは50〜100μm程度とする。
次に、工程S6で、帯電列にてエチルセルロース樹脂とアクリル樹脂の帯電特性の中間の帯電特性を有する木綿を、チップ状積層体20の長さ方向の対向する二つの側面(以下、端面と称する)に十分接触させる。その後、木綿を端面から剥すことにより、図6に示すように、エチルセルロース樹脂を含む内部電極4aは正に帯電(剥離帯電)し、アクリル樹脂を含む内部電極4bは負に帯電(剥離帯電)する。これにより、内部電極4aおよび内部電極4bの帯電を一つの工程で行うことができる。
次に、工程S7で、チップ状積層体20の両端面に誘電体粉末を選択的に付与する。すなわち、図7(a)に示すように、誘電体粉末32aを絶縁性のトレイ30の中に入れた後、負に帯電し易い物質からなる部材で撹拌することによって正に帯電させる。誘電体粉末32aはセラミックグリーンシート2a,2bに使用されたセラミックと同一組成のものである。
次に、図7(b)に示すように、チップ状積層体20の一方の端面を、正に帯電した誘電体粉末32aの表面に近接させる。チップ状積層体20の端面に露出している内部電極4a、4bのうち、内部電極4aは正に帯電しているので、誘電体粉末32aと反発し合って内部電極4aに誘電体粉末32aは付着しない。一方、内部電極4bは負に帯電しているので、誘電体粉末32aが引き付けられ、図7(c)に示すように、内部電極4bおよびその周辺のセラミック上に誘電体粉末32aが付着する。このとき、正に帯電した誘電体粉末32aが内部電極4bに付着することによって、内部電極4bが有する負の電荷量は若干減少するが、誘電体粉末32aの付着量が限定的であるため、内部電極4bの電位はゼロにならず、内部電極4bは負に帯電した状態を維持している。
同様にして、チップ状積層体20の他方の端面を、負に帯電した誘電体粉末32bの表面に近接させる。誘電体粉末32bは、絶縁性のトレイ30の中に入れられた後、正に帯電し易い物質からなる部材で撹拌することによって負に帯電している。チップ状積層体20の端面に露出している内部電極4a、4bのうち、内部電極4bは負に帯電しているので、誘電体粉末32bと反発し合って内部電極4bに誘電体粉末32bは付着しない。一方、内部電極4aは正に帯電しているので、誘電体粉末32bが引き付けられ、内部電極4aおよびその周辺のセラミック上に誘電体粉末32bが付着する。こうして、図8に示すように、チップ状積層体20の両端面に誘電体粉末32a,32bが選択的に付着する。この後、誘電体粉末32a,32bを焼き付ける。
次に、工程S8で、チップ状積層体20を焼成する。異種樹脂を含む内部電極4a,4bが等しく焼成できるように、雰囲気や昇温条件を設定する。
次に、工程S9で、図9に示すように、チップ状積層体20の両端面にそれぞれ外部電極16a,16bを形成する。外部電極16a,16bは、内部電極4a,4bの形成に用いたNi粉を主成分とし、樹脂材料や溶剤などと混合して周知の方法でペースト状にしたものを塗布することによって形成する。この後、外部電極16a,16bの焼付けを行う。次に、外部電極16a,16bの表面に、電解めっきや無電解めっきによりめっきを行う。
こうして、得られた積層セラミックコンデンサは、内部電極4aと外部電極16a同士が電気的に接続し、内部電極4bと外部電極16b同士が電気的に接続している。一方、内部電極4bと外部電極16a同士、および内部電極4aと外部電極16b同士は、誘電体32a,32bによって離隔して電気的に接続していない。そして、誘電体粉末32a,32bの付着工程S7で、誘電体粉末32a,32bと内部電極4a,4bとの間の付着および非付着を制御できるので、電気泳動法などの特殊な工程を必要とせず、電気泳動装置、スリップ液の管理および廃液処理のコストが不要となる。
また、チップ状積層体20の状態で焼成するため、反りなどの焼成不良も発生しにくい。さらに、焼成前に積層体10からチップ状積層体20を切り出すため、カット作業が容易であり、量産に適した積層セラミックコンデンサの製造方法が得られる。さらに、外部電極16a,16bと内部電極4a,4bとの間隔を最小化できるため、同一体積の積層セラミックコンデンサであっても、静電容量の大きいものが得られる。また、内部電極4a,4bをセラミックグリーンシート2a、2bの表面全面に形成しているので、積層時に求められるシート2a,2bの位置決め精度は緩くてもよい。この結果、積層セラミックコンデンサの製造コストを低減できる。
(第2の実施形態)
第2の実施形態は、積層体10からチップ状積層体20を切り出したときに、チップ状積層体20の内部電極4a,4bの幅がチップ状積層体20の幅より小さくなるように、図10に示すように、複数本のストライプ状の内部電極4a,4b(図中斜線で表示している)をセラミックグリーンシート2a、2bの表面に形成したものである。これにより、前記第1実施形態において必要であったチップ状積層体20の側面に保護材12を形成する工程を省略できる(図1のフローチャート参照)。
ストライプ状の内部電極4a,4bが形成されたセラミックグリーンシート2a,2bは、工程S3で、それぞれキャリアフィルムから剥離された後、図11に示すようにセラミックグリーンシート2a,2bを交互に積層する。このとき、セラミックグリーンシート2a,2bは、ストライプ状の内部電極4a,4bが、その電極幅方向において、シート2a,2bを挟んで重なり合うように精度良く積み重ねられる。なお、ストライプ状内部電極4a,4bの長さ方向の位置決め精度は緩くてもよく、±500μmの誤差範囲内であれば十分である。さらに、内部電極4a,4bを形成したセラミックグリーンシート2a,2bの上下に、複数枚の保護用セラミックグリーンシート8を積層して圧着(本圧着)して積層体10とする。
次に、工程S4で、積層体10を図10に一点鎖線で表示したカット線Pに沿って所定サイズ毎に切り出す。これにより、図12に示すチップ状積層体20Aを作成する。このとき、チップ状積層体20Aの長さ方向および幅方向の寸法は、焼成時の収縮量を考慮して製品寸法より若干大きく設定されている。チップ状積層体20Aの両端面をなすカット面には、内部電極4a,4bが露出している。
次に、工程S6で、内部電極4aおよび内部電極4bの帯電を行う。これ以降の工程S6〜S9は前記第1実施形態で説明しているので省略する。こうして、得られた積層セラミックコンデンサは、前記第1実施形態の積層セラミックコンデンサと同様の作用効果を奏する。
(他の実施形態)
なお、この発明は、前記実施形態に限定されるものではなく、その要旨の範囲内で種々に変形される。例えば、内部電極のペーストに含まれる樹脂の組み合わせとして、前記実施形態ではエチルセルロース樹脂とアクリル樹脂の組み合わせを例にして説明したが、必ずしもこの組み合わせに限るものではなく、正負に選択的に帯電できる他の樹脂の組み合わせであってもよい。
また、前記実施形態では、互いに帯電特性の異なる二つの樹脂を内部電極のペーストにそれぞれ添加することによって、正負の帯電をコントロールしているが、互いに帯電特性の異なる二つの帯電剤を内部電極のペーストにそれぞれ添加することによって、正負の帯電をコントロールする方法であってもよい。また、複数のコンデンサ素子を内蔵したアレイタイプの積層セラミックコンデンサであってもよい。
この発明の積層セラミックコンデンサの製造方法の一例を示すフローチャートである。 積層セラミックコンデンサに用いられるセラミックグリーンシートと内部電極とを示す平面図である。 セラミックグリーンシートの積層を説明するための斜視図である。 チップ状積層体を示す斜視図である。 保護材を形成されたチップ状積層体を示す斜視図である。 図5の線VI−VIにおける断面を示す模式図である。 図6に続く製造工程を示す断面模式図である。 図7に続く製造工程を示す断面模式図である。 図8に続く製造工程を示す断面模式図である。 積層セラミックコンデンサに用いられる別のセラミックグリーンシートと内部電極とを示す平面図である。 別のセラミックグリーンシートによる積層を説明するための斜視図である。 別のチップ状積層体を示す斜視図である。
符号の説明
2a,2b セラミックグリーンシート
4a,4b 内部電極
16a,16b 外部電極
20,20A チップ状積層体
32a,32b 誘電体粉末

Claims (4)

  1. 正の帯電特性を有する第1の樹脂を含む第1の内部電極を第1の絶縁層の表面に形成する工程と、
    負の帯電特性を有する第2の樹脂を含む第2の内部電極を第2の絶縁層の表面に形成する工程と、
    前記第1の絶縁層と前記第2の絶縁層とを交互に積層して積層体を形成する工程と、
    前記積層体を所定の寸法にカットして、第1の内部電極および第2の内部電極が両端面に露出しているチップ状積層体を形成する工程と、
    前記第1の内部電極を正に帯電させる工程と、
    前記第2の内部電極を負に帯電させる工程と、
    前記第1の内部電極および前記第2の内部電極が露出した前記チップ状積層体の一方の端面に、負に帯電した第1の誘電体粉を付与して、正に帯電した前記第1の内部電極の露出部分に前記第1の誘電体粉を付着させる工程と、
    前記第1の内部電極および前記第2の内部電極が露出した前記チップ状積層体の他方の端面に、正に帯電した第2の誘電体粉を付与して、負に帯電した前記第2の内部電極の露出部分に前記第2の誘電体粉を付着させる工程と、
    前記チップ状積層体を焼成する工程と、
    前記チップ状積層体の両端面に外部電極を形成する工程と、
    を備えたことを特徴とする、積層セラミックコンデンサの製造方法。
  2. 前記第1の内部電極を正に帯電させる工程と前記第2の内部電極を負に帯電させる工程とが、前記第1の樹脂と前記第2の樹脂との帯電特性の中間の帯電特性を有する物質を、前記第1の内部電極および前記第2の内部電極に接触させることによって、前記第1の内部電極を正に帯電させ、前記第2の内部電極を負に帯電させることを特徴とする、請求項1に記載の積層セラミックコンデンサの製造方法。
  3. 前記第1の樹脂がエチルセルロース樹脂であり、前記第2の樹脂がアクリル樹脂であることを特徴とする、請求項1または請求項2に記載の積層セラミックコンデンサの製造方法。
  4. 前記第1の樹脂がエチルセルロース樹脂であり、前記第2の樹脂がアクリル樹脂であり、前記中間の帯電特性を有する物質が木綿であることを特徴とする、請求項2に記載の積層セラミックコンデンサの製造方法。
JP2008261221A 2008-10-08 2008-10-08 積層セラミックコンデンサの製造方法 Active JP5304159B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008261221A JP5304159B2 (ja) 2008-10-08 2008-10-08 積層セラミックコンデンサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008261221A JP5304159B2 (ja) 2008-10-08 2008-10-08 積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2010093038A JP2010093038A (ja) 2010-04-22
JP5304159B2 true JP5304159B2 (ja) 2013-10-02

Family

ID=42255489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008261221A Active JP5304159B2 (ja) 2008-10-08 2008-10-08 積層セラミックコンデンサの製造方法

Country Status (1)

Country Link
JP (1) JP5304159B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102652343B (zh) 2009-12-11 2014-07-23 株式会社村田制作所 层叠型陶瓷电子部件
KR101523630B1 (ko) 2009-12-11 2015-05-28 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품
CN102640240B (zh) 2009-12-11 2014-08-27 株式会社村田制作所 层叠型陶瓷电容器
WO2011071146A1 (ja) 2009-12-11 2011-06-16 株式会社村田製作所 積層型セラミックコンデンサ
KR101141457B1 (ko) 2010-12-08 2012-05-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
KR101141402B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101141342B1 (ko) 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101188032B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101187939B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101141361B1 (ko) * 2011-03-14 2012-05-03 삼성전기주식회사 적층형 세라믹 콘덴서 및 그 제조방법
CN102324905A (zh) * 2011-06-01 2012-01-18 浙江嘉康电子股份有限公司 片式频率器件内电极的引出方法
KR101971912B1 (ko) * 2012-03-05 2019-04-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP6083126B2 (ja) * 2012-04-06 2017-02-22 株式会社村田製作所 電子部品の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6086883A (ja) * 1983-10-18 1985-05-16 Nec Corp 電歪効果素子の製造方法
JPS6086882A (ja) * 1983-10-18 1985-05-16 Nec Corp 電歪効果素子の製造方法
JPS60178678A (ja) * 1984-02-24 1985-09-12 Nec Corp セラミツク積層体電子部品の製造方法
JP4622974B2 (ja) * 2006-09-19 2011-02-02 Tdk株式会社 導電性ペースト、積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
JP2010093038A (ja) 2010-04-22

Similar Documents

Publication Publication Date Title
JP5304159B2 (ja) 積層セラミックコンデンサの製造方法
TWI488199B (zh) 多層式陶瓷電容器、具有多層式陶瓷電容器於其上的電路板的安裝結構、及用於多層式陶瓷電容器的包裝單元
KR101444536B1 (ko) 적층 세라믹 전자 부품 및 그 제조방법
JP5605053B2 (ja) 積層セラミック電子部品の製造方法
JP2012094820A (ja) 積層セラミック電子部品
US20130208398A1 (en) Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
JP2008091400A (ja) 積層セラミックコンデンサ及びその製造方法
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
JP2023165867A (ja) 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
JP2012009679A (ja) セラミック電子部品及びその製造方法
JP5332480B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2007073883A (ja) チップ型コンデンサ
JPS59175176A (ja) 電歪効果素子の製造方法
JP2004179436A (ja) 積層セラミックコンデンサ
JP2003045740A (ja) 積層型電子部品
WO2019132017A1 (ja) 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連
JP3891009B2 (ja) セラミック積層体の製造方法
WO2023243504A1 (ja) 積層セラミック電子部品
JP2011134832A (ja) 積層セラミックコンデンサおよびその製法
TW202405837A (zh) 積層陶瓷電子零件
US20230260710A1 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP2003229324A (ja) 積層セラミックコンデンサおよびその製造方法
WO2022270299A1 (ja) 積層セラミック電子部品およびその製造方法
WO2023089871A1 (ja) 積層セラミック電子部品及びその製造方法
CN115705957A (zh) 积层陶瓷电容的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5304159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150