WO2019132017A1

WO2019132017A1 - 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連

Info

Publication number: WO2019132017A1
Application number: PCT/JP2018/048524
Authority: WO
Inventors: 英孝杉山
Original assignee: 株式会社村田製作所
Priority date: 2017-12-29
Filing date: 2018-12-28
Publication date: 2019-07-04
Also published as: US20200328029A1; JP7040534B2; US11398351B2; JPWO2019132017A1

Abstract

【課題】積層セラミックコンデンサについて、その外部電極に形成される樹脂層によるクラック抑制効果を有した上で、ＥＳＲの増加の抑制可能な積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサ１０は、積層体１２と第１および第２の外部電極２４ａ，２４ｂとを有する。第１および第２の外部電極２４ａ，２４ｂは、第１および第２の下地電極層２６ａ，２６ｂと第１および第２の主面側樹脂層２８ａ，２８ｂと第１および第２のめっき層３２ａ，３２ｂとを含む。第１および第２の主面側樹脂層２８ａ，２８ｂは、第１の主面１２ａ上に位置する第１および第２の下地電極層２６ａ，２６ｂの端部を覆うように配置され、第１の主面１２ａから連続して第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように配置される。

Description

積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連

　この発明は、積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連に関し、特に、複層構造の外部電極を備えた積層セラミックコンデンサ、その実装構造体および電子部品連に関する。

　近年、積層セラミックコンデンサに代表されるセラミック電子部品は、従来に比べてより過酷な環境下で使用されるようになってきている。
　たとえば、携帯電話や携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミックコンデンサについては、落下時の衝撃に耐えることが求められている。具体的には、落下衝撃を受けても、実装基板から積層セラミックコンデンサが脱落しない、または積層セラミックコンデンサにクラックが生じないようにする必要がある。

　これを受けて、積層セラミックコンデンサの外部電極に熱硬化性樹脂ペーストを用いることが提案されている。たとえば、特許文献１では、従来の電極層とＮｉめっき層との間に、エポキシ系熱硬化性樹脂層を形成し、厳しい環境下でも、積層体にクラックが入らないような対策を行っている。

特開平１１－１６２７７１号公報

　しかしながら、特許文献１のように電極層とＮｉめっき層との間にエポキシ系熱硬化性樹脂層を形成した設計においては、エポキシ系熱硬化性樹脂層とＮｉめっき層との接触抵抗が高くなり、等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ　Ｓｅｒｉｅｓ　Ｒｅｓｉｓｔａｎｃｅ、以下、「ＥＳＲ」という。）が高くなるという問題が生じることがあった。

　それゆえに、この発明の主たる目的は、積層セラミックコンデンサについて、その外部電極に形成される樹脂層によるクラック抑制効果を有した上で、ＥＳＲの増加の抑制可能な積層セラミックコンデンサを提供することである。

　この発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と積層された内部電極層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、内部電極層に接続される、端面上、および第１および第２の主面上の一部、および第１および第２の側面上の一部に配置された一対の外部電極と、を有する積層セラミックコンデンサにおいて、一対の外部電極のそれぞれは、下地電極層と、樹脂層と、下地電極層と樹脂層とを覆うように配置されるめっき層と、を有し、下地電極層の端部の一部は樹脂層によって覆われる領域と樹脂層によって覆われない領域とを有し、下地電極層の第１の端面および第２の端面を被覆した領域は、樹脂層に覆われていない、積層セラミックコンデンサである。
　また、この発明に係る積層セラミックコンデンサは、樹脂層が、第１の主面上および第２の主面上の少なくとも一方に位置する下地電極層の端部の全体を覆うことが好ましい。
　この発明に係る積層セラミックコンデンサは、第１の側面上および第２の側面上に位置する下地電極層の端部、高さ方向中央部において樹脂層に覆われていない領域を有することが好ましい。
　また、この発明に係る積層セラミックコンデンサは、さらに、第１の側面上および第２の側面上に位置する下地電極層の端部の一部を覆い、主面上に位置する下地電極層の端部を覆う樹脂層と連続して配置されていることが好ましい。
　さらに、この発明に係る積層セラミックコンデンサは、樹脂層が、第１の主面上および第２の主面上に位置する下地電極層の端部の全体を覆うように配置されていることが好ましい。
　また、この発明に係る積層セラミックコンデンサは、樹脂層が、第１の主面上または第２の主面上の少なくとも一方ならびに第１の側面上および第２の側面上には形成されないことが好ましい。
　さらに、この発明に係る積層セラミックコンデンサは、主面上において、樹脂層が下地電極層を覆っている領域の長さ方向の長さの最小値が、１０μｍ以上であることが好ましい。
　また、この発明に係る積層セラミックコンデンサは、主面上において、樹脂層が積層体の表面を覆っている領域の長さ方向の長さの最小値が、１０μｍ以上であることが好ましい。
　さらに、この発明に係る積層セラミックコンデンサは、樹脂層が熱硬化性樹脂と金属成分とを含んでいてもよいし、金属成分を含まないようにしてもよい。

　この発明に係る積層セラミックコンデンサは、一対の外部電極のそれぞれは、下地電極層と、樹脂層と、下地電極層と樹脂層とを覆うように配置されるめっき層と、を有し、下地電極層の端部の一部は樹脂層によって覆われる領域と樹脂層によって覆われていない領域とを有するので、積層セラミックコンデンサの機械的強度を確保することができ、したがって、落下衝撃や実装基板のたわみ応力が発生した際に、より確実にその応力を吸収することができることから、積層体にクラックが発生してしまうことを抑制することができる。また、この発明に係る積層セラミックコンデンサは、樹脂層が、下地電極層の第１の端面および第２の端面を被覆した領域には形成されないので、積層セラミックコンデンサのＥＳＲの増大を抑制することができる。
　また、第１の側面上および第２の側面上に位置する下地電極層の高さ方向中央部が、樹脂層に覆われていない領域を有すると、はんだ爆ぜの発生を抑制することができる。
　さらに、樹脂層が、第１の側面上および第２の側面上に位置する下地電極層の端部の一部を覆い、主面上に位置する下地電極層の端部を覆う樹脂層と連続して配置されていると、第１の側面のみならず第２の側面に形成されるめっき層の長さ方向の長さをより長く配置させることができるので、積層セラミックコンデンサをリフロー実装させるときに、外部電極に対して広範囲に半田の量を配置させることができることから、積層セラミックコンデンサを実装基板により安定して実装させることができる。
　また、樹脂層が、第１の主面上および第２の主面上に位置する下地電極層の端部の全体を覆うように配置されていると、第１の主面側のみならず第２の主面側にも樹脂層が配置されるので、第１の主面や第２の主面のいずれの主面も実装面として、実装基板に実装させることが可能となる。
　さらに、樹脂層が第２の主面上および第１および第２の側面上に形成されないと、積層体の寸法を大きくすることができ、それに伴い内部電極の面積の向上および積層数の増加につながるため、積層セラミックコンデンサの寸法をそのままに静電容量を大きくすることができる。
　また、主面上において、樹脂層が下地電極層を覆っている領域の長さ方向の長さの最小値が、１０μｍ以上である場合や、主面上において、樹脂層が積層体の表面を覆っている領域の長さ方向の長さの最小値が、１０μｍ以上であると、実装基板等がたわむことにより生ずる積層セラミックコンデンサに生ずるクラックの発生をより確実に抑制することができる。
　さらに、樹脂層が熱硬化性樹脂と金属成分とを含むと、めっき層を容易に形成することができる。
　また、樹脂層が金属成分を含まない場合であっても、積層セラミックコンデンサに対する抑制効果を有した上で、ＥＳＲの増加を抑制することができる。

　この発明によれば、積層セラミックコンデンサについて、その外部電極に形成される樹脂層によるクラック抑制効果を有した上で、ＥＳＲの増加の抑制可能な積層セラミックコンデンサが得られる。

　この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明の第１の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。（ａ）は、この発明の第１の実施の形態に係る積層セラミックコンデンサを示す図１のＩＩ－ＩＩ線における断面図であり、（ｂ）は、積層セラミックコンデンサの端面における部分拡大図である。この発明の第１の実施の形態に係る積層セラミックコンデンサを示す図２のＩＩＩ－ＩＩＩ線における断面図である。この発明の第１の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。この発明の第２の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。この発明の第２の実施の形態に係る積層セラミックコンデンサを示す図５のＶＩ－ＶＩ線における断面図である。この発明の第２の実施の形態に係る積層セラミックコンデンサを示す図６のＶＩＩ－ＶＩＩ線における断面図である。この発明の第２の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。この発明の第３の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。この発明の第３の実施の形態に係る積層セラミックコンデンサを示す図９のＸ－Ｘ線における断面図である。この発明の第３の実施の形態に係る積層セラミックコンデンサを示す図１０のＸＩ－ＸＩ線における断面図である。この発明の第３の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。この発明の第３の実施の形態に係る積層セラミックコンデンサの第１の側面側を示す平面図である。この発明の第４の実施の形態に係る積層セラミックコンデンサの一例を示す断面図である。この発明の第４の実施の形態に係る積層セラミックコンデンサを示す図１４のＸＶ－ＸＶ線における断面図である。この発明の第４の実施の形態に係る積層セラミックコンデンサを示す図１４のＸＶＩ－ＸＶＩ線における断面図である。この発明の第５の実施の形態に係る積層セラミックコンデンサを示す断面図である。この発明の第６の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図１８のＸＩＸ－ＸＩＸ線における断面図である。図１８のＸＸ－ＸＸ線における断面図である。（ａ）は、図１８の積層セラミックコンデンサを構成する第１の内部電極層を示す図であり、（ｂ）は、第２の内部電極層を示す図である。この発明の第６の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。この発明の第７の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図２３のＸＸＩＶ－ＸＸＩＶ線における断面図である。図２３のＸＸＶ－ＸＸＶ線における断面図である。この発明の第７の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。この発明の第８の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図２７のＸＸＶＩＩＩ－ＸＸＶＩＩＩ線における断面図である。図２７のＸＸＩＸ－ＸＸＩＸ線における断面図である。この発明の第８の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。この発明の第９の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図３１のＸＸＸＩＩ－ＸＸＸＩＩ線における断面図である。図３１のＸＸＸＩＩＩ－ＸＸＸＩＩＩ線における断面図である。この発明の第１０の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図３４のＸＸＸＶ－ＸＸＸＶ線における断面図である。図３５のＸＸＸＶＩ－ＸＸＸＶＩ線における断面図である。図３５のＸＸＸＶＩＩ－ＸＸＸＶＩＩ線における断面図である。この発明の第１０の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。この発明の第１１の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図３９のＸＸＸＸ－ＸＸＸＸ線における断面図である。図４０のＸＸＸＸＩ－ＸＸＸＸＩ線における断面図である。図４０のＸＸＸＸＩＩ－ＸＸＸＸＩＩ線における断面図である。図４０のＸＸＸＸＩＩＩ－ＸＸＸＸＩＩＩ線における断面図である。この発明の第１１の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。この発明に係る電子部品連の平面図である。図４５のＸＸＸＸＶＩ－ＸＸＸＸＶＩ線における断面図である。この発明に係る積層セラミックコンデンサの実装構造体の一例を示す断面図である。たわみ試験において、ｅ寸端差の大きさとクラックの発生の有無との関係を示す図である。ＥＳＲ測定試験において、従来例、実施例および参考例の各試料に対してＥＳＲを測定した結果を示す図である。

１．積層セラミックコンデンサ
　この発明の第１の実施の形態に係る積層セラミックコンデンサについて説明する。図１は、この発明の第１の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図２（ａ）は、この発明の第１の実施の形態に係る積層セラミックコンデンサを示す図１のＩＩ－ＩＩ線における断面図であり、図２（ｂ）は、積層セラミックコンデンサの端面における部分拡大図である。図３は、この発明の第１の実施の形態に係る積層セラミックコンデンサを示す図２のＩＩＩ－ＩＩＩ線における断面図である。図４は、この発明の第１の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。

　図１ないし図３に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。

　積層体１２は、積層された複数の誘電体層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、高さ方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、高さ方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、高さ方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。

　積層体１２は、複数枚の誘電体層１４から構成される外層部１４ａと単数もしくは複数枚の誘電体層１４とそれらの上に配置される複数枚の内部電極層１６から構成される内層部１４ｂとを含む。外層部１４ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する誘電体層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する誘電体層１４である。そして、両外層部１４ａに挟まれた領域が内層部１４ｂである。

　誘電体層１４は、たとえば、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、またはＣａＺｒＯ₃などの主成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。

　焼成後の誘電体層１４の厚みは、０．５μｍ以上２０μｍ以下であることが好ましい。

　積層体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の高さ方向ｘに沿って誘電体層１４を挟んで等間隔に交互に配置されるように埋設されている。

　第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部１８ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２０ａを有する。第１の引出電極部２０ａは、その端部が第１の端面１２ｅに引き出されている。
　第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２０ｂを有する。第２の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出されている。

　積層体１２は、第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間および第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（以下、「Ｗギャップ」という。）２２ａを含む。さらに、積層体１２は、第１の内部電極層１６ａの第１の引出電極部２０ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの第２の引出電極部２０ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（以下、「Ｌギャップ」という。）２２ｂを含む。

　内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。内部電極層１６は、さらに誘電体層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。

　内部電極層１６の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。

　積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
　第１の外部電極２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第１の外部電極２４ａは、第１の内部電極層１６ａの第１の引出電極部２０ａと電気的に接続される。
　第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第２の外部電極２４ｂは、第２の内部電極層１６ｂの第２の引出電極部２０ｂと電気的に接続される。

　積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６ｂの第２の対向電極部１８ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２４ａと第２の内部電極層１６ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。

　第１の外部電極２４ａおよび第２の外部電極２４ｂは、下地電極層２６と、主面側樹脂層２８と、めっき層３２とを含む。

　下地電極層２６は、第１の下地電極層２６ａおよび第２の下地電極層２６ｂを有する。
　第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
　第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。

　下地電極層２６は、導電性金属およびガラス成分を含む。下地電極層２６の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。また、下地電極層２６のガラスとしては、Ｂ、Ｓｉ、Ｚｎ、Ｂａ、Ｍｇ、ＡｌおよびＬｉ等から選ばれる少なくとも１つを含む。下地電極層２６は、複数層であってもよい。下地電極層２６は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、誘電体層１４および内部電極層１６と同時に焼成したものでもよく、誘電体層１４および内部電極層１６を焼成した後に焼き付けたものでもよい。また、下地電極層２６は、めっきによって形成されてもよい。下地電極層２６のうちの最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。また、下地電極層２６は必ずしもガラス成分を含んでいなくてもよい。

　主面側樹脂層２８は、第１の主面側樹脂層２８ａおよび第２の主面側樹脂層２８ｂを有する。
　第１の主面側樹脂層２８ａは、第１の主面１２ａに位置する第１の下地電極層２６ａの端部を覆うように配置され、第１の主面１２ａ側から連続して第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第１の下地電極層２６ａの端部の一部を覆うように配置される。なお、第１の側面１２ｃ上および第２の側面１２ｄ上に位置する第１の下地電極層２６ａの端部における高さ方向ｘの中央部において第１の主面側樹脂層２８ａに覆われていない領域を有することが好ましい。ここで、図２（ｂ）に示すように、第１の主面１２ａに位置する第１の下地電極層２６ａの端部から第２の端面１２ｆに向かって、第１の主面側樹脂層２８ａが積層体１２を覆う部分をｅ寸端差とすると、ｅ寸端差の長さ方向ｚの長さは１０μｍ以上であることが好ましい。
　第２の主面側樹脂層２８ｂは、第１の主面１２ａに位置する第２の下地電極層２６ｂの端部を覆うように配置され、第１の主面１２ａ側から連続して第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第２の下地電極層２６ｂの端部の一部を覆うように配置される。なお、第１の側面１２ｃ上および第２の側面１２ｄ上に位置する第２の下地電極層２６ｂの端部における高さ方向ｘの中央部において第２の主面側樹脂層２８ｂに覆われていない領域を有することが好ましい。ここで、第２の主面１２ｂに位置する第２の下地電極層２６ｂの端部から第１の端面１２ｅに向かって、第２の主面側樹脂層２８ｂが積層体１２を覆う部分をｅ寸端差とすると、ｅ寸端差の長さ方向ｚの長さは１０μｍ以上であることが好ましい。
　ｅ寸端差の長さ方向ｚの長さは１０μｍ以上であると、熱衝撃サイクル時の応力を減少させるための樹脂電極層の面積を十分に取ることができ、なおかつたわみクラック緩和効果を得ることができる。
　なお、第２の主面側樹脂層２８ｂは、必ずしも形成されていなくてもよい。
　また、主面側樹脂層２８は、第１の主面１２ａに位置する下地電極層２６の端部を覆うように配置されているが、第２の主面１２ｂに位置する下地電極層２６の端部を覆うように配置してもよい。
　なお、ｅ寸端差は以下のように特定することができる。
　すなわち、まず、積層セラミックコンデンサ１０の幅方向ｙ中央部のＬＴ断面から測定する。測定には、マイクロスコープやＳＥＭなど、断面から寸法測定できるものであれば、どのように測定しても良い。

　第１の端面１２ｅおよび第２の端面１２ｆに配置される下地電極層２６の表面には、主面側樹脂層２８は配置されていない。ここで、主面側樹脂層２８が第１の端面１２ｅおよび第２の端面１２ｆに配置される下地電極層２６には配置されていないとは、全く配置されていない場合の他、配置されない領域が大部分を占め、一部に主面側樹脂層２８が存在する場合も含む。

　主面側樹脂層２８は、熱硬化性樹脂を含む。主面側樹脂層２８は、熱硬化性樹脂を含むため、たとえば、めっき膜や導電性ペーストの焼成物からなる下地電極層２６よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、主面側樹脂層２８が緩衝層として機能し、積層セラミックコンデンサ１０へのクラックを防止することができる。
　なお、主面側樹脂層２８は、さらに、金属成分を含んでも良い。

　主面側樹脂層２８に含まれる熱硬化性樹脂の具体例としては、たとえば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。主面側樹脂層２８には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。

　主面側樹脂層２８に含まれる金属成分としては、たとえばＡｇ、Ｃｕ、Ｓｎ、またはそれらを少なくとも１種を含む合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕやＮｉを用いることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。Ａｇコーティングされた金属を用いる理由は、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。

　主面側樹脂層２８に含まれる金属は、導電性樹脂全体の体積に対して、５０ｖｏｌ％以下で含まれていることが好ましい。主面側樹脂層２８に含まれる金属は、導電性フィラー（金属粉）として含まれる。導電性フィラーの形状は、特に限定されない。導電性フィラーは、球形状、扁平状等であってもよいが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。主面側樹脂層２８に含まれる導電性フィラーの平均粒径は、たとえば、０．３μｍ以上１０．０μｍであってもよいが、特に限定されない。主面側樹脂層２８に含まれる導電性フィラーは、主に、主面側樹脂層２８の通電性を担う。具体的には、導電性フィラーどうしが接触することにより、主面側樹脂層２８内部に通電経路が形成される。

　めっき層３２は、第１のめっき層３２ａおよび第２のめっき層３２ｂを有する。
　第１のめっき層３２ａは、第１の下地電極層２６ａおよび第１の主面側樹脂層２８ａを覆うように配置される。具体的には、第１のめっき層３２ａは、第１の端面１２ｅ上に位置する第１の下地電極層２６ａの表面に配置され、第１の主面１２ａに位置する第１の下地電極層２６ａおよび第１の主面側樹脂層２８ａ、ならびに第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄに位置する第１の下地電極層２６ａの表面にも至るように設けられていることが好ましい。
　第２のめっき層３２ｂは、第２の下地電極層２６ｂおよび第２の主面側樹脂層２８ｂを覆うように配置される。具体的には、第２のめっき層３２ｂは、第２の端面１２ｆ上に位置する第２の下地電極層２６ｂの表面に配置され、第１の主面１２ａに位置する第２の下地電極層２６ｂおよび第２の主面側樹脂層２８ｂ、ならびに第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄに位置する第２の下地電極層２６ｂの表面にも至るように設けられていることが好ましい。

　めっき層３２は、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。めっき層３２は、複数層により形成されてもよい。好ましくは、Ｎｉめっき、Ｓｎめっきの２層構造であることが好ましい。下地電極層２６および主面側樹脂層２８を覆うようにＮｉめっきからなるめっき層（Ｎｉめっき層）を設けることにより、積層セラミックコンデンサ１０を実装する際に、実装に用いられるはんだによって下地電極層２６および主面側樹脂層２８が侵食されることを防止することができる。また、Ｎｉめっきからなるめっき層の表面に、さらに、Ｓｎめっきからなるめっき層（Ｓｎめっき層）を設けることにより、積層セラミックコンデンサ１０を実装する際に、実装に用いられるはんだの濡れ性を向上させ、容易に実装することができる。
　めっき層３２の厚みは、１μｍ以上１５μｍ以下であることが好ましい。

　なお、積層セラミックコンデンサ１０において、主面側樹脂層２８が配置される第１の主面１２ａにおけるめっき層３２の長さ方向ｚの長さ寸法は、第１の側面１２ｃおよび第２の側面１２ｄ上のめっき層３２の長さ方向ｚの長さ寸法よりも１００μｍ以上長いことが好ましい。そうすると、実装面となる第１の主面１２ａを特定できる。また、積層セラミックコンデンサ１０において、主面側樹脂層２８が配置される第１の主面１２ａにおけるめっき層３２の長さ方向ｚの長さ寸法は、第１の側面１２ｃおよび第２の側面１２ｄ上のめっき層３２の長さ方向ｚの長さ寸法よりも２００μｍ以上長いことがより好ましい。

　積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。

　積層セラミックコンデンサ１０の好ましいサイズは、０６０３サイズ、１００５サイズ、１６０８サイズ、２０１２サイズおよび３２１６サイズである。
　ここで、０６０３サイズとはＬ寸法が０．６ｍｍ、Ｗ寸法が０．３ｍｍ、Ｔ寸法が０．３ｍｍの大きさであり、１００５サイズとはＬ寸法が１．０ｍｍ、Ｗ寸法が０．５ｍｍ、Ｔ寸法が０．５ｍｍの大きさであり、１６０８サイズとはＬ寸法が１．６ｍｍ、Ｗ寸法が０．８ｍｍ、Ｔ寸法が０．８ｍｍの大きさであり、２０１２サイズとはＬ寸法が２．０ｍｍ、Ｗ寸法が１．２ｍｍ、Ｔ寸法が１．２ｍｍの大きさであり、そして３２１６サイズとはＬ寸法が３．２ｍｍ、Ｗ寸法が１．６ｍｍ、Ｔ寸法が１．６ｍｍの大きさである。なお、積層セラミックコンデンサ１０の寸法は、例えば、マイクロメータや光学顕微鏡を用いて測定することができる。

　ここで、図２（ｂ）に示すように、端面に配置される下地電極層２６の厚みをＬ厚、主面側に配置される下地電極層の長さ方向ｚの長さをｅ_c寸、端面から主面側樹脂層２８が配置される端部までの長さをｄ寸、そして主面側に配置される主面側樹脂層２８の長さ方向ｚの長さをｅ_r寸とする。
　０６０３サイズの場合、Ｌ厚は６μｍ以上３６μｍ以下であり、ｅ_c寸は３０μｍ以上１８０μｍ以下であり、ｄ寸は１５μｍ以上２５μｍ以下であり、ｅ_r寸は３０μｍ以上１８０μｍ以下である。
　１００５サイズの場合、Ｌ厚は１２μｍ以上５７μｍ以下であり、ｅ_c寸は３０μｍ以上２９０μｍ以下であり、ｄ寸は１５μｍ以上２５μｍ以下であり、ｅ_r寸は８０μｍ以上２８０μｍ以下である。
　１６０８サイズの場合、Ｌ厚は１８μｍ以上５４μｍ以下であり、ｅ_c寸は３０μｍ以上４７０μｍ以下であり、ｄ寸は１５μｍ以上２５μｍ以下であり、ｅ_r寸は１１０μｍ以上４７０μｍ以下である。
　２０１２サイズの場合、Ｌ厚は３０μｍ以上５４μｍ以下であり、ｅ_c寸は３０μｍ以上６００μｍ以下であり、ｄ寸は１５μｍ以上２５μｍ以下であり、ｅ_r寸は１９０μｍ以上６００μｍ以下である。
　３２１６サイズの場合、Ｌ厚は２４μｍ以上９０μｍ以下であり、ｅ_c寸は３０μｍ以上６７０μｍ以下であり、ｄ寸は１５μｍ以上２５μｍ以下であり、ｅ_r寸は２２０μｍ以上６７０μｍ以下である。

　なお、ｄ寸は、以下に記載の方法により測定することができる。
　すなわち、まず、積層セラミックコンデンサ１０の幅方向ｙ中央部と、内部電極層１６の幅方向ｙ端部２箇所のＬＴ断面から測定する。測定には、マイクロスコープやＳＥＭなど、断面から寸法測定できるものであれば、どのように測定してもよい。そして、この３箇所の測定箇所のうち、最も小さい寸法をｄ寸とする。

　図１に示す積層セラミックコンデンサ１０では、第１の主面側樹脂層２８ａは実装面となる第１の主面１２ａに位置する第１の下地電極層２６ａの端部を覆うように配置され、第１の主面１２ａ側から連続して第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第１の下地電極層２６ａの端部の一部を覆うように配置されており、第２の主面側樹脂層２８ｂは、実装面となる第１の主面１２ａに位置する第２の下地電極層２６ｂの端部の一部を覆うように配置され、第１の主面１２ａ側から連続して第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第２の下地電極層２６ｂの端部の一部を覆うように配置されるので、積層セラミックコンデンサ１０の機械的強度を確保することができ、したがって、落下衝撃や実装基板のたわみ応力が発生した際に、より確実にその応力を吸収することができることから、積層体にクラックが発生してしまうことを抑制することができる。

　また、図１に示す積層セラミックコンデンサ１０では、第１の端面１２ｅおよび第２の端面１２ｆに樹脂層が形成されないので、積層セラミックコンデンサのＥＳＲの増大を抑制することができる。

　さらに、図１に示す積層セラミックコンデンサ１０では、第１の側面１２ｃ上および第２の側面１２ｄ上に位置する第１の下地電極層２６ａの端部における高さ方向ｘの中央部において第１の主面側樹脂層２８ａに覆われていない領域を有し、第１の側面１２ｃ上および第２の側面１２ｄ上に位置する第２の下地電極層２６ｂの端部における高さ方向ｘの中央部において第２の主面側樹脂層２８ｂに覆われていない領域を有すると、はんだ爆ぜの発生を抑制することができる。

　なお、上述の主面側樹脂層２８によって覆われていない下地電極層２６の端部は、以下のような方法で特定することができる。
　すなわち、積層セラミックコンデンサ１０の第１の側面１２ｃあるいは第２の側面１２ｄから、やすりなどで削っていき、樹脂により覆われていない領域を特定する。樹脂は、断面写真からＳＥＭ－ＥＤＸを用いて特定する。

　次に、この発明の第２の実施の形態に係る積層セラミックコンデンサについて説明する。図５は、この発明の第２の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。図６は、この発明の第２の実施の形態に係る積層セラミックコンデンサを示す図５のＶＩ－ＶＩ線における断面図であり、図７は、この発明の第２の実施の形態に係る積層セラミックコンデンサを示す図６のＶＩＩ－ＶＩＩ線における断面図である。図８は、この発明の第２の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。なお、この実施の形態に係る積層セラミックコンデンサ１１０は、外部電極において主面側樹脂層２８が、主面上に位置する下地電極層２６の端部の全体のみを覆うように配置される点が異なることを除いて、図１を用いて説明した積層セラミックコンデンサ１０と同様の構成を有する。従って、図１に示した積層セラミックコンデンサ１０と同一部分には、同一の符号を付し、その説明を省略する。

　積層セラミックコンデンサ１１０は、積層体１２を含む。
　積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極１２４が配置される。外部電極１２４は、第１の外部電極１２４ａおよび第２の外部電極１２４ｂを有する。第１の外部電極１２４ａおよび第２の外部電極１２４ｂは、下地電極層２６と、主面側樹脂層２８と、めっき層３２とを含む。

　主面側樹脂層２８は、第１の主面側樹脂層２８ａおよび第２の主面側樹脂層２８ｂを有する。
　第１の主面側樹脂層２８ａは、第１の主面１２ａに位置する第１の下地電極層２６ａの端部の全体のみを覆い、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層２６ａの端部を覆っていない。
　第２の主面側樹脂層２８ｂは、第１の主面１２ａに位置する第２の下地電極層２６ｂの端部の全体のみを覆い、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層２６ｂの端部を覆っていない。
　なお、主面側樹脂層２８は、第１の主面１２ａに位置する下地電極層２６の端部の全体のみを覆うように配置されているが、第２の主面１２ｂに位置する下地電極層２６の端部の全体も覆うように配置してもよい。
　また、第１の主面１２ａ上に位置する下地電極層２６は、主面側樹脂層２８に覆われていない領域を有していてもよい。

　図５に示す積層セラミックコンデンサ１１０によれば、図１に示す積層セラミックコンデンサ１０と同様の効果を奏するとともに、次の効果を奏する。
　すなわち、樹脂層が、第２の主面１２ｂ上、ならびに第１の側面１２ｃ上および第２の側面１２ｄ上に形成されないので、積層体１２の寸法を大きくすることができ、それに伴い内部電極の面積の向上および積層数の増加につながるため、積層セラミックコンデンサの寸法をそのままに静電容量を大きくすることができる。

　次に、この発明の第３の実施の形態に係る積層セラミックコンデンサについて説明する。図９は、この発明の第３の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。図１０は、この発明の第３の実施の形態に係る積層セラミックコンデンサを示す図９のＸ－Ｘ線における断面図であり、図１１は、この発明の第３の実施の形態に係る積層セラミックコンデンサを示す図１０のＸＩ－ＸＩ線における断面図である。図１２は、この発明の第３の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図であり、図１３は、この発明の第３の実施の形態に係る積層セラミックコンデンサの第１の側面側を示す平面図である。なお、この実施の形態に係る積層セラミックコンデンサ１１０Ａは、外部電極において主面側樹脂層２８のみならず側面側樹脂層３０が配置される点が異なることを除いて、図１を用いて説明した積層セラミックコンデンサ１０と同様の構成を有する。従って、図１に示した積層セラミックコンデンサ１０と同一部分には、同一の符号を付し、その説明を省略する。

　積層セラミックコンデンサ１１０Ａは、積層体１２を含む。
　積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極１２４が配置される。外部電極１２４は、第１の外部電極１２４ａおよび第２の外部電極１２４ｂを有する。第１の外部電極１２４ａおよび第２の外部電極１２４ｂは、下地電極層２６と、主面側樹脂層２８と、側面側樹脂層３０と、めっき層３２とを含む。

　主面側樹脂層２８は、第１の主面側樹脂層２８ａおよび第２の主面側樹脂層２８ｂを有する。
　第１の主面側樹脂層２８ａは、第１の主面１２ａに位置する第１の下地電極層２６ａの端部の全体を覆うように配置される。
　第２の主面側樹脂層２８ｂは、第１の主面１２ａに位置する第２の下地電極層２６ｂの端部の全体を覆うように配置される。

　側面側樹脂層３０は、第１の側面側樹脂層３０ａおよび第２の側面側樹脂層３０ｂを有する。
　第１の側面側樹脂層３０ａは、第１の主面側樹脂層２８ａの一方端から連続して第１の側面１２ｃに位置する第１の下地電極層２６ａの端部の全体を覆うように配置される。
　第２の側面側樹脂層３０ｂは、第２の主面側樹脂層２８ｂの一方端から連続して第１の側面１２ｃに位置する第２の下地電極層２６ｂの端部の全体を覆うように配置される。
　なお、側面側樹脂層３０の材料は、主面側樹脂層２８の材料と同一である。

　図９に示す積層セラミックコンデンサ１１０Ａによれば、図１に示す積層セラミックコンデンサ１０と同様の効果を奏する。

　続いて、この発明の第４の実施の形態に係る積層セラミックコンデンサについて説明する。図１４は、この発明の第４の実施の形態に係る積層セラミックコンデンサの一例を示す断面図である。図１５は、この発明の第４の実施の形態に係る積層セラミックコンデンサを示す図１４のＸＶ－ＸＶ線における断面図であり、図１６は、この発明の第４の実施の形態に係る積層セラミックコンデンサを示す図１４のＸＶＩ－ＸＶＩ線における断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１１０Ｂは、外部電極における側面側樹脂層３０の配置される態様、すなわち、側面側樹脂層３０が、第１の側面１２ｃ側だけでなく、第２の側面１２ｂ側にも配置されることを除いて、図９を用いて説明した積層セラミックコンデンサ１１０Ａと同様の構成を有する。従って、図９に示した積層セラミックコンデンサ１１０Ａと同一部分には、同一の符号を付し、その説明を省略する。

　積層セラミックコンデンサ１１０Ｂは、主面側樹脂層２８および側面側樹脂層３０を含む。
　主面側樹脂層２８は、第１の主面側樹脂層２８ａおよび第２の主面側樹脂層２８ｂを有する。
　第１の主面側樹脂層２８ａは、第１の主面１２ａに位置する第１の下地電極層２６ａの端部の全体を覆うように配置される。
　第２の主面側樹脂層２８ｂは、第１の主面１２ａに位置する第２の下地電極層２６ｂの端部の全体を覆うように配置される。

　側面側樹脂層３０は、第１の側面側樹脂層３０ａ、第２の側面側樹脂層３０ｂ、第３の側面側樹脂層３０ｃおよび第４の側面側樹脂層３０ｄを有する。
　第１の側面側樹脂層３０ａは、第１の主面側樹脂層２８ａの一方端から連続して第１の側面１２ｃに位置する第１の下地電極層２６ａの端部の全体を覆うように配置される。
　第２の側面側樹脂層３０ｂは、第２の主面側樹脂層２８ｂの一方端から連続して第１の側面１２ｃに位置する第２の下地電極層２６ｂの端部の全体を覆うように配置される。
　第３の側面側樹脂層３０ｃは、第１の主面側樹脂層２８ａの他方端から連続して第２の側面１２ｄに位置する第１の下地電極層２６ａの端部の全体を覆うように配置される。
　第４の側面側樹脂層３０ｄは、第２の主面側樹脂層２８ｂの他方端から連続して第２の側面１２ｄに位置する第２の下地電極層２６ｂの端部の全体を覆うように配置される。

　図１４に示す積層セラミックコンデンサ１１０Ｂによれば、図９に示す積層セラミックコンデンサ１１０と同様の効果を奏するとともに、次の効果を奏する。
　すなわち、第２の側面１２ｄ側にも側面側樹脂層３０が形成されることにより、第１の側面１２ｃおよび第２の側面１２ｄに形成されるめっき層３２の長さ方向ｚの長さをより長く配置させることができる。これにより、積層セラミックコンデンサ１１０Ｂを実装基板にリフロー実装させるときに、外部電極２４に対して広範囲に半田の量を配置させることができるので、積層セラミックコンデンサ１１０Ｂを実装基板により安定して実装させることができる。

　さらに、この発明の第５の実施の形態に係る積層セラミックコンデンサについて説明する。図１７は、この発明の第５の実施の形態に係る積層セラミックコンデンサを示す断面図である。なお、この実施の形態に係る積層セラミックコンデンサは、外部電極における主面側樹脂層２８および側面側樹脂層３０の配置される態様、すなわち、主面側樹脂層２８が、第１の主面１２ａ側だけでなく、第２の主面１２ｂ側にも配置され、側面側樹脂層３０が、第１の側面１２ｃ側だけでなく、第２の側面１２ｄ側にも配置されることを除いて、図９を用いて説明した積層セラミックコンデンサ１１０Ａと同様の構成を有する。従って、図９に示した積層セラミックコンデンサ１１０Ａと同一部分には、同一の符号を付し、その説明を省略する。

　図１７に示す積層セラミックコンデンサは、主面側樹脂層２８および側面側樹脂層３０を含む。そして、図１７に示すように、第１の外部電極１２４ａ側において、主面側樹脂層２８の第１の主面側樹脂層２８ａは第１の主面１２ａ側に配置され、主面側樹脂層２８の第３の主面側樹脂層２８ｃは第２の主面１２ｂ側に配置されている。また、側面側樹脂層３０の第１の側面側樹脂層３０ａは、第１の側面１２ｃ側に配置され、側面側樹脂層３０の第３の側面側樹脂層３０ｃは第２の側面１２ｄ側に配置されている。この場合、第１の主面側樹脂層２８ａと、第１の側面側樹脂層３０ａと、第３の主面側樹脂層２８ｃと、第３の側面側樹脂層３０ｃとは、それぞれ独立して形成されており、連続して配置されていない。なお、第２の外部電極側も同様の構成であるので、その説明は省略する。

　図１７に示す積層セラミックコンデンサによれば、図１４ないし図１６に示す積層セラミックコンデンサ１１０Ｂと同様の効果を奏するとともに、次の効果を奏する。
　すなわち、第１の主面１２ａ側のみならず第２の主面１２ｂ側にも主面側樹脂層２８が配置され、第１の側面１２ｃ側および第２の側面１２ｄ側にも側面側樹脂層３０が配置されるので、第１の主面１２ａや第２の主面１２ｂならびに第１の側面１２ｃや第２の側面１２ｄのいずれの主面も実装面として、実装基板に実装させることが可能となる。

　続いて、本発明の実施の形態にかかる積層セラミックコンデンサ（３端子型積層セラミックコンデンサ）について説明する。

　まず、この発明の第６の実施の形態に係る積層セラミックコンデンサについて説明する。図１８は、この発明の第６の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図１９は、図１８のＸＩＸ－ＸＩＸ線における断面図であり、図２０は、図１８のＸＸ－ＸＸ線における断面図である。図２１（ａ）は、図１８の積層セラミックコンデンサを構成する第１の内部電極層を示す図であり、図２１（ｂ）は、第２の内部電極層を示す図である。図２２は、この発明の第６の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。

　図１８ないし図２０に示すように、積層セラミックコンデンサ２１０は、たとえば、直方体状の積層体１２を含む。

　積層体１２は、積層された複数の誘電体層１４と複数の内部電極層２１６とを有する。さらに、積層体１２は、高さ方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、高さ方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、高さ方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。

　積層体１２は、複数枚の誘電体層１４から構成される外層部１４ａと単数もしくは複数枚の誘電体層１４とそれらの上に配置される複数枚の内部電極層２１６から構成される内層部１４ｂとを含む。外層部１４ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層２１６との間に位置する誘電体層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層２１６との間に位置する誘電体層１４である。そして、両外層部１４ａに挟まれた領域が内層部１４ｂである。

　誘電体層１４の誘電体材料は、第１の実施の形態にかかる積層セラミックコンデンサ１０と共通であるので、その説明を省略する。

　図１９および図２０に示すように、積層体１２は、複数の第１の内部電極層２１６ａおよび複数の第２の内部電極層２１６ｂを有する。複数の第１の内部電極層２１６ａおよび複数の第２の内部電極層２１６ｂは、積層体１２の高さ方向ｘに沿って誘電体層１４を挟んで等間隔に交互に配置されるように埋設されている。

　図２１（ａ）に示すように、第１の内部電極層２１６ａは、第２の内部電極層２１６ｂと対向する第１の対向電極部２１８ａ、第１の対向電極部２１８ａから積層体１２の第１の端面１２ｅに引き出される第１の引出電極部２２０ａおよび第１の対向電極部２１８ａから積層体１２の第２の端面１２ｆに引き出される第２の引出電極部２２０ｂを備える。具体的には、第１の引出電極部２２０ａは、積層体１２の第１の端面１２ｅに露出し、第２の引出電極部２２０ｂは、積層体１２の第２の端面１２ｆに露出している。したがって、第１の内部電極層２１６ａは、積層体１２の第１の側面１２ｃおよび第２の側面１２ｆには露出していない。第１の内部電極層２１６ａの第１の引出電極部２２０ａおよび第２の引出電極部２２０ｂの幅方向ｙの大きさは、第１の内部電極層２１６ａの第１の対向電極部２１８ａの幅方向ｙの大きさと略同一である。なお、第１の内部電極層２１６ａの第１の引出電極部２２０ａおよび第２の引出電極部２２０ｂの幅方向ｙの大きさは、第１の内部電極層２１６ａの第１の対向電極層２１８ａの幅方向ｙの大きさよりも小さいことが好ましい。この場合、誘電体層１４の層間の接触面積が比較的増加するので、誘電体層１４の層間における剥離（デラミネーション）の発生を抑制させることができる。

　図２１（ｂ）に示すように、第２の内部電極層２１６ｂは、略十字形状であり、第１の内部電極層２１６ａと対向する第２の対向電極部２１８ｂ、第２の対向電極部２１８ｂから積層体１２の第１の側面１２ｃに引き出される第３の引出電極部２２１ａおよび第２の対向電極部２１６ｂから積層体１２の第２の側面１２ｄに引き出される第４の引出電極部２２１ｂを備える。具体的には、第３の引出電極部２２１ａは、積層体１２の第１の側面１２ｃに露出し、第４の引出電極部２２１ｂは、積層体１２の第２の側面１２ｄに露出している。したがって、第２の内部電極層２１６ｂは、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆには露出していない。また、第２の内部電極層２１６ｂの第３の引出電極部２２１ａおよび第４の引出電極部２２１ｂの長さ方向ｚの大きさは、第２の内部電極層２１６ｂの第２の対向電極部２１８ｂの長さ方向ｚの大きさよりも小さいことが好ましい。この場合、誘電体層１４の層間の接触面積が比較的増加するので、誘電体層１４の層間における剥離（デラミネーション）の発生を抑制させることができる。

　また、積層体１２は、第１の内部電極層２１６ａの第１の対向電極部２１８ａの幅方向ｙの一端と第１の側面１２ｃとの間および第１の対向電極部２１８ａの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（以下、「Ｗギャップ」ともいう。）２２ａ、および第２の内部電極層２１６ｂの第２の対向電極部２１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間および第２の対向電極部２１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部２２ａを含む。さらに、積層体１２は、第２の内部電極層２１６ｂの長さ方向ｚの一端と第１の端面１２ｅとの間および第２の内部電極層２１６ｂの長さ方向ｚの他端と第２の端面１２ｆとの間に形成される積層体１２の端部（以下、「Ｌギャップ」ともいう。）２２ｂを含む。

　積層体１２の第１の内部電極層２１６ａの第１の対向電極部２１８ａと第２の内部電極層２１６ｂの第２の対向電極部２１８ｂとが、誘電体セラミック材料からなる誘電体層１４を介して対向することにより静電容量が形成されている。これにより、積層セラミックコンデンサ２１０は、コンデンサとして機能する。

　第１の内部電極層２１６ａおよび第２の内部電極層２１６ｂのそれぞれは、積層体１２の第１の主面１２ａおよび第２の主面１２ｂと平行である。

　なお、第１の内部電極層２１６ａおよび第２の内部電極層２１６ｂの材料は、第１の実施の形態にかかる内部電極層１６と共通であるので、その説明を省略する。

　積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２２４が配置される。外部電極２２４は、第１の外部電極２２４ａおよび第２の外部電極２２４ｂを有する。
　第１の外部電極２２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第１の外部電極２２４ａは、第１の端面１２ｅにおいて露出している第１の内部電極層２１６ａの第１の引出電極部２２０ａと電気的に接続される。
　第２の外部電極２２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第２の外部電極２２４ｂは、第２の端面１２ｆにおいて露出している第１の内部電極層２１６ｂの第２の引出電極部２２０ｂと電気的に接続される。

　さらに、積層体１２の第１の側面１２ｃ側および第２の側面１２ｄ側には、第３の外部電極２３４が配置される。第３の外部電極２３４は、一方の第３の外部電極２３４ａおよび他方の第３の外部電極２３４ｂを有する。
　一方の第３の外部電極２３４ａは、積層体１２の第１の側面１２ｃの表面に配置され、第１の側面１２ｃから延伸して第１の主面１２ａおよび第２の主面１２ｂのそれぞれの一部分を覆うように形成される。この場合、一方の第３の外部電極２３４ａは、第１の側面１２ｃにおいて露出している第２の内部電極層２１６ｂの第３の引出電極部２２１ａと電気的に接続される。
　他方の第３の外部電極２３４ｂは、積層体１２の第２の側面１２ｄの表面に配置され、第２の側面１２ｄから延伸して第１の主面１２ａおよび第２の主面１２ｂのそれぞれの一部分を覆うように形成される。この場合、他方の第３の外部電極２３４ｂは、第２の側面１２ｄにおいて露出している第２の内部電極層２１６ｂの第４の引出電極部２２１ｂと電気的に接続される。

　第１の外部電極２２４ａおよび第２の外部電極２２４ｂは、下地電極層２６と、めっき層３２とを含む。
　一方の第３の外部電極２３４ａおよび他方の第３の外部電極２３４ｂは、下地電極層３６と、主面側樹脂層３８と、めっき層４０とを含む。

　下地電極層３６は、第３の下地電極層３６ａおよび第４の下地電極層３６ｂを有する。
　第３の下地電極層３６ａは、積層体１２の第１の側面１２ｃの表面に配置され、第１の側面１２ｃから延伸して第１の主面１２ａおよび第２の主面１２ｂのそれぞれの一部分を覆うように形成される。
　第４の下地電極層３６ｂは、積層体１２の第２の側面１２ｄの表面に配置され、第２の側面１２ｄから延伸して第１の主面１２ａおよび第２の主面１２ｂのそれぞれの一部分を覆うように形成される。

　なお、下地電極層２６，３６の材料は、第１の実施の形態にかかる積層セラミックコンデンサ１０の下地電極層２６と共通であるので、その説明を省略する。

　図２２に示すように、主面側樹脂層３８は、第１の主面側樹脂層３８ａおよび第２の主面側樹脂層３８ｂを有する。
　第１の主面側樹脂層３８ａは、第１の主面１２ａに位置する第３の下地電極層３６ａの端部を覆うように配置される。
　第２の主面側樹脂層３８ｂは、第１の主面１２ａに位置する第４の下地電極層３６ｂの端部を覆うように配置される。

　なお、主面側樹脂層３８の材料は、第１の実施の形態にかかる積層セラミックコンデンサ１０の主面側樹脂層２８と共通であるので、その説明を省略する。

　めっき層３２は、第１のめっき層３２ａおよび第２のめっき層３２ｂを有する。
　第１のめっき層３２ａは、第１の下地電極層２６ａを覆うように配置される。具体的には、第１のめっき層３２ａは、第１の端面１２ｅ上に位置する第１の下地電極層２６ａの表面に配置され、第１の主面１２ａに位置する第１の下地電極層２６ａ、ならびに第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄに位置する第１の下地電極層２６ａの表面にも至るように設けられていることが好ましい。
　第２のめっき層３２ｂは、第２の下地電極層２６ｂを覆うように配置される。具体的には、第２のめっき層３２ｂは、第２の端面１２ｆ上に位置する第２の下地電極層２６ｂの表面に配置され、第１の主面１２ａに位置する第２の下地電極層２６ｂ、ならびに第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄに位置する第２の下地電極層２６ｂの表面にも至るように設けられていることが好ましい。

　また、めっき層４０は、第３のめっき層４０ａおよび第４のめっき層４０ｂを有する。
　第３のめっき層４０ａは、第３の下地電極層３６ａおよび第１の主面側樹脂層３８ａを覆うように配置される。具体的には、第３のめっき層４０ａは、第１の側面１２ｃ上に位置する第３の下地電極層３６ａの表面に配置され、第１の主面１２ａに位置する第３の下地電極層３６ａおよび第１の主面側樹脂層３８ａ、ならびに第２の主面１２ｂに位置する第３の下地電極層３６ａの表面にも至るように設けられる。
　第４のめっき層４０ｂは、第４の下地電極層３６ｂおよび第２の主面側樹脂層３８ｂを覆うように配置される。具体的には、第４のめっき層４０ｂは、第２の側面１２ｄ上に位置する第４の下地電極層３６ｂの表面に配置され、第１の主面１２ａに位置する第４の下地電極層３６ｂおよび第２の主面側樹脂層３８ｂ、ならびに第２の主面１２ｂに位置する第４の下地電極層３６ｂの表面にも至るように設けられる。

　なお、めっき層３２，４０の材料は、第１の実施の形態にかかる積層セラミックコンデンサ１０のめっき層３２と共通であるので、その説明を省略する。

　図１８に示す積層セラミックコンデンサ１０では、第１の主面側樹脂層３８ａが、第１の主面１２ａに位置する第３の下地電極層３６ａの端部を覆うように配置され、第２の主面側樹脂層３８ｂが、第１の主面１２ａに位置する第４の下地電極層３６ｂの端部を覆うように配置されるので、積層セラミックコンデンサ１０の機械的強度を確保することができ、したがって、落下衝撃や実装基板のたわみ応力が発生した際に、確実にその応力を吸収することができることから、積層体にクラックが発生してしまうことを抑制することができる。

　次に、この発明の第７の実施の形態に係る積層セラミックコンデンサについて説明する。図２３は、この発明の第７の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図２４は、図２３のＸＸＩＶ－ＸＸＩＶ線における断面図であり、図２５は、図２３のＸＸＶ－ＸＸＶ線における断面図である。図２６は、この発明の第７の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。なお、この実施の形態に係る積層セラミックコンデンサ２１０Ａは、第３の外部電極において主面側樹脂層の配置される構成が異なることを除いて、図１８を用いて説明した積層セラミックコンデンサ１０と同様の構成を有する。従って、図１８に示した積層セラミックコンデンサ１０と２同一部分には、同一の符号を付し、その説明を一部省略する。

　積層セラミックコンデンサ２１０Ａは、積層体１２を含む。
　積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２２４が配置される。外部電極２２４は、第１の端外部電極２２４ａおよび第２の外部電極２２４ｂを有する。

　さらに、積層体１２の第１の主面１２ａ、第１の側面１２ｃ側および第２の側面１２ｄ側には、第３の外部電極２３４が配置される。
　より具体的には、第３の外部電極２３４は、積層体１２の第１の主面１２ａに配置され、第１の主面１２ａから延伸して、第１の側面１２ｃの表面に配置され、第１の側面１２ｃから延伸して第１の側面１２ｃおよび第２の側面１２ｄのそれぞれを覆うように形成され、さらに、第２の主面１２ｂの一部を覆うように形成される。この場合、第３の外部電極２３４は、第１の側面１２ｃにおいて露出している第２の内部電極層２１６ｂの第３の引出電極部２２１ａおよび第２の側面１２ｄにおいて露出している第２の内部電極層２１６ｂの第４の引出電極部２２１ｂと電気的に接続される。

　第１の外部電極２２４ａおよび第２の外部電極２２４ｂは、下地電極層２６と、めっき層３２とを含む。
　第３の外部電極２３４は、下地電極層３６と、主面側樹脂層３８と、めっき層４０とを含む。

　図２６に示すように、主面側樹脂層３８は、第１の主面１２ａ上に位置する第３の下地電極層３６ａの端部から第４の下地電極層３６ｂの端部に亘って第１の主面１２ａ上のみにおいて連続して覆うように配置される。

　めっき層３２は、第１のめっき層３２ａおよび第２のめっき層３２ｂを有する。
　第１のめっき層３２ａは、第１の下地電極層２６ａを覆うように配置される。
　第２のめっき層３２ｂは、第２の下地電極層２６ｂを覆うように配置される。

　また、めっき層４０は、第３の下地電極層３６ａ、第４の下地電極層３６ｂおよび主面側樹脂層３８を覆うように配置される。具体的には、めっき層４０は、第１の主面１２ａに位置する主面側樹脂層３８の表面に配置され、さらに、第１の主面１２ａから、第１の側面１２ｃ上に位置する第３の下地電極層３６ａの表面に至るように配置され、第２の主面１２ｂに位置する第３の下地電極層３６ａの表面にも至るように設けられるとともに、第１の主面１２ａから、第２の側面１２ｄ上に位置する第４の下地電極層３６ｂの表面に至るように配置され、第２の主面１２ｂに位置する第３の下地電極層３６ａの表面にも至るように設けられる。

　図２３に示す積層セラミックコンデンサ２１０Ａによれば、図１８に示す積層セラミックコンデンサ２１０と同様の効果を奏する。

　次に、この発明の第８の実施の形態に係る積層セラミックコンデンサについて説明する。図２７は、この発明の第８の実施の形態に係る積層セラミックコンデンサを示す断面図である。図２８は、図２７のＸＸＶＩＩＩ－ＸＸＶＩＩＩ線における外観斜視図であり、図２９は、図２７のＸＸＩＸ－ＸＸＩＸ線における断面図である。図３０は、この発明の第８の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。なお、この実施の形態に係る積層セラミックコンデンサ２１０Ｂは、第３の外部電極において主面側樹脂層の配置される構成が異なることを除いて、図１８を用いて説明した積層セラミックコンデンサ２１０と同様の構成を有する。従って、図１８に示した積層セラミックコンデンサ２１０と同一部分には、同一の符号を付し、その説明を一部省略する。

　積層セラミックコンデンサ２１０Ａは、積層体１２を含む。
　積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２２４が配置される。外部電極２２４は、第１の外部電極２２４ａおよび第２の外部電極２２４ｂを有する。

　図３０に示すように、主面側樹脂層３８は、第１の主面１２ａ上に位置する第３の下地電極層３６ａの端部から第４の下地電極層３６ｂの端部に亘って第１の主面１２ａ上において連続して覆うように配置される。さらに、主面側樹脂層３８は、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第３の下地電極層３６ａおよび第４の下地電極層３６ｂの一部を覆うように配置される。

　また、めっき層４０は、第３の下地電極層３６ａ、第４の下地電極層３６ｂおよび主面側樹脂層３８を覆うように配置される。具体的には、めっき層４０は、第１の主面１２ａに位置する主面側樹脂層３８の表面に配置され、さらに、第１の主面１２ａから、第１の側面１２ｃ上に位置する第３の下地電極層３６ａおよび主面側樹脂層３８の表面に至るように配置され、第２の主面１２ｂに位置する第３の下地電極層３６ａの表面にも至るように設けられるとともに、第１の主面１２ａから、第２の側面１２ｄ上に位置する第４の下地電極層３６ｂおよび主面側樹脂層３８の表面に至るように配置され、第２の主面１２ｂに位置する第３の下地電極層３６ａの表面にも至るように設けられる。

　図２７に示す積層セラミックコンデンサ２１０Ｂによれば、図１８に示す積層セラミックコンデンサ２１０と同様の効果を奏する。

　続いて、この発明の第９の実施の形態に係る積層セラミックコンデンサについて説明する。図３１は、この発明の第９の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図３２は、図３１のＸＸＸＩＩ－ＸＸＸＩＩ線における断面図であり、図３３は、図３１のＸＸＸＩＩＩ－ＸＸＸＩＩＩ線における断面図である。なお、この実施の形態に係る積層セラミックコンデンサ２１０Ｃは、第３の外部電極において主面側樹脂層の配置される構成が異なることを除いて、図１８を用いて説明した積層セラミックコンデンサ２１０と同様の構成を有する。従って、図１８に示した積層セラミックコンデンサ２１０と同一部分には、同一の符号を付し、その説明を一部省略する。

　積層セラミックコンデンサ２１０Ｃは、積層体１２を含む。
　積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２２４が配置される。外部電極２２４は、第１の外部電極２２４ａおよび第２の外部電極２２４ｂを有する。

　さらに、積層体１２の第１の主面１２ａ、第１の側面１２ｃ側および第２の側面１２ｄ側には、第３の外部電極２３４が配置される。
　より具体的には、第３の外部電極２３４は、積層体１２の第１の主面１２ａに配置され、第１の主面１２ａから延伸して、第１の側面１２ｃの表面に配置され、第１の側面１２ｃから延伸して第１の側面１２ｃおよび第２の側面１２ｄのそれぞれを覆うように形成され、さらに、第２の主面１２ｂを覆うように形成される。この場合、第３の外部電極２３４は、第１の側面１２ｃにおいて露出している第２の内部電極層２１６ｂの第３の引出電極部２２１ａおよび第２の側面１２ｄにおいて露出している第２の内部電極層２１６ｂの第４の引出電極部２２１ｂと電気的に接続される。

　主面側樹脂層３８は、第１の主面１２ａ上に位置する第３の下地電極層３６ａの端部から第４の下地電極層３６ｂの端部に亘って第１の主面１２ａ上において連続して覆うように配置される。さらに、主面側樹脂層３８は、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第３の下地電極層３６ａおよび第４の下地電極層３６ｂの一部を覆うように配置される。
　主面側樹脂層３９は、第２の主面１２ｂ上に位置する第３の下地電極層３６ａの端部から第４の下地電極層３６ｂの端部に亘って第２の主面１２ｂ上において連続して覆うように配置される。さらに、主面側樹脂層３９は、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第３の下地電極層３６ａおよび第４の下地電極層３６ｂの一部を覆うように配置される。

　また、めっき層４０は、第３の下地電極層３６ａ、第４の下地電極層３６ｂ、主面側樹脂層３８および主面側樹脂層３９を覆うように配置される。具体的には、めっき層４０は、第１の主面１２ａに位置する主面側樹脂層３８の表面および第２の主面１２ｂ側に位置する主面側樹脂層３９の表面に配置される。さらに、第１の側面１２ｃ上に位置する第３の下地電極層３６ａおよび主面側樹脂層３８，３９の表面に配置され、第２の側面１２ｄ上に位置する第４の下地電極層３６ｂおよび主面側樹脂層３８，３９の表面に配置される。そして、めっき層４０は、第１の主面１２ａ、第１の側面１２ｃ、第２の主面１２ｂおよび第２の側面１２ｄと連続して配置される。

　図３０に示す積層セラミックコンデンサ２１０Ｃによれば、図１８に示す積層セラミックコンデンサ２１０と同様の効果を奏するとともに、次の効果を奏する。
　すなわち、第１の主面１２ａ側に主面側樹脂層３８が配置されるのみならず第２の主面１２ｂ側にも主面側樹脂層３９が配置されるので、第１の主面１２ａや第２の主面１２ｂのいずれの主面も実装面として、実装基板に実装させることが可能となる。

　また、この発明の第１０の実施の形態に係る積層セラミックコンデンサについて説明する。図３４は、この発明の第１０の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図３５は、図３４のＸＸＸＶ－ＸＸＸＶ線における断面図である。図３６は、図３５のＸＸＸＶＩ－ＸＸＸＶＩ線における断面図である。図３７は、図３５のＸＸＸＶＩＩ－ＸＸＸＶＩＩ線における断面図である。図３８は、この発明の第１０の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。なお、この実施の形態に係る積層セラミックコンデンサ２１０Ｄは、第３の外部電極において主面側樹脂層が配置されるだけでなく、第１および第２の外部電極において主面側樹脂層が配置される点が異なることを除いて、図１８を用いて説明した積層セラミックコンデンサ２１０と同様の構成を有する。従って、図１８に示した積層セラミックコンデンサ２１０と同一部分には、同一の符号を付し、その説明を一部省略する。

　積層セラミックコンデンサ２１０Ｄは、積層体１２を含む。
　積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２２４が配置される。外部電極２２４は、第１の外部電極２２４ａおよび第２の外部電極２２４ｂを有する。

　第１の外部電極２２４ａおよび第２の外部電極２２４ｂは、下地電極層２６と、主面側樹脂層２８と、めっき層３２とを含む。
　第３の外部電極２３４は、下地電極層３６と、主面側樹脂層３８と、めっき層４０とを含む。

　図３８に示すように、主面側樹脂層２８は、第１の主面側樹脂層２８ａおよび第２の主面側樹脂層２８ｂを有する。
　第１の主面側樹脂層２８ａは、第１の主面１２ａに位置する第１の下地電極層２６ａの端部の全体のみを覆い、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層２６ａの端部を覆っていない。
　第２の主面側樹脂層２８ｂは、第１の主面１２ａに位置する第２の下地電極層２６ｂの端部の全体のみを覆い、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層２６ｂの端部を覆っていない。

　めっき層３２は、第１のめっき層３２ａおよび第２のめっき層３２ｂを有する。
　第１のめっき層３２ａは、第１の下地電極層２６ａ、第１の主面側樹脂層２８ａを覆うように配置される。具体的には、第１のめっき層３２ａは、第１の端面１２ｅ上に位置する第１の下地電極層２６ａの表面に配置され、第１の主面１２ａに位置する第１の下地電極層２６ａおよび第１の主面側樹脂層２８ａ、第２の主面１２ｂに位置する第１の下地電極層２６ａ、ならびに第１の側面１２ｃおよび第２の側面１２ｄに位置する第１の下地電極層２６ａの表面にも至るように設けられている。
　第２のめっき層３２ｂは、第２の下地電極層２６ｂ、第２の主面側樹脂層２８ｂを覆うように配置される。具体的には、第２のめっき層３２ｂは、第２の端面１２ｆ上に位置する第２の下地電極層２６ｂの表面に配置され、第１の主面１２ａに位置する第２の下地電極層２６ｂおよび第２の主面側樹脂層２８ｂ、第２の主面１２ｂに位置する第２の下地電極層２６ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄに位置する第２の下地電極層２６ｂの表面にも至るように設けられている。

　図３４に示す積層セラミックコンデンサ２１０Ｄによれば、図１８に示す積層セラミックコンデンサ２１０と同様の効果を奏するとともに、次の効果を奏する。
　すなわち、主面側樹脂層２８が、第１の主面側樹脂層２８ａおよび第２の主面側樹脂層２８ｂを有しており、第１の主面１２ａに位置する第１の下地電極層２６ａの端部を覆うように第１の主面側樹脂層２８ａが配置され、第１の主面１２ａに位置する第２の下地電極層２６ｂの端部を覆うように第２の主面側樹脂層２８ｂが配置され、かつ、第１の主面１２ａに位置する第３の下地電極層３６ａの端部を覆うように主面側樹脂層３８ａが配置されるとともに、第１の主面１２ａに位置する第４の下地電極層３６ｂの端部を覆うように第２の主面側樹脂層３８ｂが配置されるので、より確実にその応力を吸収することができることから、積層体にクラックが発生してしまうことを抑制することができる。

　さらに、この発明の第１１の実施の形態に係る積層セラミックコンデンサについて説明する。図３９は、この発明の第１１の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図４０は、図３９のＸＸＸＸ－ＸＸＸＸ線における断面図であり、図４１は、図４０のＸＸＸＸＩ－ＸＸＸＸＩ線における断面図であり、図４２は、図４０のＸＸＸＸＩＩ－ＸＸＸＸＩＩ線における断面図であり、図４３は、図４０のＸＸＸＸＩＩＩ－ＸＸＸＸＩＩＩ線における断面図である。図４４は、この発明の第１１の実施の形態に係る積層セラミックコンデンサの第１の主面側を示す平面図である。なお、この実施の形態に係る積層セラミックコンデンサ２１０Ｅは、第３の外部電極において主面側樹脂層が配置されるだけでなく、外部電極において主面側樹脂層が配置される点が異なることを除いて、図１８を用いて説明した積層セラミックコンデンサ２１０と同様の構成を有する。従って、図１８に示した積層セラミックコンデンサ２１０と同一部分には、同一の符号を付し、その説明を一部省略する。

　積層セラミックコンデンサ２１０Ｅは、積層体１２を含む。
　積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２２４が配置される。外部電極２２４は、第１の外部電極２２４ａおよび第２の外部電極２２４ｂを有する。

　図３９に示すように、主面側樹脂層２８は、第１の主面側樹脂層２８ａ、第２の主面側樹脂層２８ｂ、第３の主面側樹脂層２８ｃおよび第４の主面側樹脂層２８ｄを有する。
　第１の主面側樹脂層２８ａは、第１の主面１２ａに位置する第１の下地電極層２６ａの端部を覆うように配置され、第１の主面１２ａ側から連続して第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第１の下地電極層２６ａの端部の一部を覆うように配置される。
　第２の主面側樹脂層２８ｂは、第１の主面１２ａに位置する第２の下地電極層２６ｂの端部を覆うように配置され、第１の主面１２ａ側から連続して第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第２の下地電極層２６ｂの端部の一部を覆うように配置される。
　第３の主面側樹脂層２８ｃは、第２の主面１２ｂに位置する第１の下地電極層２６ａの端部を覆うように配置され、第２の主面１２ａ側から連続して第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第１の下地電極層２６ａの端部の一部を覆うように配置される。
　第４の主面側樹脂層２８ｄは、第２の主面１２ｂに位置する第２の下地電極層２６ｂの端部を覆うように配置され、第２の主面１２ａ側から連続して第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第２の下地電極層２６ｂの端部の一部を覆うように配置される。

　図３９に示すように、主面側樹脂層３８は、第１の主面１２ａ上に位置する下地電極層３６ａの端部から下地電極層３６ｂの端部に亘って第１の主面１２ａ上において連続して覆うように配置される。さらに、主面側樹脂層３８は、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第３の下地電極層３６ａおよび第４の下地電極層３６ｂの一部を覆うように配置される。
　図３９に示すように、主面側樹脂層３９は、第２の主面１２ｂ上に位置する下地電極層３６ａの端部から下地電極層３６ｂの端部に亘って第２の主面１２ｂ上において連続して覆うように配置される。さらに、主面側樹脂層３９は、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第３の下地電極層３６ａおよび第４の下地電極層３６ｂの一部を覆うように配置される。

　めっき層３２は、第１のめっき層３２ａおよび第２のめっき層３２ｂを有する。
　第１のめっき層３２ａは、第１の下地電極層２６ａ、第１の主面側樹脂層２８ａおよび第３の主面側樹脂層２８ｃを覆うように配置される。具体的には、第１のめっき層３２ａは、第１の端面１２ｅ上に位置する第１の下地電極層２６ａの表面に配置され、第１の主面１２ａに位置する第１の下地電極層２６ａおよび第１の主面側樹脂層２８ａ、第２の主面１２ｂに位置する第１の下地電極層２６ａおよび第３の主面側樹脂層２８ｃ、ならびに第１の側面１２ｃおよび第２の側面１２ｄに位置する第１の下地電極層２６ａの表面にも至るように設けられている。
　第２のめっき層３２ｂは、第２の下地電極層２６ｂ、第２の主面側樹脂層２８ｂおよび第４の主面側樹脂層２８ｄを覆うように配置される。具体的には、第２のめっき層３２ｂは、第２の端面１２ｆ上に位置する第２の下地電極層２６ｂの表面に配置され、第１の主面１２ａに位置する第２の下地電極層２６ｂおよび第２の主面側樹脂層２８ｂ、第２の主面１２ｂに位置する第２の下地電極層２６ｂおよび第４の主面側樹脂層２８ｄ、ならびに第１の側面１２ｃおよび第２の側面１２ｄに位置する第２の下地電極層２６ｂの表面にも至るように設けられている。

　図３９に示す積層セラミックコンデンサ２１０Ｅによれば、図１８に示す積層セラミックコンデンサ２１０と同様の効果を奏するとともに、次の効果を奏する。
　すなわち、主面側樹脂層２８が、第１の主面側樹脂層２８ａ、第２の主面側樹脂層２８ｂ、第３の主面側樹脂層２８ｃおよび第４の主面側樹脂層２８ｄを有しており、第１の主面１２ａおよび第２の主面１２ｂに位置する第１の下地電極層２６ａの端部を覆うように第１の主面側樹脂層２８ａおよび第３の主面側樹脂層２８ｃが配置され、第１の主面１２ａおよび第２の主面１２ｂに位置する第２の下地電極層２６ｂの端部を覆うように第２の主面側樹脂層２８ｂおよび第４の主面側樹脂層２８ｄが配置され、かつ、第１の主面１２ａ上に位置する下地電極層３６ａの端部から下地電極層３６ｂの端部に亘って第１の主面１２ａ上において連続して覆うように主面側樹脂層３８が配置されるとともに、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第３の下地電極層３６ａおよび第４の下地電極層３６ｂの一部を覆うように配置され、第２の主面１２ｂ上に位置する下地電極層３６ａの端部から下地電極層３６ｂの端部に亘って第２の主面１２ｂ上において連続して覆うように主面側樹脂層３９が配置されるとともに、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれに位置する第３の下地電極層３６ａおよび第４の下地電極層３６ｂの一部を覆うように配置されるので、さらに、より確実にその応力を吸収することができることから、積層体にクラックが発生してしまうことを抑制することができる。
　また、第１の主面１２ａ側に主面側樹脂層３８が配置されるのみならず第２の主面１２ｂ側にも主面側樹脂層３９が配置されるので、第１の主面１２ａや第２の主面１２ｂのいずれの主面も実装面として、実装基板に実装させることが可能となる。

２．積層セラミックコンデンサの製造方法
　次に、以上の構成からなる積層セラミックコンデンサの製造方法の一実施の形態について、図１に示す積層セラミックコンデンサ１０の製造方法を例にして説明する。

　まず、セラミックグリーンシート、内部電極層１６を形成するための内部電極用導電性ペーストおよび外部電極２４の下地電極層２６を形成するための外部電極用導電性ペーストが準備される。なお、セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極用導電性ペーストには、有機バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。

　そして、セラミックグリーンシート上に、例えば、所定のパターンで内部電極用導電性ペーストを印刷し、セラミックグリーンシートには、内部電極パターンが形成される。なお、内部電極用導電性ペーストは、スクリーン印刷法やグラビア印刷法などの公知の方法により印刷することができる。

　次に、内部電極パターンが印刷されていない外層用セラミックグリーンシートが所定枚数積層され、その上に、内部電極パターンが印刷されたセラミックグリーンシートが順次積層され、その上に、外層用セラミックグリーンシートが所定枚数積層され、マザー積層体が作製される（積層工程）。必要に応じて、このマザー積層体は、静水圧プレスなどの手段により積層方向に圧着させてもよい。

　その後、マザー積層体が所定の形状寸法に切断され、生の積層体チップが切り出される（カット工程）。このとき、バレル研磨などにより積層体の角部や稜部に丸みをつけてもよい。続いて、切り出された生の積層体チップが焼成され、積層体が生成される（焼成工程）。なお、生の積層体チップの焼成温度は、セラミックの材料や内部電極用導電性ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。

　次に、下地電極層２６が形成される。まず、焼成後の積層体の両端面に外部電極用導電性ペーストを塗布し、焼き付け、第１の外部電極２４ａの第１の下地電極層２６ａおよび第２の外部電極２４ｂの第２の下地電極層２６ｂが形成される（下地電極層形成工程）。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。

　次に、下地電極層２６が形成された積層体１２は、マグネットによる磁力で内部電極層層１６の積層方向に揃えられる。これにより、次の樹脂を形成する面と内部電極層１６の積層方向とを揃えることで、後述するキャリアテープに積層セラミックコンデンサ１０を入れる際に、マグネットによる磁力で、樹脂を形成する面（樹脂塗布面）を特定することが容易となる。また、実装面である第１の主面１２ａが下を向かない場合は、積層体１２を搬送する方向に直交する幅方向から空気を当てて転動させて向きを揃えることができる。このとき、積層体１２の高さ方向ｘの寸法に対する幅方向ｙの寸法を０．９以上１．１以下とすることで、転動させやすくすることができる。

　続いて、主面側樹脂層２８が形成される。まず、第１の主面１２ａに位置する第１の下地電極層２６ａの端部の一部を覆うように、熱硬化性樹脂を塗布し、第１の主面側樹脂層２８ａが形成され、同様に、第１の主面１２ａに位置する第２の下地電極層２６ｂの端部の一部を覆うように、第２の下地電極層２６ｂを覆うように、熱硬化性樹脂を塗布し、第２の主面側樹脂層２８ｂが形成される（樹脂層形成工程）。熱硬化性樹脂の塗布は、スクリーン印刷工法により行う。

　次に、めっき層３２が形成される。まず、第１の下地電極層２６ａおよび第１の主面側樹脂層２８ａを覆うように、第１のめっき層３２ａが形成され、同様に、第２の下地電極層２６ｂおよび第２の主面側樹脂層２８ｂを覆うように、第２のめっき層３２ｂが形成される（めっき工程）。めっき層３２は、電解めっき法や無電解めっき法で形成することができる。めっき層３２の厚みは、電流値やめっき時間を制御することで調整することができる。具体的には、めっき形成面積に対するめっき電流値×めっき時間を調整することで加工することが好ましい。

　以上のようにして、積層セラミックコンデンサ１０が製造される。

　続いて、製造された積層セラミックコンデンサ１０は、キャリアテープに収納され、電子部品連３００が製造される（キャリアテープに収納される工程）。以下、説明する。図４５は、この発明に係る電子部品連の平面図であり、図４６は、図４５のＸＸＸＸＶＩ－ＸＸＸＸＶＩ線における断面図である。

　図４５および図４６に示す電子部品連３００は、複数の積層セラミックコンデンサ１０がテーピングされたものである。電子部品連３００は、長尺状のテープ３１０を有する。図４６に示すように、テープ３１０は、長尺状のキャリアテープ３１２と、長尺状のカバーテープ３１４とを有する。キャリアテープ３１２は、長手方向に沿って相互に間隔をおいて設けられた複数のキャビティ３１６を有する。カバーテープ３１４は、キャリアテープ３１２の上に、複数のキャビティ３１６を覆うように設けられている。複数のキャビティ３１６のそれぞれに積層セラミックコンデンサ１０が収納されている。
　このような電子部品連３００は、たとえば、積層セラミックコンデンサ１０の搬送装置（図示せず）を用いて、複数の積層セラミックコンデンサ１０が整列され、続いて、その複数の積層セラミックコンデンサ１０は、キャリアテープ３１２の複数のキャビティ３１６にそれぞれ収納される。そして、積層セラミックコンデンサ１０が収納された各キャビティ３１６をカバーテープ３１４で蓋をする。
　これにより、電子部品連３００が製造される。

　なお、複数の積層セラミックコンデンサ１０において、主面側樹脂層２８が配置される第１の主面１２ａにおけるめっき層３２の長さ方向ｚの長さ寸法が、第１の側面１２ｃおよび第２の側面１２ｄ上のめっき層３２の長さ方向ｚの長さ寸法よりも１００μｍ以上長いと、実装面となる第１の主面１２ａを特定できる。また、複数の積層セラミックコンデンサ１０において、主面側樹脂層２８が配置される第１の主面１２ａにおけるめっき層３２の長さ方向ｚの長さ寸法が、第１の側面１２ｃおよび第２の側面１２ｄ上のめっき層３２の長さ方向ｚの長さ寸法よりも２００μｍ以上長いと、実装面となる第１の主面１２ａをより特定できる。したがって、複数の積層セラミックコンデンサ１０は、実装基板の法線方向に対して、内部電極層１６の積層方向が平行に実装されるように、主面側樹脂層２８が配置される第１の主面１２ａがキャビティ３１６の底面側を向くように配することができる。このため、電子部品連３００の複数の積層セラミックコンデンサ１０は、第２の主面１２ｂにおいて吸着されて保持され、第１の主面１２ａが実装基板を向くように実装される。

３．積層セラミックコンデンサの実装構造体
　次に、この発明の実施の形態に係る積層セラミックコンデンサの実装構造体について、図４７に基づいて説明する。なお、ここでは図１に示す積層セラミックコンデンサ１０を基板４１０に実装する場合を例にして説明する。図４７は、この発明に係る積層セラミックコンデンサの実装構造体の一例を示す断面図である。なお、図４２に記載の積層セラミックコンデンサ１０は、図１ないし図３に記載の積層セラミックコンデンサ１０と同一の構造とされる。

　この発明にかかる積層セラミックコンデンサの実装構造体４００は、積層セラミックコンデンサ１０と、積層セラミックコンデンサ１０を実装するための基板４１０とを備える。

　基板４１０は、基板４１０のコア材４１２の主面上にランド電極４１４が貼り合わされた基板である。また、コア材４１２は単層であってもよいし、複数層で形成されていてもよい。複数層で形成される場合には、それぞれのコア材４１２の表面にランド電極４１４が形成され、異なる層のランド電極（図示せず）とビア配線（図示せず）などにより電気的に接続され、配線が組まれていてもよい。

　コア材４１２は、たとえば、ガラス布（クロス）とガラス不織布を混ぜ合わせた基材にエポキシ樹脂やポリイミド樹脂を含浸させた材料からなる基板や、セラミックスとガラスを混合したシートを焼き付けて製造するセラミックス基板からなる。コア材４１２の厚みは、特に限定されないが、２００μｍ以上８００μｍ以下であることが好ましい。

　ランド電極４１４は、基板４１０のコア材４１２の片面、もしくは両面に貼り付けられている。このランド電極４１４に、積層セラミックコンデンサ１０の外部電極２４がはんだによって、実装される。このランド電極４１４は、第１のランド電極４１４ａおよび第２のランド電極４１４ｂを含む。ランド電極４１４の材質は、特に限定されないが、たとえば、Ｃｕ、Ａｕ、Ｐｄ、Ｐｔなどの金属やその合金から形成されている。ランド電極４１４の厚みは、２０μｍ以上２００μｍ以下であることが好ましい。
　また、ＣｕやＡｌからなるリードフレームを配線とし、異なるリードフレーム間の橋渡しをするように、積層セラミックコンデンサをはんだ実装することもできる。

　積層セラミックコンデンサ１０は、その第１の外部電極２４ａが基板４１０上の第１のランド電極４１４ａに接触するように、かつその第２の外部電極２４ｂが基板４１０上の第２のランド電極４１４ｂに接触するように配置される。そして、第１の外部電極２４ａと第１のランド電極４１４ａとが、はんだ４２０によって電気的に接続された状態で接合される。同様に、第２の外部電極２４ｂと第２のランド電極４１４ｂとが、はんだ４２０によって電気的に接続された状態で接合される。従って、積層セラミックコンデンサ１０の主面側樹脂層２８が配置される第１の主面１２ａは、基板４１０の面と対向している。

　はんだ４２０は、鉛フリー半田によって接続されている。鉛フリー半田は、たとえば、Ｓｎ：９６．３％以上９９．０％以下、Ａｇ：０％以上３％以下、Ｃｕ：０．５％以上０．７％の範囲内で調整される組成のものを用いることが好ましく、Ｓｎ：９６．５％、Ａｇ：３％、Ｃｕ：０．５％の組成の半田を用いることがより好ましい。
　また、たとえば、１７５℃や２００℃のような高温環境下では、Ｎｉ層およびＳｎ層は、化合物化されていることが好ましい。

４．実験例
　上述の方法により得られた積層セラミックコンデンサ１０を評価するための実験を行った。実験は、たわみ試験、ＥＳＲ測定試験、およびはんだ爆ぜの発生の確認により行った。

（１）たわみ試験
　たわみ試験は、第１の主面に位置する下地電極層の端部の一部を覆う主面側樹脂層におけるｅ寸端差の長さの変化に対して、積層体におけるクラックの発生の有無を観察することにより行った。
　なお、ｅ寸端差は、第１の主面に位置する下地電極層の端部から長さ方向ｚにおける主面側樹脂層の長さを示す。
　第１の外部電極側の場合、ｅ寸端差の長さについて、第１の主面に位置する第１の下地電極層の端部から、積層体の表面に位置する第１の主面側樹脂層の第２の端面側の端部までの長さ方向ｚの長さを正の値とし、第１の下地電極層の表面に位置する第１の主面側樹脂層の第２の端面側の端部までの長さ方向ｚの長さを負の値とした。
　同様に、第２の外部電極側の場合、ｅ寸端差の長さについて、第１の主面に位置する第２の下地電極層の端部から、積層体の表面に位置する第２の主面側樹脂層の第１の端面側の端部までの長さ方向ｚの長さを正の値とし、第２の下地電極層の表面に位置する第２の主面側樹脂層の第１の端面側の端部までの長さ方向ｚの長さを負の値とした。
　したがって、ｅ寸端差の値が正の値の場合、主面側樹脂層は積層体を覆っており、一方、ｅ寸端差の値が負の値の場合、主面側樹脂層は積層体を覆っていないことを意味する。

　たわみ試験に用いる積層セラミックコンデンサとして、第１の実施の形態に係る積層セラミックコンデンサ１０と同様な構造とし、以下に示すようなスペックの積層セラミックコンデンサの試料を作製した。
・積層セラミックコンデンサのサイズ（設計値）：０６０３サイズ、１６０８サイズ、３２１６サイズ
・誘電体層の材料：ＢａＴｉＯ₃
・内部電極の材料：Ｎｉ
・外部電極の構造
　下地電極層
　　下地電極層の材料：導電性金属（Ｃｕ）
　主面側樹脂層
　　樹脂：エポキシ系
　　主面側樹脂層の形成箇所：第１の主面に位置する下地電極層の端部を覆うように形成し、第１の主面側から連続して第１および第２の側面のそれぞれに位置する下地電極層の端部の一部を覆うように形成
　めっき層：Ｎｉめっき層とＳｎめっき層の２層構造

　たわみ試験は、厚さ０．８ｍｍのＪＩＳ基板（ガラスエポキシ基板）に半田を用いて、積層セラミックコンデンサの試料を実装した。実装されていない基板面から押し治具にて基板を曲げ、機械的ストレスをかけた。この時、保持時間を５秒とし、曲げ量は５ｍｍとした。基板曲げ後、基板から積層セラミックコンデンサの試料を外し、基板面に対して垂直方向に研磨を行い、クラックを観察し、クラックの有無を確認した。各サイズに対する試料数は、１６個とした。

　以上の、積層セラミックコンデンサの各試料のそれぞれに対するｅ寸端差の測定結果、とたわみ試験によるクラックの発生の有無を確認した結果を表１に示す。また、図４３は、たわみ試験において、ｅ寸端差の大きさとクラックの発生の有無との関係を示す図である。

　表１に示すように、０６０３サイズの場合、各試料におけるｅ寸端差の値の小さい方の値に着目したとき、試料番号４および試料番号８を除き、試料番号１、試料番号２、試料番号５、試料番号９、試料番号１１、試料番号１２、試料番号１４および試料番号１６は、ｅ寸端差の値が正の値であるので、クラックが生じていない。
　また、１６０８サイズの場合も同様に、各試料におけるｅ寸端差の値の小さい方の値に着目したとき、試料番号１、試料番号４、試料番号５、試料番号７、試料番号９、試料番号１１ないし試料番号１３は、ｅ寸端差の値が正の値であるので、クラックが生じていない。
　さらに、３２１６サイズの場合も同様に、各試料におけるｅ寸端差の値の小さい方の値に着目したとき、試料番号２、試料番号３、試料番号６ないし試料番号８、試料番号１０、試料番号１１および試料番号１５は、ｅ寸端差の値が正の値であるので、クラックが生じていない。
　すなわち、第１の外部電極および第２の外部電極のいずれか一方の主面側樹脂層が、下地電極層の端部を覆うことで、積層セラミックコンデンサにクラックが発生するのを抑制することのできることが確認された。

　また、図４８に示すように、第１の外部電極および第２の外部電極のいずれか一方のｅ寸端差の値が、１０μｍ以上であると、積層セラミックコンデンサのサイズに関係なく、より確実にクラックの生じない積層セラミックコンデンサを得ることのできることが確認された。

　一方、表１に示すように、０６０３サイズの場合、各試料におけるｅ寸端差の値の小さい方の値に着目したとき、試料番号６、試料番号７および試料番号１３を除き、試料番号３、試料番号１０、および試料番号１５は、ｅ寸端差の値が負の値であるので、クラックが生じている。
　また、１６０８サイズの場合も同様に、各試料におけるｅ寸端差の値の小さい方の値に着目したとき、試料番号２、試料番号３、試料番号６、試料番号８、試料番号１０、試料番号１４ないし試料番号１６は、ｅ寸端差の値が負の値であるので、クラックが生じている。
　さらに、３２１６サイズの場合も同様に、各試料におけるｅ寸端差の値の小さい方の値に着目したとき、試料番号１、試料番号４、試料番号５、試料番号９、試料番号１２、試料番号１３、試料番号１５および試料番号１６は、ｅ寸端差の値が負の値であるので、クラックが生じている。
　すなわち、第１の外部電極および第２の外部電極のいずれか一方の主面側樹脂層が、下地電極層の端部を覆わない場合、積層セラミックコンデンサにクラックが生じやすいことが確認された。

（２）ＥＳＲ測定試験
　ＥＳＲ測定試験において、試料に用いた実施例に係る積層セラミックコンデンサの構造は、たわみ試験に用いた構造と同一とした。また、本ＥＳＲ測定試験に用いた積層セラミックコンデンサのサイズは、１００５サイズとした。

　比較する積層セラミックコンデンサとして、外部電極の構造において、樹脂層が積層体の両端面、両主面の一部、および両側面の一部を覆っている構造を備えた従来例に係る試料と、樹脂層が形成されていない、下地電極層およびめっき層のみにより形成された参考例１に係る試料とを準備した。上述した構造以外は、実施例に係る積層セラミックコンデンサの仕様と同一とした。

　ＥＳＲ測定試験において、ＥＳＲはインピーダンスアナライザによりインピーダンスを測定して算出した。周波数は１ＭＨｚとし、実施例、従来例および参考例１に対する各試料数は、それぞれ１０個とした。

　以上の、積層セラミックコンデンサの各試料のそれぞれに対するＥＳＲの測定結果を表２に示す。また、図４９は、ＥＳＲ測定試験において、従来例、実施例および参考例１の各試料に対してＥＳＲを測定した結果を示す図である。

　表２および図４９に示すように、実施例に係る積層セラミックコンデンサの試料のＥＳＲは、平均値が５．４ｍΩであり、標準偏差が０．６であった。一方、従来例に係る積層セラミックコンデンサの試料のＥＳＲは、平均値が１２．２ｍΩであり、標準偏差は２．０であった。したがって、本発明にかかる構造を有する積層セラミックコンデンサの試料は、従来例に係る積層セラミックコンデンサの試料と比較して、ＥＳＲの値のバラツキが小さく、低ＥＳＲ化の図られた積層セラミックコンデンサであることが確認された。

　また、表２および図４９に示すように、参考例１に係る積層セラミックコンデンサの試料のＥＳＲは、平均値が５．６ｍΩであり、標準偏差が０．４であった。したがって、本発明にかかる構造を有する実施例に係る積層セラミックコンデンサの試料は、参考例１に係る積層セラミックコンデンサの試料と同等のＥＳＲを有することが確認された。

（３）はんだ爆ぜの発生の確認
　はんだ爆ぜの発生の確認において、試料に用いた実施例に係る積層セラミックコンデンサの構造は、第２の実施の形態に係る積層セラミックコンデンサ１１０と同様な構造とし、主面側樹脂層の形成箇所を第１の主面に位置する下地電極層の端部の全部のみとしたことを除き、たわみ試験に用いた積層セラミックコンデンサの仕様と同一とした。また、はんだ爆ぜの発生の確認に用いた積層セラミックコンデンサのサイズは、１００５サイズとした。

　比較する積層セラミックコンデンサとして、外部電極の構造において、樹脂層が積層体の両端面、両主面の一部、および両側面の一部を覆っている構造を備えた従来例に係る試料と、第１の主面、第２の主面、第１の側面および第２の側面に位置する下地電極層の端部の全体に樹脂層が形成され、端面上には樹脂層が形成されない構造を備えた参考例２に係る試料とを準備した。上述した構造以外は、実施例に係る積層セラミックコンデンサの仕様と同一とした。

　はんだ爆ぜの発生の確認は、基板に実測ピーク温度２８０±１０℃のリフロー炉で評価サンプルを実装し、次に、積層セラミックコンデンサの外観を観察し、外部電極からはんだが噴出した積層セラミックコンデンサの数をカウントすることにより調査した。従来例の試料数は、１００個とし、実施例および参考例２の各試料数は、それぞれ１０００個とした。

　以上の、積層セラミックコンデンサの各試料のそれぞれに対するはんだ爆ぜの発生の確認結果を表３に示す。

　表３に示すように、従来例に係る試料の積層セラミックコンデンサでは、１００個中３３個ではんだ爆ぜが発生し、はんだ爆ぜ発生率が３３．０％であった。一方、参考例２に係る試料の積層セラミックコンデンサでは、１０００個中３個ではんだ爆ぜが発生し、はんだ爆ぜ発せ率が０．３％であった。また本発明にかかる構造を有する実施例に係る試料の積層セラミックコンデンサでは、１０００個中２個ではんだ爆ぜが発生し、はんだ爆ぜ発生率が０．２％であった。
　以上より、実施例に係る試料の積層セラミックコンデンサは、積層体の両端面および側面上の下地電極層の端部に樹脂層が形成されていないため、はんだ爆ぜが抑制されていると考えられる。したがって、本発明にかかる構造を有する積層セラミックコンデンサであれば、従来構造と比較して、はんだ爆ぜの発生を大きく抑制しうることが確認された。また、参考例２と比較しても、はんだ爆ぜの発生を抑制しうることが確認された。

　なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。

　１０、１１０、１１０Ａ、１１０Ｂ、２１０、２１０Ａ、２１０Ｂ、２１０Ｃ、２１０Ｄ、２１０Ｅ　積層セラミックコンデンサ
　１２　積層体
　１２ａ　第１の主面
　１２ｂ　第２の主面
　１２ｃ　第１の側面
　１２ｄ　第２の側面
　１２ｅ　第１の端面
　１２ｆ　第２の端面
　１４　誘電体層
　１４ａ　外層部
　１４ｂ　内層部
　１６、２１６　内部電極層
　１６ａ、２１６ａ　第１の内部電極層
　１６ｂ、２１６ｂ　第２の内部電極層
　１８ａ、２１８ａ　第１の対向電極部
　１８ｂ、２１８ｂ　第２の対向電極部
　２０ａ、２２０ａ　第１の引出電極部
　２０ｂ、２２０ｂ　第２の引出電極部
　２２１ａ　第３の引出電極部
　２２１ｂ　第４の引出電極部
　２２ａ　側部（Ｗギャップ）
　２２ｂ　端部（Ｌギャップ）
　２４、１２４、２２４　外部電極
　２４ａ、１２４ａ、２２４ａ　第１の外部電極
　２４ｂ、１２４ｂ、２２４ｂ　第２の外部電極
　２６、３６　下地電極層
　２６ａ　第１の下地電極層
　２６ｂ　第２の下地電極層
　３６ａ　第３の下地電極層
　３６ｂ　第４の下地電極層
　２８、３８、３９　主面側樹脂層
　２８ａ　第１の主面側樹脂層
　２８ｂ　第２の主面側樹脂層
　２８ｃ　第３の主面側樹脂層
　２８ｄ　第４の主面側樹脂層
　３０　側面側樹脂層
　３０ａ　第１の側面側樹脂層
　３０ｂ　第２の側面側樹脂層
　３０ｃ　第３の側面側樹脂層
　３０ｄ　第４の側面側樹脂層
　３２、４０　めっき層
　３２ａ　第１のめっき層
　３２ｂ　第２のめっき層
　４０ａ　第３のめっき層
　４０ｂ　第４のめっき層
　２３４　第３の外部電極
　２３４ａ　一方の第３の外部電極
　２３４ｂ　他方の第３の外部電極
　３００　電子部品連
　３１０　テープ
　３１２　キャリアテープ
　３１４　カバーテープ
　３１６　キャビティ
　４００　実装構造体
　４１０　基板
　４１２　コア材
　４１４　ランド電極
　４１４ａ　第１のランド電極
　４１４ｂ　第２のランド電極
　４２０　はんだ
　ｘ　高さ方向
　ｙ　幅方向
　ｚ　長さ方向

Claims

　積層された複数の誘電体層と積層された内部電極層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
　前記内部電極層に接続される、前記端面上、および前記第１および第２の主面上の一部、および第１および第２の側面上の一部に配置された一対の外部電極と、
を有する積層セラミックコンデンサにおいて、
　前記一対の外部電極のそれぞれは、
　下地電極層と、
　樹脂層と、
　前記下地電極層と前記樹脂層とを覆うように配置されるめっき層と、を有し、
　前記下地電極層の端部の一部は前記樹脂層によって覆われる領域と前記樹脂層によって覆われない領域とを有し、
　前記下地電極層の前記第１の端面および前記第２の端面を被覆した領域は、前記樹脂層に覆われていない、積層セラミックコンデンサ。
　前記樹脂層は、少なくとも前記第１の主面上に位置する前記下地電極層の端部の一部を覆う、請求項１に記載の積層セラミックコンデンサ。
　前記樹脂層は、前記第１の主面上および前記第２の主面上の少なくとも一方に位置する前記下地電極層の端部の全体を覆う、請求項１に記載の積層セラミックコンデンサ。
　前記第１の側面上および前記第２の側面上に位置する前記下地電極層の端部の、前記高さ方向中央部において前記樹脂層に覆われていない領域を有する、請求項１ないし請求項３に記載の積層セラミックコンデンサ。
　前記樹脂層は、さらに、前記第１の側面上および前記第２の側面上に位置する前記下地電極層の端部の一部を覆い、前記主面上に位置する前記下地電極層の端部を覆う樹脂層と連続して配置されている、請求項４に記載の積層セラミックコンデンサ。
　前記樹脂層は、前記第１の主面上および前記第２の主面上に位置する前記下地電極層の端部の全体を覆うように配置されている、請求項２ないし請求項５のいずれかに記載の積層セラミックコンデンサ。
　前記樹脂層は、前記第１の主面上または前記第２の主面上の少なくとも一方ならびに前記第１の側面上および前記第２の側面上には形成されない、請求項２または請求項３に記載の積層セラミックコンデンサ。
　前記主面上において、前記樹脂層が前記下地電極層を覆っている領域の長さ方向の長さの最小値は、１０μｍ以上である、請求項２ないし請求項６のいずれかに記載の積層セラミックコンデンサ。
　前記主面上において、前記樹脂層が前記積層体の表面を覆っている領域の長さ方向の長さの最小値は、１０μｍ以上である、請求項２ないし請求項８のいずれかに記載の積層セラミックコンデンサ。
　前記樹脂層は、熱硬化性樹脂と金属成分とを含む、請求項１ないし請求項９のいずれかに記載の積層セラミックコンデンサ。
　前記樹脂層は、金属成分を含まない、請求項１ないし請求項９のいずれかに記載の積層セラミックコンデンサ。
　請求項２ないし請求項１１に記載の積層セラミックコンデンサと、
　前記積層セラミックコンデンサが表面に実装された基板と、
を備え、
　前記積層セラミックコンデンサの前記樹脂層が位置している前記主面は、前記基板と対向している、積層セラミックコンデンサの実装構造体。
　請求項２ないし請求項１１の積層セラミックコンデンサと、
　前記積層セラミックコンデンサを収容する複数のキャビティを有するキャリアテープと、
を備え、
　前記積層セラミックコンデンサの前記樹脂層が位置している前記主面が前記複数のキャビティの底面側に向くように配される、電子部品連。