JP2018049881A - 積層セラミック電子部品およびその製造方法 - Google Patents

積層セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2018049881A
JP2018049881A JP2016183310A JP2016183310A JP2018049881A JP 2018049881 A JP2018049881 A JP 2018049881A JP 2016183310 A JP2016183310 A JP 2016183310A JP 2016183310 A JP2016183310 A JP 2016183310A JP 2018049881 A JP2018049881 A JP 2018049881A
Authority
JP
Japan
Prior art keywords
layer
organic layer
external electrode
organic
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016183310A
Other languages
English (en)
Inventor
浅野　敬史
Takashi Asano
敬史 浅野
信康 濱森
Nobuyasu HAMAMORI
信康 濱森
幸嗣 松下
Yukitsugu Matsushita
幸嗣 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016183310A priority Critical patent/JP2018049881A/ja
Priority to US15/708,476 priority patent/US10586653B2/en
Publication of JP2018049881A publication Critical patent/JP2018049881A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14—Protection against electric or thermal overload
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

【課題】基板に実装された状態において、熱衝撃等によって基板に撓みが生じても、撓みに基づく応力が積層体に伝わることを抑制し、クラックを防止し得る積層セラミック電子部品を提供する。
【解決手段】第１外部電極１２０に接触して、両主面および両側面に配置されている第１有機層１４０と、第２外部電極１３０に接触して、両主面および両側面に配置されている第２有機層１５０と、を備えている。有機ケイ素化合物を含む第１有機層１４０は、第１外部電極１２０の第１下地電極層１２２の端部２２０を覆うように接触して配置され、有機ケイ素化合物を含む第２有機層１５０は、第２外部電極１３０の第２下地電極層１３２の端部３２０を覆うように接触して配置されている。第１外部電極１２０の第１めっき層１２３の端部は、第１有機層１４０の表面に接触し、第２外部電極１３０の第２めっき層１３３の端部は、第２有機層１５０表面に接触している。
【選択図】図２

Description

本発明は、コンデンサ、インダクタおよびレジスタなどの積層セラミック電子部品およびその製造方法に関する。
従来より、種々の電子装置に、コンデンサ、インダクタおよびレジスタなどの積層セラミック電子部品が用いられている。
一般的に、これらの電子部品は、積層方向に相対する２つの主面と、積層方向に直交する幅方向に相対する２つの側面と、積層方向および幅方向に直交する長さ方向に相対する２つの端面とを有する積層体を備えている。
積層体の外面には、２つ以上の外部電極が設けられている。外部電極は、端面および主面の一部、端面および側面の一部、又は、端面および側面と主面との一部に形成されている。外部電極の積層方向に沿う断面形状は、略コ字形状または略Ｌ字形状を有している。
このような積層セラミック電子部品は、各外部電極の主として主面もしくは側面上に形成される部分を、はんだ等の接合材を介して基板のランドに電気的に接続することによって基板に実装される。
しかしながら、この実装構造は熱衝撃等によって基板に撓みが生じると、撓みに基づく応力が、ランド、接合材及び外部電極を通じて積層体に伝わり、積層体のセラミック部や内部電極部にクラックや変形等を発生させる。その結果、積層セラミック電子部品の性能低下や信頼性低下が引き起こされる心配がある。
そこで、特許文献１には、前記応力によってセラミック素体にクラックが発生することを防止するため、外部端子電極の回り込み部及び外部端子電極の回り込み部に、それぞれ、セラミック素体の主面と離間した先端離間部及び主面と離間した先端離間部を設けたものが開示されている。
特開２０１０−１０９２３８号公報
しかしながら、特許文献１の外部端子電極の回り込み部及び外部端子電極の回り込み部は、それぞれ、セラミック素体の主面と接合した基端側接合部及び主面と接合した基端側接合部を有している。従って、前記応力が、基端側接合部及び基端側接合部、並びに、外部端子電極及び外部端子電極を通じて、セラミック素体に伝わることが懸念され、クラックを十分に抑制することは困難であった。
それゆえに、この発明の主たる目的は、上記の問題点に鑑みてなされたものであり、基板に実装された状態において、熱衝撃等によって基板に撓みが生じても、撓みに基づく応力が積層体に伝わることを抑制し、クラックを防止し得る積層セラミック電子部品およびその製造方法を提供することである。
この発明にかかる積層セラミック電子部品は、積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第１主面および第２主面と、積層方向に直交する幅方向に相対する第１側面および第２側面と、積層方向および幅方向に直交する長さ方向に相対する第１端面および第２端面と、を有している積層体と、内部電極に接続され、第１端面上に配置されて、端部が第１主面、第２主面、第１側面および第２側面に延在している第１外部電極と、内部電極に接続され、第２端面上に配置されて、端部が第１主面、第２主面、第１側面および第２側面に延在している第２外部電極と、第１外部電極に接触して、第１主面、第２主面、第１側面および第２側面に配置されている前記第１有機層と、第２外部電極に接触して、第１主面、第２主面、第１側面および第２側面に配置されている第２有機層と、を備え、第１外部電極は、導電性金属およびガラス成分を含む第１下地電極層と、第１下地電極層上に配置される第１めっき層と、を有し、第２外部電極は、導電性金属およびガラス成分を含む第２下地電極層と、第２下地電極層上に配置される第２めっき層と、を有し、有機ケイ素化合物を含む第１有機層は、少なくとも第１外部電極の第１下地電極層の端部を覆うように接触して配置され、有機ケイ素化合物を含む第２有機層は、少なくとも第２外部電極の第２下地電極層の端部を覆うように接触して配置され、第１外部電極の第１めっき層の端部は、第１有機層の表面に接触し、第２外部電極の第２めっき層の端部は、第２有機層の表面に接触していること、を特徴とする積層セラミック電子部品である。
また、この発明にかかる積層セラミック電子部品では、第１外部電極の第１下地電極層の端部を覆うように接触して配置されている第１有機層の第１下地電極層の先端から、第１有機層の第１端面側の先端までの長さ方向における寸法は、５μｍ以上１００μｍ以下であり、第２外部電極の第２下地電極層の端部を覆うように接触して配置されている第２有機層の第２下地電極層の先端から、第２有機層の第２端面側の先端までの長さ方向における寸法は、５μｍ以上１００μｍ以下であることが好ましい。
さらに、この発明にかかる積層セラミック電子部品では、第１有機層は、第１外部電極の第１下地電極層の端部から積層体の少なくとも一部の表面にまで延在するように配置され、第２有機層は、第２外部電極の第２下地電極層の端部から積層体の少なくとも一部の表面にまで延在するように配置されていることが好ましい。
また、この発明にかかる積層セラミック電子部品では、第１外部電極の第１下地電極層と第１めっき層との間に配置されている第３有機層と、第２外部電極の第２下地電極層と第２めっき層との間に配置されている第４有機層とをさらに備え、第３有機層は、第１外部電極の第１下地電極層を覆うように配置され、第３有機層の端部は第１有機層の表面に接触し、第４有機層は、第２外部電極の第２下地電極層を覆うように配置され、第４有機層の端部は第２有機層の表面に接触していることが好ましい。
さらに、この発明にかかる積層セラミック電子部品では、第１有機層の厚みおよび第２有機層の厚みは、第３有機層の厚みおよび第４有機層の厚みより厚いことが好ましい。
また、この発明にかかる積層セラミック電子部品では、第３有機層および第４有機層は、有機ケイ素化合物であることが好ましい。
さらに、この発明にかかる積層セラミック電子部品では、第１有機層と第２有機層、および、第３有機層と第４有機層のうち、少なくともいずれか一方は、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3であることが好ましい。
また、この発明にかかる積層セラミック電子部品は、積層セラミックコンデンサであることが好ましい。
この発明にかかる積層セラミック電子部品の製造方法は、積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第１主面および第２主面と、積層方向に直交する幅方向に相対する第１側面および第２側面と、積層方向および幅方向に直交する長さ方向に相対する第１端面および第２端面と、を有している積層体と、内部電極に接続され、第１端面上に配置されて、端部が第１主面、第２主面、第１側面および第２側面に延在している第１外部電極と、内部電極に接続され、第２端面上に配置されて、端部が第１主面、第２主面、第１側面および第２側面に延在している第２外部電極と、を備え、第１外部電極は、導電性金属およびガラス成分を含む第１下地電極層と、第１下地電極層上に配置される第１めっき層と、を有し、第２外部電極は、導電性金属およびガラス成分を含む第２下地電極層と、第２下地電極層上に配置される第２めっき層と、を有し、第１外部電極の第１下地電極層の表面上、第２外部電極の第２下地電極層の表面上および積層体の表面上の少なくとも一部の表面上を覆うように有機層が配置されている、積層セラミック電子部品の製造方法であって、積層体を準備する工程と、積層体に導電性ペーストを塗布し、焼付けを行って、第１外部電極の第１下地電極層および第２外部電極の第２下地電極層を形成する工程と、第１外部電極の第１下地電極層の表面、第２外部電極の第２下地電極層の表面および積層体の表面に有機処理液を塗布もしくは浸漬して、有機層を形成する工程と、有機層上にめっきを行い、第１外部電極の第１めっき層および第２外部電極の第２めっき層を形成する工程と、を有し、有機層を形成する工程は、２回に分けて有機処理液を塗布することにより行われ、１回目の有機処理液と２回目の有機処理液とは異なる有機処理液を用いること、を特徴とする、積層セラミック電子部品の製造方法である。
また、この発明にかかる積層セラミック電子部品の製造方法では、１回目の有機処理液および２回目の有機処理液は、有機ケイ素化合物であることが好ましい。
さらに、この発明にかかる積層セラミック電子部品の製造方法では、１回目の有機処理液は単官能の有機処理液であり、２回目の有機処理液は多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の有機処理液であることが好ましい。
この発明にかかる積層セラミック電子部品によれば、有機ケイ素化合物を含む第１有機層が、少なくとも第１外部電極の第１下地電極層の端部を覆うように接触して配置され、有機ケイ素化合物を含む第２有機層が、少なくとも第２外部電極の第２下地電極層の端部を覆うように接触して配置され、第１外部電極の第１めっき層の端部が、第１有機層の表面に接触し、第２外部電極の第２めっき層の端部が、第２有機層の表面に接触しているので、積層セラミック電子部品が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第１外部電極の第１下地電極層と第１めっき層との間を剥離させたり、第２外部電極の第２下地電極層と第２めっき層との間を剥離させたりすることができる。そのため、前記応力が分散され、積層セラミック電子部品のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができる。その結果、積層セラミック電子部品の信頼性を向上させることができる。ここで、クラックとは、外部電極端部を起点として、外層部から内部電極層部に向かって進展する亀裂と定義する。
また、この発明にかかる積層セラミック電子部品によれば、第１外部電極の第１下地電極層の端部を覆うように接触して配置されている第１有機層の第１下地電極層の先端から、第１有機層の第１端面側の先端までの長さ方向における寸法は、５μｍ以上１００μｍ以下であり、第２外部電極の第２下地電極層の端部を覆うように接触して配置されている第２有機層の第２下地電極層の先端から、第２有機層の第２端面側の先端までの長さ方向における寸法は、５μｍ以上１００μｍ以下であると、積層体の内部にクラックが発生することを抑制するだけでなく、積層セラミック電子部品の外れを抑制することができる。ここで、積層セラミック電子部品の外れとは、ツームストーン状となった不具合やはんだ実装した基板から外れて基板上で導通が得られなくなった不具合と定義する。
さらに、この発明にかかる積層セラミック電子部品によれば、第１有機層が、第１外部電極の第１下地電極層の端部から積層体の少なくとも一部の表面にまで延在するように配置され、第２有機層が、第２外部電極の第２下地電極層の端部から積層体の少なくとも一部の表面にまで延在するように配置されていると、はんだ付き性不良などの不具合が生じることなく、下地電極層とめっき層との間を確実に剥離させることができる。
また、この発明にかかる積層セラミック電子部品によれば、第１外部電極の第１下地電極層と第１めっき層との間に配置されている第３有機層と、第２外部電極の第２下地電極層と第２めっき層との間に配置されている第４有機層とをさらに備え、第３有機層が、第１外部電極の第１下地電極層を覆うように配置され、第３有機層の端部は第１有機層の表面に接触し、第４有機層が、第２外部電極の第２下地電極層を覆うように配置され、第４有機層の端部は第２有機層の表面に接触していると、第１外部電極の第１下地電極層と第１めっき層との間をより一層剥離し易くさせたり、第２外部電極の第２下地電極層と第２めっき層との間をより一層剥離し易くさせたりすることができる。そのため、熱衝撃等により基板に生じた撓みに基づく応力が分散され、積層セラミック電子部品のセラミック部や内部電極部にクラックや変形等が発生することをより一層抑制することができる。その結果、積層セラミック電子部品の信頼性をより一層向上させることができる。
さらに、この発明にかかる積層セラミック電子部品によれば、第１有機層の厚みおよび第２有機層の厚みが、第３有機層の厚みおよび第４有機層の厚みより厚いと、第１外部電極の第１下地電極層と第１めっき層との間の剥離開始、および、第２外部電極の第２下地電極層と第２めっき層との間の剥離開始が容易になり、その後の剥離進展が抑制される。その結果、積層セラミック電子部品が基板から脱落するなどの不具合を抑制することができる。
また、この発明にかかる積層セラミック電子部品によれば、第３有機層および第４有機層が、有機ケイ素化合物であると、積層体のクラックが効果的に抑制されるだけでなく、めっき不良や積層セラミック電子部品の外れが抑制される。
さらに、この発明にかかる積層セラミック電子部品によれば、第１有機層と第２有機層、および第３有機層と第４有機層のうち、少なくともいずれか一方が、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3であると、より積層体のクラックが効果的に抑制されるだけでなく、めっき不良や積層セラミック電子部品の外れが抑制される。
この発明にかかる積層セラミック電子部品の製造方法によれば、積層体を準備する工程と、積層体に導電性ペーストを塗布し、焼付けを行って、第１外部電極の第１下地電極層および第２外部電極の第２下地電極層を形成する工程と、第１外部電極の第１下地電極層の表面、第２外部電極の第２下地電極層の表面および積層体の表面に有機処理液を塗布もしくは浸漬して、有機層を形成する工程と、有機層上にめっきを行い、第１外部電極の第１めっき層および第２外部電極の第２めっき層を形成する工程と、を有し、有機層を形成する工程は、２回に分けて有機処理液を塗布することにより行われ、１回目の有機処理液と２回目の有機処理液とは異なる有機処理液を用いるので、積層体のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができ、性能や信頼性を向上させることができる積層セラミック電子部品を容易に製造することができる。
この発明によれば、積層体のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができ、積層セラミック電子部品の性能や信頼性を向上させることができる。
本発明の第１の実施の形態に係る積層セラミック電子部品の外観を示す斜視図である。 第１の実施の形態に係る積層セラミック電子部品の断面図であって、図１のＩＩ−ＩＩ線矢印方向から見た図である。 第１の実施の形態に係る積層セラミック電子部品の断面図であって、図２の外部電極の一部拡大図である。 第１の実施の形態に係る積層セラミック電子部品の製造方法を示すフローチャートである。 本発明の第２の実施の形態に係る積層セラミック電子部品の外観を示す斜視図である。 第２の実施の形態に係る積層セラミック電子部品の断面図であって、図５のＶＩ−ＶＩ線矢印方向から見た図である。 第２の実施の形態に係る積層セラミック電子部品の断面図であって、図６の外部電極の一部拡大図である。 第１の実施の形態に係る積層セラミック電子部品の変形例を示す断面図である。
以下、本発明の各実施の形態に係る積層セラミック電子部品について、図を参照して詳細に説明する。なお、以下に示す実施形態においては、積層セラミック電子部品として積層セラミックコンデンサを例にして説明する。なお、同一のまたは相当する部分について図中同一の符号を付し、その説明は繰り返さない。
（第１の実施の形態に係る積層セラミックコンデンサ）
図１は、本発明の第１の実施の形態に係る積層セラミックコンデンサの外観を示す斜視図である。図２は、第１の実施の形態に係る積層セラミックコンデンサの断面図であって、図１のＩＩ−ＩＩ線矢印方向から見た図である。
本発明の第１の実施の形態に係る積層セラミックコンデンサ１００は、直方体形状を有し、後述する長さ方向Ｌの寸法が後述する幅方向Ｗの寸法より大きい。直方体形状には、積層セラミックコンデンサ１００の角部および稜線部に丸みが付けられたもの、並びに積層セラミックコンデンサ１００の表面に段差または凹凸が設けられたものなどが含まれる。
積層セラミックコンデンサ１００は、積層体１１０と、第１外部電極１２０と、第２外部電極１３０と、第１有機層１４０と、第２有機層１５０とを備えている。
積層体１１０は、複数の誘電体層の積層方向Ｈに相対する第１主面１０１および第２主面１０２と、積層方向Ｈに直交する幅方向Ｗに相対する第１側面１０３および第２側面１０４と、積層方向Ｈおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１端面１０５および第２端面１０６とを有している。
ここで、積層体１１０の誘電体層の積み重ね方向を積層方向Ｈとして定義し、当該積層方向Ｈと直交する方向のうち、積層セラミックコンデンサ１００の第１外部電極１２０と第２外部電極１３０とを結ぶ方向を積層体１１０の長さ方向Ｌとして定義し、上記積層方向Ｈおよび上記長さ方向Ｌのいずれにも直交する方向を積層体１１０の幅方向Ｗとして定義し、以下の説明においては、これら用語を使用する。
積層体１１０は、交互に積層された複数の誘電体層２００および複数の内部電極にて構成されている。積層体１１０は、直方体形状を有している。複数の誘電体層２００および複数の内部電極の積層方向Ｈは、高さ方向に合致している。
積層体１１０は、異なる層に交互に配置されている複数の第１内部電極２１１と複数の第２内部電極２１２とを含む。
第１内部電極２１１は、積層方向Ｈから見て、矩形状の第１対向部２１１ａと、第１対向部２１１ａから積層体１１０の第１端面１０５に引出された第１引出し部２１１ｂとを有している。第１引出し部２１１ｂの端面は第１端面１０５に露出している。
第２内部電極２１２は、積層方向Ｈから見て、矩形状の第２対向部２１２ａと、第２対向部２１２ａから積層体１１０の第２端面１０６に引出された第２引出し部２１２ｂとを有している。第２引出し部２１２ｂの端面は第２端面１０６に露出している。
図２に示すように、第１内部電極２１１の第１対向部２１１ａと第２内部電極２１２の第２対向部２１２ａとは、誘電体層２００を挟んで対向することにより静電容量が形成されている。
誘電体層２００は、たとえばＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3、ＰｂＴｉＯ3又はＰｂ（Ｚｒ、Ｔｉ）Ｏ3などを主成分とする誘電体セラミック材料にて形成されている。また、誘電体層２００は、副成分として、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物又はＮｉ化合物などを含んでいてもよい。誘電体層２００の厚みは０．５μｍ以上１０μｍ以下であることが好ましい。
第１内部電極２１１および第２内部電極２１２は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ又はＡｕなどの金属や、これらの金属のうち少なくとも１種を含む合金（例えば、Ａｇ−Ｐｄ合金）など、適宜の導電材料により構成することができる。第１内部電極２１１および第２内部電極２１２の各々の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。
第１外部電極１２０は、積層体１１０の第１端面１０５上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在している。第１外部電極１２０は、第１内部電極２１１と電気的に接続されている。
第２外部電極１３０は、積層体１１０の第２端面１０６上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在している。第２外部電極１３０は、第２内部電極２１２と電気的に接続されている。第１外部電極１２０および第２外部電極１３０は、積層体１１０の長さ方向Ｌにおいて互いに離隔している。
第１外部電極１２０は、導電性金属およびガラス成分を含む第１下地電極層１２２と、第１下地電極層１２２上に配置される第１めっき層１２３とを有している。第２外部電極１３０は、導電性金属およびガラス成分を含む第２下地電極層１３２と、第２下地電極層１３２上に配置される第２めっき層１３３とを有している。
第１下地電極層１２２は、積層体１１０の第１端面１０５上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在して形成されている。
第２下地電極層１３２は、積層体１１０の第２端面１０６上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在して形成されている。
第１下地電極層１２２および第２下地電極層１３２は、例えば、導電性金属とガラス成分とを含む導電性ペーストを塗布して焼き付けることにより形成される。第１下地電極層１２２および第２下地電極層１３２の導電性金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金又はＡｕなどが用いられる。第１下地電極層１２２および第２下地電極層１３２のガラス成分としては、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ又はＬｉなどを含むガラスが用いられる。
第１下地電極層１２２および第２下地電極層１３２は、内部電極と同時焼成したものや、焼成後の積層体１１０の表面に導電性ペーストを塗布して焼き付けたものである。第１下地電極層１２２および第２下地電極層１３２のそれぞれの厚みは、最も厚い部分で１０μｍ以上５０μｍ以下であることが好ましい。
第１下地電極層１２２上に配置される第１めっき層１２３は、端部２３０が第１有機層１４０の表面に接触している。より具体的には、第１めっき層１２３の端部２３０の先端は、積層体１１０の第１主面１０１上、第２主面１０２上、第１側面１０３上および第２側面１０４上に配置されている第１有機層１４０の表面に接触している。
第２下地電極層１３２上に配置される第２めっき層１３３は、端部３３０が第２有機層１５０の表面に接触している。より具体的には、第２めっき層１３３の端部３３０の先端は、積層体１１０の第１主面１０１上および第２主面１０２上および第１側面１０３上および第２側面１０４上に配置されている第２有機層１５０の表面に接触している。
第１めっき層１２３および第２めっき層１３３は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ又はＳｎなどから選択される少なくとも１つにて形成されている。第１めっき層１２３は、複数層により形成されていてもよく、好ましくは、Ｎｉめっき層１２４とＳｎめっき層１２６との２層構造である。第２めっき層１３３は、複数層により形成されていてもよく、好ましくは、Ｎｉめっき層１３４とＳｎめっき層１３６との２層構造である。めっき層一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
第１外部電極１２０の第１めっき層１２３のＮｉめっき層１２４は、第１外部電極１２０の第１下地電極層１２２の表面を殆んど覆い、かつ、第１めっき層１２３の端部２３０のＮｉめっき層１２４の端面は、第１下地電極層１２２の端部２２０を覆うように接触している後述の第１有機層１４０の一方の端部１４０ａの表面を覆うように形成されているため、第１下地電極層１２２の全体および第１有機層１４０の一方の端部１４０ａが、積層セラミックコンデンサ１００を実装する際のはんだによって侵食されることを防止することができる。
第２外部電極１３０の第２めっき層１３３のＮｉめっき層１３４は、第２外部電極１３０の第２下地電極層１３２の表面を殆んど覆い、かつ、第２めっき層１３３の端部３３０のＮｉめっき層１３４の端面は、第２下地電極層１３２の端部３２０を覆うように接触している後述の第２有機層１５０の一方の端部１５０ａの表面を覆うように形成されているため、第２下地電極層１３２の全体および第２有機層１５０の一方の端部１５０ａが、積層セラミックコンデンサ１００を実装する際のはんだによって侵食されることを防止することができる。
また、第１外部電極１２０のＮｉめっき層１２４の上に、さらにＳｎめっき層１２６を形成することにより、第１外部電極１２０のはんだ濡れ性が向上する。第２外部電極１３０のＮｉめっき層１３４の上に、さらにＳｎめっき層１３６を形成することにより、第２外部電極１３０のはんだ濡れ性が向上する。その結果、積層セラミックコンデンサ１００の実装が容易になる。
第１有機層１４０は、積層体１１０の第１端面１０５寄りの位置にあって、積層体１１０の表面を周回するように、第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４に配置されている。第１有機層１４０の一方の端部１４０ａは、第１外部電極１２０の第１下地電極層１２２の端部２２０を覆うように接触している。第１有機層１４０は、第１下地電極層１２２の端部２２０から積層体１１０の少なくとも一部の表面にまで延在するように配置されて、その他方の端部１４０ｂは、第１めっき層１２３の端部２３０よりも第２端面１０６側に位置して露出している。さらに、第１外部電極１２０の第１めっき層１２３の端部２３０は、第１有機層１４０の一方の端部１４０ａの表面に接触しており、第１下地電極層１２２の端部２２０を覆っていない。
第２有機層１５０は、積層体１１０の第２端面１０６寄りの位置にあって、積層体１１０の表面を周回するように、第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４に配置されている。第２有機層１５０の一方の端部１５０ａは、第２外部電極１３０の第２下地電極層１３２の端部３２０を覆うように接触している。第２有機層１５０は、第２下地電極層１３２の端部３２０から積層体１１０の少なくとも一部の表面にまで延在するように配置されて、その他方の端部１５０ｂは、第２めっき層１３３の端部３３０よりも第１端面１０５側に位置して露出している。さらに、第２外部電極１３０の第２めっき層１３３の端部３３０は、第２有機層１５０の一方の端部１５０ａの表面に接触しており、第２下地電極層１３２の端部３２０を覆っていない。
以上の構成により、積層セラミックコンデンサ１００が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第１外部電極１２０の第１下地電極層１２２と第１めっき層１２３との間を剥離させたり、第２外部電極１３０の第２下地電極層１３２と第２めっき層１３３との間を剥離させたりすることができる。そのため、前記応力が分散され、積層セラミックコンデンサ１００のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができる。その結果、積層セラミックコンデンサ１００の信頼性を向上させることができる。ここで、クラックとは、外部電極端部を起点として、外層部から内部電極層部に向かって進展する亀裂と定義する。
図３に示すように、第１有機層１４０が、第１外部電極１２０の第１下地電極層１２２の端部２２０を覆うように接触して配置されている場合、第１有機層１４０のうち、積層体１１０に接触した部分の長さ方向Ｌにおける寸法ｄ1（すなわち、第１下地電極層１２２の先端２２２から、第１有機層１４０の第２端面１０６側の先端１４２までの長さ方向Ｌにおける寸法）は、５μｍ以上１００μｍ以下であることが好ましい。なお、第２の有機層１５０が、第２外部電極１３０の下地電極層１３２の端部３２０を覆うように接触して配置されている場合も同様である。
さらに、図３に示すように、第１有機層１４０のうち、第１下地電極層１２２と接触した部分の長さ方向Ｌにおける寸法ｄ2（すなわち、第１下地電極層１２２の先端２２２から、第１有機層１４０の第１端面１０５側の先端１４３までの長さ方向Ｌにおける寸法）は、５μｍ以上１００μｍ以下である。同様に、第２有機層１５０のうち、第２下地電極層１３２と接触した部分の長さ方向Ｌにおける寸法ｄ2（すなわち、第２下地電極層１３２の先端から、第２有機層１５０の第２端面１０６側の先端までの長さ方向Ｌにおける寸法）は、５μｍ以上１００μｍ以下である。これにより、積層体１１０の内部にクラックが発生することを抑制するだけでなく、積層セラミックコンデンサ１００の外れを抑制することができる。ここで、積層セラミックコンデンサの外れとは、ツームストーン状となった不具合やはんだ実装した基板から外れて基板上で導通が得られなくなった不具合と定義する。
第１有機層１４０および第２有機層１５０の厚みは、５ｎｍ以上５００ｎｍ以下であることが好ましい。これにより、積層体１１０のクラックが効果的に抑制されるだけでなく、めっき不良や積層セラミックコンデンサ１００の外れが抑制される。
第１有機層１４０および第２有機層１５０は、有機ケイ素化合物を含む。有機ケイ素化合物としては、例えば、デシルトリメトキシシラン、ｎ−プロピルトリメトキシシラン、オクチルトリエトキシシラン等が用いられる。特に、第１有機層１４０および第２有機層１５０として、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の構造を有し、かつ、Ｎ元素を含有する有機ケイ素化合物が用いられた場合、積層体１１０や第１外部電極１２０の第１下地電極層１２２などの表面に確実に形成されるため、信頼性が向上する。
また、積層セラミックコンデンサ１００の第１外部電極１２０と第２外部電極１３０との間には、有機層が存在していない部分がある。これにより、積層体１１０の表面が露出するため、実装時に用いられる導電性接着剤との固着力が向上し、実装信頼性の低下を抑制することができる。
また、第１外部電極１２０の第１下地電極層１２２と積層体１１０との間の密着強度が、第１有機層１４０と第１外部電極１２０の第１めっき層１２３との間の未着強度より大きいことが好ましい。同様に、第２外部電極１３０の第２下地電極層１３２と積層体１１０との間の密着強度が、第２有機層１５０と第２外部電極１３０の第２めっき層１３３との間の未着強度より大きいことが好ましい。これにより、第１有機層１４０および第２有機層１５０と第１めっき層１２３および第２めっき層１３３との間で剥離させることができ、一方で、積層体１１０と第１有機層１４０および第２有機層１５０との間では密着を維持することができるため、水分等の浸入を確実に抑制することができる。よって、積層セラミックコンデンサ１００の信頼性などの不具合がより一層抑制される。
また、積層体１１０と第１有機層１４０と間の密着強度が、第１有機層１４０と第１めっき層１２３との間の密着強度より大きいことが好ましい。さらに、積層体１１０と第２有機層１５０との間の密着強度が、第２有機層１５０と第２めっき層１３３と間の密着強度より大きいことが好ましい。
これにより、積層セラミックコンデンサ１００が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第１外部電極１２０の第１下地電極層１２２と第１めっき層１２３との間を剥離させたり、第２外部電極１３０の第２下地電極層１３２と第２めっき層１３３との間を剥離させたりすることをより一層合理的に行うことができる。そのため、前記応力がより一層分散され、積層セラミックコンデンサ１００のセラミック部や内部電極部にクラックや変形等が発生することをより一層抑制することができる。その結果、積層セラミックコンデンサ１００の信頼性をより一層向上させることができる。
第１の実施の形態に係る積層セラミックコンデンサ１００は、第１外部電極１２０の第１めっき層１２３の端部２３０が、第１有機層１４０の表面に接触し、第２外部電極１３０の第２めっき層１３３の端部３３０が、第２有機層１５０の表面に接触していることにより、基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第１外部電極１２０の第１下地電極層１２２と第１めっき層１２３との間を剥離させたり、第２外部電極１３０の第２下地電極層１３２と第２めっき層１３３との間を剥離させたりすることができる。そのため、前記応力が分散され、積層セラミックコンデンサ１００のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができる。その結果、積層セラミックコンデンサ１００の信頼性を向上させることができる。ここで、クラックとは、外部電極端部を起点として、外層部から内部電極層部に向かって進展する亀裂と定義する。
また、第１の実施の形態に係る積層セラミックコンデンサ１００は、第１有機層１４０のうち、第１下地電極層１２２と接触した部分の長さ方向Ｌにおける寸法ｄ2（すなわち、第１下地電極層１２２の先端２２２から、第１有機層１４０の第１端面１０５側の先端１４３までの長さ方向Ｌにおける寸法）が、５μｍ以上１００μｍ以下である。同様に、第２有機層１５０のうち、第２下地電極層１３２と接触した部分の長さ方向Ｌにおける寸法ｄ2（すなわち、第２下地電極層１３２の先端から、第２有機層１５０の第２端面１０６側の先端までの長さ方向Ｌにおける寸法）が、５μｍ以上１００μｍ以下である。これにより、積層体１１０の内部にクラックが発生することを抑制するだけでなく、積層セラミックコンデンサ１００の外れを抑制することができる。ここで、積層セラミックコンデンサの外れとは、ツームストーン状となった不具合やはんだ実装した基板から外れて基板上で導通が得られなくなった不具合と定義する。
さらに、第１の実施の形態に係る積層セラミックコンデンサ１００は、第１有機層１４０が、第１下地電極層１２２の端部２２０から積層体１１０の少なくとも一部の表面にまで延在するように配置され、且つ第２有機層１５０が、第２下地電極層１３２の端部３２０から積層体１１０の少なくとも一部の表面にまで延在するように配置されることにより、はんだ付き性不良などの不具合が生じることなく、下地電極層とめっき層との間を確実に剥離させることができる。
（第１の実施の形態に係る製造方法）
次に、本発明の第１の実施の形態に係る積層セラミックコンデンサ１００の製造方法について説明する。図４は、本発明の実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャートである。
図４に示すように、先ず、第１内部電極２１１および第２内部電極２１２を有する積層体１１０が準備される（Ｓ１００）。具体的には、セラミック粉末を含むセラミックペーストが、例えばスクリーン印刷法などによりシート状に塗布され、乾燥させることにより、マザーセラミックグリーンシートが作製される。
次に、マザーセラミックグリーンシート上に、例えば、スクリーン印刷などにより所定のパターンで内部電極形成用導電性ペーストが印刷され、第１内部電極２１１の内部電極形成用導電パターンが形成される。同様に、別のマザーセラミックグリーンシート上に、例えば、スクリーン印刷などにより所定のパターンで内部電極形成用導電性ペーストが印刷され、第２内部電極２１２の内部電極形成用導電パターンが形成される。
こうして、第１内部電極２１１の内部電極形成用導電パターンが形成されたマザーセラミックグリーンシートと、第２内部電極２１２の内部電極形成用導電パターンが形成されたマザーセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないマザーセラミックグリーンシートとが用意される。なお、セラミックペーストや、内部電極形成用導電性ペーストには、例えば周知のバインダーや溶媒が含まれていてもよい。
次に、マザー積層体が作製される。マザー積層体は、下記のように作製される。内部電極形成用導電パターンが印刷されていない外層用マザーセラミックグリーンシートが所定枚数積層され、その上に第１内部電極２１１の内部電極形成用導電パターンが印刷されたマザーセラミックグリーンシートと第２内部電極２１２の内部電極形成用導電パターンが印刷されたマザーセラミックグリーンシートとが交互に順次積層される。さらにその上に、内部電極形成用導電パターンが印刷されていない外層用マザーセラミックグリーンシートが所定枚数積層され、マザー積層体が作製される。マザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向にプレスされてもよい。
次に、マザー積層体が所定の位置でカットされ、所定サイズの生の積層体１１０が複数個切り出される。このとき、バレル研磨などによって生の積層体１１０の角部や稜線部に丸みがつけられてもよい。
次に、生の積層体１１０が焼成されることにより、第１内部電極２１１および第２内部電極２１２が内部に配設され、かつ、第１内部電極２１１の第１引出し部２１１ｂが第１端面１０５に露出し、第２内部電極２１２の第２引出し部２１２ｂが第２端面１０６に露出した積層体１１０が得られる。焼成温度は、セラミック材料および導電材料の種類に応じて適宜設定され、たとえば、９００℃以上１３００℃以下の範囲内で設定される。
次に、焼成後の積層体１１０の両端部に外部電極の下地電極層が形成される（Ｓ１１０）。焼成後の積層体１１０の両端部に外部電極用導電性ペーストが塗布され、焼き付けられて、第１外部電極１２０の第１下地電極層１２２と第２外部電極１３０の第２下地電極層１３２とが形成される。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。
次に、第１有機層１４０および第２有機層１５０が形成される（Ｓ１２０）。第１有機層１４０および第２有機層１５０は、下記のように作製される。
第１外部電極１２０の第１下地電極層１２２および第２外部電極１３０の第２下地電極層１３２を焼き付けた積層体１１０が、長手方向に並べられ、スクリーン印刷法にて、第１下地電極層１２２の端部２２０を覆うように積層体１１０の第１外部電極１２０寄りの第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４の所定の部分のみに有機処理液がスクリーン印刷法によって塗布されると共に、第２下地電極層１３２の端部３２０を覆うように積層体１１０の第２外部電極１３０寄りの第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４の所定の部分のみに有機処理液がスクリーン印刷法によって塗布される。その後、有機処理液は１００〜２００℃の温度で乾燥され、第１有機層１４０および第２有機層１５０とされる。
積層体１１０は、１回目の有機処理液により所定の部分のみに塗布された後、取り出されて１００℃以上２００℃以下の温度で乾燥される。１回目の有機処理液は、アルコール溶媒に有機処理液が３重量％以下に希釈されたものである。次に、積層体１１０は、２回目の有機処理液により所定の部分のみに塗布された後、取り出されて１００℃以上２００℃以下の温度で乾燥される。２回目の有機処理液は、アルコール溶媒に有機処理液が３重量％以上１０％以下に希釈されたものである。
次に、積層体１１０の両端部の外部電極のめっき層が形成される(Ｓ１３０)。第１外部電極１２０の第１めっき層１２３は、第１外部電極１２０の第１下地電極層１２２の表面を殆んど覆い、かつ、第１めっき層１２３の端部２３０の端面は、第１有機層１４０の一方の端部１４０ａの表面を覆うように形成される。同様に、第２外部電極１３０の第２めっき層１３３は、第２外部電極１３０の第２下地電極層１３２の表面を殆んど覆い、かつ、第２めっき層１３３の端部３３０の端面は、第２有機層１５０の一方の端部１５０ａの表面を覆うように形成される。
次に、形成された第１有機層１４０の一部および第２有機層１５０の一部は、必要に応じて除去してもよい。
以上の方法によって、積層体１１０のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができ、性能や信頼性を向上させることができる積層セラミックコンデンサ１００を容易に製造できる。
（第２の実施の形態に係る積層セラミックコンデンサ）
本発明の第２の実施の形態に係る積層セラミックコンデンサについて、図を参照して詳細に説明する。本発明の第２の実施の形態に係る積層セラミックコンデンサは、本発明の第１の実施の形態に係る積層セラミックコンデンサ１００において、外部電極の下地電極層とめっき層との間に有機層が配設されていることを特徴としており、本発明の第１の実施の形態に係る積層セラミックコンデンサ１００と同様である構成については説明を繰り返さない。
図５は、本発明の第２の実施の形態に係る積層セラミック電子部品の外観を示す斜視図である。図６は、第２の実施の形態に係る積層セラミック電子部品の断面図であって、図５のＶＩ−ＶＩ線矢印方向から見た図である。図７は、第２の実施の形態に係る積層セラミック電子部品の断面図であって、図６の外部電極の一部拡大図である。
積層セラミックコンデンサ５００は、積層体１１０と、第１外部電極５２０と、第２外部電極５３０と、第１有機層１４０と、第２有機層１５０と、第３有機層５６０と、第４有機層５７０とを備えている。
積層体１１０は、積層された複数の誘電体層２００と、異なる層に交互に配置されている複数の第１内部電極２１１と複数の第２内部電極２１２とを含む。
第１外部電極５２０は、積層体１１０の第１端面１０５上に配置されて、端部が第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４に延在している。第１外部電極５２０は、第１内部電極２１１と電気的に接続されている。
第２外部電極５３０は、積層体１１０の第２端面１０６上に配置されて、端部が第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４に延在している。第２外部電極５３０は、第２内部電極２１２と電気的に接続されている。第１外部電極５２０および第２外部電極５３０は、積層体１１０の長さ方向Ｌにおいて互いに離隔している。
第１外部電極５２０は、導電性金属およびガラス成分を含む第１下地電極層１２２と、第１めっき層１２３とを有している。第２外部電極５３０は、導電性金属およびガラス成分を含む第２下地電極層１３２と、第２めっき層１３３とを有している。
第１外部電極５２０の第１下地電極層１２２と第１めっき層１２３との間には、第３有機層５６０が配置されている。同様に、第２外部電極５３０の第２下地電極層１３２と第２めっき層１３３との間には、第４有機層５７０が配置されている。
第１下地電極層１２２は、積層体１１０の第１端面１０５上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在して形成されている。
第２下地電極層１３２は、積層体１１０の第２端面１０６上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在して形成されている。
第３有機層５６０は、第１外部電極５２０の第１下地電極層１２２を覆うように配置され、第３有機層５６０の端部６００は第１有機層１４０の表面に接触している。より具体的には、第３有機層５６０の端部６００は、積層体１１０の第１主面１０１上および第２主面１０２上および第１側面１０３上および第２側面１０４上に配置されている第１有機層１４０の一方の端部１４０ａの表面に接触しており、第１下地電極層１２２の端部２２０を覆っていない。
第４有機層５７０は、第２外部電極５３０の第２下地電極層１３２を覆うように配置され、第４有機層５７０の端部７００は第２有機層１５０の表面に接触している。より具体的には、第４有機層５７０の端部７００は、積層体１１０の第１主面１０１上および第２主面１０２上および第１側面１０３上および第２側面１０４上に配置されている第２有機層１５０の一方の端部１５０ａの表面に接触しており、第２下地電極層１３２の端部３２０を覆っていない。
第３有機層５６０上に配置されている第１めっき層１２３は、その端部２３０が第１有機層１４０の表面に接触していることが好ましい。より具体的には、第１めっき層１２３は、その端部２３０の先端が第１有機層１４０の一方の端部１４０ａの表面に接触していることが好ましい。
第４有機層５７０上に配置されている第２めっき層１３３は、その端部３３０が第２有機層１５０の表面に接触していることが好ましい。より具体的には、第２めっき層１３３は、その端部３３０の先端が第２有機層１５０の一方の端部１５０ａの表面に接触していることが好ましい。
また、第１有機層１４０は、積層体１１０の第１端面１０５寄りの位置にあって、積層体１１０の表面を周回するように、第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４に配置されている。第１有機層１４０の一方の端部１４０ａは、第１外部電極１２０の第１下地電極層１２２の端部２２０を覆うように接触している。第１有機層１４０は、第１下地電極層１２２の端部２２０から積層体１１０の少なくとも一部の表面にまで延在するように配置されて、その他方の端部１４０ｂは、第１めっき層１２３の端部２３０よりも第２端面１０６側に位置して露出している。
第２有機層１５０は、積層体１１０の第２端面１０６寄りの位置にあって、積層体１１０の表面を周回するように、第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４に配置されている。第２有機層１５０の一方の端部１５０ａは、第２外部電極１３０の第２下地電極層１３２の端部３２０を覆うように接触している。第２有機層１５０は、第２下地電極層１３２の端部３２０から積層体１１０の少なくとも一部の表面にまで延在するように配置されて、その他方の端部１５０ｂは、第２めっき層１３３の端部３３０よりも第１端面１０５側に位置して露出している。
また、第１有機層１４０および第２有機層１５０の厚みは、第３有機層５６０および第４有機層５７０の厚みよりも厚いことが好ましい。具体的には、第１有機層１４０および第２有機層１５０の厚みが５ｎｍ以上５００ｎｍ以下である場合、第３有機層５６０および第４有機層５７０の厚みは１ｎｍ以上１０ｎｍ以下であることが好ましい。
第３有機層５６０および第４有機層５７０は、有機ケイ素化合物を含む。有機ケイ素化合物としては、例えば、デシルトリメトキシシラン、ｎ−プロピルトリメトキシシラン、オクチルトリエトキシシラン等が用いられる。特に、第３有機層５６０および第４有機層５７０の材料としては、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の構造を有する有機ケイ素化合物が用いられことが好ましい。
また、積層体１１０の第１端面１０５、第１側面１０３および第２側面１０４の第３有機層５６０の表面、並びに、第１端面１０５、第１側面１０３および第２側面１０４の第４有機層５７０の表面は、Ｃｕに対するＳｉの原子濃度比が１％以上５％以下であることが好ましい。これにより、積層セラミックコンデンサ５００のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができるだけでなく、めっき不良や積層セラミックコンデンサ５００の外れを抑制することができる。
また、第１端面１０５上に位置する第１下地電極層１２２上に配置される第３有機層５６０のＣｕに対するＳｉの原子濃度比をＢとし、第１主面１０１上及び第２主面１０２上に位置する第１下地電極層１２２上に配置される第３有機層５６０のＣｕに対するＳｉの原子濃度比をＡとし、並びに、第１主面１０１上及び第２主面１０２上に直接に位置される第１有機層１４０のＣｕに対するＳｉの原子濃度比をＡとしたとき、関係式Ａ＞Ｂが満たされることが好ましい。同様に、第２端面１０６上に位置する第２下地電極層１３２上に配置される第４有機層５７０のＣｕに対するＳｉの原子濃度比をＢとし、第１主面１０１上及び第２主面１０２上に位置する第２下地電極層１３２上に配置される第４有機層５７０のＣｕに対するＳｉの原子濃度比をＡとし、並びに、第１主面１０１上及び第２主面１０２上に直接に位置される第２有機層１５０のＣｕに対するＳｉの原子濃度比をＡとしたとき、関係式Ａ＞Ｂが満たされることが好ましい。これにより、第１有機層１４０、第２有機層１５０、第３有機層５６０および第４有機層５７０の剥離は、第１側面１０３および第２側面１０４で止められ、信頼性の低下を回避することができる。
なお、第１側面１０３上及び第２側面１０４上に位置する第１下地電極層１２２上に配置される第１有機層１４０のＣｕに対するＳｉの原子濃度比、並びに、第１側面１０３上及び第２側面１０４上に直接に位置される第１有機層１４０のＣｕに対するＳｉの原子濃度比においても、Ａと同じ値であることが好ましく、関係式Ａ＞Ｂが満たされることが好ましい。
上記の原子濃度比の測定は、ＸＰＳ（Ｘ線光電子分光）で測定される。より具体的には、第１有機層１４０および第２有機層１５０のＣｕに対するＳｉの原子濃度比は、直接にその表面をＸＰＳ（Ｘ線光電子分光）分析し、Ｃｕ２ｐ、Ｓｉ２ｐの各ピーク面積および測定装置の感度係数に基づいてその原子濃度比を算出することにより求めることができる。そして、第３有機層５６０および第４有機層５７０のＣｕに対するＳｉの原子濃度比は、第１主面１０１、第２主面１０２、第１側面１０３、第２側面１０４又は第１端面１０５において、第３有機層５６０又は第４有機層５７０が存在する部分の中央部に１５０μｍ角程度の切り溝を入れ、この部分の第１めっき層１２３又は第２めっき層１３３を剥がしてその表面をＸＰＳ（Ｘ線光電子分光）分析し、Ｃｕ２ｐ、Ｓｉ２ｐの各ピーク面積および測定装置の感度係数に基づいてその原子濃度比を算出することにより求めることができる。また、ＸＰＳによる詳細な測定条件は以下の通りである。
・装置名：ＵＬＶＡＣ−ＰＨＩ製ＶｅｒｓａＰｒｏｂｅ
・Ｘ線：単色化Ａｌ−Ｋα線
・Ｘ線径：ビーム半値幅で１００μm
・光電子の取り出し角：４５°
・測定したスペクトル：Ｓｉ２ｐ、Ｃｕ２ｐ
・測定時の帯電の補償方法：電子線とイオンビームを照射
第２の実施の形態に係る積層セラミックコンデンサ１００は、第１外部電極１２０の第１下地電極層１２２を覆うように配置され、その端部６００が第１有機層１４０の表面に接触する第３有機層５６０と、第２外部電極１３０の第２下地電極層１３２を覆うように配置され、その端部７００が第２有機層１５０の表面に接触している第４有機層７００とを備えることにより、第１外部電極１２０の第１下地電極層１２２と第１めっき層１２３とがより一層剥離し易くなり、且つ第２外部電極１３０の第２下地電極層１３２と第２めっき層１３３とがより一層剥離し易くなる。そのため、熱衝撃等により基板に生じた撓みに基づく応力が分散され、積層セラミックコンデンサ５００のセラミック部や内部電極部にクラックや変形等が発生することをより一層抑制することができる。その結果、積層セラミックコンデンサ５００の信頼性をより一層向上させることができる。
また、第２の実施の形態に係る積層セラミックコンデンサ１００は、第１有機層１４０および第２有機層１５０の厚みが、第３有機層５６０および第４有機層５７０の厚みよりも厚いことにより、第１下地電極層１２２と第１めっき層１２３との間の剥離開始、および、第２下地電極層１３２と第２めっき層１３３との間の剥離開始が容易になり、その後の剥離進展が抑制される。その結果、積層セラミックコンデンサ５００が基板から脱落するなどの不具合を抑制することができる。
さらに、第２の実施の形態に係る積層セラミックコンデンサ１００は、第３有機層５６０および第４有機層５７０が、有機ケイ素化合物であることにより、積層体１１０のクラックが効果的に抑制されるだけでなく、めっき不良や積層セラミックコンデンサ５００の外れが抑制される。
また、第２の実施の形態に係る積層セラミックコンデンサ１００は、第１有機層１４０と第２有機層１５０、および第３有機層５６０と第４有機層５７０のうち、少なくともいずれか一方が、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の構造を有する有機ケイ素化合物が用いられことにより、積層体１１０のクラックが一層効果的に抑制されるだけでなく、めっき不良や積層セラミックコンデンサ５００の外れが一層抑制される。
（第２の実施の形態に係る製造方法）
次に、本発明の第２の実施の形態に係る積層セラミックコンデンサ５００の製造方法について、前記第１の実施の形態の説明で用いた図４を参照して説明する。
第２の実施の形態に係る積層セラミックコンデンサ５００の製造方法は、第１の実施の形態の第１有機層１４０および第２有機層１５０が形成される工程Ｓ１２０の代わりに、第１有機層１４０、第２有機層１５０、第３有機層５６０および第４有機層５７０が形成される工程Ｓ１２２を有している。その他の工程は、第１の実施の形態に係る積層セラミックコンデンサ１００の製造方法と同様であるため、説明を繰り返さない。第１有機層１４０、第２有機層１５０、第３有機層５６０および第４有機層５７０は、下記のように作製される。
第１外部電極１２０の第１下地電極層１２２、第２外部電極１３０の第２下地電極層１３２および積層体１１０の所定の表面を覆うように、有機処理液が塗布または浸漬されて、第１有機層１４０、第２有機層１５０、第３有機層５６０および第４有機層５７０が形成される。第１有機層１４０、第２有機層１５０、第３有機層５６０および第４有機層５７０が形成される工程は、２回に分けて有機処理液が塗布される。
具体的には、第１外部電極１２０の第１下地電極層１２２および第２外部電極１３０の第２下地電極層１３２を焼き付けた積層体１１０は、長手方向に並べられ、第１有機層１４０が覆う端部２２０および第２有機層１５０が覆う端部３２０を残して第１外部電極１２０および第２外部電極１３０の表面が１回目の有機処理液に浸漬される。その後、積層体１１０は、１００℃以上２００℃以下の温度で乾燥され、第１外部電極１２０および第２外部電極１３０の表面に、第１有機層１４０が覆う端部２２０および第２有機層１５０が覆う端部３２０を残して、第３有機層５６０および第４有機層５７０が形成される。１回目の有機処理液は、単官能のシランカップリング材からなり、具体的には、デシルトリメトキシシラン、ｎ−プロピルトリメトキシシラン、オクチルトリエトキシシラン等が用いられ、アルコール溶媒に有機処理液が３重量％以下に希釈されたものである。
次に、積層体１１０は、第１外部電極１２０の第１下地電極層１２２、第２外部電極１３０の第２下地電極層１３２、および積層体１１０の所定の表面が２回目の有機処理液に浸漬される。このとき、２回目の有機処理液によって形成される有機膜は、１回目の有機処理液によって形成された有機膜の上には形成され難いため、第１下地電極層１２２の端部２２０と第２下地電極層１３２の端部３２０と積層体１１０の所定の表面とに形成される。その後、積層体１１０は、１００℃以上２００℃以下の温度で乾燥され、第１下地電極層１２２の端部２２０および第２下地電極層１３２の端部３２０を覆うように第１有機層１４０および第２有機層１５０が形成される。２回目の有機処理液は、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3が用いられ、アルコール溶媒に有機処理液が１重量％以上１０％以下に希釈されたものである。１回目の有機処理液と２回目の有機処理液とは、有機ケイ素化合物であることが好ましい。
１回目の有機処理液と２回目の有機処理液が異なることにより、１回目は端部２２０および端部３２０を残して第１下地電極層１２２および第２下地電極層１３２の表面に第３有機層５６０および第４有機層５７０が形成される。そして、２回目は、１回目に形成された第３有機層５６０および第４有機層５７０上に付着し難く、第１有機層１４０および第２有機層１５０の厚みが厚くなるように形成することが可能となる。その結果、クラックの起点となる第１外部電極１２０の第１下地電極層１２２の端部２２０に第１有機層１４０を十分に形成することが可能となり、同様に、クラックの起点となる第２外部電極１３０の第２下地電極層１３２の端部３２０に第２有機層１５０を十分に形成することが可能となり、本発明のクラック抑制の効果をより顕著なものとすることができる。
（実験例１）
以下、この発明の効果を確認するために発明者らが行った実験例１および実験例２について説明する。実験例１では、前記第１の実施の形態の製造方法によって、積層セラミックコンデンサ１００（実施例１の試料）が作製され、熱ストレス後のクラックの発生率およびの積層セラミックコンデンサの外れ率が測定された。
積層セラミックコンデンサ１００（実施例１）の仕様は以下の通りである。
・サイズ：長さＬが１．０ｍｍ、幅Ｗが０．５ｍｍ、高さＨが０．５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・容量：１０ｎＦ
・定格電圧：１６Ｖ
第１外部電極１２０および第２外部電極１３０の仕様は以下の通りである。
・下地電極層材料：導電性金属（Ｃｕ）とガラス成分を含む材料
・下地電極層の厚み：端面中央部で３０μｍ
・下地電極層の第１主面上、第２主面上、第１側面上および第２側面上の延在部分の長さ：２５０μｍ
・めっき層：Ｎｉめっき層（３μｍ）＋Ｓｎめっき層（３μｍ）の２層
第１有機層１４０および第２有機層１５０の仕様は以下の通りである。
・有機層材料：多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3
・有機層の厚み：２００ｎｍ
・有機層の長さ：２００μｍ
・有機層が下地電極層を覆う部分の長さ（ｄ2）：５μｍ、１０μｍ、２０μｍ、３０μｍ、５０μｍ、１００μｍ、１５０μｍの７種類
なお、下地電極層を覆う部分の長さ、即ち、下地電極層の端部を覆うように配置される有機層の下地電極層の先端から下地電極層の先端が延びる方向とは対向方向に位置する有機層の先端までの長さの測定方法は以下の通りである。
基板の実装面と直行する方向の面、即ち、第１側面または第２の側面から積層セラミックコンデンサの中央部（幅Ｗの半分の位置）まで行われ、その後、研磨された断面が、ＳＥＭ（電子顕微鏡）によって観察され、下地電極層を覆う部分の長さが測定された。
試験方法は以下の通りである。
ＬＦソルダーペーストが１．６ｍｍ厚みのＪＥＩＴＡランドＦＲ４基板に厚さ１５０μｍで塗布された後、積層セラミックコンデンサ１００が載置され、２４０℃のリフロー炉を５回通すことにより、積層セラミックコンデンサ１００が実装された。比較のため、第１有機層１４０および第２有機層１５０を備えていない従来の積層セラミックコンデンサについても同様の実装が行われた。実装した積層セラミックコンデンサは種類毎に１００個である。
クラック発生率の測定方法は以下の通りである。
実装後の積層セラミックコンデンサが２４０℃のホットプレートに載せられてはんだが溶かされ、積層セラミックコンデンサが基板から取り外された。次に、断面研磨が、基板の実装面と直行する方向の面、即ち、第１側面または第２の側面から積層セラミックコンデンサの中央部（幅Ｗの半分の位置）まで行われ、その後、研磨された断面が、ＳＥＭ（電子顕微鏡）によって、外部電極端部を起点として外層部から内部電極層部に向かって進展するクラックに着目して観察された。
積層セラミックコンデンサの外れは、多回リフロー試験でツームストーン状となったもの、あるいは、ヒートサイクル試験で、はんだ実装した基板から外れ、基板上で導通が得られなくなったものをいう。
クラックの発生率および積層セラミックコンデンサの外れ率の結果を表１に示す。
Figure 2018049881
第１有機層１４０および第２有機層１５０を備えていない従来の積層セラミックコンデンサは、１００個中８８個にクラックが認められた。第１有機層１４０および第２有機層１５０を備えている積層セラミックコンデンサ１００は、１００個中１個もクラックが認められなかった。しかし、下地電極層を覆う部分の長さが１５０μｍの第１有機層１４０および第２有機層１５０を備えている積層セラミックコンデンサ積層１００の場合は、積層セラミックコンデンサの外れが認められた。
また、クラックは、いずれも第１外部電極１２０の端部２２０又は第２外部電極１３０の端部３２０を起点とし、約４５度の角度で積層体１１０の第１側面１０３又は第２側面１０４に向かって延びていた。クラックが発生していない第１有機層１４０および第２有機層１５０を備えている積層セラミックコンデンサ１００について、ＳＥＭによって詳しく調べた。すると、第１外部電極１２０の第１下地電極層１２２とＮｉめっき層１２３との間および第２外部電極１３０の第２下地電極層１３２とＮｉめっき層１３３との間が、軽微に剥離していることが認められた。
（実験例２）
実験例２では、前記第２の実施の形態の製造方法によって作成した積層セラミックコンデンサ５００（実施例２の試料）が基板に実装された後、基板を撓ませてクラックの発生率が測定された。
積層セラミックコンデンサ５００（実施例２）の仕様は以下の通りである。
・サイズ：長さＬが１．０ｍｍ、幅Ｗが０．５ｍｍ、高さＴが０．５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・容量：１０ｎＦ
・定格電圧：１６Ｖ
第１外部電極１２０および第２外部電極１３０の仕様は以下の通りである。
・下地電極層材料：導電性金属（Ｃｕ）とガラス成分を含む材料
・下地電極層の厚み：端面中央部で３０μｍ
・下地電極層の第１主面上、第２主面上、第１側面上および第２側面上の延在部分の長さ：２５０μｍ
・めっき層：Ｎｉめっき層（３μｍ）＋Ｓｎめっき層（３μｍ）の２層
第１有機層１４０および第２有機層１５０の仕様は以下の通りである。
・有機層材料：多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3
・有機層の厚み：２００ｎｍ
・有機層の長さ：２００μｍ
・有機層が下地電極層を覆う部分の長さ（ｄ2）：３０μｍ
第３有機層５６０および第４有機層５７０の仕様は以下の通りである。
・有機層材料：デシルトリメトキシシランからなる単官能シランカップリング材料
・有機層の厚み：端面中央部で３ｎｍ
試験方法は以下の通りである。
ＬＦソルダーはんだが、幅が４０ｍｍで長さが１００ｍｍで厚みが１．６ｍｍのＪＥＩＴＡランドＦＲ４基板に厚さ１５０μｍで塗布された後、積層セラミックコンデンサ５００が載置され、２４０℃のリフロー炉を通すことにより、積層セラミックコンデンサ５００が実装された。比較のため、第１有機層１４０および第２有機層１５０を備えていない従来の積層セラミックコンデンサと、実施例１で作製した積層セラミックコンデンサ１００のうち、第１有機層１４０および第２有機層１５０が下地電極層を覆う部分の長さが３０μｍのものについても同様の実装が行われた。基板は種類毎に６０枚である。
次に、積層セラミックコンデンサが実装された基板は、撓みおよび保持試験が行われた。撓みおよび保持試験は、半径Ｒが１ｍｍの押し冶具が基板の裏面から１ｍｍ／秒の速度で押し付けられ、基板が２ｍｍ撓んだ状態で５秒間保持されることにより行った。試験は種類毎に３０枚である。同様に、５ｍｍ撓ませる試験も種類毎に３０枚行った。その後、試験した基板が２４０℃のホットプレートに載せられてはんだが溶かされ、積層セラミックコンデンサが基板から取り外された。次に、断面研磨が、基板の実装面と直行する方向の面、即ち、第１側面または第２の側面から積層セラミックコンデンサの中央部（幅Ｗの半分の位置）まで行われ、その後、研磨された断面が、ＳＥＭ（電子顕微鏡）によって、外部電極端部を起点として外層部から内部電極層部に向かって進展するクラックに着目して観察された。
クラックの発生率の結果を表２に示す。
Figure 2018049881
第１有機層１４０および第２有機層１５０を備えていない従来の積層セラミックコンデンサは、撓み２ｍｍ保持および撓み５ｍｍ保持のいずれの場合でも、殆どの積層セラミックコンデンサでクラックが発生した。一方、第１有機層１４０および第２有機層１５０を備えた実施例１の積層セラミックコンデンサ１００は、撓み２ｍｍ保持の場合はクラックが発生しなかったけれども、撓み５ｍｍ保持の場合はクラックが７０％発生した。しかし、第１有機層１４０、第２有機層１５０、第３有機層５６０および第４有機層５７０を備えた実施例２の積層セラミックコンデンサ５００は、撓み５ｍｍ保持の場合でも、クラックは発生しなかった。
また、クラックは、いずれも第１外部電極１２０の端部２２０又は第２外部電極１３０の端部３２０を起点とし、約４５度の角度で積層体１１０の第１側面１０３又は第２側面１０４に向かって延びていた。クラックが発生していない第１有機層１４０、第２有機層１５０、第３有機層５６０および第４有機層５７０を備えている積層セラミックコンデンサ１００について、ＳＥＭによって詳しく調べた。すると、第１外部電極１２０の第１下地電極層１２２とＮｉめっき層１２３との間および第２外部電極１３０の第２下地電極層１３２とＮｉめっき層１３３との間が、軽微に剥離していることが認められた。
以上の結果から、第１有機層１４０、第２有機層１５０、第３有機層５６０および第４有機層５７０を備えた実施例２の構成とすることにより、第１外部電極１２０の第１下地電極層１２２とＮｉめっき層１２４との間および第２外部電極１３０の第２下地電極層１３２とＮｉめっき層１３４との間がより一層剥離し易くなり、本発明の効果をより顕著なものにすることができる。
上述した実施の形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
例えば、第１の実施の形態の場合において、積層セラミックコンデンサ１００の第１外部電極１２０と第２外部電極１３０との間には、有機層が存在していない部分がある。しかし、図８に示すように、第１有機層１４０の他方の端部１４０ｂが積層体１１０の中央部まで延在し、かつ、第２有機層１５０の他方の端部１５０ｂが積層体１１０の中央部まで延在して、両者が中央部で接し、第１外部電極１２０と第２外部電極１３０との間の積層体１１０の露出面全体に有機層が配置されるように構成されていてもよい。第２の実施の形態の場合も同様の構成にしてよい。
１００，５００ 積層セラミックコンデンサ
１０１ 第１主面
１０２ 第２主面
１０３ 第１側面
１０４ 第２側面
１０５ 第１端面
１０６ 第２端面
１１０ 積層体
１２０，５２０ 第１外部電極
１３０，５３０ 第２外部電極
１２２ 第１下地電極層
１２３ 第１めっき層
１２４，１３４ Ｎｉめっき層
１２６，１３６ Ｓｎめっき層
１３２ 第２下地電極層
１３３ 第２めっき層
１４０ 第１有機層
１４２ 第１有機層の延長端部
１４３ 第１有機層の先端
１５０ 第２有機層
２００ 誘電体層
２１１ 第１内部電極
２１１ａ 第１対向部
２１１ｂ 第１引出し部
２１２ 第２内部電極
２１２ａ 第２対向部
２１２ｂ 第２引出し部
２２０ 第１下地電極層の端部
２２２ 第１下地電極層の先端
２３０ 第１めっき層の端部
３２０ 第２下地電極層の端部
３３０ 第２めっき層の端部
５６０ 第３有機層
５７０ 第４有機層
６００ 第３有機層の端部
７００ 第４有機層の端部
Ｈ 積層方向
Ｌ 長さ方向
Ｗ 幅方向

Claims (11)

  1. 積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第１主面および第２主面と、前記積層方向に直交する幅方向に相対する第１側面および第２側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１端面および第２端面と、を有している積層体と、
    前記内部電極に接続され、前記第１端面上に配置されて、端部が前記第１主面、前記第２主面、前記第１側面および前記第２側面に延在している第１外部電極と、
    前記内部電極に接続され、前記第２端面上に配置されて、端部が前記第１主面、前記第２主面、前記第１側面および前記第２側面に延在している第２外部電極と、
    前記第１外部電極に接触して、前記第１主面、前記第２主面、前記第１側面および前記第２側面に配置されている前記第１有機層と、
    前記第２外部電極に接触して、前記第１主面、前記第２主面、前記第１側面および前記第２側面に配置されている前記第２有機層と、を備え、
    前記第１外部電極は、導電性金属およびガラス成分を含む第１下地電極層と、前記第１下地電極層上に配置される第１めっき層と、を有し、
    前記第２外部電極は、導電性金属およびガラス成分を含む第２下地電極層と、前記第２下地電極層上に配置される第２めっき層と、を有し、
    有機ケイ素化合物を含む前記第１有機層は、少なくとも前記第１外部電極の前記第１下地電極層の端部を覆うように接触して配置され、
    有機ケイ素化合物を含む前記第２有機層は、少なくとも前記第２外部電極の前記第２下地電極層の端部を覆うように接触して配置され、
    前記第１外部電極の前記第１めっき層の端部は、前記第１有機層の表面に接触し、
    前記第２外部電極の前記第２めっき層の端部は、前記第２有機層の表面に接触していること、
    を特徴とする積層セラミック電子部品。
  2. 前記第１外部電極の前記第１下地電極層の端部を覆うように接触して配置されている前記第１有機層の前記第１下地電極層の先端から、前記第１有機層の前記第１端面側の先端までの前記長さ方向における寸法は、５μｍ以上１００μｍ以下であり、
    前記第２外部電極の前記第２下地電極層の端部を覆うように接触して配置されている前記第２有機層の前記第２下地電極層の先端から、前記第２有機層の前記第２端面側の先端までの前記長さ方向における寸法は、５μｍ以上１００μｍ以下であること、
    を特徴とする請求項１に記載の積層セラミック電子部品。
  3. 前記第１有機層は、前記第１外部電極の前記第１下地電極層の端部から前記積層体の少なくとも一部の表面にまで延在するように配置され、
    前記第２有機層は、前記第２外部電極の前記第２下地電極層の端部から前記積層体の少なくとも一部の表面にまで延在するように配置されていること、
    を特徴とする請求項１または請求項２に記載の積層セラミック電子部品。
  4. 前記第１外部電極の前記第１下地電極層と前記第１めっき層との間に配置されている第３有機層と、
    前記第２外部電極の前記第２下地電極層と前記第２めっき層との間に配置されている第４有機層とをさらに備え、
    前記第３有機層は、前記第１外部電極の前記第１下地電極層を覆うように配置され、前記第３有機層の端部は前記第１有機層の表面に接触し、
    前記第４有機層は、前記第２外部電極の前記第２下地電極層を覆うように配置され、前記第４有機層の端部は前記第２有機層の表面に接触していること、
    を特徴とする請求項１ないし請求項３のいずれかに記載の積層セラミック電子部品。
  5. 前記第１有機層の厚みおよび前記第２有機層の厚みは、前記第３有機層の厚みおよび前記第４有機層の厚みより厚いこと、を特徴とする請求項４に記載の積層セラミック電子部品。
  6. 前記第３有機層および前記第４有機層は、有機ケイ素化合物であること、を特徴とする請求項４または請求項５に記載の積層セラミック電子部品。
  7. 前記第１有機層と前記第２有機層、および前記第３有機層と前記第４有機層のうち、少なくともいずれか一方は、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3であること、を特徴とする請求項１ないし請求項６のいずれかに記載の積層セラミック電子部品。
  8. 前記積層セラミック電子部品は、積層セラミックコンデンサであること、を特徴とする請求項１ないし請求項７のいずれかに記載の積層セラミック電子部品。
  9. 積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第１主面および第２主面と、前記積層方向に直交する幅方向に相対する第１側面および第２側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１端面および第２端面と、を有している積層体と、
    前記内部電極に接続され、前記第１端面上に配置されて、端部が前記第１主面、前記第２主面、前記第１側面および前記第２側面に延在している第１外部電極と、
    前記内部電極に接続され、前記第２端面上に配置されて、端部が前記第１主面、前記第２主面、前記第１側面および前記第２側面に延在している第２外部電極と、を備え、
    前記第１外部電極は、導電性金属およびガラス成分を含む第１下地電極層と、前記第１下地電極層上に配置される第１めっき層と、を有し、
    前記第２外部電極は、導電性金属およびガラス成分を含む第２下地電極層と、前記第２下地電極層上に配置される第２めっき層と、を有し、
    前記第１外部電極の前記第１下地電極層の表面上、前記第２外部電極の前記第２下地電極層の表面上および前記積層体の表面上の少なくとも一部の表面上を覆うように有機層が配置されている、積層セラミック電子部品の製造方法であって、
    前記積層体を準備する工程と、
    前記積層体に導電性ペーストを塗布し、焼付けを行って、前記第１外部電極の前記第１下地電極層および前記第２外部電極の前記第２下地電極層を形成する工程と、
    前記第１外部電極の前記第１下地電極層の表面、前記第２外部電極の前記第２下地電極層の表面および前記積層体の表面に有機処理液を塗布もしくは浸漬して、前記有機層を形成する工程と、
    前記有機層上にめっきを行い、前記第１外部電極の前記第１めっき層および前記第２外部電極の前記第２めっき層を形成する工程と、を有し、
    前記有機層を形成する工程は、２回に分けて有機処理液を塗布することにより行われ、１回目の有機処理液と２回目の有機処理液とは異なる有機処理液を用いること、
    を特徴とする、積層セラミック電子部品の製造方法。
  10. 前記１回目の有機処理液および前記２回目の有機処理液は、有機ケイ素化合物であること、を特徴とする請求項９に記載の積層セラミック電子部品の製造方法。
  11. 前記１回目の有機処理液は単官能の有機処理液であり、前記２回目の有機処理液は多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の有機処理液であること、を特徴とする請求項９または請求項１０に記載の積層セラミック電子部品の製造方法。
JP2016183310A 2016-09-20 2016-09-20 積層セラミック電子部品およびその製造方法 Pending JP2018049881A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016183310A JP2018049881A (ja) 2016-09-20 2016-09-20 積層セラミック電子部品およびその製造方法
US15/708,476 US10586653B2 (en) 2016-09-20 2017-09-19 Multilayer ceramic electronic component including organic layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016183310A JP2018049881A (ja) 2016-09-20 2016-09-20 積層セラミック電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2018049881A true JP2018049881A (ja) 2018-03-29

Family

ID=61621257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016183310A Pending JP2018049881A (ja) 2016-09-20 2016-09-20 積層セラミック電子部品およびその製造方法

Country Status (2)

Country Link
US (1) US10586653B2 (ja)
JP (1) JP2018049881A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116166A (ko) 2019-09-02 2019-10-14 삼성전기주식회사 적층형 커패시터
JP2020102563A (ja) * 2018-12-25 2020-07-02 株式会社村田製作所 積層セラミック電子部品およびその実装構造
JP2020136656A (ja) * 2019-02-21 2020-08-31 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
KR20200115303A (ko) * 2019-03-28 2020-10-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6852327B2 (ja) * 2016-09-20 2021-03-31 株式会社村田製作所 積層セラミック電子部品
JP2018049882A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
WO2019132017A1 (ja) * 2017-12-29 2019-07-04 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連
DE102020100154A1 (de) * 2019-01-21 2020-07-23 Taiyo Yuden Co., Ltd. Keramische elektronische vorrichtung und herstellungsverfahren für diese
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR20190116139A (ko) 2019-07-22 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR102276514B1 (ko) * 2019-08-28 2021-07-14 삼성전기주식회사 적층형 전자 부품
KR20190116162A (ko) 2019-08-28 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR102293305B1 (ko) * 2019-09-18 2021-08-25 삼성전기주식회사 적층형 전자 부품
KR20210071496A (ko) * 2019-12-06 2021-06-16 삼성전기주식회사 적층 세라믹 전자부품
KR20210106689A (ko) * 2020-02-21 2021-08-31 삼성전기주식회사 적층형 전자 부품

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205005A (ja) * 1996-01-24 1997-08-05 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JP2007297258A (ja) * 2006-04-28 2007-11-15 Taiyo Yuden Co Ltd 誘電体セラミックス及び積層セラミックコンデンサ
JP4502006B2 (ja) * 2007-12-28 2010-07-14 Ｔｄｋ株式会社 貫通型積層コンデンサアレイ
JP5532581B2 (ja) 2008-10-31 2014-06-25 株式会社村田製作所 セラミック電子部品
JP5439944B2 (ja) * 2009-05-18 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5439954B2 (ja) 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
KR102004761B1 (ko) * 2012-09-26 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6015779B2 (ja) * 2013-01-29 2016-10-26 株式会社村田製作所 セラミック電子部品およびその製造方法
JP6286914B2 (ja) * 2013-07-30 2018-03-07 Tdk株式会社 セラミック電子部品
JP6274045B2 (ja) 2014-07-28 2018-02-07 株式会社村田製作所 セラミック電子部品およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102563A (ja) * 2018-12-25 2020-07-02 株式会社村田製作所 積層セラミック電子部品およびその実装構造
JP2020136656A (ja) * 2019-02-21 2020-08-31 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
KR20200115303A (ko) * 2019-03-28 2020-10-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
KR102403119B1 (ko) * 2019-03-28 2022-05-27 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
KR20190116166A (ko) 2019-09-02 2019-10-14 삼성전기주식회사 적층형 커패시터
US11322305B2 (en) 2019-09-02 2022-05-03 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11676766B2 (en) 2019-09-02 2023-06-13 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Also Published As

Publication number Publication date
US10586653B2 (en) 2020-03-10
US20180082789A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
JP6852326B2 (ja) 積層セラミック電子部品
JP2018049881A (ja) 積層セラミック電子部品およびその製造方法
JP6852327B2 (ja) 積層セラミック電子部品
JP2018049883A (ja) 積層セラミック電子部品
KR102105345B1 (ko) 적층 세라믹 콘덴서
JP2018049882A (ja) 積層セラミック電子部品
US10840021B2 (en) Multilayer ceramic electronic component
JP6939762B2 (ja) 積層セラミック電子部品およびその実装構造
JP6201900B2 (ja) セラミック電子部品
JP6623574B2 (ja) 積層セラミックコンデンサ
JP5440309B2 (ja) 積層セラミック電子部品の製造方法
JP2018101724A (ja) 積層セラミックコンデンサ
JP2017034010A (ja) 積層セラミックコンデンサおよびその製造方法
JP2017191837A (ja) 積層セラミックコンデンサ
KR102203372B1 (ko) 적층 세라믹 콘덴서
JP2017022365A (ja) 積層セラミックコンデンサ
JP2017028253A (ja) 積層セラミック電子部品およびその製造方法
JP2017191880A (ja) 積層セラミック電子部品及びその製造方法
JP2019212727A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2003318059A (ja) 積層セラミックコンデンサ
JP2019040943A (ja) 積層セラミックコンデンサ
CN112242253B (zh) 电子部件
JP2023132198A (ja) 積層セラミックコンデンサ
JP7276646B2 (ja) セラミック電子部品
JP2015008337A (ja) 積層セラミックコンデンサ