JP5532581B2 - セラミック電子部品 - Google Patents
セラミック電子部品 Download PDFInfo
- Publication number
- JP5532581B2 JP5532581B2 JP2008281224A JP2008281224A JP5532581B2 JP 5532581 B2 JP5532581 B2 JP 5532581B2 JP 2008281224 A JP2008281224 A JP 2008281224A JP 2008281224 A JP2008281224 A JP 2008281224A JP 5532581 B2 JP5532581 B2 JP 5532581B2
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- ceramic
- ceramic body
- pair
- end side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 150
- 238000000926 separation method Methods 0.000 claims description 73
- 238000005304 joining Methods 0.000 claims description 19
- 238000012360 testing method Methods 0.000 description 31
- 238000000034 method Methods 0.000 description 24
- 239000003985 ceramic capacitor Substances 0.000 description 19
- 230000035939 shock Effects 0.000 description 19
- 230000035882 stress Effects 0.000 description 17
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 239000000758 substrate Substances 0.000 description 10
- 238000011156 evaluation Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 239000000470 constituent Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008602 contraction Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000007718 adhesive strength test Methods 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012461 cellulose resin Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明はセラミック電子部品に関し、詳しくは、セラミック電子部品を構成するセラミック素体の両端側に外部端子電極を備えたセラミック電子部品に関する。
近年、携帯電話機や携帯音楽プレイヤーなどの電子機器において、小型化及び薄型化が進んできている。それに伴って、電子機器に内蔵される配線基板上に、多くの電子部品を高密度に実装することが求められている。このような背景から、電子機器には表面実装タイプの電子部品が主として用いられている。
このような表面実装タイプの電子部品において、外部端子電極は、従来、金属粉末、ガラス、溶剤、樹脂、添加剤などから構成される外部端子電極形成用の導電ペーストにセラミック素体を浸漬・塗布・乾燥した後、トンネル炉を通過させ、導電ペーストを焼き付けて外部端子電極を形成する方法が一般的である。
また、表面実装タイプの電子部品の実装方法としては、クリームはんだを用いたリフロー工法が多用されている。そして、リフロー工法では、小型化を進めるために、配線基板の両面に電子部品を実装することが行われることがあり、その場合には、配線基板の表面への実装の際と、裏面への実装の際の計２回、リフロー工程が行われる。
さらに、実装される電子部品の種類に応じて、融点が異なる複数種のはんだを用い、リフロー工程を複数回行う場合もある。
さらに、実装される電子部品の種類に応じて、融点が異なる複数種のはんだを用い、リフロー工程を複数回行う場合もある。
上述のようにリフローの回数が増えると、電子部品に熱応力が加わる機会が増加することになる。そして、セラミック電子部品に熱応力が加わると、セラミック電子部品本体であるセラミック素体と、セラミック素体の外表面に形成されている外部端子電極との熱膨張収縮差により、セラミック素体に引張応力が加わり、セラミック素体にクラックが生じる場合がある。
このようなクラックは、特に外部端子電極の、端面から側面への回り込み部分の先端部を起点に発生しやすい。
すなわち、外部端子電極とセラミック素体とでは熱膨張係数が異なるため、外部端子電極を焼き付ける工程における外部端子電極とセラミック素体の熱収縮挙動が異なる。そして、外部端子電極を焼き付けた後の冷却過程において、外部端子電極形成用の導電性ペーストに含まれるガラスの軟化点以下の温度では、外部端子電極とセラミック素体がガラスにより固定されることになる。その結果、ガラスの軟化点以下の温度域では、外部端子電極とセラミック素体の熱収縮量の差が応力として、セラミック素体の端面からセラミック素体の側面または上下の両主面への外部端子電極の回り込み部の先端部に残留することになる。
すなわち、外部端子電極とセラミック素体とでは熱膨張係数が異なるため、外部端子電極を焼き付ける工程における外部端子電極とセラミック素体の熱収縮挙動が異なる。そして、外部端子電極を焼き付けた後の冷却過程において、外部端子電極形成用の導電性ペーストに含まれるガラスの軟化点以下の温度では、外部端子電極とセラミック素体がガラスにより固定されることになる。その結果、ガラスの軟化点以下の温度域では、外部端子電極とセラミック素体の熱収縮量の差が応力として、セラミック素体の端面からセラミック素体の側面または上下の両主面への外部端子電極の回り込み部の先端部に残留することになる。
したがって、上述のようにして外部端子電極が形成された従来の表面実装型電子部品の場合、熱的、機械的応力が加わると、残留応力が集中した、セラミック素体の端面から、主面側、側面側に外部端子電極が回り込んだ部分の先端部を起点として、クラックが発生することになる。なお、この外部端子電極が回り込んだ部分の先端部に集中した応力が大きいほどクラックは発生しやすく、また、回り込み部分の長さ（すなわち、セラミック素体の端面から、外部端子電極が回り込んだ部分の先端部までの距離）が長いほど、クラックが内部電極が配設された有効層にまで達する危険性が高くなり、信頼性が低下する。
そこで、一対の主面と、一対の側面と、一対の端面を備えた直方体形状を有するセラミック素体の、側面と主面に、樹脂を先行塗布した後、一対の端面に外部端子電極形成用の導電ペーストを塗布し、焼き付けることにより外部端子電極を形成する方法が提案されている（特許文献１参照）。
この方法によれば、セラミック素体の側面と主面の樹脂は熱分解するので、図７に示すように、内部電極５２ａ，５２ｂを備えたセラミック素体５１の主面に回り込むように形成された外部端子電極５３ａ，５３ｂの、回り込み部６３ａ，６３ｂは、セラミック素体５１から離間した構造となる(すなわち、外部端子電極５３ａ，５３ｂとセラミック素体５１の主面との間に空隙５４が形成される）ため、応力を緩和することが可能になり、例えば基板にはんだ付けされた状態で熱衝撃を受けた場合にも、はんだにクラックが発生することを抑制、防止することが可能になる。
しかしながら、特許文献１の方法の場合、セラミック素体５１の側面および主面では、外部端子電極５３ａ，５３ｂの回り込み部６３ａ，６３ｂの全領域がセラミック素体５１と離間しているため、従来構造と比較して、外部端子電極５３ａ，５３ｂとセラミック素体５１との固着力が低下し、信頼性が低くなるという問題点があり、また、セラミック素体５１の側面および主面に樹脂を塗布する工程が増えるため、工程負荷が大きいという問題点がある。
また、図８に示すように、一対の主面と、一対の側面と、一対の端面を備えた直方体形状を有し、内部電極７２ａ，７２ｂを備えたセラミック焼結体（セラミック素体）７１の、一対の端面８１，８２の近傍の、セラミック素体７１の主面および側面に有機材料ペーストを先行塗布し、セラミック素体７１の一対の端面８１，８２から一対の主面および側面に回り込む領域に導電性ペーストを塗布した後、導電性ペーストを焼き付けて、外部端子電極７３ａ，７３ｂを形成するとともに、該焼付けに際し有機材料ペーストを飛散させて外部端子電極７３ａ，７３ｂの回り込み部７４ａ，７４ｂに、空隙７５ａ，７５ｂを形成するようにした表面実装型電子部品の製造方法が提案されている。
この方法により製造された表面実装型電子部品の場合、基板への実装後に基板が膨張収縮したり、たわんだりした場合にも、上述の空隙が応力を緩和する機能を発揮するため、セラミック焼結体にクラックが生じにくく、信頼性に優れた表面実装型電子部品を得ることが可能になる。
しかしながら、この方法で製造された表面実装型電子部品の場合、上述の空隙は形成されているが、外部端子電極の回り込み部先端がセラミック素体と接触しているため、やはりこの部分からクラックが進展しやすいという問題点がある。
本発明は、上記課題を解決するものであり、基板に実装された状態で熱的、機械的応力が加わった場合にも、セラミック素体の端面から主面および側面に外部端子電極が回り込んだ部分の先端部を起点として、セラミック素体にクラックが発生することを防止することが可能で、信頼性の高いセラミック電子部品を提供することを目的とする。
上記課題を解決するために、本発明のセラミック電子部品は、
互いに対向する一対の主面と、互いに対向する一対の側面と、互いに対向する一対の端面と、を有するセラミック素体と、
前記セラミック素体の前記一対の端面上にそれぞれ形成され、互いに異なる電位に接続される一対の外部端子電極と、
を備えるセラミック電子部品であって、
前記外部端子電極はそれぞれ、前記端面から少なくとも前記一対の主面の真上に、他の層を介さずに回り込んだ回り込み部を有し、
前記回り込み部は、
前記一対の端面を結ぶ方向において前記端面側に位置し、前記主面と接合した基端側接合部と、
前記基端側接合部よりも、対向する端面側に位置し、前記主面と離間した先端側離間部と
を備えており、
前記回り込み部は、前記基端側接合部でのみ前記セラミック素体の前記主面と接合していること
を特徴としている。
互いに対向する一対の主面と、互いに対向する一対の側面と、互いに対向する一対の端面と、を有するセラミック素体と、
前記セラミック素体の前記一対の端面上にそれぞれ形成され、互いに異なる電位に接続される一対の外部端子電極と、
を備えるセラミック電子部品であって、
前記外部端子電極はそれぞれ、前記端面から少なくとも前記一対の主面の真上に、他の層を介さずに回り込んだ回り込み部を有し、
前記回り込み部は、
前記一対の端面を結ぶ方向において前記端面側に位置し、前記主面と接合した基端側接合部と、
前記基端側接合部よりも、対向する端面側に位置し、前記主面と離間した先端側離間部と
を備えており、
前記回り込み部は、前記基端側接合部でのみ前記セラミック素体の前記主面と接合していること
を特徴としている。
また、前記端面を起点として、前記一対の端面を結ぶ方向における前記回り込み部の長さをｅとし、前記一対の端面を結ぶ方向における前記先端側離間部の長さをｘとしたとき、下記の式：(１)
０．０５ｅ≦ｘ≦０．８ｅ ……(１)
の条件を満足することを特徴としている。
０．０５ｅ≦ｘ≦０．８ｅ ……(１)
の条件を満足することを特徴としている。
また、前記外部端子電極の前記回り込み部の、前記基端側接合部の厚さをｔ、前記先端側離間部と前記セラミック素体の主面との間の離間距離をｙとしたとき、下記の式：(２)
０．１ｔ≦ｙ≦０．５ｔ ……(２)
の条件を満足することを特徴としている。
０．１ｔ≦ｙ≦０．５ｔ ……(２)
の条件を満足することを特徴としている。
本発明のセラミック電子部品は、各外部端子電極が、セラミック素体の端面から少なくとも一対の主面の真上に、他の層を介さずに回り込んだ回り込み部を有し、回り込み部は、一対の端面を結ぶ方向において端面側に位置し、セラミック素体の主面と接合した基端側接合部と、基端側接合部よりも先端側に位置し、セラミック素体の主面とは離間した状態にある先端側離間部とを備え、回り込み部が、基端側接合部でのみセラミック素体の主面と接合した構成としているので、基板に実装された状態で、熱的、機械的応力が加わった場合にも、セラミック素体の主面と離間している先端側離間部において応力が緩和され、セラミック素体に加わる応力が小さくなり、クラックが発生しにくくなる。
したがって、本発明によれば、基板に実装された状態で、熱的、機械的応力が加わった場合にも、セラミック素体にクラックが入ったりするおそれの少ない、信頼性の高いセラミック電子部品を提供することが可能になる。
また、より大きい応力が加わった場合には、先端側離間部で外部端子電極が破断することによりセラミック素体に加わる応力を緩和して、セラミック素体にクラックが発生することを防止することが可能になる。
さらに、基端側接合部と先端側離間部の境界部を起点としてセラミック素体にクラックが発生した場合にも、境界部の位置が、外部端子電極の、セラミック素体の主面や側面などへの回り込み部分の先端部よりも手前側の位置（端面に近い位置）になるため、セラミック電子部品が積層セラミックコンデンサである場合にクラックが内部電極の配設された有効部分にまで達するおそれが少なくなり、この点においても、信頼性を向上させることができる。
また、端面を起点として、一対の端面を結ぶ方向における回り込み部の長さをｅとし、一対の端面を結ぶ方向における先端側離間部の長さをｘとしたとき、０．０５ｅ≦ｘ≦０．８ｅ、の条件を満足するようにした場合、上述の作用効果を確実に奏するセラミック電子部品を得ることが可能になり、本発明をより実効あらしめることができる。
なお、先端側離間部の長さｘが０．０５ｅ未満になると、耐熱衝撃性が劣化し、また、０．８ｅを超えると、高温負荷試験におけるＩＲの劣化を招くおそれがあるため好ましくない。
なお、先端側離間部の長さｘが０．０５ｅ未満になると、耐熱衝撃性が劣化し、また、０．８ｅを超えると、高温負荷試験におけるＩＲの劣化を招くおそれがあるため好ましくない。
また、外部端子電極の前記回り込み部の、基端側接合部の厚さをｔ、先端側離間部とセラミック素体の主面との間の離間距離をｙとしたとき、０．１ｔ≦ｙ≦０．５ｔ、の条件を満足するようにした場合、上述の作用効果をさらに確実に奏するセラミック電子部品を得ることが可能になる。
なお、離間距離ｙが０．１ｔ未満になると耐熱衝撃性が劣化し、０．５ｔを超えると、外部端子電極のセラミック素子への固着力が低下するおそれがあるため好ましくない。
なお、離間距離ｙが０．１ｔ未満になると耐熱衝撃性が劣化し、０．５ｔを超えると、外部端子電極のセラミック素子への固着力が低下するおそれがあるため好ましくない。
以下に本発明の実施の形態を示して、本発明の特徴とするところをさらに詳しく説明する。
図１は本発明の一実施例にかかるセラミック電子部品（この実施例１では積層セラミックコンデンサ）を示す断面図、図２は図１の要部を拡大して示す要部拡大断面図である。
この実施例１の積層セラミックコンデンサは、図１および２に示すように、誘電体セラミックからなる複数のセラミック層２が積層されてなり、互いに対向する第１の主面１１および第２の主面１２と、互いに対向する第１の側面および第２の側面（図示せず）と、互いに対向する第１の端面３１および第２の端面３２とを有する直方体形状のセラミック素体１を備えている。
そして、セラミック素体１の内部には、第１の端面３１に引き出された第１の内部電極３ａと、第２の端面３２に引き出された第２の内部電極３ｂが、セラミック層２を介して互いに対向するように配設されている。
そして、セラミック素体１の第１の端面３１側には、第１の外部端子電極５ａが配設され、第２の端面３２には、第２の外部端子電極５ｂが配設されている。
第１の外部端子電極５ａは、端面から少なくとも、第１、第２の主面１１，１２、第１，第２の側面（図示せず）に回り込んだ回り込み部１５ａ，１５ｂを有している。
そして、第１の外部端子電極５ａの回り込み部１５ａは、それぞれ、一対の端面３１，３２を結ぶ方向において端面３１側に位置し、第１の主面１１，第２の主面１２と接合された基端側接合部１５ａ1と、基端側接合部１５ａ1よりも、対向する端面側に位置し、第１の主面１１および第２の主面１２とは離間した先端側離間部１５ａ2とを備えている。
第１の外部端子電極５ａは、端面から少なくとも、第１、第２の主面１１，１２、第１，第２の側面（図示せず）に回り込んだ回り込み部１５ａ，１５ｂを有している。
そして、第１の外部端子電極５ａの回り込み部１５ａは、それぞれ、一対の端面３１，３２を結ぶ方向において端面３１側に位置し、第１の主面１１，第２の主面１２と接合された基端側接合部１５ａ1と、基端側接合部１５ａ1よりも、対向する端面側に位置し、第１の主面１１および第２の主面１２とは離間した先端側離間部１５ａ2とを備えている。
また、第２の外部端子電極５ｂの回り込み部１５ｂも、それぞれ、一対の端面３１，３２を結ぶ方向において端面３２側に位置し、第１の主面１１，第２の主面１２と接合された基端側接合部１５ｂ1と、基端側接合部１５ｂ1よりも、対向する端面側に位置し、第１の主面１１および第２の主面１２とは離間した状態にある先端側離間部１５ｂ2とを備えている。
そして、第１，第２の外部端子電極５ａ，５ｂの回り込み部１５ａ，１５ｂの長さをｅ、一対の端面３１，３２を結ぶ方向における先端側離間部１５ａ2，１５ｂ2の長さをｘとしたとき、下記の式：(１)
０．０５ｅ≦ｘ≦０．８ｅ ……(１)
の条件を満足するように構成されている。
０．０５ｅ≦ｘ≦０．８ｅ ……(１)
の条件を満足するように構成されている。
また、第１，第２の外部端子電極５ａ，５ｂの回り込み部１５ａ，１５ｂの、基端側接合部１５ａ1，１５ｂ1の厚さをｔ、先端側離間部１５ａ2，１５ｂａ2と、セラミック素体１の主面１１，１２との間の離間距離をｙとしたとき、下記の式：(２)
０．１ｔ≦ｙ≦０．５ｔ ……(２)
の条件を満足するように構成されている。
この実施例１の積層セラミックコンデンサを構成する各部の詳細は以下の通りである。
０．１ｔ≦ｙ≦０．５ｔ ……(２)
の条件を満足するように構成されている。
この実施例１の積層セラミックコンデンサを構成する各部の詳細は以下の通りである。
[セラミック素体］
この実施例１の積層セラミックコンデンサを構成するセラミック素体１は、複数の積層されたセラミック層２から形成されており、セラミック層２としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
なお、本発明においては、セラミック素体１を構成するセラミックとして、ＰＺＴ系セラミックなどの圧電体セラミックや、スピネル系セラミックなどの半導体セラミックなどを用いることも可能である。
この実施例１の積層セラミックコンデンサを構成するセラミック素体１は、複数の積層されたセラミック層２から形成されており、セラミック層２としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
なお、本発明においては、セラミック素体１を構成するセラミックとして、ＰＺＴ系セラミックなどの圧電体セラミックや、スピネル系セラミックなどの半導体セラミックなどを用いることも可能である。
なお、誘電体セラミックを用いた場合には、上述のようにコンデンサとして機能し、圧電体セラミックを用いた場合は圧電部品として、半導体セラミックを用いた場合はサーミスタとして機能する。
また、積層セラミックコンデンサの場合、セラミック層２の、焼成後における厚さは１〜１０μｍであることが好ましい。
［外部端子電極］
外部端子電極５ａ，５ｂは、セラミック素体１の主面１１，１２だけでなく、側面（図示せず）まで回り込んでいてもよい。この場合、主面１１，１２側への回り込み部１５ａ，１５ｂと同様に、側面側への回り込み部も、基端側接合部と先端側離間部を備えていることが望ましい。
外部端子電極５ａ，５ｂは、セラミック素体１の主面１１，１２だけでなく、側面（図示せず）まで回り込んでいてもよい。この場合、主面１１，１２側への回り込み部１５ａ，１５ｂと同様に、側面側への回り込み部も、基端側接合部と先端側離間部を備えていることが望ましい。
なお、本発明は、２端子のセラミック電子部品だけではなく、アレイ型など多端子のセラミック電子部品にも適用することが可能である。その場合、側面への外部端子電極の回り込みはない。
また、本発明において、回り込み部１５ａ，１５ｂの長さｅは、３００〜７００μｍであることが好ましい。
また、本発明において、回り込み部１５ａ，１５ｂの長さｅは、３００〜７００μｍであることが好ましい。
また、回り込み部の厚さｔは、２０〜４０μｍであることが好ましい。これは、ｔが２０μｍ未満の場合には、実装不良を引き起こすおそれがあり、４０μｍを超える場合には、低背化を阻害するおそれがあることによる。
外部端子電極の構成材料としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
外部端子電極の構成材料としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
また、外部端子電極５ａ，５ｂは、複数の電極層からなる構造を有していてもよい。内部電極３ａ，３ｂの構成材料としてＮｉを用いる場合、内部電極３ａ，３ｂと外部端子電極５ａ，５ｂとの接合性を高めるため、外部端子電極５ａ，５ｂの第１層をＣｕ、Ｎｉなどの卑金属とすることが好ましい。
また、外部端子電極５ａ，５ｂは、内部電極３ａ，３ｂと同時焼成したコファイアによるものであってもよく、また、導電性ペーストを塗布して焼き付けたポストファイアによるものであってもよい。さらには、直接めっきにより形成されたものであってもよい。
また、外部端子電極５ａ，５ｂの最終的な厚さ（最も厚い部分の厚さ）は２０〜１００μｍであることが好ましい。
また、外部端子電極５ａ，５ｂの、一対の端面３１，３２を結ぶ方向における先端側離間部１５ａ2，１５ｂ2の長さｘは、回り込み部１５ａ，１５ｂの長さｅとの関係では、０．０５ｅ≦ｘ≦０．８ｅとすることが望ましく、また、絶対値としては、セラミック素体の寸法にもよるが、通常は、１５〜５６０μｍとすることが望ましい。
また、外部端子電極５ａ，５ｂの先端側離間部１５ａ2，１５ｂ2とセラミック素体１の主面１１または１２の間の離間距離ｙは、基端側接合部の厚さｔとの関係では０．１ｔ〜０．５ｔとすることが望ましく、また、絶対値としては、セラミック素体の寸法にもよるが、通常は、２〜２０μｍとすることが望ましい。
また、外部端子電極５ａ，５ｂの、一対の端面３１，３２を結ぶ方向における先端側離間部１５ａ2，１５ｂ2の長さｘは、回り込み部１５ａ，１５ｂの長さｅとの関係では、０．０５ｅ≦ｘ≦０．８ｅとすることが望ましく、また、絶対値としては、セラミック素体の寸法にもよるが、通常は、１５〜５６０μｍとすることが望ましい。
また、外部端子電極５ａ，５ｂの先端側離間部１５ａ2，１５ｂ2とセラミック素体１の主面１１または１２の間の離間距離ｙは、基端側接合部の厚さｔとの関係では０．１ｔ〜０．５ｔとすることが望ましく、また、絶対値としては、セラミック素体の寸法にもよるが、通常は、２〜２０μｍとすることが望ましい。
また、外部端子電極５ａ，５ｂの先端側離間部１５ａ2，１５ｂ2の具体的な形状は、図１および図２に示したような形状に限られるものではなく、例えば、図３に示すように、断面形状において、先端側が丸みを有し、先端側離間部１５ｂ2とセラミック素体１の主面１１，１２との間隔ｙが、基端部側接合部１５ｂ1との境界部に近づくにつれて小さくなるとともに、基端部側接合部１５ｂ1との境界部も丸みを帯びているような形状であってもよい。他方の外部端子電極の先端側離間部（図示せず）についても同様である。
また、例えば、図４に示すように、断面形状において、先端側が丸みを有し、先端側離間部１５ｂ2とセラミック素体１の主面１１，１２との間隔ｙが、基端部側接合部１５ｂ1との境界部に近づくにつれて直線的に小さくなり、基端部側接合部１５ｂ1との境界部において、間隔ｙが実質的に０になるような形状であってもよい。他方の外部端子電極の先端側離間部（図示せず）についても同様である。
なお、図３，図４において、図１および２と同一符号を付した部分は、同一または相当する部分を示している。
また、外部端子電極５ａ，５ｂの先端側離間部１５ａ2，１５ｂ2の形状は本発明の範囲内において、さらに他の形状とすることも可能である。
また、外部端子電極５ａ，５ｂの先端側離間部１５ａ2，１５ｂ2の形状は本発明の範囲内において、さらに他の形状とすることも可能である。
また、外部端子電極５ａ，５ｂ上にはめっき膜が形成されていてもよい。めっき膜の構成材料としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。めっき膜一層あたりの厚さは、１〜１０μｍであることが好ましい。
また、外部端子電極５ａ，５ｂとめっき膜との間に、応力緩和用の樹脂層が形成されていてもよい。
また、外部端子電極５ａ，５ｂとめっき膜との間に、応力緩和用の樹脂層が形成されていてもよい。
［内部電極］
この実施例の積層セラミックコンデンサにおいては、一対の内部電極３ａ，３ｂがそれぞれセラミック素体１の、互いに対向する一対の端面３１，３２に露出するように引き出される。一対の内部電極３ａ，３ｂが特定のセラミック層２を介して対向する部分において静電容量が発生する。
この実施例の積層セラミックコンデンサにおいては、一対の内部電極３ａ，３ｂがそれぞれセラミック素体１の、互いに対向する一対の端面３１，３２に露出するように引き出される。一対の内部電極３ａ，３ｂが特定のセラミック層２を介して対向する部分において静電容量が発生する。
この内部電極３ａ，３ｂの構成材料としては、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
そして、内部電極３ａ，３ｂの焼成後の厚さは０．５〜２．０μｍであることが好ましい。
そして、内部電極３ａ，３ｂの焼成後の厚さは０．５〜２．０μｍであることが好ましい。
［製造方法］
次に、上述の積層セラミックコンデンサの製造方法について以下に説明する。
次に、上述の積層セラミックコンデンサの製造方法について以下に説明する。
(１)まず、セラミックグリーンシート、内部電極用導電性ペースト、外部端子電極用導電性ペーストを準備する。
上記のセラミックグリーンシートや導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
また、外部端子電極用導電性ペーストとしては、ガラス成分が含まれるものが用いられることが多い。
上記のセラミックグリーンシートや導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
また、外部端子電極用導電性ペーストとしては、ガラス成分が含まれるものが用いられることが多い。
(２)セラミックグリーンシート上に、例えば、スクリーン印刷などの方法により所定のパターンで導電性ペーストを印刷し、内部電極パターンを形成する。
(３)内部電極パターンが印刷されたセラミックグリーンシートが所定枚数積層され、その上下に内部電極パターンの印刷されていない外層用セラミックグリーンシートが所定枚数積層された構造を有する未焼成のマザー積層体を作製する。マザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。
(４)未焼成のマザー積層体を所定のサイズにカットし、生のセラミック積層体を切り出す。
(５)それから、生のセラミック積層体を焼成して、図５に示すように、内部に、セラミック層２を介して内部電極３ａ，３ｂが配設され、交互に異なる側の端面３１，３２に露出した構造を有する焼結済みのセラミック積層体（セラミック素体１）を得る。焼成温度は、セラミックや内部電極の構成材料などにもよるが、通常は、９００〜１３００℃とすることが好ましい。
なお、図５において、図１および２と同一符号を付した部分は、同一または相当する部分を示す。
なお、セラミック素体１は、面取りを行ったり、端面に内部電極を露出させたりする目的で、必要に応じてバレル研磨などの方法で研磨を行う。
なお、図５において、図１および２と同一符号を付した部分は、同一または相当する部分を示す。
なお、セラミック素体１は、面取りを行ったり、端面に内部電極を露出させたりする目的で、必要に応じてバレル研磨などの方法で研磨を行う。
(６)次に、図６に示すように、焼結済みのセラミック素体１の外部端子電極の回り込み部の先端側離間部１５ａ2，１５ｂ2（図１，２参照）を形成すべき部分に、セルロース樹脂などの熱分解性樹脂を含む樹脂ペースト８を塗布した後、セラミック素体１の両端部に外部端子電極用の導電性ペースト９を塗布する。
なお、上述の樹脂ペースト８の量や塗布面積、塗布領域（塗布位置）を調整することにより、図１，２に示す、外部端子電極５ａ，５ｂの回り込み部１５ａ，１５ｂの先端側離間部１５ａ2，１５ｂ2の長さｘや、先端側離間部１５ａ2，１５ｂ2とセラミック素体１の主面１１，１２との離間距離ｙなどの設計をコントロールすることができる。
導電性ペーストの塗布は、セラミック素体を導電性ペーストに浸漬するいわゆるディッピング法などの公知の種々の方法で行うことができる。
なお、上述の樹脂ペースト８の量や塗布面積、塗布領域（塗布位置）を調整することにより、図１，２に示す、外部端子電極５ａ，５ｂの回り込み部１５ａ，１５ｂの先端側離間部１５ａ2，１５ｂ2の長さｘや、先端側離間部１５ａ2，１５ｂ2とセラミック素体１の主面１１，１２との離間距離ｙなどの設計をコントロールすることができる。
導電性ペーストの塗布は、セラミック素体を導電性ペーストに浸漬するいわゆるディッピング法などの公知の種々の方法で行うことができる。
(７)それから、上記(６)の工程でセラミック積層体に塗布した導電性ペーストの焼き付けを行う。焼成温度は７００〜９００℃であることが好ましい。焼成雰囲気は、大気、Ｎ２、水蒸気＋Ｎ２などの雰囲気を使い分ける。
この導電性ペーストの焼き付けの工程で、樹脂ペーストに含まれる熱分解性樹脂は飛散して、外部端子電極の回り込み部の先端側がセラミック素体の主面から離間した先端側離間部が形成される。
すなわち、図１，２に示すように、セラミック素体１の端面３１，３２から、セラミック素体１の主面１１，１２および側面（図示せず）に回り込むように、回り込み部１５ａ，１５ｂが形成され、かつ、回り込み部１５ａ，１５ｂが、基端側接合部１５ａ1，１５ｂ1および先端側離間部１５ａ2，１５ｂ2を備えた構造を有する外部端子電極５ａ，５ｂが形成される。
この導電性ペーストの焼き付けの工程で、樹脂ペーストに含まれる熱分解性樹脂は飛散して、外部端子電極の回り込み部の先端側がセラミック素体の主面から離間した先端側離間部が形成される。
すなわち、図１，２に示すように、セラミック素体１の端面３１，３２から、セラミック素体１の主面１１，１２および側面（図示せず）に回り込むように、回り込み部１５ａ，１５ｂが形成され、かつ、回り込み部１５ａ，１５ｂが、基端側接合部１５ａ1，１５ｂ1および先端側離間部１５ａ2，１５ｂ2を備えた構造を有する外部端子電極５ａ，５ｂが形成される。
(８)次に、必要に応じて、外部端子電極５ａ，５ｂの表面にめっきを施す。このとき、めっきは、先端側離間部１５ａ2，１５ｂ2の、セラミック素体１の主面１１，１２と対向する面にも回り込むように成長する。
これにより、図１，２に示すような構造を有する積層セラミックコンデンサが得られる。
これにより、図１，２に示すような構造を有する積層セラミックコンデンサが得られる。
［実験例１］
上記の製造方法により、図１，２に示すような構造を有し、寸法が、長さＬ：２．０ｍｍ、幅Ｗ：１．２ｍｍ、高さＴ：１．２ｍｍの積層セラミックコンデンサを作製した。
上記の製造方法により、図１，２に示すような構造を有し、寸法が、長さＬ：２．０ｍｍ、幅Ｗ：１．２ｍｍ、高さＴ：１．２ｍｍの積層セラミックコンデンサを作製した。
この実験例１では、外部端子電極５ａ，５ｂの回り込み部１５ａ，１５ｂの長さｅを５００μｍとし、回り込み部１５ａ，１５ｂの厚さｔを３０μｍとした。
さらに、この条件下において、外部端子電極５ａ，５ｂの、先端側離間部１５ａ２，１５ｂ２の長さｘを、表１に示すように、０ｅ、０．０５ｅ、０．１ｅ、０．３ｅ、０．５ｅ、０．７ｅ、０．８ｅ、０．９ｅ、１．０ｅと変化させる一方、外部端子電極５ａ，５ｂの先端側離間部１５ａ２，１５ｂ２とセラミック素体１の主面１１または１２の間の離間距離ｙを０．１ｔとした。
さらに、この条件下において、外部端子電極５ａ，５ｂの、先端側離間部１５ａ２，１５ｂ２の長さｘを、表１に示すように、０ｅ、０．０５ｅ、０．１ｅ、０．３ｅ、０．５ｅ、０．７ｅ、０．８ｅ、０．９ｅ、１．０ｅと変化させる一方、外部端子電極５ａ，５ｂの先端側離間部１５ａ２，１５ｂ２とセラミック素体１の主面１１または１２の間の離間距離ｙを０．１ｔとした。
そして、上述のようにして先端側離間部１５ａ２，１５ｂ２の長さｘを変えて作製した各積層セラミックコンデンサ（試料）について、熱衝撃サイクル試験、高温負荷試験、および固着力試験を行い、特性を調べた。
なお、上記の各試験は以下の方法で行った。
(ａ)熱衝撃サイクル試験
−５５℃と８５℃の間で加熱・冷却を規定回数繰り返した後、クラックの有無を調べた。
(ｂ)高温負荷試験
８５℃の試験環境下で規定時間電圧印加し（１ＷＶ）、ＩＲの劣化を調べた。
(ｃ)固着力試験
外部端子電極を基板にはんだ付け実装した後、実装面に対して横方向からせん断応力を加え、試料が基板から外れたときの力の大きさを測定した（規格：３０Ｎ以上）。
測定結果を表１に示す。
(ａ)熱衝撃サイクル試験
−５５℃と８５℃の間で加熱・冷却を規定回数繰り返した後、クラックの有無を調べた。
(ｂ)高温負荷試験
８５℃の試験環境下で規定時間電圧印加し（１ＷＶ）、ＩＲの劣化を調べた。
(ｃ)固着力試験
外部端子電極を基板にはんだ付け実装した後、実装面に対して横方向からせん断応力を加え、試料が基板から外れたときの力の大きさを測定した（規格：３０Ｎ以上）。
測定結果を表１に示す。
［実験例１の試料についての特性の評価］
(ａ)熱衝撃サイクル試験についての評価
表１に示すように、熱衝撃サイクル試験の結果、先端側離間部を設けていない試料番号１の試料（比較例）の場合、熱衝撃サイクル２０００サイクルでセラミック素体にクラックが発生した。
一方、先端側離間部の長さｘが０．０５ｅ〜１．０ｅの範囲の試料番号２〜９の試料では、熱衝撃サイクルによるクラックは発生しなかった。これは、セラミック素体と基板間の熱収縮差により発生する応力が、先端側離間部により吸収、緩和されたことによるものである。
(ａ)熱衝撃サイクル試験についての評価
表１に示すように、熱衝撃サイクル試験の結果、先端側離間部を設けていない試料番号１の試料（比較例）の場合、熱衝撃サイクル２０００サイクルでセラミック素体にクラックが発生した。
一方、先端側離間部の長さｘが０．０５ｅ〜１．０ｅの範囲の試料番号２〜９の試料では、熱衝撃サイクルによるクラックは発生しなかった。これは、セラミック素体と基板間の熱収縮差により発生する応力が、先端側離間部により吸収、緩和されたことによるものである。
(ｂ)高温負荷試験についての評価
表１に示すように、先端側離間部の長さｘが０．９ｅ〜１．０ｅの試料番号８および９の試料において、高温負荷試験におけるＩＲ劣化が発生した。試料番号８と９の試料の比較では、先端側離間部の長さｘが長い試料番号９の試料の方がＩＲ劣化の発生割合が増加している。なお、ＩＲ劣化は、先端側離間部からめっき液が浸入することによるものと考えられる。
表１に示すように、先端側離間部の長さｘが０．９ｅ〜１．０ｅの試料番号８および９の試料において、高温負荷試験におけるＩＲ劣化が発生した。試料番号８と９の試料の比較では、先端側離間部の長さｘが長い試料番号９の試料の方がＩＲ劣化の発生割合が増加している。なお、ＩＲ劣化は、先端側離間部からめっき液が浸入することによるものと考えられる。
(ｃ)固着力試験に関する評価
表１に示すように、先端側離間部の長さｘが長くなるほど(すなわち、基端側接合部の長さが短くなるほど)、外部端子電極の固着力は低下することが確認された。これは、先端側離間部の長さｘが長くなると、外部端子電極とセラミック素体との固着面積が減少することから当然の結果であるということができる。また、先端側離間部の長さｘが長く、基端側接合部のない試料番号９の試料（ｘ＝１．０ｅ）の場合、外部端子電極とセラミック素体が剥離する前に、厚みの薄い先端側離間部で外部端子電極の破断が発生し、固着力も２７Ｎと低くかった。
表１に示すように、先端側離間部の長さｘが長くなるほど(すなわち、基端側接合部の長さが短くなるほど)、外部端子電極の固着力は低下することが確認された。これは、先端側離間部の長さｘが長くなると、外部端子電極とセラミック素体との固着面積が減少することから当然の結果であるということができる。また、先端側離間部の長さｘが長く、基端側接合部のない試料番号９の試料（ｘ＝１．０ｅ）の場合、外部端子電極とセラミック素体が剥離する前に、厚みの薄い先端側離間部で外部端子電極の破断が発生し、固着力も２７Ｎと低くかった。
表１に示した結果から、先端側離間部の長さｘが０．０５ｅ〜０．８ｅの範囲で、耐熱衝撃性、高温試験における耐ＩＲ劣化性、および端子電極固着力の各特性に優れた積層セラミックコンデンサが得られることが確認された。
［実験例２］
実験例１の場合と同様に、図１，２に示すような構造を有し、寸法が、長さＬ：２．０ｍｍ、幅Ｗ：１．２ｍｍ、高さＴ：１．２ｍｍの積層セラミックコンデンサを作製した。
実験例１の場合と同様に、図１，２に示すような構造を有し、寸法が、長さＬ：２．０ｍｍ、幅Ｗ：１．２ｍｍ、高さＴ：１．２ｍｍの積層セラミックコンデンサを作製した。
この実験例２では、外部端子電極５ａ，５ｂの回り込み部１５ａ，１５ｂの長さｅを５００μｍとし、回り込み部１５ａ，１５ｂの厚さｔを３０μｍとした。
さらに、この条件下において、外部端子電極５ａ，５ｂの、先端側離間部１５ａ２，１５ｂ２の長さｘを、０．５ｅとした。
さらに、この条件下において、外部端子電極５ａ，５ｂの、先端側離間部１５ａ２，１５ｂ２の長さｘを、０．５ｅとした。
一方、外部端子電極５ａ，５ｂの先端側離間部１５ａ２，１５ｂ２とセラミック素体１の主面１１または１２の間の離間距離ｙについては、表２，表３に示すように、０ｔ、０．１ｔ、０．２ｔ、０．３ｔ、０．４ｔ、０．５ｔ、０．７ｔ、０．９ｔと変化させた。
そして、上述のようにして条件を変えて作製した試料番号１１〜１８(表２参照)の各積層セラミックコンデンサ（試料）について、熱衝撃サイクル試験、高温負荷試験、および固着力試験を行い、特性を調べた。測定結果を表２に示す。
そして、上述のようにして条件を変えて作製した試料番号１１〜１８(表２参照)の各積層セラミックコンデンサ（試料）について、熱衝撃サイクル試験、高温負荷試験、および固着力試験を行い、特性を調べた。測定結果を表２に示す。
なお、熱衝撃サイクル試験、高温負荷試験、および固着力試験の方法は上記実験例１の場合と同様である。
［実験例３］
外部端子電極５ａ，５ｂの、先端側離間部１５ａ２，１５ｂ２の長さｘを、０．８ｅ(上記実験例２ではｘ＝０．５ｅ)としたこと以外は、上記実験例２の場合と同じ条件で、試料番号２１〜２８の試料（積層セラミックコンデンサ）を作製した。
外部端子電極５ａ，５ｂの、先端側離間部１５ａ２，１５ｂ２の長さｘを、０．８ｅ(上記実験例２ではｘ＝０．５ｅ)としたこと以外は、上記実験例２の場合と同じ条件で、試料番号２１〜２８の試料（積層セラミックコンデンサ）を作製した。
そして、得られた試料番号２１〜２８(表３参照)の各積層セラミックコンデンサ（試料）について、熱衝撃サイクル試験、高温負荷試験、および固着力試験を行い、特性を調べた。測定結果を表３に示す。
なお、熱衝撃サイクル試験、高温負荷試験、および固着力試験の方法は上記実験例１の場合と同様である。
［実験例２および実験例３の試料についての特性の評価］
(ａ)熱衝撃サイクル試験についての評価
表２および３に示すように、熱衝撃サイクル試験の結果、先端側離間部の長さｘが０．５ｅ、０．８ｅのいずれの場合にも、先端側離間部を設けていない試料１１，２１の場合、熱衝撃サイクル２０００サイクルでセラミック素体にクラックが発生した。
また、先端側離間部の長さｘが０．５ｅ、０．８ｅのいずれの場合にも、先端側離間部とセラミック素体の主面の間の離間距離ｙを０．１ｔ、０．２ｔ、０．３ｔ、０．４ｔ、０．５ｔ、０．７ｔ、０．９ｔとした試料番号１２〜１８の試料（表２)、および試料番号２２〜２８の試料（表３)では、熱衝撃サイクルによるクラックは発生しなかった。これは、セラミック素体と基板間の熱収縮差により発生する応力が、先端側離間部により吸収、緩和されたことによるものである。
表２および３に示すように、熱衝撃サイクル試験の結果、先端側離間部の長さｘが０．５ｅ、０．８ｅのいずれの場合にも、先端側離間部を設けていない試料１１，２１の場合、熱衝撃サイクル２０００サイクルでセラミック素体にクラックが発生した。
また、先端側離間部の長さｘが０．５ｅ、０．８ｅのいずれの場合にも、先端側離間部とセラミック素体の主面の間の離間距離ｙを０．１ｔ、０．２ｔ、０．３ｔ、０．４ｔ、０．５ｔ、０．７ｔ、０．９ｔとした試料番号１２〜１８の試料（表２)、および試料番号２２〜２８の試料（表３)では、熱衝撃サイクルによるクラックは発生しなかった。これは、セラミック素体と基板間の熱収縮差により発生する応力が、先端側離間部により吸収、緩和されたことによるものである。
(ｂ)高温負荷試験についての評価
表２および３に示すように、先端側離間部の長さｘが０．５ｅ、０．８ｅのいずれの場合にも、先端側離間部とセラミック素体の主面との間の離間距離ｙを０ｔ、０．１ｔ、０．２ｔ、０．３ｔ、０．４ｔ、０．５ｔ、０．７ｔ、０．９ｔとした試料番号１１〜１８の試料(表２)、および、試料番号２１〜２８の試料(表３)のすべての条件で、ＩＲ劣化の発生は認められなかった。
表２および３に示すように、先端側離間部の長さｘが０．５ｅ、０．８ｅのいずれの場合にも、先端側離間部とセラミック素体の主面との間の離間距離ｙを０ｔ、０．１ｔ、０．２ｔ、０．３ｔ、０．４ｔ、０．５ｔ、０．７ｔ、０．９ｔとした試料番号１１〜１８の試料(表２)、および、試料番号２１〜２８の試料(表３)のすべての条件で、ＩＲ劣化の発生は認められなかった。
(ｃ)固着力試験についての評価
表２，３に示すように、先端側離間部の長さｘが０．５ｅ、０．８ｅのいずれの場合にも、離間距離ｙの値が大きくなるほど、外部端子電極の固着力が低下し、離間距離ｙが０．７ｔを超えると、固着力が３０Ｎを下回ることが確認された。
また、離間距離ｙの値が大きくなるほど、先端側離間部における外部端子電極の厚みは薄くなり、試料番号１７，１８、２７，２８では、外部端子電極とセラミック素体が剥離する前に、厚みの薄い先端側離間部で外部端子電極の破断が発生した。
表２，３に示すように、先端側離間部の長さｘが０．５ｅ、０．８ｅのいずれの場合にも、離間距離ｙの値が大きくなるほど、外部端子電極の固着力が低下し、離間距離ｙが０．７ｔを超えると、固着力が３０Ｎを下回ることが確認された。
また、離間距離ｙの値が大きくなるほど、先端側離間部における外部端子電極の厚みは薄くなり、試料番号１７，１８、２７，２８では、外部端子電極とセラミック素体が剥離する前に、厚みの薄い先端側離間部で外部端子電極の破断が発生した。
表２，３に示した結果から、先端側離間部の長さｘが０．５ｅ、０．８ｅのいずれの場合にも、離間距離ｙが０．１ｔ〜０．５ｔの範囲で、熱衝撃性、耐熱衝撃性、高温試験における耐ＩＲ劣化性、および端子電極固着力の各特性に優れた積層セラミックコンデンサが得られることが確認された。
なお、上記実施例では、誘電体セラミックを用いた積層セラミックコンデンサを例にとって説明したが、本発明は、積層セラミックコンデンサに限らず、圧電体セラミックを用いた圧電部品、半導体セラミックを用いたサーミスタ、磁性体セラミックを用いたインダクタなどに広く適用することが可能である。
本発明は、さらにその他の点においても、上記実施例に限定されるものではなく、回り込み部の長さｅ、先端側離間部の長さｘ、基端側接合部の厚さｔ、先端側離間部とセラミック素体の主面との間の離間距離ｙの値や、回り込み部の長さｅと先端側離間部の長さｘの関係、基端側接合部の厚さｔと先端側離間部とセラミック素体の主面との間の離間距離ｙの関係、さらには、セラミック素体の寸法や、各部の構成材料などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
１ セラミック素体
２ セラミック層
３ａ 第１の内部電極
３ｂ 第２の内部電極
５ａ 第１の外部端子電極
５ｂ 第２の外部端子電極
８ 樹脂ペースト
９ 導電性ペースト
１１ 第１の主面
１２ 第２の主面
１５ａ1，１５ｂ1 基端側接合部
１５ａ2，１５ｂ2 先端側離間部
１５ａ，１５ｂ 外部端子電極の回り込み部
３１ 第１の端面
３２ 第２の端面
ｅ 回り込み部の長さ
ｘ 先端側離間部の長さ
ｔ 回り込み部の厚さ
ｙ 先端側離間部とセラミック素体の主面との間隔
２ セラミック層
３ａ 第１の内部電極
３ｂ 第２の内部電極
５ａ 第１の外部端子電極
５ｂ 第２の外部端子電極
８ 樹脂ペースト
９ 導電性ペースト
１１ 第１の主面
１２ 第２の主面
１５ａ1，１５ｂ1 基端側接合部
１５ａ2，１５ｂ2 先端側離間部
１５ａ，１５ｂ 外部端子電極の回り込み部
３１ 第１の端面
３２ 第２の端面
ｅ 回り込み部の長さ
ｘ 先端側離間部の長さ
ｔ 回り込み部の厚さ
ｙ 先端側離間部とセラミック素体の主面との間隔
Claims (3)
- 互いに対向する一対の主面と、互いに対向する一対の側面と、互いに対向する一対の端面と、を有するセラミック素体と、
前記セラミック素体の前記一対の端面上にそれぞれ形成され、互いに異なる電位に接続される一対の外部端子電極と、
を備えるセラミック電子部品であって、
前記外部端子電極はそれぞれ、前記端面から少なくとも前記一対の主面の真上に、他の層を介さずに回り込んだ回り込み部を有し、
前記回り込み部は、
前記一対の端面を結ぶ方向において前記端面側に位置し、前記主面と接合した基端側接合部と、
前記基端側接合部よりも、対向する端面側に位置し、前記主面と離間した先端側離間部と
を備えており、
前記回り込み部は、前記基端側接合部でのみ前記セラミック素体の前記主面と接合していること
を特徴とする、セラミック電子部品。 - 前記端面を起点として、前記一対の端面を結ぶ方向における前記回り込み部の長さをｅとし、前記一対の端面を結ぶ方向における前記先端側離間部の長さをｘとしたとき、下記の式：(１)
０．０５ｅ≦ｘ≦０．８ｅ ……(１)
の条件を満足することを特徴とする、請求項１に記載のセラミック電子部品。 - 前記外部端子電極の前記回り込み部の、前記基端側接合部の厚さをｔ、前記先端側離間部と前記セラミック素体の主面との間の離間距離をｙとしたとき、下記の式：(２)
０．１ｔ≦ｙ≦０．５ｔ ……(２)
の条件を満足することを特徴とする、請求項１または２に記載のセラミック電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008281224A JP5532581B2 (ja) | 2008-10-31 | 2008-10-31 | セラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008281224A JP5532581B2 (ja) | 2008-10-31 | 2008-10-31 | セラミック電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010109238A JP2010109238A (ja) | 2010-05-13 |
| JP5532581B2 true JP5532581B2 (ja) | 2014-06-25 |
Family
ID=42298366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008281224A Active JP5532581B2 (ja) | 2008-10-31 | 2008-10-31 | セラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5532581B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6106009B2 (ja) | 2013-04-03 | 2017-03-29 | 太陽誘電株式会社 | セラミック電子部品 |
| KR101444615B1 (ko) * | 2013-08-09 | 2014-09-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| JP2016072487A (ja) * | 2014-09-30 | 2016-05-09 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| WO2017002495A1 (ja) * | 2015-06-29 | 2017-01-05 | 京セラ株式会社 | チップ型セラミック電子部品 |
| JP6852327B2 (ja) | 2016-09-20 | 2021-03-31 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP2018049882A (ja) | 2016-09-20 | 2018-03-29 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP6852326B2 (ja) | 2016-09-20 | 2021-03-31 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP2018049881A (ja) | 2016-09-20 | 2018-03-29 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP2018049883A (ja) | 2016-09-20 | 2018-03-29 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP6939762B2 (ja) | 2018-12-25 | 2021-09-22 | 株式会社村田製作所 | 積層セラミック電子部品およびその実装構造 |
| KR20190116166A (ko) | 2019-09-02 | 2019-10-14 | 삼성전기주식회사 | 적층형 커패시터 |
| JPWO2022196501A1 (ja) * | 2021-03-16 | 2022-09-22 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015371A (ja) * | 1999-06-29 | 2001-01-19 | Murata Mfg Co Ltd | チップ型セラミック電子部品及びその製造方法 |
| JP4868145B2 (ja) * | 2006-10-27 | 2012-02-01 | Ｔｄｋ株式会社 | セラミック電子部品及びその製造方法 |
| JP4803451B2 (ja) * | 2006-12-26 | 2011-10-26 | Ｔｄｋ株式会社 | 電子部品及びその実装構造 |
-
2008
- 2008-10-31 JP JP2008281224A patent/JP5532581B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010109238A (ja) | 2010-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5532581B2 (ja) | セラミック電子部品 | |
| US10840021B2 (en) | Multilayer ceramic electronic component | |
| JP5313289B2 (ja) | 積層セラミックコンデンサ | |
| KR101079382B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| JP6939762B2 (ja) | 積層セラミック電子部品およびその実装構造 | |
| JP7081550B2 (ja) | 積層セラミック電子部品 | |
| JP6388809B2 (ja) | セラミック電子部品及びその製造方法 | |
| JP7551280B2 (ja) | 積層セラミック電子部品 | |
| JP7388088B2 (ja) | 積層セラミック電子部品とその製造方法 | |
| JP4492158B2 (ja) | 積層セラミックコンデンサ | |
| JP2011135036A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP2012151175A (ja) | セラミック電子部品、セラミック電子部品の実装構造、およびセラミック電子部品の製造方法 | |
| JP2009170706A (ja) | 積層電子部品 | |
| JP6911754B2 (ja) | 電子部品および積層セラミックコンデンサ | |
| JP2015043448A (ja) | 積層セラミックコンデンサ | |
| JP5668429B2 (ja) | 積層セラミック電子部品 | |
| KR20140046301A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| JP3918095B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2001015371A (ja) | チップ型セラミック電子部品及びその製造方法 | |
| JP3544569B2 (ja) | 積層セラミックコンデンサ | |
| JP6911755B2 (ja) | 電子部品および積層セラミックコンデンサ | |
| JP5899609B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP3554957B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2003264118A (ja) | 積層セラミック電子部品 | |
| JP6424460B2 (ja) | 積層セラミックコンデンサ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5532581 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |