JP5532581B2 - セラミック電子部品 - Google Patents

セラミック電子部品 Download PDF

Info

Publication number
JP5532581B2
JP5532581B2 JP2008281224A JP2008281224A JP5532581B2 JP 5532581 B2 JP5532581 B2 JP 5532581B2 JP 2008281224 A JP2008281224 A JP 2008281224A JP 2008281224 A JP2008281224 A JP 2008281224A JP 5532581 B2 JP5532581 B2 JP 5532581B2
Authority
JP
Japan
Prior art keywords
external terminal
ceramic
ceramic body
pair
end side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008281224A
Other languages
English (en)
Other versions
JP2010109238A (ja
Inventor
潤 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008281224A priority Critical patent/JP5532581B2/ja
Publication of JP2010109238A publication Critical patent/JP2010109238A/ja
Application granted granted Critical
Publication of JP5532581B2 publication Critical patent/JP5532581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明はセラミック電子部品に関し、詳しくは、セラミック電子部品を構成するセラミック素体の両端側に外部端子電極を備えたセラミック電子部品に関する。
近年、携帯電話機や携帯音楽プレイヤーなどの電子機器において、小型化及び薄型化が進んできている。それに伴って、電子機器に内蔵される配線基板上に、多くの電子部品を高密度に実装することが求められている。このような背景から、電子機器には表面実装タイプの電子部品が主として用いられている。
このような表面実装タイプの電子部品において、外部端子電極は、従来、金属粉末、ガラス、溶剤、樹脂、添加剤などから構成される外部端子電極形成用の導電ペーストにセラミック素体を浸漬・塗布・乾燥した後、トンネル炉を通過させ、導電ペーストを焼き付けて外部端子電極を形成する方法が一般的である。
また、表面実装タイプの電子部品の実装方法としては、クリームはんだを用いたリフロー工法が多用されている。そして、リフロー工法では、小型化を進めるために、配線基板の両面に電子部品を実装することが行われることがあり、その場合には、配線基板の表面への実装の際と、裏面への実装の際の計2回、リフロー工程が行われる。
さらに、実装される電子部品の種類に応じて、融点が異なる複数種のはんだを用い、リフロー工程を複数回行う場合もある。
上述のようにリフローの回数が増えると、電子部品に熱応力が加わる機会が増加することになる。そして、セラミック電子部品に熱応力が加わると、セラミック電子部品本体であるセラミック素体と、セラミック素体の外表面に形成されている外部端子電極との熱膨張収縮差により、セラミック素体に引張応力が加わり、セラミック素体にクラックが生じる場合がある。
このようなクラックは、特に外部端子電極の、端面から側面への回り込み部分の先端部を起点に発生しやすい。
すなわち、外部端子電極とセラミック素体とでは熱膨張係数が異なるため、外部端子電極を焼き付ける工程における外部端子電極とセラミック素体の熱収縮挙動が異なる。そして、外部端子電極を焼き付けた後の冷却過程において、外部端子電極形成用の導電性ペーストに含まれるガラスの軟化点以下の温度では、外部端子電極とセラミック素体がガラスにより固定されることになる。その結果、ガラスの軟化点以下の温度域では、外部端子電極とセラミック素体の熱収縮量の差が応力として、セラミック素体の端面からセラミック素体の側面または上下の両主面への外部端子電極の回り込み部の先端部に残留することになる。
したがって、上述のようにして外部端子電極が形成された従来の表面実装型電子部品の場合、熱的、機械的応力が加わると、残留応力が集中した、セラミック素体の端面から、主面側、側面側に外部端子電極が回り込んだ部分の先端部を起点として、クラックが発生することになる。なお、この外部端子電極が回り込んだ部分の先端部に集中した応力が大きいほどクラックは発生しやすく、また、回り込み部分の長さ(すなわち、セラミック素体の端面から、外部端子電極が回り込んだ部分の先端部までの距離)が長いほど、クラックが内部電極が配設された有効層にまで達する危険性が高くなり、信頼性が低下する。
そこで、一対の主面と、一対の側面と、一対の端面を備えた直方体形状を有するセラミック素体の、側面と主面に、樹脂を先行塗布した後、一対の端面に外部端子電極形成用の導電ペーストを塗布し、焼き付けることにより外部端子電極を形成する方法が提案されている(特許文献1参照)。
この方法によれば、セラミック素体の側面と主面の樹脂は熱分解するので、図7に示すように、内部電極52a,52bを備えたセラミック素体51の主面に回り込むように形成された外部端子電極53a,53bの、回り込み部63a,63bは、セラミック素体51から離間した構造となる(すなわち、外部端子電極53a,53bとセラミック素体51の主面との間に空隙54が形成される)ため、応力を緩和することが可能になり、例えば基板にはんだ付けされた状態で熱衝撃を受けた場合にも、はんだにクラックが発生することを抑制、防止することが可能になる。
しかしながら、特許文献1の方法の場合、セラミック素体51の側面および主面では、外部端子電極53a,53bの回り込み部63a,63bの全領域がセラミック素体51と離間しているため、従来構造と比較して、外部端子電極53a,53bとセラミック素体51との固着力が低下し、信頼性が低くなるという問題点があり、また、セラミック素体51の側面および主面に樹脂を塗布する工程が増えるため、工程負荷が大きいという問題点がある。
また、図8に示すように、一対の主面と、一対の側面と、一対の端面を備えた直方体形状を有し、内部電極72a,72bを備えたセラミック焼結体(セラミック素体)71の、一対の端面81,82の近傍の、セラミック素体71の主面および側面に有機材料ペーストを先行塗布し、セラミック素体71の一対の端面81,82から一対の主面および側面に回り込む領域に導電性ペーストを塗布した後、導電性ペーストを焼き付けて、外部端子電極73a,73bを形成するとともに、該焼付けに際し有機材料ペーストを飛散させて外部端子電極73a,73bの回り込み部74a,74bに、空隙75a,75bを形成するようにした表面実装型電子部品の製造方法が提案されている。
この方法により製造された表面実装型電子部品の場合、基板への実装後に基板が膨張収縮したり、たわんだりした場合にも、上述の空隙が応力を緩和する機能を発揮するため、セラミック焼結体にクラックが生じにくく、信頼性に優れた表面実装型電子部品を得ることが可能になる。
しかしながら、この方法で製造された表面実装型電子部品の場合、上述の空隙は形成されているが、外部端子電極の回り込み部先端がセラミック素体と接触しているため、やはりこの部分からクラックが進展しやすいという問題点がある。
特開2007−234654号公報 特開2001−15371号公報
本発明は、上記課題を解決するものであり、基板に実装された状態で熱的、機械的応力が加わった場合にも、セラミック素体の端面から主面および側面に外部端子電極が回り込んだ部分の先端部を起点として、セラミック素体にクラックが発生することを防止することが可能で、信頼性の高いセラミック電子部品を提供することを目的とする。
上記課題を解決するために、本発明のセラミック電子部品は、
互いに対向する一対の主面と、互いに対向する一対の側面と、互いに対向する一対の端面と、を有するセラミック素体と、
前記セラミック素体の前記一対の端面上にそれぞれ形成され、互いに異なる電位に接続される一対の外部端子電極と、
を備えるセラミック電子部品であって、
前記外部端子電極はそれぞれ、前記端面から少なくとも前記一対の主面の真上に、他の層を介さずに回り込んだ回り込み部を有し、
前記回り込み部は、
前記一対の端面を結ぶ方向において前記端面側に位置し、前記主面と接合した基端側接合部と、
前記基端側接合部よりも、対向する端面側に位置し、前記主面と離間した先端側離間部と
を備えており、
前記回り込み部は、前記基端側接合部でのみ前記セラミック素体の前記主面と接合していること
を特徴としている。
また、前記端面を起点として、前記一対の端面を結ぶ方向における前記回り込み部の長さをeとし、前記一対の端面を結ぶ方向における前記先端側離間部の長さをxとしたとき、下記の式:(1)
0.05e≦x≦0.8e ……(1)
の条件を満足することを特徴としている。
また、前記外部端子電極の前記回り込み部の、前記基端側接合部の厚さをt、前記先端側離間部と前記セラミック素体の主面との間の離間距離をyとしたとき、下記の式:(2)
0.1t≦y≦0.5t ……(2)
の条件を満足することを特徴としている。
本発明のセラミック電子部品は、各外部端子電極が、セラミック素体の端面から少なくとも一対の主面の真上に、他の層を介さずに回り込んだ回り込み部を有し、回り込み部は、一対の端面を結ぶ方向において端面側に位置し、セラミック素体の主面と接合した基端側接合部と、基端側接合部よりも先端側に位置し、セラミック素体の主面とは離間した状態にある先端側離間部とを備え、回り込み部が、基端側接合部でのみセラミック素体の主面と接合した構成としているので、基板に実装された状態で、熱的、機械的応力が加わった場合にも、セラミック素体の主面と離間している先端側離間部において応力が緩和され、セラミック素体に加わる応力が小さくなり、クラックが発生しにくくなる。
したがって、本発明によれば、基板に実装された状態で、熱的、機械的応力が加わった場合にも、セラミック素体にクラックが入ったりするおそれの少ない、信頼性の高いセラミック電子部品を提供することが可能になる。
また、より大きい応力が加わった場合には、先端側離間部で外部端子電極が破断することによりセラミック素体に加わる応力を緩和して、セラミック素体にクラックが発生することを防止することが可能になる。
さらに、基端側接合部と先端側離間部の境界部を起点としてセラミック素体にクラックが発生した場合にも、境界部の位置が、外部端子電極の、セラミック素体の主面や側面などへの回り込み部分の先端部よりも手前側の位置(端面に近い位置)になるため、セラミック電子部品が積層セラミックコンデンサである場合にクラックが内部電極の配設された有効部分にまで達するおそれが少なくなり、この点においても、信頼性を向上させることができる。
また、端面を起点として、一対の端面を結ぶ方向における回り込み部の長さをeとし、一対の端面を結ぶ方向における先端側離間部の長さをxとしたとき、0.05e≦x≦0.8e、の条件を満足するようにした場合、上述の作用効果を確実に奏するセラミック電子部品を得ることが可能になり、本発明をより実効あらしめることができる。
なお、先端側離間部の長さxが0.05e未満になると、耐熱衝撃性が劣化し、また、0.8eを超えると、高温負荷試験におけるIRの劣化を招くおそれがあるため好ましくない。
また、外部端子電極の前記回り込み部の、基端側接合部の厚さをt、先端側離間部とセラミック素体の主面との間の離間距離をyとしたとき、0.1t≦y≦0.5t、の条件を満足するようにした場合、上述の作用効果をさらに確実に奏するセラミック電子部品を得ることが可能になる。
なお、離間距離yが0.1t未満になると耐熱衝撃性が劣化し、0.5tを超えると、外部端子電極のセラミック素子への固着力が低下するおそれがあるため好ましくない。
以下に本発明の実施の形態を示して、本発明の特徴とするところをさらに詳しく説明する。
図1は本発明の一実施例にかかるセラミック電子部品(この実施例1では積層セラミックコンデンサ)を示す断面図、図2は図1の要部を拡大して示す要部拡大断面図である。
この実施例1の積層セラミックコンデンサは、図1および2に示すように、誘電体セラミックからなる複数のセラミック層2が積層されてなり、互いに対向する第1の主面11および第2の主面12と、互いに対向する第1の側面および第2の側面(図示せず)と、互いに対向する第1の端面31および第2の端面32とを有する直方体形状のセラミック素体1を備えている。
そして、セラミック素体1の内部には、第1の端面31に引き出された第1の内部電極3aと、第2の端面32に引き出された第2の内部電極3bが、セラミック層2を介して互いに対向するように配設されている。
そして、セラミック素体1の第1の端面31側には、第1の外部端子電極5aが配設され、第2の端面32には、第2の外部端子電極5bが配設されている。
第1の外部端子電極5aは、端面から少なくとも、第1、第2の主面11,12、第1,第2の側面(図示せず)に回り込んだ回り込み部15a,15bを有している。
そして、第1の外部端子電極5aの回り込み部15aは、それぞれ、一対の端面31,32を結ぶ方向において端面31側に位置し、第1の主面11,第2の主面12と接合された基端側接合部15a1と、基端側接合部15a1よりも、対向する端面側に位置し、第1の主面11および第2の主面12とは離間した先端側離間部15a2とを備えている。
また、第2の外部端子電極5bの回り込み部15bも、それぞれ、一対の端面31,32を結ぶ方向において端面32側に位置し、第1の主面11,第2の主面12と接合された基端側接合部15b1と、基端側接合部15b1よりも、対向する端面側に位置し、第1の主面11および第2の主面12とは離間した状態にある先端側離間部15b2とを備えている。
そして、第1,第2の外部端子電極5a,5bの回り込み部15a,15bの長さをe、一対の端面31,32を結ぶ方向における先端側離間部15a2,15b2の長さをxとしたとき、下記の式:(1)
0.05e≦x≦0.8e ……(1)
の条件を満足するように構成されている。
また、第1,第2の外部端子電極5a,5bの回り込み部15a,15bの、基端側接合部15a1,15b1の厚さをt、先端側離間部15a2,15ba2と、セラミック素体1の主面11,12との間の離間距離をyとしたとき、下記の式:(2)
0.1t≦y≦0.5t ……(2)
の条件を満足するように構成されている。
この実施例1の積層セラミックコンデンサを構成する各部の詳細は以下の通りである。
[セラミック素体]
この実施例1の積層セラミックコンデンサを構成するセラミック素体1は、複数の積層されたセラミック層2から形成されており、セラミック層2としては、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものを用いてもよい。
なお、本発明においては、セラミック素体1を構成するセラミックとして、PZT系セラミックなどの圧電体セラミックや、スピネル系セラミックなどの半導体セラミックなどを用いることも可能である。
なお、誘電体セラミックを用いた場合には、上述のようにコンデンサとして機能し、圧電体セラミックを用いた場合は圧電部品として、半導体セラミックを用いた場合はサーミスタとして機能する。
また、積層セラミックコンデンサの場合、セラミック層2の、焼成後における厚さは1〜10μmであることが好ましい。
[外部端子電極]
外部端子電極5a,5bは、セラミック素体1の主面11,12だけでなく、側面(図示せず)まで回り込んでいてもよい。この場合、主面11,12側への回り込み部15a,15bと同様に、側面側への回り込み部も、基端側接合部と先端側離間部を備えていることが望ましい。
なお、本発明は、2端子のセラミック電子部品だけではなく、アレイ型など多端子のセラミック電子部品にも適用することが可能である。その場合、側面への外部端子電極の回り込みはない。
また、本発明において、回り込み部15a,15bの長さeは、300〜700μmであることが好ましい。
また、回り込み部の厚さtは、20〜40μmであることが好ましい。これは、tが20μm未満の場合には、実装不良を引き起こすおそれがあり、40μmを超える場合には、低背化を阻害するおそれがあることによる。
外部端子電極の構成材料としては、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Auなどを用いることができる。
また、外部端子電極5a,5bは、複数の電極層からなる構造を有していてもよい。内部電極3a,3bの構成材料としてNiを用いる場合、内部電極3a,3bと外部端子電極5a,5bとの接合性を高めるため、外部端子電極5a,5bの第1層をCu、Niなどの卑金属とすることが好ましい。
また、外部端子電極5a,5bは、内部電極3a,3bと同時焼成したコファイアによるものであってもよく、また、導電性ペーストを塗布して焼き付けたポストファイアによるものであってもよい。さらには、直接めっきにより形成されたものであってもよい。
また、外部端子電極5a,5bの最終的な厚さ(最も厚い部分の厚さ)は20〜100μmであることが好ましい。
また、外部端子電極5a,5bの、一対の端面31,32を結ぶ方向における先端側離間部15a2,15b2の長さxは、回り込み部15a,15bの長さeとの関係では、0.05e≦x≦0.8eとすることが望ましく、また、絶対値としては、セラミック素体の寸法にもよるが、通常は、15〜560μmとすることが望ましい。
また、外部端子電極5a,5bの先端側離間部15a2,15b2とセラミック素体1の主面11または12の間の離間距離yは、基端側接合部の厚さtとの関係では0.1t〜0.5tとすることが望ましく、また、絶対値としては、セラミック素体の寸法にもよるが、通常は、2〜20μmとすることが望ましい。
また、外部端子電極5a,5bの先端側離間部15a2,15b2の具体的な形状は、図1および図2に示したような形状に限られるものではなく、例えば、図3に示すように、断面形状において、先端側が丸みを有し、先端側離間部15b2とセラミック素体1の主面11,12との間隔yが、基端部側接合部15b1との境界部に近づくにつれて小さくなるとともに、基端部側接合部15b1との境界部も丸みを帯びているような形状であってもよい。他方の外部端子電極の先端側離間部(図示せず)についても同様である。
また、例えば、図4に示すように、断面形状において、先端側が丸みを有し、先端側離間部15b2とセラミック素体1の主面11,12との間隔yが、基端部側接合部15b1との境界部に近づくにつれて直線的に小さくなり、基端部側接合部15b1との境界部において、間隔yが実質的に0になるような形状であってもよい。他方の外部端子電極の先端側離間部(図示せず)についても同様である。
なお、図3,図4において、図1および2と同一符号を付した部分は、同一または相当する部分を示している。
また、外部端子電極5a,5bの先端側離間部15a2,15b2の形状は本発明の範囲内において、さらに他の形状とすることも可能である。
また、外部端子電極5a,5b上にはめっき膜が形成されていてもよい。めっき膜の構成材料としては、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Auなどを用いることができる。めっき膜一層あたりの厚さは、1〜10μmであることが好ましい。
また、外部端子電極5a,5bとめっき膜との間に、応力緩和用の樹脂層が形成されていてもよい。
[内部電極]
この実施例の積層セラミックコンデンサにおいては、一対の内部電極3a,3bがそれぞれセラミック素体1の、互いに対向する一対の端面31,32に露出するように引き出される。一対の内部電極3a,3bが特定のセラミック層2を介して対向する部分において静電容量が発生する。
この内部電極3a,3bの構成材料としては、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなどを用いることができる。
そして、内部電極3a,3bの焼成後の厚さは0.5〜2.0μmであることが好ましい。
[製造方法]
次に、上述の積層セラミックコンデンサの製造方法について以下に説明する。
(1)まず、セラミックグリーンシート、内部電極用導電性ペースト、外部端子電極用導電性ペーストを準備する。
上記のセラミックグリーンシートや導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
また、外部端子電極用導電性ペーストとしては、ガラス成分が含まれるものが用いられることが多い。
(2)セラミックグリーンシート上に、例えば、スクリーン印刷などの方法により所定のパターンで導電性ペーストを印刷し、内部電極パターンを形成する。
(3)内部電極パターンが印刷されたセラミックグリーンシートが所定枚数積層され、その上下に内部電極パターンの印刷されていない外層用セラミックグリーンシートが所定枚数積層された構造を有する未焼成のマザー積層体を作製する。マザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。
(4)未焼成のマザー積層体を所定のサイズにカットし、生のセラミック積層体を切り出す。
(5)それから、生のセラミック積層体を焼成して、図5に示すように、内部に、セラミック層2を介して内部電極3a,3bが配設され、交互に異なる側の端面31,32に露出した構造を有する焼結済みのセラミック積層体(セラミック素体1)を得る。焼成温度は、セラミックや内部電極の構成材料などにもよるが、通常は、900〜1300℃とすることが好ましい。
なお、図5において、図1および2と同一符号を付した部分は、同一または相当する部分を示す。
なお、セラミック素体1は、面取りを行ったり、端面に内部電極を露出させたりする目的で、必要に応じてバレル研磨などの方法で研磨を行う。
(6)次に、図6に示すように、焼結済みのセラミック素体1の外部端子電極の回り込み部の先端側離間部15a2,15b2(図1,2参照)を形成すべき部分に、セルロース樹脂などの熱分解性樹脂を含む樹脂ペースト8を塗布した後、セラミック素体1の両端部に外部端子電極用の導電性ペースト9を塗布する。
なお、上述の樹脂ペースト8の量や塗布面積、塗布領域(塗布位置)を調整することにより、図1,2に示す、外部端子電極5a,5bの回り込み部15a,15bの先端側離間部15a2,15b2の長さxや、先端側離間部15a2,15b2とセラミック素体1の主面11,12との離間距離yなどの設計をコントロールすることができる。
導電性ペーストの塗布は、セラミック素体を導電性ペーストに浸漬するいわゆるディッピング法などの公知の種々の方法で行うことができる。
(7)それから、上記(6)の工程でセラミック積層体に塗布した導電性ペーストの焼き付けを行う。焼成温度は700〜900℃であることが好ましい。焼成雰囲気は、大気、N2、水蒸気+N2などの雰囲気を使い分ける。
この導電性ペーストの焼き付けの工程で、樹脂ペーストに含まれる熱分解性樹脂は飛散して、外部端子電極の回り込み部の先端側がセラミック素体の主面から離間した先端側離間部が形成される。
すなわち、図1,2に示すように、セラミック素体1の端面31,32から、セラミック素体1の主面11,12および側面(図示せず)に回り込むように、回り込み部15a,15bが形成され、かつ、回り込み部15a,15bが、基端側接合部15a1,15b1および先端側離間部15a2,15b2を備えた構造を有する外部端子電極5a,5bが形成される。
(8)次に、必要に応じて、外部端子電極5a,5bの表面にめっきを施す。このとき、めっきは、先端側離間部15a2,15b2の、セラミック素体1の主面11,12と対向する面にも回り込むように成長する。
これにより、図1,2に示すような構造を有する積層セラミックコンデンサが得られる。
[実験例1]
上記の製造方法により、図1,2に示すような構造を有し、寸法が、長さL:2.0mm、幅W:1.2mm、高さT:1.2mmの積層セラミックコンデンサを作製した。
この実験例1では、外部端子電極5a,5bの回り込み部15a,15bの長さeを500μmとし、回り込み部15a,15bの厚さtを30μmとした。
さらに、この条件下において、外部端子電極5a,5bの、先端側離間部15a,15bの長さxを、表1に示すように、0e、0.05e、0.1e、0.3e、0.5e、0.7e、0.8e、0.9e、1.0eと変化させる一方、外部端子電極5a,5bの先端側離間部15a,15bとセラミック素体1の主面11または12の間の離間距離yを0.1tとした。
そして、上述のようにして先端側離間部15a,15bの長さxを変えて作製した各積層セラミックコンデンサ(試料)について、熱衝撃サイクル試験、高温負荷試験、および固着力試験を行い、特性を調べた。
なお、上記の各試験は以下の方法で行った。
(a)熱衝撃サイクル試験
−55℃と85℃の間で加熱・冷却を規定回数繰り返した後、クラックの有無を調べた。
(b)高温負荷試験
85℃の試験環境下で規定時間電圧印加し(1WV)、IRの劣化を調べた。
(c)固着力試験
外部端子電極を基板にはんだ付け実装した後、実装面に対して横方向からせん断応力を加え、試料が基板から外れたときの力の大きさを測定した(規格:30N以上)。
測定結果を表1に示す。
Figure 0005532581
[実験例1の試料についての特性の評価]
(a)熱衝撃サイクル試験についての評価
表1に示すように、熱衝撃サイクル試験の結果、先端側離間部を設けていない試料番号1の試料(比較例)の場合、熱衝撃サイクル2000サイクルでセラミック素体にクラックが発生した。
一方、先端側離間部の長さxが0.05e〜1.0eの範囲の試料番号2〜9の試料では、熱衝撃サイクルによるクラックは発生しなかった。これは、セラミック素体と基板間の熱収縮差により発生する応力が、先端側離間部により吸収、緩和されたことによるものである。
(b)高温負荷試験についての評価
表1に示すように、先端側離間部の長さxが0.9e〜1.0eの試料番号8および9の試料において、高温負荷試験におけるIR劣化が発生した。試料番号8と9の試料の比較では、先端側離間部の長さxが長い試料番号9の試料の方がIR劣化の発生割合が増加している。なお、IR劣化は、先端側離間部からめっき液が浸入することによるものと考えられる。
(c)固着力試験に関する評価
表1に示すように、先端側離間部の長さxが長くなるほど(すなわち、基端側接合部の長さが短くなるほど)、外部端子電極の固着力は低下することが確認された。これは、先端側離間部の長さxが長くなると、外部端子電極とセラミック素体との固着面積が減少することから当然の結果であるということができる。また、先端側離間部の長さxが長く、基端側接合部のない試料番号9の試料(x=1.0e)の場合、外部端子電極とセラミック素体が剥離する前に、厚みの薄い先端側離間部で外部端子電極の破断が発生し、固着力も27Nと低くかった。
表1に示した結果から、先端側離間部の長さxが0.05e〜0.8eの範囲で、耐熱衝撃性、高温試験における耐IR劣化性、および端子電極固着力の各特性に優れた積層セラミックコンデンサが得られることが確認された。
[実験例2]
実験例1の場合と同様に、図1,2に示すような構造を有し、寸法が、長さL:2.0mm、幅W:1.2mm、高さT:1.2mmの積層セラミックコンデンサを作製した。
この実験例2では、外部端子電極5a,5bの回り込み部15a,15bの長さeを500μmとし、回り込み部15a,15bの厚さtを30μmとした。
さらに、この条件下において、外部端子電極5a,5bの、先端側離間部15a,15bの長さxを、0.5eとした。
一方、外部端子電極5a,5bの先端側離間部15a,15bとセラミック素体1の主面11または12の間の離間距離yについては、表2,表3に示すように、0t、0.1t、0.2t、0.3t、0.4t、0.5t、0.7t、0.9tと変化させた。
そして、上述のようにして条件を変えて作製した試料番号11〜18(表2参照)の各積層セラミックコンデンサ(試料)について、熱衝撃サイクル試験、高温負荷試験、および固着力試験を行い、特性を調べた。測定結果を表2に示す。
Figure 0005532581
なお、熱衝撃サイクル試験、高温負荷試験、および固着力試験の方法は上記実験例1の場合と同様である。
[実験例3]
外部端子電極5a,5bの、先端側離間部15a,15bの長さxを、0.8e(上記実験例2ではx=0.5e)としたこと以外は、上記実験例2の場合と同じ条件で、試料番号21〜28の試料(積層セラミックコンデンサ)を作製した。
そして、得られた試料番号21〜28(表3参照)の各積層セラミックコンデンサ(試料)について、熱衝撃サイクル試験、高温負荷試験、および固着力試験を行い、特性を調べた。測定結果を表3に示す。
Figure 0005532581
なお、熱衝撃サイクル試験、高温負荷試験、および固着力試験の方法は上記実験例1の場合と同様である。
[実験例2および実験例3の試料についての特性の評価]
(a)熱衝撃サイクル試験についての評価
表2および3に示すように、熱衝撃サイクル試験の結果、先端側離間部の長さxが0.5e、0.8eのいずれの場合にも、先端側離間部を設けていない試料11,21の場合、熱衝撃サイクル2000サイクルでセラミック素体にクラックが発生した。
また、先端側離間部の長さxが0.5e、0.8eのいずれの場合にも、先端側離間部とセラミック素体の主面の間の離間距離yを0.1t、0.2t、0.3t、0.4t、0.5t、0.7t、0.9tとした試料番号12〜18の試料(表2)、および試料番号22〜28の試料(表3)では、熱衝撃サイクルによるクラックは発生しなかった。これは、セラミック素体と基板間の熱収縮差により発生する応力が、先端側離間部により吸収、緩和されたことによるものである。
(b)高温負荷試験についての評価
表2および3に示すように、先端側離間部の長さxが0.5e、0.8eのいずれの場合にも、先端側離間部とセラミック素体の主面との間の離間距離yを0t、0.1t、0.2t、0.3t、0.4t、0.5t、0.7t、0.9tとした試料番号11〜18の試料(表2)、および、試料番号21〜28の試料(表3)のすべての条件で、IR劣化の発生は認められなかった。
(c)固着力試験についての評価
表2,3に示すように、先端側離間部の長さxが0.5e、0.8eのいずれの場合にも、離間距離yの値が大きくなるほど、外部端子電極の固着力が低下し、離間距離yが0.7tを超えると、固着力が30Nを下回ることが確認された。
また、離間距離yの値が大きくなるほど、先端側離間部における外部端子電極の厚みは薄くなり、試料番号17,18、27,28では、外部端子電極とセラミック素体が剥離する前に、厚みの薄い先端側離間部で外部端子電極の破断が発生した。
表2,3に示した結果から、先端側離間部の長さxが0.5e、0.8eのいずれの場合にも、離間距離yが0.1t〜0.5tの範囲で、熱衝撃性、耐熱衝撃性、高温試験における耐IR劣化性、および端子電極固着力の各特性に優れた積層セラミックコンデンサが得られることが確認された。
なお、上記実施例では、誘電体セラミックを用いた積層セラミックコンデンサを例にとって説明したが、本発明は、積層セラミックコンデンサに限らず、圧電体セラミックを用いた圧電部品、半導体セラミックを用いたサーミスタ、磁性体セラミックを用いたインダクタなどに広く適用することが可能である。
本発明は、さらにその他の点においても、上記実施例に限定されるものではなく、回り込み部の長さe、先端側離間部の長さx、基端側接合部の厚さt、先端側離間部とセラミック素体の主面との間の離間距離yの値や、回り込み部の長さeと先端側離間部の長さxの関係、基端側接合部の厚さtと先端側離間部とセラミック素体の主面との間の離間距離yの関係、さらには、セラミック素体の寸法や、各部の構成材料などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
本発明の実施例にかかるセラミック電子部品(積層セラミックコンデンサ)を示す断面図である。 図1の要部を拡大して示す要部拡大断面図である。 外部端子電極の回り込み部の先端側離間部の変形例を示す図である。 外部端子電極の回り込み部の先端側離間部の他の変形例を示す図である。 本発明のセラミック電子部品を製造する工程で作製したセラミック素体の断面図である。 図5のセラミック素体に、樹脂ペーストと、導電ペーストを塗布した状態を示す図である。 従来のセラミック電子部品の構成を示す断面図である。 従来の他のセラミック電子部品の構成を示す断面図である。
符号の説明
1 セラミック素体
2 セラミック層
3a 第1の内部電極
3b 第2の内部電極
5a 第1の外部端子電極
5b 第2の外部端子電極
8 樹脂ペースト
9 導電性ペースト
11 第1の主面
12 第2の主面
15a1,15b1 基端側接合部
15a2,15b2 先端側離間部
15a,15b 外部端子電極の回り込み部
31 第1の端面
32 第2の端面
e 回り込み部の長さ
x 先端側離間部の長さ
t 回り込み部の厚さ
y 先端側離間部とセラミック素体の主面との間隔

Claims (3)

  1. 互いに対向する一対の主面と、互いに対向する一対の側面と、互いに対向する一対の端面と、を有するセラミック素体と、
    前記セラミック素体の前記一対の端面上にそれぞれ形成され、互いに異なる電位に接続される一対の外部端子電極と、
    を備えるセラミック電子部品であって、
    前記外部端子電極はそれぞれ、前記端面から少なくとも前記一対の主面の真上に、他の層を介さずに回り込んだ回り込み部を有し、
    前記回り込み部は、
    前記一対の端面を結ぶ方向において前記端面側に位置し、前記主面と接合した基端側接合部と、
    前記基端側接合部よりも、対向する端面側に位置し、前記主面と離間した先端側離間部と
    を備えており、
    前記回り込み部は、前記基端側接合部でのみ前記セラミック素体の前記主面と接合していること
    を特徴とする、セラミック電子部品。
  2. 前記端面を起点として、前記一対の端面を結ぶ方向における前記回り込み部の長さをeとし、前記一対の端面を結ぶ方向における前記先端側離間部の長さをxとしたとき、下記の式:(1)
    0.05e≦x≦0.8e ……(1)
    の条件を満足することを特徴とする、請求項1に記載のセラミック電子部品。
  3. 前記外部端子電極の前記回り込み部の、前記基端側接合部の厚さをt、前記先端側離間部と前記セラミック素体の主面との間の離間距離をyとしたとき、下記の式:(2)
    0.1t≦y≦0.5t ……(2)
    の条件を満足することを特徴とする、請求項1または2に記載のセラミック電子部品。
JP2008281224A 2008-10-31 2008-10-31 セラミック電子部品 Active JP5532581B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008281224A JP5532581B2 (ja) 2008-10-31 2008-10-31 セラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008281224A JP5532581B2 (ja) 2008-10-31 2008-10-31 セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2010109238A JP2010109238A (ja) 2010-05-13
JP5532581B2 true JP5532581B2 (ja) 2014-06-25

Family

ID=42298366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008281224A Active JP5532581B2 (ja) 2008-10-31 2008-10-31 セラミック電子部品

Country Status (1)

Country Link
JP (1) JP5532581B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6106009B2 (ja) 2013-04-03 2017-03-29 太陽誘電株式会社 セラミック電子部品
KR101444615B1 (ko) * 2013-08-09 2014-09-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2016072487A (ja) * 2014-09-30 2016-05-09 株式会社村田製作所 積層セラミックコンデンサ
JPWO2017002495A1 (ja) * 2015-06-29 2018-03-08 京セラ株式会社 チップ型セラミック電子部品
JP6852326B2 (ja) 2016-09-20 2021-03-31 株式会社村田製作所 積層セラミック電子部品
JP6852327B2 (ja) 2016-09-20 2021-03-31 株式会社村田製作所 積層セラミック電子部品
JP2018049883A (ja) 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
JP2018049882A (ja) 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
JP2018049881A (ja) 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP6939762B2 (ja) 2018-12-25 2021-09-22 株式会社村田製作所 積層セラミック電子部品およびその実装構造
KR20190116166A (ko) 2019-09-02 2019-10-14 삼성전기주식회사 적층형 커패시터
JPWO2022196501A1 (ja) * 2021-03-16 2022-09-22

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015371A (ja) * 1999-06-29 2001-01-19 Murata Mfg Co Ltd チップ型セラミック電子部品及びその製造方法
JP4868145B2 (ja) * 2006-10-27 2012-02-01 Tdk株式会社 セラミック電子部品及びその製造方法
JP4803451B2 (ja) * 2006-12-26 2011-10-26 Tdk株式会社 電子部品及びその実装構造

Also Published As

Publication number Publication date
JP2010109238A (ja) 2010-05-13

Similar Documents

Publication Publication Date Title
JP5532581B2 (ja) セラミック電子部品
US10840021B2 (en) Multilayer ceramic electronic component
JP5313289B2 (ja) 積層セラミックコンデンサ
KR101079382B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP6939762B2 (ja) 積層セラミック電子部品およびその実装構造
JP7081550B2 (ja) 積層セラミック電子部品
JP6388809B2 (ja) セラミック電子部品及びその製造方法
JP7551280B2 (ja) 積層セラミック電子部品
JP7388088B2 (ja) 積層セラミック電子部品とその製造方法
JP4492158B2 (ja) 積層セラミックコンデンサ
JP2011135036A (ja) 積層セラミックキャパシタ及びその製造方法
JP2012151175A (ja) セラミック電子部品、セラミック電子部品の実装構造、およびセラミック電子部品の製造方法
JP2009170706A (ja) 積層電子部品
JP6911754B2 (ja) 電子部品および積層セラミックコンデンサ
JP2015043448A (ja) 積層セラミックコンデンサ
JP5668429B2 (ja) 積層セラミック電子部品
KR20140046301A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP3918095B2 (ja) 積層セラミック電子部品及びその製造方法
JP2001015371A (ja) チップ型セラミック電子部品及びその製造方法
JP3544569B2 (ja) 積層セラミックコンデンサ
JP6911755B2 (ja) 電子部品および積層セラミックコンデンサ
JP5899609B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP3554957B2 (ja) 積層セラミック電子部品及びその製造方法
JP2003264118A (ja) 積層セラミック電子部品
JP6424460B2 (ja) 積層セラミックコンデンサ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5532581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414