JP7081550B2

JP7081550B2 - 積層セラミック電子部品

Info

Publication number: JP7081550B2
Application number: JP2019061956A
Authority: JP
Inventors: 和博西林; 善行野村; 直人村西
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2019-03-27
Filing date: 2019-03-27
Publication date: 2022-06-07
Anticipated expiration: 2039-03-27
Also published as: US11257622B2; KR20200115120A; US20200312562A1; JP2020161734A; KR102366445B1

Description

本発明は積層セラミック電子部品に関し、更に詳しくは、機械的強度および信頼性が改善された積層セラミック電子部品に関する。

積層セラミックコンデンサ、積層セラミックサーミスタ、積層セラミックインダクタ、積層セラミック複合部品など積層セラミック電子部品が、電子機器に広く使用されている。特許文献１（特開平２００３-２４３２４９号公報）に、積層セラミックコンデンサが開示されている。図６に、特許文献１に開示された積層セラミックコンデンサ１０００を示す。

積層セラミックコンデンサ１０００は、セラミック素体１０１を備えている。セラミック素体１０１の内部に、内部電極１０２が形成されている。セラミック素体１０１の端面に、導電性ペーストを焼付けて形成された下地外部電極１０３と、下地外部電極１０３上に形成されためっき膜１０４とからなる外部電極１０５が形成されている。

このような積層セラミック電子部品において、セラミック素体と外部電極との間の機械的強度の向上が重要な課題になっている。すなわち、回路基板に実装した後に、外力や熱サイクルなどによって応力がかかっても、セラミック素体に亀裂が発生したり、外部電極がセラミック素体から剥離したりしない積層セラミック電子部品が求められている。

積層セラミック電子部品において、セラミック素体と外部電極との間の機械的強度を向上させる方法として、種々の方法が検討されている。

たとえば、上述した積層セラミックコンデンサ１０００の構造において、下地外部電極１０３とめっき膜１０４との間に、ある程度の大きな厚みをもった導電性の樹脂層を追加で形成する方法がある。この方法によれば、外力や熱サイクルなどによる応力を樹脂層にて逃がすことができるため、機械的強度が改善される。

また、別の方法として、セラミック素体１０１に、下地外部電極１０３を不連続に形成する方法がある。すなわち、下地外部電極１０３を形成する際に、セラミック素体１０１の端面に通常よりも薄く導電性ペーストを塗布することにより、焼付けによって形成された下地外部電極１０３を不連続にする方法がある。この方法によれば、下地外部電極１０３がセラミック素体１０１上に不連続に形成されているため、セラミック素体１０１に対する下地外部電極１０３の残留応力が緩和され、セラミック素体１０１と外部電極１０５との間の機械的強度が改善される。

特開平２００３-２４３２４９号公報

しかしながら、上述した、下地外部電極１０３とめっき膜１０４との間に、大きな厚みをもった導電性の樹脂層を追加で形成する方法には、外部電極１０５の厚さが大きくなってしまうという問題があった。

一般的に、積層セラミック電子部品の外形寸法の規格は、外部電極の厚さも含めて規定される。そのため、導電性の樹脂層を形成したことにより、外部電極１０５の厚さが大きくなると、その分だけセラミック素体１０１の外形寸法を小さくすることが必要になる。そして、セラミック素体１０１の外形寸法を小さくするためには、内部電極１０２の積層数を減らしたり、内部電極１０２の面積を小さくしたりすることが必要になる。そのため、外部電極１０５に導電性の樹脂層を追加で形成した積層セラミックコンデンサは、外部電極１０５の厚さが大きいことに起因して、大容量化が難しいという問題があった。

一方、下地外部電極１０３を不連続に形成する方法には、積層セラミックコンデンサの耐湿性などの信頼性が低下してしまうという問題があった。すなわち、下地外部電極１０３を不連続にする方法によれば、セラミック素体１０１の端面の下地外部電極１０３の不連続部分に内部電極１０２が露出することになり、セラミック素体１０１と内部電極１０２との隙間などから内部に水分が侵入し、ＩＲ（絶縁抵抗）が劣化するなど、信頼性が低下してしまうという問題があった。

本発明は上述した従来の問題を解決するためになされたものであり、その手段として本発明の一実施態様にかかる積層セラミック電子部品は、複数の誘電体層と複数の内部電極が積層され、積層方向において相対する１対の主面と、積層方向に直行する幅方向において相対する１対の側面と、積層方向および幅方向の両方に直行する長さ方向において相対する１対の端面と、を有するセラミック素体を備え、複数の内部電極は、１対の端面に露出し、少なくとも１対の端面の一部を覆って下地外部電極が形成され、内部電極の幅方向の端部に沿った側面と平行なセラミック素体の断面を見たとき、下地外部電極は、セラミック素体上に不連続に形成され、セラミック素体は、不連続に形成された下地外部電極から部分的に露出した露出領域を有し、露出領域が、樹脂を含有する樹脂層によって覆われ、下地外部電極が、樹脂層から突出し、下地外部電極および樹脂層が、めっき膜によって覆われたものとする。

本願発明の積層セラミック電子部品は、下地外部電極がセラミック素体上に不連続に形成されているため、セラミック素体に形成した下地外部電極の残留応力が緩和されており、セラミック素体と外部電極との間の機械的強度が高い。また、本願発明の積層セラミック電子部品は、下地外部電極の不連続部分を樹脂層によって覆っているため、耐湿性などの信頼性が十分に確保されている。

図１（Ａ）は、実施形態にかかる積層セラミックコンデンサ１００の斜視図である。図１（Ｂ）は、積層セラミックコンデンサ１００の要部分解斜視図である。積層セラミックコンデンサ１００の断面図である。図３（Ａ）、（Ｂ）は、それぞれ、積層セラミックコンデンサ１００の製造方法の一例において実施される工程を示す断面図である。図４（Ｃ）、（Ｄ）は、図３（Ｂ）の続きであり、それぞれ、積層セラミックコンデンサ１００の製造方法の一例において実施される工程を示す断面図である。図５（Ｅ）、（Ｆ）は、図４（Ｄ）の続きであり、それぞれ、積層セラミックコンデンサ１００の製造方法の一例において実施される工程を示す断面図である。特許文献１に開示された積層セラミックコンデンサ１０００を示す断面図である。

以下、図面とともに、本発明を実施するための形態について説明する。なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。

本実施形態においては、積層セラミック電子部品として積層セラミックコンデンサを例に挙げて説明する。ただし、本願発明の積層セラミック電子部品の種類は任意であり、積層セラミックコンデンサには限られない。

図１（Ａ）、（Ｂ）、図２に、実施形態にかかる積層セラミックコンデンサ１００を示す。ただし、図１（Ａ）は、積層セラミックコンデンサ１００の斜視図である。図１（Ｂ）は、積層セラミックコンデンサ１００の要部分解斜視図であり、後述する複数の誘電体層１ａのうちの２層を示している。図２は、積層セラミックコンデンサ１００の断面図であり、図１（Ａ）、（Ｂ）に、それぞれ一点鎖線矢印で示したＸ-Ｘ部分を示している。なお、図中に長さ方向Ｌ、幅方向Ｗ、高さ方向Ｔを示しており、以下の説明において、これらの方向に言及する場合がある。

積層セラミックコンデンサ１００は、複数の誘電体層１ａと複数の内部電極２、３が積層された、セラミック素体１を備えている。セラミック素体１は、直方体形状からなり、高さ方向Ｔ（積層方向）において相対する１対の主面１Ｍと、高さ方向Ｔに直行する幅方向Ｗにおいて相対する１対の側面１Ｓと、高さ方向Ｔおよび幅方向Ｗの両方に直行する長さ方向Ｌにおいて相対する１対の端面１Ｅとを有している。

セラミック素体１（誘電体層１ａ）の材質は任意であり、たとえば、ＢａＴｉＯ_３を主成分とする誘電体セラミックスを使用することができる。ただし、ＢａＴｉＯ_３に代えて、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３など、他の材質を主成分とする誘電体セラミックスを使用してもよい。誘電体層１ａの厚さは、例えば、０．３～５．０μｍである。

内部電極２、３の材質は任意であり、たとえば、Ｎｉを使用することができる。ただし、Ｎｉに代えて、Ｃｕ、Ｐｄなど、他の金属を使用してもよい。また、ＮｉやＣｕ、Ｐｄなどは、他の金属との合金であってもよい。内部電極２、３の厚さは、例えば、０．１～３．０μｍである。

複数の内部電極２が、一方の端面１Ｅに引出されている。複数の内部電極３が、他方の端面１Ｅに引出されている。

セラミック素体１の一方の端面１Ｅに、外部電極４が形成されている。セラミック素体１の他方の端面１Ｅに、外部電極５が形成されている。外部電極４、５は、それぞれ、キャップ状に形成されており、端面１Ｅから、１対の主面１Ｍおよび１対の側面１Ｓに延出して形成されている。

複数の内部電極２が、外部電極４に接続されている。複数の内部電極３が、外部電極５に接続されている。

図２に示すように、外部電極４、５は、それぞれ、セラミック素体１の外表面に形成された下地外部電極６を備えている。下地外部電極６は、図２から分かるように、セラミック素体１上に不連続に形成されている。下地外部電極６の材質は任意であるが、たとえば、Ｃｕおよびガラスを使用することができる。ただし、Ｃｕに代えて、Ａｇ、Ｎｉなど、他の金属を使用してもよい。また、ＣｕやＡｇ、Ｎｉなどは、他の金属との合金であってもよい。

下地外部電極６が不連続に形成されているため、セラミック素体１は、下地外部電極６から部分的に露出した露出領域ＥＡを有している。端面１Ｅにおいて、セラミック素体１の露出領域ＥＡから内部電極２、３が部分的に露出している。

そして、露出領域ＥＡが、樹脂層７によって覆われている。樹脂層７の樹脂の種類は任意であるが、たとえば、エポキシ樹脂やシリコーン樹脂などを使用することができる。なお、本実施形態においては、樹脂層７に絶縁性樹脂を使用した。しかしながら、樹脂層７は、導電性であってもよく、Ａｇなどを含んだ導電性樹脂を使用してもよい。

樹脂層７から露出した下地外部電極６が、めっき膜８によって覆われている。めっき膜８の材質、層数は任意であるが、たとえば、第１層目をＮｉめっき膜、第２層目をＳｎめっき膜とした２層構造にすることができる。ただし、図２においては、見やすくするため、めっき膜８を１層に示している。めっき膜８の１層あたりの厚さは、例えば、０．１～５．０μｍである。

図２に示す断面（内部電極２、３の幅方向Ｗの端部に沿った側面１Ｓと平行なセラミック素体１の断面；図１（Ａ）、（Ｂ）に一点鎖線矢印で示すＸ-Ｘ部分の断面）を見たとき、主面１Ｍに最も近い内部電極２または３が露出している部分の端面１Ｅにおいて、樹脂層７の厚さが、下地外部電極６の厚さの５０％以下であることが好ましい。５０％以下であれば、めっき膜８が、セラミック素体１の露出領域ＥＡを覆う樹脂層７の上に、良好に形成されるからである。そして、この部分にめっき膜８を設けたことにより、ＥＳＲ（Equivalent Series Resistance；等価直列抵抗）などの電気特性が改善されるからである。

セラミック素体１の端面１Ｅにおける下地外部電極６の最大厚さは、１対の端面１Ｅの最短距離の１／４０以下であることが好ましい。１／４０を超えると、下地外部電極６を不連続にすることが難しくなるからである。また、セラミック素体１の主面１Ｍ、側面１Ｓにおける下地外部電極６の最大厚さは、１対の主面１Ｍの最短距離および１対の側面１Ｓの最短距離のうち大きい方の１／６０以下であることが好ましい。

以上の構造からなる、実施形態にかかる積層セラミックコンデンサ１００は、下地外部電極６がセラミック素体１上に不連続に形成されているため、セラミック素体１に形成した下地外部電極６の残留応力が緩和されており、セラミック素体１と外部電極４、５との間の機械的強度が高い。

また、実施形態にかかる積層セラミックコンデンサ１００は、下地外部電極６の不連続部分（セラミック素体１の露出領域ＥＡ）を樹脂層７によって覆っているため、耐湿性などの信頼性が十分に確保されている。

積層セラミックコンデンサ１００の製造方法の一例を、図３（Ａ）～図５（Ｆ）を参照して説明する。

まず、図３（Ａ）に示すセラミック素体１を作製する。

図示は省略するが、まず、誘電体セラミックスの粉末、バインダ樹脂、溶剤などを用意し、これらを湿式混合してセラミックスラリーを作製する。

次に、キャリアフィルム上に、セラミックスラリーをダイコータ、グラビアコーター、マイクログラビアコーターなどを用いてシート状に塗布し、乾燥させて、セラミックグリーンシートを作製する。

次に、所定のセラミックグリーンシートの主面に、内部電極２、３を形成するために、予め用意した導電性ペーストを所望のパターン形状に印刷する。なお、保護層となるセラミックグリーンシートには、導電性ペーストは印刷しない。

次に、セラミックグリーンシートを所定の順番に積層し、加熱圧着して一体化させ、未焼成のセラミック素体を作製する。

次に、未焼成のセラミック素体を、所定のプロファイルで焼成して、セラミック素体１を完成させる。なお、このとき、セラミックグリーンシートの主面に印刷された導電性ペーストも同時に焼成され、セラミック素体１の内部に内部電極２、３が形成される。

次に、セラミック素体１に下地外部電極６を形成するために、図３（Ｂ）に示すように、セラミック素体１の両端部に、導電性ペースト１６を塗布する。具体的には、セラミック素体１の端部を、導電性ペースト１６が入れられた浴に浸す。なお、セラミック素体１の端面１Ｅだけではなく、１対の主面１Ｍおよび１対の側面１Ｓにも導電性ペースト１６が塗布されるように、１回目は、セラミック素体１の端部を、導電性ペースト１６が深く入れられた浴に浸す。そして、２回目は、余分な導電性ペースト１６を除去するために、セラミック素体１の端部を、導電性ペースト１６が浅く入れられた浴に浸す。セラミック素体１の端部を、３回以上、浴に浸してもよい。

なお、本実施形態においては、セラミック素体１の端部に塗布する導電性ペースト１６の厚さを、一般的な積層セラミックコンデンサを作製する場合よりも小さくしておく。下地外部電極６をセラミック素体１に不連続に形成するためである。

次に、セラミック素体１を所定のプロファイルで加熱し、セラミック素体１の端部に塗布された導電性ペースト１６をセラミック素体１に焼付ける。この結果、図４（Ｃ）に示すように、セラミック素体１の両端部に、それぞれ、不連続な下地外部電極６が形成される。なお、セラミック素体１は、下地外部電極６から部分的に露出した露出領域ＥＡを有している。

次に、樹脂層７を形成するための樹脂を含む含浸液を作製する。具体的には、含浸液は、溶剤に樹脂が溶かされた溶液などである。

次に、下地外部電極６が形成されセラミック素体１を、チャンバー内に収容する。チャンバーには、予め、樹脂を含む含浸液が入れられた浴を用意しておく。

次に、チャンバー内を真空引きする。真空引きの時間は、たとえば５分程度とする。続いて、下地外部電極６が形成されセラミック素体１を、樹脂を含む含浸液が入れられた浴に含浸させる。続いて、チャンバー内の気圧を上昇させ、加圧する。加圧の時間は、たとえば５分程度とする。続いて、チャンバー内を大気圧に戻した後に、セラミック素体１を、チャンバー（樹脂を含む含浸液が入れられた浴）から取り出す。なお、上述した真空引きは、セラミック素体１を含浸液が入れられた浴に含浸させてからおこなってもよい。

この結果、図４（Ｄ）に示すように、セラミック素体１の外表面に樹脂１７が付着する。なお、樹脂１７は、セラミック素体１の露出領域ＥＡにも付着する。

次に、樹脂１７が付着したセラミック素体１の外表面を洗浄し、不要な部分に付着した樹脂１７を除去する。洗浄は、たとえば、セラミック素体１の露出領域ＥＡに付着した樹脂１７の厚さが、下地外部電極６の厚さの５０％以下になるのを目安としておこなう。また、露出領域ＥＡを除く下地外部電極６が形成されていない領域の樹脂１７は、除去することが好ましい。続いて、セラミック素体１の液切り、乾燥をおこなう。

次に、セラミック素体１を所定のプロファイルで加熱し、セラミック素体１の外表面に付着した樹脂１７を硬化させる。加熱は、たとえば、１５０℃程度の温度で、６０分程度の時間おこなう。この結果、図５（Ｅ）に示すように、セラミック素体１の露出領域ＥＡが、樹脂層７によって覆われる。

次に、図５（Ｆ）に示すように、電解めっきによりめっき膜８を形成して、下地外部電極６をめっき膜８によって覆う。なお、本実施形態においては、めっき膜８は、めっき成長により、露出領域ＥＡに形成された樹脂層７も覆う。以上により、本実施形態にかかる積層セラミックコンデンサ１００が完成する。

積層セラミックコンデンサ１００の信頼性を確認するため、ＩＲ試験を実施した。積層セラミックコンデンサ１００を作製し、実施例とした。また、積層セラミックコンデンサ１００のチップサイズを１００５（１．０ｍｍ×０．５ｍｍ×０．５ｍｍ）、積層数４００枚、誘電体層の厚さを０．６μｍとした。また、比較のために、積層セラミックコンデンサ１００から樹脂層７を省略したもの、すなわち、不連続な下地外部電極６を形成した後、樹脂層７を形成することなくめっき膜８を形成したものを作製し、比較例とした。実施例７２個および比較例７２個を、温度６５℃、相対湿度９０％の環境下で電圧６．３Ｖを印加した状態で５００時間放置したのち、各試料のＩＲ値を測定した。そして、ＩＲ値が８.００以下の試料をＩＲ劣化品とした。実施例においては、７２個にＩＲ劣化品は発生しなかった。一方、比較例においては、７２個中９個のＩＲ劣化品が発生した。以上より、積層セラミックコンデンサ１００は、耐湿性が高く、信頼性が高いことが確認できた。

以上、実施形態にかかる積層セラミックコンデンサ１００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って種々の変更をなすことができる。

たとえば、上記実施形態では積層セラミックコンデンサ１００を例に挙げて説明したが、本願発明の積層セラミック電子部品の種類は任意であり、積層セラミックコンデンサには限られず、積層セラミックサーミスタ、積層セラミックインダクタ、積層セラミック複合部品など、他の種類の積層セラミック電子部品であってもよい。

また、上記実施形態では、樹脂層７がセラミック素体１の露出領域ＥＡの全面を覆っていたが、樹脂層７はセラミック素体１の露出領域ＥＡの全面を覆っている必要はない。すなわち、樹脂層７は、セラミック素体１の露出領域ＥＡの上に、一部が途切れた状態（途切れ途切れの状態）で形成されていてもよい。

また、上記実施形態では、樹脂層７がセラミック素体１に接触していたが、樹脂層７はセラミック素体１に接触している必要はない。すなわち、セラミック素体１と樹脂層７との間に隙間があってもよい。なお、隙間は、セラミック素体１と樹脂層７とを完全に分離するものであってもよいし、セラミック素体１と樹脂層７とを部分的に分離するものであってもよい。

また、上記実施形態では、めっき膜８が下地外部電極６および樹脂層７の上に連続的に形成されていたが、めっき膜８は連続的に形成されている必要はない。すなわち、めっき膜８は、不連続に形成されていてもよい。

また、上記実施形態では、露出領域ＥＡに形成された樹脂層７の全体が、めっき膜８に覆われていたが、樹脂層７の全体がめっき膜８に覆われている必要はない。すなわち、樹脂層７は、めっき膜８によって部分的に覆われていてもよい。あるいは、樹脂層７は、めっき膜８によって全く覆われていなくてもよい。

また、上記実施形態では、樹脂層７が絶縁性であったが、樹脂層７を導電性のものにしてもよい。

また、上記実施形態では、外部電極４、５が、セラミック素体１の端面１Ｅだけではなく、１対の主面１Ｍおよび１対の側面１Ｓにも形成されていたが、外部電極４、５を、端面１Ｅおよび主面１Ｍのみに形成してもよい。

また、上記実施形態では、下地外部電極６を、焼成済みのセラミック素体１の端部に後から焼付けによって形成したが、下地外部電極６は、セラミック素体１と同時焼成によって形成してもよい。

本願発明の一実施態様にかかる積層セラミックコンデンサは、「課題を解決するための手段」の欄に記載したとおりである。

この積層セラミックコンデンサは、セラミック素体の端面において、露出領域から内部電極が部分的に露出したものであってもよい。露出領域から内部電極が部分的に露出していても、本願発明においては、露出領域が樹脂層によって覆われるため、十分な耐湿性を確保することができるからである。

また、内部電極の幅方向の端部に沿った側面と平行なセラミック素体の断面を見たとき、主面に最も近い内部電極が露出している部分の端面において、樹脂層の厚さが、下地外部電極の厚さの５０％以下であることも好ましい。５０％以下であれば、めっき膜が、セラミック素体の露出領域を覆う樹脂層の上にも良好に形成され、ＥＳＲなどの電気特性が改善される。

また、樹脂層は絶縁性であってもよい。樹脂層が絶縁性であっても、下地外部電極とめっき膜は電気的に接続される。

また、端面における下地外部電極の最大厚さが１対の端面１Ｅの最短距離の１／４０以下であることも好ましい。１／４０を超えると、下地外部電極を不連続にすることが難しくなるからである。

また、セラミック素体１の主面１Ｍ、側面１Ｓにおける下地外部電極６の最大厚さは、１対の主面１Ｍの最短距離および１対の側面１Ｓの最短距離のうち大きい方の１／６０以下であることが好ましい。

また、１対の主面または１対の側面において、セラミック素体の露出領域の少なくとも一部が、樹脂層によって覆われることも好ましい。この場合には、電子部品の耐湿性をより向上させることができるからである。

１・・・セラミック素体
１ａ・・・誘電体層
１Ｍ・・・主面
１Ｓ・・・側面
１Ｅ・・・端面
２、３・・・内部電極
４、５・・・外部電極
６・・・下地外部電極
７・・・樹脂層
８・・・めっき膜

Claims

複数の誘電体層と複数の内部電極が積層され、積層方向において相対する１対の主面と、前記積層方向に直行する幅方向において相対する１対の側面と、前記積層方向および前記幅方向の両方に直行する長さ方向において相対する１対の端面と、を有するセラミック素体を備え、
前記複数の内部電極は、前記１対の端面に露出し、
少なくとも前記１対の端面の一部を覆って下地外部電極が形成され、
前記内部電極の幅方向の端部に沿った前記側面と平行な前記セラミック素体の断面を見たとき、前記下地外部電極は、前記セラミック素体上に不連続に形成され、
前記セラミック素体は、前記不連続に形成された下地外部電極から部分的に露出した露出領域を有し、
前記露出領域が、樹脂を含有する樹脂層によって覆われ、
前記下地外部電極が、前記樹脂層から突出し、
前記下地外部電極および前記樹脂層が、めっき膜によって覆われた、積層セラミック電子部品。
前記端面において、前記セラミック素体の前記露出領域から前記内部電極が部分的に露出した、請求項１に記載された積層セラミック電子部品。
前記内部電極の幅方向の端部に沿った前記側面と平行な前記セラミック素体の断面を見たとき、前記主面に最も近い前記内部電極が露出している部分の前記端面において、前記樹脂層の厚さが、前記下地外部電極の厚さの５０％以下である、請求項２に記載された積層セラミック電子部品。
前記樹脂層が絶縁性である、請求項１ないし３のいずれか１項に記載された積層セラミック電子部品。
前記端面における前記下地外部電極の最大厚さが前記１対の端面の最短距離の１／４０以下である、請求項１ないし４のいずれか１項に記載された積層セラミック電子部品。
前記下地外部電極が、前記１対の主面の一部および前記１対の側面のうち少なくとも一方の一部を更に覆った、請求項１ないし４のいずれか１項に記載された積層セラミック電子部品。
前記主面または前記側面における前記下地外部電極の最大厚さが、前記１対の主面の最短距離および前記１対の側面の最短距離のうち、大きい方の１／６０以下である、請求項６に記載された積層セラミック電子部品。
前記１対の主面または前記１対の側面において、前記セラミック素体の前記露出領域の少なくとも一部が、前記樹脂層によって覆われた、請求項６または７に記載された積層セラミック電子部品。