KR102403119B1 - 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 - Google Patents
적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 Download PDFInfo
- Publication number
- KR102403119B1 KR102403119B1 KR1020200036544A KR20200036544A KR102403119B1 KR 102403119 B1 KR102403119 B1 KR 102403119B1 KR 1020200036544 A KR1020200036544 A KR 1020200036544A KR 20200036544 A KR20200036544 A KR 20200036544A KR 102403119 B1 KR102403119 B1 KR 102403119B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- electrode layer
- plated
- multilayer ceramic
- plated electrode
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 164
- 239000000919 ceramic Substances 0.000 claims abstract description 40
- 238000007747 plating Methods 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 42
- 239000000243 solution Substances 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 17
- 238000010304 firing Methods 0.000 claims description 10
- 239000004094 surface-active agent Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 239000003513 alkali Substances 0.000 claims description 3
- 239000007864 aqueous solution Substances 0.000 claims description 3
- HPGGPRDJHPYFRM-UHFFFAOYSA-J tin(iv) chloride Chemical compound Cl[Sn](Cl)(Cl)Cl HPGGPRDJHPYFRM-UHFFFAOYSA-J 0.000 claims description 3
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 178
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 239000000843 powder Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000000177 wavelength dispersive X-ray spectroscopy Methods 0.000 description 2
- DBMJMQXJHONAFJ-UHFFFAOYSA-M Sodium laurylsulphate Chemical compound [Na+].CCCCCCCCCCCCOS([O-])(=O)=O DBMJMQXJHONAFJ-UHFFFAOYSA-M 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 235000019333 sodium laurylsulphate Nutrition 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/10—Housing; Encapsulation
- H01G2/103—Sealings, e.g. for lead-in wires; Covers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
적층 세라믹 콘덴서는 적층된 세라믹층과 내부전극을 가지는 용량 소자와, 용량 소자의 표면에 형성된 외부전극을 포함하고 있다. 외부전극은 용량 소자의 표면에 형성된 하부 전극층, 하부 전극층의 표면에 형성되고 가장자리부가 용량 소자의 표면에 대향하는 Cu도금 전극층을 가지고 있다. Cu도금 전극층의 가장자리부와, 용량 소자의 표면 사이에 Sn이 존재한다. Cu도금 전극층의 표면에 가장자리부가 용량 소자의 표면에 대향하는 적어도 1층의 제2 도금 전극층(Ni도금 전극층, Sn도금 전극층)을 형성하는 것이 바람직하다.
Description
본 발명은 적층 세라믹 콘덴서에 관한 것이고, 더 상세하게는 내습성의 향상을 도모한 적층 세라믹 콘덴서에 관한 것이다.
또한, 본 발명은 본 발명의 적층 세라믹 콘덴서를 제조하는데에 적합한 적층 세라믹 콘덴서의 제조 방법에 관한 것이다.
일반적인 적층 세라믹 콘덴서는 복수개의 세라믹층과 복수개의 내부전극이 적층된 용량 소자를 포함하고, 용량 소자의 표면에 외부전극이 형성되어 있다. 내부전극은 용량 소자의 단면(端面)이나 측면으로 인출되어 외부전극과 접속되어 있다.
외부전극은 예를 들면, 도전성 페이스트를 도포하고, 소성(燒成)하여 형성된 하부 전극층과, 하부 전극층의 표면에 형성된 도금 전극층으로 구성된다. 도금 전극층은 필요에 따라, 복수개의 층으로 구성되는 경우가 있다.
예를 들면, 일본 공개특허공보 특개2017-168488호에는 Ni를 주성분으로 하는 하부 전극층과, 하부 전극층의 표면에 형성된 Cu도금 전극층과, Cu도금 전극층의 표면에 형성된 Ni도금 전극층과, Ni도금 전극층의 표면에 형성된 Sn도금 전극층으로 구성된 외부전극을 포함한 적층 세라믹 콘덴서가 개시되어 있다.
특허문헌 1에 개시된 적층 세라믹 콘덴서에서 외부전극의 Cu도금층은 내습성이 높고, 외부로부터 외부전극의 내측에 수분이 침입하는 것을 억제하는 기능을 다하고 있다.
그러나 Cu도금층은 하부 전극층의 표면에 도금 성장에 의해 형성된 것이며, 통상 Cu도금층의 가장자리부는 용량 소자의 표면에 접해 있는데, Cu도금층의 가장자리부와 용량 소자의 표면이 강고(强固)하게 접합되어 있는 것은 아니다.
그 때문에, Cu도금층의 두께가 작은 경우 등에는 Cu도금층의 가장자리부와 용량 소자의 표면의 틈새를 경유하여 외부로부터 외부전극의 내측에 수분이 침입하고, 더욱이 하부 외부전극과 용량 소자의 표면의 틈새 등을 경유하여 수분이 내부전극에 도달하고, 적층 세라믹 콘덴서의 특성이 열화(劣化)되는 경우가 있었다.
예를 들면, Sn도금 전극층을 형성할 때의 도금액에는 계면활성제가 혼합되는 경우가 있으며, 그 도금액(수분)이 Cu도금층의 가장자리부와 용량 소자의 표면의 틈새를 경유하여 외부전극의 내측에 침입하고, 적층 세라믹 콘덴서의 특성이 열화되는 경우가 있었다. 혹은, 적층 세라믹 콘덴서가 완성된 후에, 대기 중의 수분이 Cu도금층의 가장자리부와 용량 소자의 표면의 틈새를 경유하여 외부전극의 내측에 침입하고, 적층 세라믹 콘덴서의 특성이 열화되는 경우가 있었다.
본 발명은 상술한 종래의 문제를 해결하기 위해 이루어진 것이며, 그 수단으로서 본 발명의 한 실시양태에 따른 적층 세라믹 콘덴서는 적층된 복수개의 세라믹층과 복수개의 내부전극을 가지며, 높이방향에서 서로 대향하는 한 쌍의 주면(主面)과, 높이방향에 직교하는 길이방향에서 서로 대향하는 한 쌍의 단면과, 높이방향 및 길이방향에 직교하는 폭방향에서 서로 대향하는 한 쌍의 측면을 가지는 용량 소자와, 용량 소자의 표면에 형성된 적어도 2개의 외부전극을 포함하고, 내부전극은 단면 및 측면 중 어느 하나 또는 양자에서 용량 소자의 표면으로 인출되어 외부전극에 접속되며, 외부전극은 용량 소자의 표면에 형성된 하부 전극층과, 하부 전극층의 표면에 형성되고 가장자리부가 용량 소자의 표면에 대향하는 Cu도금 전극층을 가지며, Cu도금 전극층의 가장자리부와, 용량 소자의 표면 사이에 Sn이 존재하는 것으로 한다.
또한, 본 발명의 한 실시양태에 따른 적층 세라믹 콘덴서의 제조 방법은 복수개의 세라믹 그린시트를 제작하는 공정과, 복수개의 세라믹 그린시트 중 특정 세라믹 그린시트의 주면에 내부전극을 형성하기 위한 도전성 페이스트를 원하는 형상으로 도포하는 공정과, 복수개의 세라믹 그린시트를 적층하고 일체화시켜 미소성(未燒成) 용량 소자를 제작하는 공정과, 미소성 용량 소자를 소성하고, 복수개의 세라믹층과 복수개의 내부전극이 적층된 용량 소자를 제작하는 공정과, 용량 소자의 표면에 하부 전극층을 형성하는 공정과, 하부 전극층의 표면에, 가장자리부가 용량 소자의 표면에 대향하는 Cu도금 전극층을 형성하는 공정과, 용량 소자를 Sn이 용해된 용액에 침지시키고, 적어도 Cu도금 전극층의 가장자리부와, 용량 소자의 표면 사이에 Sn을 함침시키는 공정과, Cu도금 전극층의 표면에 가장자리부가 용량 소자의 표면에 대향하는 적어도 1층의 제2 도금 전극층을 형성하는 공정을 포함한 것으로 한다.
본 발명의 적층 세라믹 콘덴서는 Cu도금 전극층의 가장자리부와 용량 소자의 표면 사이에 Sn을 존재시키기 때문에, Cu도금 전극층의 가장자리부와 용량 소자의 표면 사이를 경유한 수분의 침입이 억제된다.
또한, 본 발명의 적층 세라믹 콘덴서의 제조 방법에 의하면, 본 발명의 적층 세라믹 콘덴서를 용이하게 제조할 수 있다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은 첨부한 도면과 관련하여 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 분명해질 것이다.
도 1은 제1 실시형태에 따른 적층 세라믹 콘덴서(100)의 사시도이다.
도 2는 적층 세라믹 콘덴서(100)의 단면도이다.
도 3은 적층 세라믹 콘덴서(100)의 주요부 단면도이다.
도 4는 적층 세라믹 콘덴서(100)의 분해 사시도이다.
도 5a는 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시되는 공정을 나타내는 단면도이다.
도 5b는 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시되는 공정을 나타내는 단면도이다.
도 6c는 도 5b에 계속되는 것이며, 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시되는 공정을 나타내는 단면도이다.
도 6d는 도 6c에 계속되는 것이며, 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시되는 공정을 나타내는 단면도이다.
도 7e는 도 6d에 계속되는 것이며, 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시되는 공정을 나타내는 단면도이다.
도 7f는 도 7e에 계속되는 것이며, 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시되는 공정을 나타내는 단면도이다.
도 8은 제2 실시형태에 따른 적층 세라믹 콘덴서(200)의 사시도이다.
도 9는 적층 세라믹 콘덴서(200)의 단면도이다.
도 2는 적층 세라믹 콘덴서(100)의 단면도이다.
도 3은 적층 세라믹 콘덴서(100)의 주요부 단면도이다.
도 4는 적층 세라믹 콘덴서(100)의 분해 사시도이다.
도 5a는 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시되는 공정을 나타내는 단면도이다.
도 5b는 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시되는 공정을 나타내는 단면도이다.
도 6c는 도 5b에 계속되는 것이며, 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시되는 공정을 나타내는 단면도이다.
도 6d는 도 6c에 계속되는 것이며, 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시되는 공정을 나타내는 단면도이다.
도 7e는 도 6d에 계속되는 것이며, 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시되는 공정을 나타내는 단면도이다.
도 7f는 도 7e에 계속되는 것이며, 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시되는 공정을 나타내는 단면도이다.
도 8은 제2 실시형태에 따른 적층 세라믹 콘덴서(200)의 사시도이다.
도 9는 적층 세라믹 콘덴서(200)의 단면도이다.
이하, 도면과 함께, 본 발명을 실시하기 위한 형태에 대해 설명한다.
한편, 각 실시형태는 본 발명의 실시형태를 예시적으로 나타낸 것이며, 본 발명이 실시형태의 내용에 한정되지는 않는다. 또한, 다른 실시형태에 기재된 내용을 조합하여 실시하는 것도 가능하고, 그 경우의 실시 내용도 본 발명에 포함된다. 또한, 도면은 명세서의 이해를 돕기 위한 것으로서, 모식적으로 묘화되어 있는 경우가 있으며, 묘화된 구성 요소 또는 구성 요소 사이의 치수의 비율이 명세서에 기재된 그들의 치수의 비율과 일치하지 않는 경우가 있다. 또한, 명세서에 기재되어 있는 구성 요소가 도면에서 생략되어 있는 경우나, 개수를 생략하여 묘화되어 있는 경우 등이 있다.
[제1 실시형태]
도 1~도 4에 제1 실시형태에 따른 적층 세라믹 콘덴서(100)를 나타낸다. 단, 도 1은 적층 세라믹 콘덴서(100)의 사시도이다. 도 2는 적층 세라믹 콘덴서(100)의 단면도이고, 도 1에 일점쇄선 화살표로 나타낸 II-II 부분을 나타내고 있다. 도 3은 적층 세라믹 콘덴서(100)의 주요부 단면도이다. 도 4는 적층 세라믹 콘덴서(100)의 분해 사시도이다. 한편, 도 중에 적층 세라믹 콘덴서(100)의 높이방향(T), 길이방향(L), 폭방향(W)을 나타내고 있고, 이하의 설명에서 이들 방향으로 언급하는 경우가 있다. 한편, 본 실시형태에서는 후술할 세라믹층(1a)의 적층방향을 적층 세라믹 콘덴서(100)의 높이방향(T)으로 정의하고 있다.
적층 세라믹 콘덴서(100)는 직방체 형상으로 이루어지는 용량 소자(1)를 포함하고 있다. 용량 소자(1)는 높이방향(T)에서 서로 대향하는 한 쌍의 주면(1A, 1B)과, 높이방향(T)에 직교하는 길이방향(L)에서 서로 대향하는 한 쌍의 단면(1C, 1D)과, 높이방향(T) 및 길이방향(L) 양쪽에 직교하는 폭방향(W)에서 서로 대향하는 한 쌍의 측면(1E, 1F)을 가지고 있다.
적층 세라믹 콘덴서(100)의 치수는 임의이다. 단, 높이방향(T)의 치수는 예를 들면, 0.1㎜~2.5㎜ 정도로 할 수 있다. 길이방향(L)의 치수는 예를 들면, 0.1㎜~3.2㎜ 정도로 할 수 있다. 폭방향(W)의 치수는 예를 들면, 0.1㎜~2.5㎜ 정도로 할 수 있다.
용량 소자(1)는 복수개의 세라믹층(1a)과 복수개의 내부전극(2, 3)이 적층된 것으로 이루어진다. 한편, 내부전극(2)이 제1 내부전극, 내부전극(3)이 제2 내부전극에 해당한다.
용량 소자(1)(세라믹층(1a))의 재질은 임의인데, 예를 들면, BaTiO3을 주성분으로 하는 유전체 세라믹스를 사용할 수 있다. 단, BaTiO3 대신에 CaTiO3, SrTiO3, CaZrO3 등, 다른 재질을 주성분으로 하는 유전체 세라믹스를 사용해도 된다.
세라믹층(1a)의 두께는 임의인데, 예를 들면, 내부전극(2, 3)이 형성된 용량 형성의 실효영역에서 0.3㎛~2.0㎛ 정도로 할 수 있다.
세라믹층(1a)의 층수는 임의인데, 예를 들면, 내부전극(2, 3)이 형성된 용량 형성의 실효영역에서 1층~6000층으로 할 수 있다.
용량 소자(1)의 상하 양측에, 내부전극(2, 3)이 형성되지 않고 세라믹층(1a)만으로 구성된 외층(보호층)이 마련되어 있다. 외층의 두께는 임의인데, 예를 들면, 15㎛~150㎛으로 할 수 있다. 한편, 외층영역의 세라믹층(1a)의 두께는 내부전극(2, 3)이 형성되어 있는 용량 형성의 실효영역의 세라믹층(1a)의 두께보다도 크게 해도 된다(단, 도 2, 도 3에서는 외층영역과 실효영역에서 세라믹층(1a)의 두께를 동일한 두께로 나타내고 있음). 또한, 외층영역의 세라믹층(1a)의 재질은 실효영역의 세라믹층(1a)의 재질과 달라도 된다.
도 4의 분해 사시도는 용량 소자(1)의 높이방향(T)에서의 중앙 부근을 세라믹층(1a)별로 분해하여 나타낸 것이다. 도 4로부터 알 수 있는 바와 같이, 내부전극(2)은 적층 세라믹 콘덴서(100)의 길이방향(L)으로 연장되고, 용량 소자(1)의 양쪽 단면(1C, 1D)으로 인출되어 있다. 내부전극(3)은 적층 세라믹 콘덴서(100)의 길이방향(L)으로 연장되고, 용량 소자(1)의 양쪽 측면(1E, 1F)으로 인출되어 있다. 한편, 내부전극(2)과 내부전극(3)은 원칙적으로 교대로 적층되어 있다.
내부전극(2, 3)의 주성분의 재질은 임의인데, 본 실시형태에서는 Ni를 사용했다. 단, Ni 대신에 Cu, Ag, Pd, Au 등, 다른 금속을 사용해도 된다. 또한, Ni나 Cu, Ag, Pd, Au 등은 다른 금속과의 합금이어도 된다.
내부전극(2, 3)의 두께는 임의인데, 예를 들면, 0.3㎛~1.5㎛ 정도로 할 수 있다.
내부전극(2, 3)과, 용량 소자(1)의 측면(1E, 1F) 사이의 갭 치수는 임의인데, 예를 들면, 10㎛~200㎛ 정도로 할 수 있다. 또한, 내부전극(3)과, 용량 소자(1)의 단면(1C, 1D) 사이의 갭 치수는 임의인데, 예를 들면, 0.5㎛~300㎛ 정도로 할 수 있다.
용량 소자(1)의 표면에 외부전극(4, 5, 6, 7)이 형성되어 있다.
외부전극(4)은 용량 소자(1)의 단면(1C)에 형성되어 있다. 외부전극(4)은 캡 형상으로 형성되어 있고, 가장자리 부분이 용량 소자(1)의 단면(1C)으로부터 주면(1A, 1B), 측면(1E, 1F)으로 연출(延出)되어 형성되어 있다.
외부전극(5)은 용량 소자(1)의 단면(1D)에 형성되어 있다. 외부전극(5)은 캡 형상으로 형성되어 있고, 가장자리 부분이 용량 소자(1)의 단면(1D)으로부터 주면(1A, 1B), 측면(1E, 1F)으로 연출되어 형성되어 있다.
외부전극(6)은 용량 소자(1)의 측면(1E)에 형성되어 있다. 외부전극(6)은 C자 형상으로 형성되어 있고, 가장자리 부분이 용량 소자(1)의 측면(1E)으로부터 주면(1A, 1B)으로 연출되어 형성되어 있다.
외부전극(7)은 용량 소자(1)의 측면(1F)에 형성되어 있다. 외부전극(7)은 C자 형상으로 형성되어 있고, 가장자리 부분이 용량 소자(1)의 측면(1F)으로부터 주면(1A, 1B)으로 연출되어 형성되어 있다.
적층 세라믹 콘덴서(100)에서는 용량 소자(1)의 단면(1C)으로 인출된 내부전극(2)이 외부전극(4)에 접속되어 있다. 용량 소자(1)의 단면(1D)으로 인출된 내부전극(2)이 외부전극(5)에 접속되어 있다. 용량 소자(1)의 측면(1E)으로 인출된 내부전극(3)이 외부전극(6)에 접속되어 있다. 용량 소자(1)의 측면(1F)으로 인출된 내부전극(3)이 외부전극(7)에 접속되어 있다.
내부전극(2)이 외부전극(4, 5)에 접속되고, 내부전극(3)이 외부전극(6, 7)에 접속된 적층 세라믹 콘덴서(100)는 3단자형 콘덴서로 사용할 수 있다. 즉, 적층 세라믹 콘덴서(100)는 회로에서 전원 라인 또는 신호 라인을 도중에서 분단하고, 분단된 한쪽에 외부전극(4)을 접속하고, 분단된 다른 쪽에 외부전극(5)을 접속하면서 외부전극(6, 7)을 그라운드에 접속함으로써, 3단자형 콘덴서로 사용할 수 있다. 이 경우, 내부전극(2)이 스루(through) 전극이 되고, 내부전극(3)이 그라운드 전극이 된다.
외부전극(4~7)은 모두 동일한 다층 구조를 가지고 있다. 구체적으로는, 외부전극(4~7)은 도 2, 도 3에 나타내는 바와 같이, 각각, 용량 소자(1)의 표면에 형성된 하부 전극층(8)과, 하부 전극층(8)의 표면에 형성되고 가장자리부가 용량 소자(1)의 표면에 대향하는 Cu도금 전극층(9)과, Cu도금 전극층(9)의 표면에 형성되고 가장자리부가 용량 소자(1)의 표면에 대향하는 Ni도금 전극층(10)과, Ni도금 전극층(10)의 표면에 형성되고 가장자리부가 용량 소자(1)의 표면에 대향하는 Sn도금 전극층(11)을 가지고 있다.
하부 전극층(8)은 외부전극(4~7)의 베이스가 되는 부분이다. Cu도금 전극층(9)은 주로 내습성을 향상시키는 기능을 다하고 있다. Ni도금 전극층(10)은 주로 땜납 내열성을 향상시킴과 함께, 접합성을 향상시키는 기능을 다하고 있다. Sn도금 전극층(11)은 주로 납땜성(solderability)을 향상시키는 기능을 다하고 있다.
본 실시형태에서는 하부 전극층(8)이 Ni를 주성분으로 하고 있다. 단, 하부 전극층(8)의 주성분의 재질은 임의이고, Ni 대신에 예를 들면, Cu, Ag 등을 주성분으로 하고 있어도 된다. 또한, Ni나 Cu, Ag 등은 다른 금속과의 합금이어도 된다.
하부 전극층(8)의 두께는 임의인데, 예를 들면, 5㎛~150㎛ 정도로 할 수 있다.
Cu도금 전극층(9)의 두께는 임의인데, 예를 들면, 3㎛~20㎛ 정도로 할 수 있다.
Cu도금 전극층(9)의 표면 거칠기(RA)는 임의인데, 예를 들면, 0.1㎛~1.0㎛ 정도로 할 수 있다.
본 실시형태에서는 Ni도금 전극층(10)과 Sn도금 전극층(11)의 2층이 Cu도금 전극층(9)의 표면에 형성된 제2 도금 전극층에 해당한다. 단, 제2 도금 전극층의 층수는 임의이며, 2층 대신에 1층이어도 되고, 3층 이상이어도 된다. 또한, 제2 도금 전극층의 각 층의 재질도 임의이고, Ni, Sn 이외의 금속으로 이루어지는 도금 전극층을 포함하고 있어도 된다.
Ni도금 전극층(10)의 두께는 임의인데, 예를 들면, 2㎛~7㎛ 정도로 할 수 있다.
Sn도금 전극층(11)의 두께는 임의인데, 예를 들면, 1㎛~8㎛ 정도로 할 수 있다.
Cu도금 전극층(9), Ni도금 전극층(10), Sn도금 전극층(11)은 각각 불순물을 포함하고 있어도 된다. 또한, Cu도금 전극층(9), Ni도금 전극층(10), Sn도금 전극층(11)은 각각 합금이어도 된다.
적층 세라믹 콘덴서(100)에서는 Cu도금 전극층(9)의 가장자리부와, 용량 소자(1)의 표면 사이에 Sn(12)이 존재하고 있다. Sn(12)이 존재하고 있다란, 외부전극(4~7)의 절단면을 WDX(Wavelength-Dispersive X-ray spectrometry; 파장분산형 X선분광법)에 의해 분석했을 때, Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면 사이에 Sn이 검출되는 것을 말하고, 어떠한 상태로 존재해도 된다.
적층 세라믹 콘덴서(100)에서는 수분이 침입하기 쉬운, Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면 사이에 Sn(12)이 존재하고 있기 때문에, 내습성이 향상되어 있다. 즉, Cu도금 전극층(9)은 하부 전극층(8)의 표면에 도금 성장에 의해 형성된 것이며, Cu도금 전극층(9)의 가장자리부는 용량 소자(1)의 표면에 접해 있는데, Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면이 강고하게 접합되어 있는 것은 아니다. 따라서, Cu도금 전극층(9)의 두께가 작은 경우 등에는 Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면 사이(틈새)를 경유하여, 외부로부터 외부전극(4, 5, 6, 7)의 내측에 수분이 침입할 우려가 있다.
적층 세라믹 콘덴서(100)에서는 Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면 사이에 Sn(12)을 존재시킴으로써, Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면 사이를 경유하여 외부전극(4~7)의 내측에 수분이 침입하는 것을 억제하고 있다. 한편, 상세한 메커니즘은 연구 중인데, Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면 사이에 Sn(12)을 존재시킴으로써, 이 부분으로부터의 수분의 침입을 억제할 수 있다.
(내습부하 시험)
본 발명의 유효성을 확인하기 위해, 이하의 내습부하 시험을 실시했다.
우선, 제1 실시형태에 따른 적층 세라믹 콘덴서(100)를 제작하고, 실시예에 따른 시료로 했다.
또한, 비교를 위해, 적층 세라믹 콘덴서(100)의 구성의 일부에 변경을 가한 적층 세라믹 콘덴서를 제작하고, 비교예에 따른 시료로 했다. 구체적으로는, 적층 세라믹 콘덴서(100)에서는 Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면 사이에 Sn(12)이 존재하고 있었는데, 비교예에 따른 적층 세라믹 콘덴서는 Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면 사이에 Sn(12)을 존재시키지 않았다(제작에 있어, Sn(12)을 존재시키기 위한 공정을 생략했음). 비교예에 따른 적층 세라믹 콘덴서의 다른 구성은 적층 세라믹 콘덴서(100)와 동일하게 했다.
다음으로, 실시예에 따른 시료와 비교예에 따른 시료를 각 10개씩, 공정(共晶) 땜납을 이용하여 유리에폭시 기판에 실장했다. 이어서, 각 시료의 절연 저항값을 측정했다.
다음으로, 유리에폭시 기판을 고온고습조(高溫高濕槽) 내에 넣고, 125℃, 상대 습도 95% RH의 환경하에서, 각 시료에 대하여 3.2V의 전압을 72시간 인가했다. 이어서, 내습부하 시험 후의 각 시료의 절연 저항값을 측정했다.
각 시료에서, 내습부하 시험 전후에서 1자리 이상 절연 저항값이 저하된 것을 불량으로 카운트했다. 그 결과, 실시예에 따른 시료에서는 10개 중 불량으로 판정된 것은 1개이었다. 한편, 비교예에 따른 시료에서는 10개 중 10개가 불량으로 판정되었다.
이상의 내습부하 시험에 의해, 본 발명의 유효성을 확인할 수 있었다.
(적층 세라믹 콘덴서(100)의 제조 방법의 일례)
제1 실시형태에 따른 적층 세라믹 콘덴서(100)의 제조 방법의 일례를, 도 5a~도 7f를 참조하여 설명한다.
우선, 도 5a에 나타내는, 내부에 내부전극(2, 3)이 형성되고 표면에 외부전극(4~7)의 하부 전극층(8)이 형성된 용량 소자(1)를 제작한다.
도시는 생략하는데, 우선, 유전체 세라믹스의 분말, 바인더 수지, 용제 등을 준비하고, 이들을 습식혼합하여 세라믹 슬러리를 제작한다.
다음으로, 캐리어 필름 상에 세라믹 슬러리를 다이 코터, 그라비아 코터, 마이크로 그라비아 코터 등을 이용하여 시트 형상으로 도포하고, 건조시켜 세라믹 그린시트를 제작한다.
다음으로, 소정의 세라믹 그린시트의 주면에, 내부전극(2, 3)을 형성하기 위해 미리 준비한 도전성 페이스트를 원하는 패턴 형상으로 도포(예를 들면 인쇄)한다. 한편, 외층이 되는 세라믹 그린시트에는, 도전성 페이스트는 도포하지 않는다. 한편, 도전성 페이스트에는 예를 들면, 용제, 바인더 수지, 금속 분말(예를 들면 Ni 분말) 등을 혼합한 것을 사용할 수 있다.
다음으로, 세라믹 그린시트를 소정의 순서로 적층하고, 가열 압착하여 일체화시키고, 미소성 용량 소자를 제작한다.
다음으로, 미소성 용량 소자의 표면에, 하부 전극층(8)을 형성하기 위해 도전성 페이스트를 원하는 형상으로 도포한다. 한편, 도전성 페이스트에는 예를 들면, 용제, 바인더 수지, 금속 분말(예를 들면 Ni 분말), 세라믹 분말 등을 혼합한 것을 사용할 수 있다.
다음으로, 미소성 용량 소자를 소정의 프로파일에서 소성하여, 도 5a에 나타내는 용량 소자(1)를 완성시킨다. 이 때, 세라믹 그린시트가 소성되어 세라믹층(1a)이 되고, 세라믹 그린시트의 주면에 도포된 도전성 페이스트가 동시에 소성되어 내부전극(2, 3)이 되며, 미소성 용량 소자의 표면에 도포된 도전성 페이스트가 동시에 소성되어 하부 전극층(8)이 된다.
다음으로, 도 5b에 나타내는 바와 같이, 외부전극(4~7)의 하부 전극층(8)의 표면에 Cu도금 전극층(9)을 형성한다.
다음으로, 도 6c에 나타내는 바와 같이, Sn이 용해된 용액(13)을 넣은 조(槽)(14)를 준비하고, 용량 소자(1)를 용액(13)에 침지한다. 용액(13)에는 예를 들면, 2가의 Sn을 포함하는 염화주석의 수용액을 사용할 수 있다. 용액(13)에는 계면활성제가 포함되는 것이 바람직하다. 계면활성제로는 표면장력을 낮추는 효과가 있는 피트 방지제(anti-pitting agent)를 사용할 수 있고, 예를 들면 라우릴황산나트륨 등을 사용할 수 있다. 이 공정은 Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면 사이(틈새)에 Sn(12)을 함침시키기 위한 것인데, 용액(13)에 계면활성제가 포함되면, Sn(12)의 함침이 양호하게 실시되기 때문이다. 또한, 용액(13)에는 다른 금속이 포함되어 있어도 된다. 한편, 용량 소자(1)의 용액(13)에 대한 침지는 다수의 용량 소자(1)를 바구니 등에 넣고, 일괄적으로 실시해도 된다. 또한, 조(14)를 기밀(氣密) 구조로 구성하고, 용량 소자(1)를 용액(13)에 침지시킨 후, 진공배기를 실시하고, 조(14) 내를 감압하거나, 진공 상태로 해도 된다.
이어서, 용량 소자(1)를 용액(13)으로부터 꺼내고, 용량 소자(1)의 표면이나 하부 전극층(8)의 표면에 부착된 Sn을 제거해도 된다. 표면의 Sn 제거는 예를 들면, 물리적 연마(배럴, UV 조사(照射), 플라즈마 조사)나, 화학적 연삭(알칼리액, 산액 등으로의 세정)으로 실시한다.
이 결과, 도 6d에 나타내는 바와 같이, Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면 사이(틈새)에 Sn(12)이 함침된다.
다음으로, 도 7e에 나타내는 바와 같이, 외부전극(4~7)의 Cu도금 전극층(9)의 표면에 Ni도금 전극층(10)을 형성한다. 한편, Ni도금 전극층(10)을 형성할 때에, 땜납 볼을 미디어로 사용하면, Cu도금 전극층(9)과 Ni도금 전극층(10)의 계면에 Sn의 층이 형성되는 경우가 있다.
마지막으로, 도 7e에 나타내는 바와 같이, Ni도금 전극층(10)의 표면에 Sn도금 전극층(11)을 형성하고, 외부전극(4~7)을 완성시켜 제1 실시형태에 따른 적층 세라믹 콘덴서(100)를 완성시킨다.
한편, Sn도금 전극층(11)을 형성할 때의 도금액에는 계면활성제가 혼합되는 경우가 있는데, 적층 세라믹 콘덴서(100)에서는 Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면 사이에 Sn(12)이 존재하고 있기 때문에, 도금액(수분)이 외부전극(4~7)의 내측에 침입하는 것이 억제되어 있다. 따라서, 도금액이 내부전극(2, 3)에 도달하는 것도 억제되어 있고, 도금액에 의해 적층 세라믹 콘덴서(100)의 특성이 열화되는 것도 억제되어 있다.
[제2 실시형태]
도 8, 도 9에 제2 실시형태에 따른 적층 세라믹 콘덴서(200)를 나타낸다. 단, 도 8은 적층 세라믹 콘덴서(200)의 사시도이다. 도 9는 적층 세라믹 콘덴서(200)의 단면도이며, 도 8에 일점쇄선 화살표로 나타낸 IX-IX 부분을 나타내고 있다.
제2 실시형태에 따른 적층 세라믹 콘덴서(200)는 제1 실시형태에 따른 적층 세라믹 콘덴서(100)의 구성의 일부에 변경을 가했다. 구체적으로는, 적층 세라믹 콘덴서(100)는 3단자형 콘덴서이었는데, 적층 세라믹 콘덴서(200)는 2단자형 콘덴서로 했다.
적층 세라믹 콘덴서(200)는 용량 소자(1)가 복수개의 세라믹층(1a)과, 복수개의 내부전극(22, 23)이 적층된 것으로 이루어진다. 내부전극(22, 23)은 모두 길이방향(L)으로 연장되고, 평면에서 보았을 때 직사각형 형상을 하고 있다. 그리고 내부전극(22)이 용량 소자(1)의 단면(1C)으로 인출되고, 내부전극(23)이 용량 소자(1)의 단면(1D)으로 인출되어 있다.
용량 소자(1)의 표면에 외부전극(24, 25)이 형성되어 있다.
외부전극(24)은 용량 소자(1)의 단면(1C)에 형성되어 있다. 외부전극(24)은 캡 형상으로 형성되어 있고, 가장자리 부분이 용량 소자(1)의 단면(1C)으로부터 주면(1A, 1B), 측면(1E, 1F)으로 연출되어 형성되어 있다.
외부전극(25)은 용량 소자(1)의 단면(1D)에 형성되어 있다. 외부전극(25)은 캡 형상으로 형성되어 있고, 가장자리 부분이 용량 소자(1)의 단면(1D)으로부터 주면(1A, 1B), 측면(1E, 1F)으로 연출되어 형성되어 있다.
적층 세라믹 콘덴서(200)에서는 용량 소자(1)의 단면(1C)으로 인출된 내부전극(22)이 외부전극(24)에 접속되어 있다. 또한, 용량 소자(1)의 단면(1D)으로 인출된 내부전극(23)이 외부전극(25)에 접속되어 있다.
외부전극(24, 25)은 각각, 용량 소자(1)의 표면에 형성된 하부 전극층(8)과, 하부 전극층(8)의 표면에 형성되고 가장자리부가 용량 소자(1)의 표면에 대향하는 Cu도금 전극층(9)과, Cu도금 전극층(9)의 표면에 형성되고 가장자리부가 용량 소자(1)의 표면에 대향하는 Ni도금 전극층(10)과, Ni도금 전극층(10)의 표면에 형성되고 가장자리부가 용량 소자(1)의 표면에 대향하는 Sn도금 전극층(11)을 가지고 있다.
적층 세라믹 콘덴서(200)에서도 Cu도금 전극층(9)의 가장자리부와, 용량 소자(1)의 표면 사이에 Sn(12)이 존재하고 있다.
적층 세라믹 콘덴서(200)에서는 수분이 침입하기 쉬운, Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면 사이에 Sn(12)이 존재하고 있기 때문에, 내습성이 향상되어 있다.
이와 같이, 본 발명의 적층 세라믹 콘덴서는 2단자형 콘덴서로서 구성해도 된다.
[제3 실시형태]
제3 실시형태는 제1 실시형태에서 나타낸 적층 세라믹 콘덴서(100)의 제조 방법의 공정의 일부에 변경을 가했다. 한편, 제조되는 적층 세라믹 콘덴서(100)의 구조는 제1 실시형태와 동일하기 때문에, 도면은 생략한다.
제1 실시형태에 따른 적층 세라믹 콘덴서(100)의 제조 방법에서는 제작한 미소성 용량 소자의 표면에 도전성 페이스트를 원하는 형상으로 도포하고, 미소성 용량 소자를 소성하여 용량 소자(1)를 제작할 때에, 미소성 용량 소자의 표면에 도포된 도전성 페이스트를 동시에 소성하여 하부 전극층(8)을 형성했다. 제3 실시형태에서는 이를 변경하고, 미소성 용량 소자의 표면에 도전성 페이스트는 도포하지 않고, 미소성 용량 소자를 소성하여 용량 소자(1)를 제작한 후에, 용량 소자(1)의 표면에 도전성 페이스트를 원하는 형상으로 도포하고, 용량 소자(1)를 가열하고, 도전성 페이스트를 용량 소자(1)의 표면에 베이킹하여 하부 전극층(8)을 형성했다. 제3 실시형태의 다른 공정은 제1 실시형태와 동일하게 했다. 이와 같이, 하부 전극층(8)은 미소성 용량 소자를 소성하여 용량 소자(1)를 제작한 후에 형성해도 된다.
이상, 제1 실시형태, 제2 실시형태, 제3 실시형태에 대해 설명했다. 그러나 본 발명이 상술한 내용에 한정되지는 않고, 발명의 취지를 따라 다양한 변경을 이룰 수 있다.
예를 들면, 적층 세라믹 콘덴서(100, 200)에서는 Cu도금 전극층(9)의 가장자리부와 용량 소자(1)의 표면 사이에 Sn(12)을 존재시켰는데, 이 부분에 Sn 이외의 금속이 동시에 존재하도록 해도 된다.
또한, 적층 세라믹 콘덴서(100, 200)에서는 제2 도금층으로서 Ni도금 전극층(10)과 Sn도금 전극층(11)의 2층을 마련했는데, 제2 도금층의 층수, 재질 등은 임의이고, 적절히 변경할 수 있다.
또한, 적층 세라믹 콘덴서(100)에서는 3단자형 콘덴서를 구성함에 있어, 그라운드에 접속하는 전극으로서 2개의 외부전극(6, 7)을 형성했는데, 용량 소자(1)의 표면에서 외부전극(6)과 외부전극(7)을 연결하고, 하나의 공통 외부전극으로 해도 된다. 이 경우에, 내부전극(3)은 용량 소자(1)의 양쪽 측면(1E, 1F)에서 공통 외부전극에 접속되는 것이 바람직하지만, 전기적으로는 측면(1E, 1F)의 적어도 한쪽에서 공통 외부전극에 접속되면 된다.
본 발명의 한 실시양태에 따른 적층 세라믹 콘덴서는 "과제의 해결 수단" 란에 기재된 바와 같다.
본 적층 세라믹 콘덴서에서 하부 전극층이 Ni를 주성분으로 하는 것도 바람직하다. 이 경우에는 내부전극을, Ni를 주성분으로 함(혹은 고온에서의 소성에 견딜 수 있는 금속을 주성분으로 함)으로써, 용량 소자와, 내부전극과, 외부전극의 하부 전극층을 용이하게 동시 소성하는 것이 가능해진다.
또한, Cu도금 전극층의 표면에 형성되고 가장자리부가 용량 소자의 표면에 대향하는 적어도 1층의 제2 도금 전극층을 더 포함하는 것도 바람직하다.
또한, 제2 도금 전극층이 Sn도금 전극층을 포함하는 것도 바람직하다. 이 경우에는 외부전극의 납땜성을 향상시킬 수 있다.
또한, 제2 도금 전극층이 Cu도금 전극층의 표면에 형성된 Ni도금 전극층과, Ni도금 전극층의 표면에 형성된 Sn도금 전극층을 포함하는 것도 바람직하다. 이 경우에는 Ni도금 전극층으로 땜납 내열성을 부여함과 함께 접합성을 향상시키고, Sn도금 전극층으로 납땜성을 향상시킬 수 있다.
또한, 내부전극이 제1 내부전극과 제2 내부전극을 가지며, 제1 내부전극이 양쪽 단면으로부터 용량 소자의 표면으로 인출되어 외부전극에 접속되고, 제2 내부전극이 적어도 한쪽의 측면으로부터 용량 소자의 표면으로 인출되어 외부전극에 접속되며, 3단자형 콘덴서가 구성되는 것도 바람직하다.
본 발명의 한 실시양태에 따른 적층 세라믹 콘덴서의 제조 방법은 "과제의 해결 수단" 란에 기재된 바와 같다.
본 적층 세라믹 콘덴서의 제조 방법에서 용량 소자의 표면에 하부 전극층을 형성하는 공정이 미소성 용량 소자의 표면에, 하부 전극층을 형성하기 위한 도전성 페이스트를 원하는 형상으로 도포하고, 미소성 용량 소자를 소성하여 용량 소자를 제작하는 공정에서 도전성 페이스트를 미소성 용량 소자와 동시에 소성하는 것인 것도 바람직하다. 이 경우에는 용이하게 하부 전극층을 형성할 수 있다.
또한, 하부 전극층을 형성하기 위해 도전성 페이스트를 도포하는 공정은 Ni를 포함하는 도전성 페이스트를 도포하는 공정을 포함하는 것도 바람직하다. 이 경우에는 내부전극을, Ni를 주성분으로 함(혹은 고온에서의 소성에 견딜 수 있는 금속을 주성분으로 함)으로써, 용량 소자와 내부전극과 외부전극의 하부 전극층을 용이하게 동시 소성할 수 있다.
또한, 용량 소자를 Sn이 용해된 용액에 침지시킨 후에, 용량 소자의 표면 및 Cu도금 전극층의 표면 중 어느 하나 또는 양자로부터 불필요한 Sn을 제거해도 된다. 이 경우에는 불필요한 Sn이 존재함으로써, 제2 도금 전극층이 불필요한 부분에 형성되는 것을 억제할 수 있다. 한편, 표면의 Sn 제거는 예를 들면, 물리적 연마(배럴, UV 조사, 플라즈마 조사)나, 화학적 연삭(알칼리액, 산액 등으로의 세정)으로 실시한다.
또한, 제2 도금 전극층을 형성하는 공정은 Sn도금 전극층을 형성하는 공정을 포함하는 것도 바람직하다. 이 경우에는 외부전극의 납땜성을 향상시킬 수 있다.
또한, 제2 도금 전극층을 형성하는 공정은 Cu도금 전극층의 표면에 Ni도금 전극층을 형성하는 공정과, Ni도금 전극층의 표면에 Sn도금 전극층을 형성하는 공정을 포함하는 것도 바람직하다. 이 경우에는 Ni도금 전극층으로 땜납 내열성을 부여함과 함께 접합성을 향상시키고, Sn도금 전극층으로 납땜성을 향상시킬 수 있다.
또한, 용량 소자를 Sn이 용해된 용액에 침지시키고, 적어도 Cu도금 전극층의 가장자리부와 용량 소자의 표면 사이에 Sn을 함침시키는 공정이 용량 소자를, 2가의 Sn을 포함하는 염화주석의 수용액에 함침시키는 것인 것도 바람직하다. 이 경우에는, 용이하게 Cu도금 전극층의 가장자리부와 용량 소자의 표면 사이에 Sn을 함침시킬 수 있다.
또한, 용량 소자를 Sn이 용해된 용액에 침지시키고, 적어도 Cu도금 전극층의 가장자리부와 용량 소자의 표면 사이에 Sn을 함침시키는 공정이, 용량 소자를 계면활성제가 포함되고 Sn이 용해된 용액에 침지시키는 것인 것도 바람직하다. 이 경우에는, 양호하게 Cu도금 전극층의 가장자리부와 용량 소자의 표면 사이에 Sn을 함침시킬 수 있다.
본 발명의 실시형태에 대해 설명했는데, 이번에 개시된 실시형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 청구범위에 의해 나타내지고, 청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
Claims (15)
- 적층된 복수개의 세라믹층과 복수개의 내부전극을 가지며, 높이방향에서 서로 대향하는 한 쌍의 주면(主面)과, 상기 높이방향에 직교하는 길이방향에서 서로 대향하는 한 쌍의 단면(端面)과, 상기 높이방향 및 상기 길이방향에 직교하는 폭방향에서 서로 대향하는 한 쌍의 측면을 가지는 용량 소자와,
상기 용량 소자의 표면에 형성된 적어도 2개의 외부전극을 포함한 적층 세라믹 콘덴서로서,
상기 내부전극은 상기 단면 및 상기 측면 중 어느 하나 또는 양자에서 상기 용량 소자의 표면으로 인출되어 상기 외부전극에 접속되고,
상기 외부전극은,
상기 용량 소자의 표면에 형성된 하부 전극층과,
상기 하부 전극층의 표면에 형성되고 가장자리부가 상기 용량 소자의 표면에 대향하는 Cu도금 전극층을 가지며,
상기 Cu도금 전극층의 가장자리부와, 상기 용량 소자의 표면 사이에 Sn이 존재하고,
상기 하부 전극층, 상기 Cu도금 전극층, 및 상기 Sn 각각은 상기 한 쌍의 주면의 적어도 한쪽의 일부에 배치되어 있는, 적층 세라믹 콘덴서. - 제1항에 있어서,
상기 하부 전극층이 Ni를 주성분으로 하는, 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 Cu도금 전극층의 표면에 형성되고 가장자리부가 상기 용량 소자의 표면에 대향하는 적어도 1층의 제2 도금 전극층을 더 포함한, 적층 세라믹 콘덴서. - 제3항에 있어서,
상기 제2 도금 전극층이 Sn도금 전극층을 포함하는, 적층 세라믹 콘덴서. - 제4항에 있어서,
상기 제2 도금 전극층이,
상기 Cu도금 전극층의 표면에 형성된 Ni도금 전극층과,
상기 Ni도금 전극층의 표면에 형성된 상기 Sn도금 전극층을 포함하는, 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 내부전극이 제1 내부전극과 제2 내부전극을 가지며,
상기 제1 내부전극이 양쪽의 상기 단면으로부터 상기 용량 소자의 표면으로 인출되어 상기 외부전극에 접속되고,
상기 제2 내부전극이 적어도 한쪽의 상기 측면으로부터 상기 용량 소자의 표면으로 인출되어 상기 외부전극에 접속되며,
3단자형 콘덴서가 구성된, 적층 세라믹 콘덴서. - 복수개의 세라믹 그린시트를 제작하는 공정과,
상기 복수개의 세라믹 그린시트 중 특정 세라믹 그린시트의 주면에, 내부전극을 형성하기 위한 도전성 페이스트를 원하는 형상으로 도포하는 공정과,
상기 복수개의 세라믹 그린시트를 적층하고 일체화시켜 미소성(未燒成) 용량 소자를 제작하는 공정과,
상기 미소성 용량 소자를 소성하고 복수개의 세라믹층과 복수개의 내부전극이 적층된 용량 소자를 제작하는 공정과,
상기 용량 소자의 표면에 하부 전극층을 형성하는 공정과,
상기 하부 전극층의 표면에, 가장자리부가 상기 용량 소자의 표면에 대향하는 Cu도금 전극층을 형성하는 공정과,
상기 용량 소자를 Sn이 용해된 용액에 침지시키고, 적어도 상기 Cu도금 전극층의 가장자리부와, 상기 용량 소자의 표면 사이에 Sn을 함침시키는 공정과,
상기 Cu도금 전극층의 표면에, 가장자리부가 상기 용량 소자의 표면에 대향하는 적어도 1층의 제2 도금 전극층을 형성하는 공정을 포함하고,
상기 하부 전극층, 상기 Cu도금 전극층, 및 상기 Sn 각각은 상기 용량 소자의 한 쌍의 주면의 적어도 한쪽의 일부에 배치되어 있는, 적층 세라믹 콘덴서의 제조 방법. - 제7항에 있어서,
상기 용량 소자의 표면에 상기 하부 전극층을 형성하는 공정이,
상기 미소성 용량 소자의 표면에, 상기 하부 전극층을 형성하기 위한 도전성 페이스트를 원하는 형상으로 도포하고,
상기 미소성 용량 소자를 소성하여 상기 용량 소자를 제작하는 공정에서 상기 도전성 페이스트를 상기 미소성 용량 소자와 동시에 소성하는 것인, 적층 세라믹 콘덴서의 제조 방법. - 제8항에 있어서,
상기 하부 전극층을 형성하기 위해 도전성 페이스트를 도포하는 공정은 Ni를 포함하는 도전성 페이스트를 도포하는 공정을 포함하는, 적층 세라믹 콘덴서의 제조 방법. - 제7항 내지 제9항 중 어느 한 항에 있어서,
상기 용량 소자를 Sn이 용해된 용액에 침지시킨 후에 상기 용량 소자의 표면 및 상기 Cu도금 전극층의 표면 중 어느 하나 또는 양자로부터 불필요한 Sn을 제거하는 공정을 더 포함한, 적층 세라믹 콘덴서의 제조 방법. - 제10항에 있어서,
상기 불필요한 Sn을 제거하는 공정이 배럴에 의한 연마, UV 조사(照射)에 의한 연마, 플라즈마 조사에 의한 연마, 알칼리액에 의한 세정, 산액에 의한 세정에서 선택되는 적어도 하나인, 적층 세라믹 콘덴서의 제조 방법. - 제7항 내지 제9항 중 어느 한 항에 있어서,
상기 제2 도금 전극층을 형성하는 공정은 Sn도금 전극층을 형성하는 공정을 포함하는, 적층 세라믹 콘덴서의 제조 방법. - 제12항에 있어서,
상기 제2 도금 전극층을 형성하는 공정은,
상기 Cu도금 전극층의 표면에 Ni도금 전극층을 형성하는 공정과,
상기 Ni도금 전극층의 표면에 상기 Sn도금 전극층을 형성하는 공정을 포함하는, 적층 세라믹 콘덴서의 제조 방법. - 제7항 내지 제9항 중 어느 한 항에 있어서,
상기 용량 소자를 Sn이 용해된 용액에 침지시키고, 적어도 상기 Cu도금 전극층의 가장자리부와 상기 용량 소자의 표면 사이에 Sn을 함침시키는 공정이,
상기 용량 소자를, 2가의 Sn을 포함하는 염화주석의 수용액에 함침시키는 것인, 적층 세라믹 콘덴서의 제조 방법. - 제7항 내지 제9항 중 어느 한 항에 있어서,
상기 용량 소자를 Sn이 용해된 용액에 침지시키고, 적어도 상기 Cu도금 전극층의 가장자리부와 상기 용량 소자의 표면 사이에 Sn을 함침시키는 공정이,
상기 용량 소자를 계면활성제가 포함되고, Sn이 용해된 용액에 침지시키는 것인, 적층 세라믹 콘덴서의 제조 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2019-064714 | 2019-03-28 | ||
| JP2019064714 | 2019-03-28 | ||
| JP2019235641A JP7215410B2 (ja) | 2019-03-28 | 2019-12-26 | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 |
| JPJP-P-2019-235641 | 2019-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200115303A KR20200115303A (ko) | 2020-10-07 |
| KR102403119B1 true KR102403119B1 (ko) | 2022-05-27 |
Family
ID=72607963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200036544A KR102403119B1 (ko) | 2019-03-28 | 2020-03-26 | 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11393626B2 (ko) |
| KR (1) | KR102403119B1 (ko) |
| CN (1) | CN111755247B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7379899B2 (ja) * | 2019-07-22 | 2023-11-15 | Tdk株式会社 | セラミック電子部品 |
| KR20220092152A (ko) * | 2020-12-24 | 2022-07-01 | 삼성전기주식회사 | 적층형 전자 부품 |
| JP2023109441A (ja) * | 2022-01-27 | 2023-08-08 | 株式会社村田製作所 | ３端子型積層セラミックコンデンサ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5282634B2 (ja) * | 2008-06-25 | 2013-09-04 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| KR101540400B1 (ko) * | 2011-01-26 | 2015-07-29 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
| JP2018049881A (ja) * | 2016-09-20 | 2018-03-29 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| KR101896286B1 (ko) * | 2016-03-14 | 2018-09-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서의 제조 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100245367B1 (ko) | 1996-12-20 | 2000-03-02 | 구마모토 마사히로 | 강재스크랩의 재이용방법 |
| KR20030027414A (ko) * | 2001-09-28 | 2003-04-07 | 삼성전자주식회사 | 리드 프레임 상의 도금층을 제거하는 방법 |
| DE112006001440B4 (de) * | 2005-06-10 | 2010-06-02 | Murata Manufacturing Co. Ltd. | Dielektrische Keramik und Vielschicht-Keramikkondensator |
| JP5368442B2 (ja) * | 2008-06-26 | 2013-12-18 | 日本高純度化学株式会社 | 還元型無電解スズめっき液及びそれを用いたスズ皮膜 |
| JP2012199353A (ja) * | 2011-03-22 | 2012-10-18 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| WO2013022064A1 (ja) * | 2011-08-11 | 2013-02-14 | 株式会社村田製作所 | 誘電体セラミック、積層セラミック電子部品、積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 |
| KR101376828B1 (ko) * | 2012-03-20 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| JP6137047B2 (ja) * | 2014-05-09 | 2017-05-31 | 株式会社村田製作所 | 積層コンデンサ及びその使用方法 |
| JP6686676B2 (ja) * | 2016-04-28 | 2020-04-22 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその製造方法 |
| JP6841611B2 (ja) * | 2016-07-25 | 2021-03-10 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR101831808B1 (ko) * | 2016-07-25 | 2018-02-23 | (주) 루켄테크놀러지스 | 프로브 필름 및 그 제조 방법 |
| KR102101933B1 (ko) * | 2018-09-06 | 2020-04-20 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
-
2020
- 2020-03-19 CN CN202010198558.0A patent/CN111755247B/zh active Active
- 2020-03-26 KR KR1020200036544A patent/KR102403119B1/ko active IP Right Grant
- 2020-03-26 US US16/830,314 patent/US11393626B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5282634B2 (ja) * | 2008-06-25 | 2013-09-04 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| KR101540400B1 (ko) * | 2011-01-26 | 2015-07-29 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
| KR101896286B1 (ko) * | 2016-03-14 | 2018-09-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서의 제조 방법 |
| JP2018049881A (ja) * | 2016-09-20 | 2018-03-29 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111755247A (zh) | 2020-10-09 |
| KR20200115303A (ko) | 2020-10-07 |
| CN111755247B (zh) | 2022-01-07 |
| US20200312564A1 (en) | 2020-10-01 |
| US11393626B2 (en) | 2022-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102403119B1 (ko) | 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 | |
| KR101462754B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법. | |
| KR101729295B1 (ko) | 세라믹 전자부품 및 연속 테이핑 전자부품 | |
| KR101630050B1 (ko) | 적층 세라믹 전자부품 | |
| KR102077617B1 (ko) | 적층 세라믹 콘덴서 | |
| KR101659153B1 (ko) | 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조방법 및 적층 세라믹 커패시터의 실장 기판 | |
| KR20190049479A (ko) | 적층 세라믹 콘덴서 | |
| KR102632357B1 (ko) | 커패시터 부품 | |
| KR102112107B1 (ko) | 전자부품 및 전자부품의 제조 방법 | |
| JP7081543B2 (ja) | 積層セラミックコンデンサ | |
| KR101462587B1 (ko) | 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서 | |
| KR102366445B1 (ko) | 적층 세라믹 전자부품 | |
| KR102070235B1 (ko) | 커패시터 부품 | |
| JP7196732B2 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 | |
| KR101925286B1 (ko) | 적층 세라믹 전자부품 | |
| JP7363654B2 (ja) | 積層セラミック電子部品 | |
| CN114334442B (zh) | 层叠陶瓷电容器 | |
| KR101950715B1 (ko) | 적층 세라믹 콘덴서 | |
| KR101968286B1 (ko) | 전자부품 | |
| CN111180208A (zh) | 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法 | |
| KR20190116121A (ko) | 커패시터 부품 | |
| US9961815B2 (en) | Series of electronic components stored in a tape, manufacturing method for series of electronic components stored in a tape, and electronic component | |
| JP7215410B2 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 | |
| KR20180045803A (ko) | 적층 세라믹 콘덴서 | |
| KR102609156B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |