KR20190049479A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20190049479A
KR20190049479A KR1020180126803A KR20180126803A KR20190049479A KR 20190049479 A KR20190049479 A KR 20190049479A KR 1020180126803 A KR1020180126803 A KR 1020180126803A KR 20180126803 A KR20180126803 A KR 20180126803A KR 20190049479 A KR20190049479 A KR 20190049479A
Authority
KR
South Korea
Prior art keywords
electrode layer
resin
layer
lower electrode
multilayer ceramic
Prior art date
Application number
KR1020180126803A
Other languages
English (en)
Other versions
KR102242091B1 (ko
Inventor
케이스케 후쿠무라
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20190049479A publication Critical patent/KR20190049479A/ko
Application granted granted Critical
Publication of KR102242091B1 publication Critical patent/KR102242091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

기계강도의 설계 보증을 용이하게 달성할 수 있고, 신뢰성이 높은 적층 세라믹 콘덴서를 제공한다.
적층 세라믹 콘덴서(10)는 복수개의 유전체층(14) 및 복수개의 내부전극층(16)이 적층됨으로써 형성된 적층체(12)와, 내부전극층(16)과 전기적으로 접속되도록 적층체(12)의 양 단면(12e, 12f)에 형성된 한 쌍의 외부전극(24a, 24b)을 포함한다. 외부전극(24a, 24b)의 각각은 하부전극층(26)과, 하부전극층(26)의 표면에 배치되는 열경화성 수지 및 금속성분을 포함하는 수지전극층(28)과, 도전성 성분을 가지지 않는 수지층(30)과, 수지전극층(28) 상에 배치되는 도금층(32)을 가진다. 수지층(30)은 적층체(12)의 제2 주면(12b) 측에 위치하는 영역에서 하부전극층(26)을 덮도록 배치되며, 수지전극층(28)은 수지층(30)이 배치되어 있지 않은 부분에서의 하부전극층(26)을 덮으면서 수지층(30) 상을 덮는다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서에 관한 것으로, 특히 복층 구조의 외부전극을 포함한 적층 세라믹 콘덴서에 관한 것이다.
최근 적층 세라믹 콘덴서로 대표되는 세라믹 전자부품은, 종래에 비해 가혹한 환경하에서 사용되도록 되어 왔다.
예를 들면, 휴대전화나 휴대음악 플레이어 등의 모바일 기기에 이용되는 적층 세라믹 콘덴서는 낙하 등의 충격을 견디는 것이 요구된다. 구체적으로는, 적층 세라믹 콘덴서는 낙하 등의 충격을 받아도 실장기판에서 탈락하지 않고, 크랙이 발생하지 않도록 할 필요가 있다. 또한, ECU 등의 차량용 기기에 이용되는 적층 세라믹 콘덴서는 열사이클 등의 충격을 견디는 것이 요구된다. 구체적으로는, 적층 세라믹 콘덴서는 열사이클을 받아 실장기판이 선팽창·수축됨으로써 발생하는 휨 응력이나 외부전극에 걸리는 인장 응력을 받아도, 크랙이 발생하지 않도록 할 필요가 있다.
상기와 같은 요구에 따른 것을 목적으로 하여, 열경화성 수지층을 포함하는 외부전극을 포함한 적층 세라믹 콘덴서가 알려져 있다. 특허문헌 1에서는 종래의 전극층과 Ni도금 사이에 에폭시계 열경화성 수지층을 형성하고, 엄격한 환경하에서도 콘덴서 본체(적층체)에 크랙이 들어가지 않도록 하는 대책을 행하고 있다(휨 내성의 향상).
일본 공개특허공보 특개평11-162771호
그러나, 특허문헌 1과 같이 전극층 상에, 예를 들면 에폭시계 열경화성 수지로 이루어지는 수지층을 마련하는 구조로 하는 경우, 전극층의 선단을 확실하게 수지층으로 덮지 않으면, 낙하 충격이나 실장기판의 휨 응력이 발생했을 때에 수지층에서 응력을 충분히 흡수할 수 없어(즉, 수지층 내에서 응집 파괴를 발생할 수 없어), 콘덴서 본체에 크랙이 발생되어 버릴 우려가 있다.
최근, 전자기기 등의 소형화가 진행되고 있는 중, 이러한 설계 보증의 실현, 구체적으로는 수지전극층 형성의 제어, 수지전극층 형성의 정밀도의 확보가 서서히 곤란해지고 있고, 전극층의 선단을 확실하게 수지층으로 덮는 것이 용이하지 않게 되고 있다.
그러므로, 본 발명의 주된 목적은 기계강도의 설계 보증을 용이하게 달성할 수 있고, 신뢰성이 높은 적층 세라믹 콘덴서를 제공하는 것이다.
본 발명에 따른 적층 세라믹 콘덴서는 적층된 복수개의 유전체층과 복수개의 내부전극층을 포함하고, 높이방향에서 마주하는 제1 주면(主面) 및 제2 주면과, 높이방향과 직교하는 폭방향에서 마주하는 제1 측면 및 제2 측면과, 높이방향 및 폭방향과 직교하는 길이방향에서 마주하는 제1 단면(端面) 및 제2 단면을 포함하는 적층체와, 내부전극층에 접속되는 단면 상, 및 제1 및 제2 주면 상의 일부, 및 제1 및 제2 측면 상의 일부에 배치된 한 쌍의 외부전극을 가지는 적층 세라믹 콘덴서에 있어서, 적층체의 제2 주면이 실장면이 되고, 한 쌍의 외부전극의 각각은 도전성 금속 및 유리 성분을 포함하는 하부전극층과, 열경화성 수지 및 금속성분을 포함하는 수지전극층과, 도전성 성분을 가지지 않는 수지층을 포함하고, 하부전극층은 제1 단면 및 제2 단면으로부터 제1 주면 및 제2 주면의 일부, 제1 측면 및 제2 측면의 일부까지 연장되어 배치되어 있으며, 수지층은 적어도 제2 주면 측에 위치하는 영역에서 하부전극층을 덮도록 배치되어 있고, 수지전극층은 수지층이 배치되어 있지 않은 부분에서의 하부전극층을 덮으면서 수지층 상을 덮는 적층 세라믹 콘덴서이다.
본 발명에 따른 적층 세라믹 콘덴서는 수지층은 제2 주면 측으로부터 제1 단면 및 제2 단면 중 적어도 일부에까지 각각 연장되어 배치되는 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는 수지층은 제2 주면에서 하부전극층이 배치되어 있지 않은 영역 전체를 덮고 있는 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는 수지전극층은 수지층이 배치되어 있지 않은 부분에서의 하부전극층을 직접 덮고 있는 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는 제1 주면 또는 제2 주면, 제1 측면 또는 제2 측면 상에 위치하는 하부전극층 상의 수지층의 두께와 수지층 상에 위치하는 수지전극층의 합계의 두께는, 제1 단면 또는 제2 단면 상에 위치하는 하부전극층에 직접 배치되는 수지전극층의 두께와 대략 동등한 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는 수지전극층 상에서 도금층이 배치되어 있는 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는 수지층은 제1 주면 측에 위치하는 영역 중 적어도 일부에서 하부전극층을 덮도록 배치되어 있으며, 수지전극층은 수지층이 배치되어 있지 않은 부분에서의 하부전극층을 덮으면서 수지층 상을 덮는 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는 수지층은 제1 측면 측 및 제2 측면 측에 위치하는 영역에서 하부전극층을 덮도록 배치되어 있으며, 수지전극층은, 수지층이 배치되어 있지 않은 부분에서의 하부전극층을 덮으면서 수지층 상을 덮는 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는 수지층은 제1 측면 측 및 제2 측면 측에서 제1 단면 및 제2 단면 중 적어도 일부에까지 연장되어 배치되며, 수지전극층은 제1 및 제2 단면 중앙부에서만 하부전극층과 접속되면서 수지층 상을 덮는 것이 바람직하다.
본 발명에 따른 적층 세라믹 콘덴서는 수지층은 적어도 제2 주면 측에 위치하는 하부전극층을 덮도록 배치되어 있으므로, 수지전극층을 형성하기 위한 제어 방법이나 정밀도를 고려하지 않고, 하부전극층의 선단부분에서도 수지층으로 덮는 것이 가능해진다. 또한, 수지층에는 도전성 성분을 가지지 않기 때문에 높은 탄성을 부여할 수 있어, 낙하 충격이나 실장기판의 휨 응력이 발생했을 때에 보다 확실하게 그 응력을 흡수할 수 있고, 적층체에 크랙이 발생되어 버리는 것을 억제할 수 있다.
또한, 본 발명에 따른 적층 세라믹 콘덴서에서는 수지층은 제2 주면에서 하부전극층이 배치되어 있지 않은 영역 전체를 덮도록 형성되면, 적층 세라믹 콘덴서의 제조 공정에서 제2 주면의 일부를 노출하기 위해 마스킹을 할 필요가 없기 때문에, 수지층을 용이하게 형성할 수 있다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는 수지전극층은 수지층이 배치되어 있지 않은 부분에서의 하부전극층을 덮고 있으면, 낙하 충격이나 실장기판 휨 응력이 발생했을 때에, 응력을 흡수할 수 있다.
또한, 본 발명에 따른 적층 세라믹 콘덴서에서는 제1 주면 또는 제2 주면, 제1 측면 또는 제2 측면 상에 위치하는 하부전극층 상의 수지층의 두께와 수지층 상에 위치하는 수지전극층의 합계의 두께는, 제1 단면 또는 제2 단면 상에 위치하는 하부전극층에 직접 배치되는 수지전극층의 두께와 대략 동등하면, 적층 세라믹 콘덴서의 제품치수를 유지하면서 상술한 본 발명의 효과를 얻을 수 있다.
또한, 본 발명에 따른 적층 세라믹 콘덴서에서는 수지층은 제1 주면 측에 위치하는 영역 중 적어도 일부에서 하부전극층을 덮도록 배치되어 있으며, 수지전극층은 수지층이 배치되어 있지 않은 부분에서의 하부전극층을 덮으면서 수지층 상을 덮으면, 제1 주면 및 제2 주면 중 어느 쪽에서도 기판에 대하여 적층 세라믹 콘덴서의 실장이 가능해져서, 적층 세라믹 콘덴서를 테이핑할(즉, 제품을 움푹 들어간 형상으로 성형한 테이프에 적층 세라믹 콘덴서를 수납할) 때에 적층 세라믹 콘덴서의 실장방향의 선별이 불필요해진다.
또한, 본 발명에 따른 적층 세라믹 콘덴서에서는 수지층은 제1 측면 측 및 제2 측면 측에 위치하는 영역에서 하부전극층을 덮도록 배치되며, 수지전극층은 수지층이 배치되어 있지 않은 부분에서의 하부전극층을 덮으면서 수지층 상을 덮으면, 제1 주면, 제2 주면, 제1 측면 및 제2 측면 중 어느 쪽에서도 기판에 대하여 적층 세라믹 콘덴서의 실장이 가능해져서, 적층 세라믹 콘덴서를 테이핑 할 때에 적층 세라믹 콘덴서의 실장방향의 선별이 불필요해진다.
또한, 본 발명에 따른 적층 세라믹 콘덴서에서는 수지층은 제1 측면 측 및 제2 측면 측에서 제1 단면 및 제2 단면 중 적어도 일부에까지 연장되어 배치되며, 수지전극층은 제1 단면 및 제2 단면의 각각의 단면 중앙부에서만 하부전극층과 접속되면서 수지층 상을 덮으면, 제1 주면, 제2 주면, 제1 측면 및 제2 측면 중 어느 쪽에서도 기판에 대하여 적층 세라믹 콘덴서의 실장이 가능해져서, 적층 세라믹 콘덴서를 테이핑 할 때에 적층 세라믹 콘덴서의 실장방향의 선별이 불필요해짐과 함께 하부전극층과 수지전극 등의 도전성도 확보할 수 있다.
본 발명에 의하면 기계강도의 설계 보증을 용이하게 달성할 수 있고, 신뢰성이 높은 적층 세라믹 콘덴서를 제공할 수 있다.
본 발명의 상술의 목적, 그 외의 목적, 특징 및 이점은, 도면을 참조해서 행하는 이하의 발명을 실시하기 위한 형태의 설명으로부터 한층 분명해질 것이다.
도 1은 본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 외관사시도이다.
도 2는 본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 1의 Ⅱ-Ⅱ선에서의 단면도이다.
도 3은 본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 2의 Ⅲ-Ⅲ선에서의 단면도이다.
도 4는 본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 2의 Ⅳ-Ⅳ선에서의 단면도이다.
도 5는 본 발명의 제1 실시형태의 제1 변형예에 따른 적층 세라믹 콘덴서를 나타내는 외관사시도이다.
도 6은 본 발명의 제1 실시형태의 제2 변형예에 따른 적층 세라믹 콘덴서의 일례를 나타내는 외관사시도이다.
도 7은 본 발명의 제1 실시형태의 제2 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 6의 Ⅶ-Ⅶ선에서의 단면도이다.
도 8은 본 발명의 제1 실시형태의 제2 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 7의 Ⅷ-Ⅷ선에서의 단면도이다.
도 9는 본 발명의 제1 실시형태의 제2 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 7의 Ⅸ-Ⅸ선에서의 단면도이다.
도 10은 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서의 일례를 나타내는 외관사시도이다.
도 11은 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 10의 ⅩⅠ-ⅩⅠ선에서의 단면도이다.
도 12는 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 11의 ⅩⅡ-ⅩⅡ선에서의 단면도이다.
도 13은 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 11의 ⅩⅢ-ⅩⅢ선에서의 단면도이다.
도 14는 본 발명의 제2 실시형태의 변형예에 따른 적층 세라믹 콘덴서의 일례를 나타내는 외관사시도이다.
도 15는 본 발명의 제2 실시형태의 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 14의 ⅩⅤ-ⅩⅤ선에서의 단면도이다.
도 16은 본 발명의 제2 실시형태의 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 15의 ⅩⅥ-ⅩⅥ선에서의 단면도이다.
도 17은 본 발명의 제2 실시형태의 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 15의 ⅩⅦ-ⅩⅦ선에서의 단면도이다.
도 18은 본 발명의 제3 실시형태에 따른 적층 세라믹 콘덴서의 일례를 나타내는 외관사시도이다.
도 19는 본 발명의 제3 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 18의 ⅩⅨ-ⅩⅨ선에서의 단면도이다.
도 20은 본 발명의 제3 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 19의 ⅩⅩ-ⅩⅩ선에서의 단면도이다.
도 21은 본 발명의 제3 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 19의 ⅩⅩⅠ-ⅩⅩⅠ선에서의 단면도이다.
도 22는 본 발명의 제3 실시형태의 변형예에 따른 적층 세라믹 콘덴서의 일례를 나타내는 외관사시도이다.
도 23은 본 발명의 제3 실시형태의 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 22의 ⅩⅩⅢ-ⅩⅩⅢ선에서의 단면도이다.
도 24는 본 발명의 제3 실시형태의 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 23의 ⅩⅩⅣ-ⅩⅩⅣ선에서의 단면도이다.
도 25는 본 발명의 제3 실시형태의 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 23의 ⅩⅩⅤ-ⅩⅩⅤ선에서의 단면도이다.
도 26은 비교예 1에 따른 적층 세라믹 콘덴서의 단면도이다.
도 27은 비교예 2에 따른 적층 세라믹 콘덴서의 단면도이다.
(제1 실시형태)
1. 적층 세라믹 콘덴서
본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서에 대해 설명한다. 도 1은 본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 외관사시도이다. 도 2는 본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 1의 Ⅱ-Ⅱ선에서의 단면도이고, 도 3은 본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 2의 Ⅲ-Ⅲ선에서의 단면도이다. 도 4는 본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 2의 Ⅳ-Ⅳ선에서의 단면도이다.
도 1 내지 도 3에 나타내는 바와 같이, 적층 세라믹 콘덴서(10)는 직방체 형상의 적층체(12)를 포함한다.
적층체(12)는 적층된 복수개의 유전체층(14)과 복수개의 내부전극층(16)을 가진다. 또한, 적층체(12)는 높이방향(x)에서 마주하는 제1 주면(12a) 및 제2 주면(12b)과, 높이방향(x)과 직교하는 폭방향(y)에서 마주하는 제1 측면(12c) 및 제2 측면(12d)과, 높이방향(x) 및 폭방향(y)과 직교하는 길이방향(z)에서 마주하는 제1 단면(12e) 및 제2 단면(12f)을 가진다. 이 적층체(12)에는 모서리부 및 능선부가 라운드형으로 마련되어 있다. 또한, 모서리부란 적층체가 인접하는 3면이 교차하는 부분이며, 능선부란 적층체가 인접하는 2면이 교차하는 부분이다. 또한, 제1 주면(12a) 및 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d), 그리고 제1 단면(12e) 및 제2 단면(12f)의 일부 또는 전부에 요철 등이 형성되어 있어도 된다.
적층체(12)는 복수매의 유전체층(14)으로 구성되는 외층부(14a)와 단수 혹은 복수매의 유전체층(14)과 그들 위에 배치되는 복수매의 내부전극층(16)으로 구성되는 내층부(14b)를 포함한다. 외층부(14a)는 적층체(12)의 제1 주면(12a) 측 및 제2 주면(12b) 측에 위치하고, 제1 주면(12a)과 제1 주면(12a)에 가장 가까운 내부전극층(16) 사이에 위치하는 복수매의 유전체층(14), 및 제2 주면(12b)과 제2 주면(12b)에 가장 가까운 내부전극층(16) 사이에 위치하는 복수매의 유전체층(14)의 집합체이다. 그리고, 양 외층부(14a)에 끼워진 영역이 내층부(14b)이다. 또한, 외층부(14a)의 두께는 10㎛ 이상 300㎛ 이하인 것이 바람직하다.
적층되는 유전체층(14)의 매수는 특별히 한정되지 않지만, 외층부(14a)를 포함하고 73매 이상 361매 이하인 것이 바람직하다.
적층체(12)의 치수는 특별히 한정되지 않지만, 길이방향(z)의 치수는 0.230㎜ 이상 0.540㎜ 이하, 폭방향(y)의 치수는 0.112㎜ 이상 0.280㎜ 이하, 높이방향(x)의 치수는 0.112㎜ 이상 0.280㎜ 이하인 것이 바람직하다.
유전체층(14)는, 예를 들면, 유전체 재료에 의해 형성할 수 있다. 이러한 유전체 재료로서는, 예를 들면 BaTiO3, CaTiO3, SrTiO3, 또는 CaZrO3 등의 주성분을 포함하는 유전체 세라믹을 이용할 수 있다. 상기의 유전체 재료를 주성분으로서 포함하는 경우, 원하는 적층체(12)의 특성에 따라 예를 들면 Mn화합물, Fe화합물, Cr화합물, Co화합물, Ni화합물 등의 주성분보다도 함유량이 적은 부성분을 첨가한 것을 이용해도 된다.
소성(燒成) 후의 유전체층(14)의 두께는 0.4㎛ 이상 20㎛ 이하인 것이 바람직하다.
적층체(12)는 복수개의 내부전극층(16)으로서, 예를 들면 대략 직사각형 형상의 복수개의 제1 내부전극층(16a) 및 복수개의 제2 내부전극층(16b)을 가진다. 복수개의 제1 내부전극층(16a) 및 복수개의 제2 내부전극층(16b)은, 적층체(12)의 높이방향(x)을 따라 유전체층(14)을 끼우고 등간격으로 교대로 배치되도록 매설되어 있다.
제1 내부전극층(16a)은 제2 내부전극층(16b)과 대향하는 제1 대향전극부(18a)와, 제1 내부전극층(16a)의 일단측에 위치하고, 제1 대향전극부(18a)로부터 적층체(12)의 제1 단면(12e)까지의 제1 인출전극부(20a)를 가진다. 제1 인출전극부(20a)는 그 단부가 제1 단면(12e)으로 인출 및 노출되어 있다.
제2 내부전극층(16b)은 제1 내부전극층(16a)과 대향하는 제2 대향전극부(18b)와, 제2 내부전극층(16b)의 일단측에 위치하고, 제2 대향전극부(18b)로부터 적층체(12)의 제2 단면(12f)까지의 제2 인출전극부(20b)를 가진다. 제2 인출전극부(20b)는 그 단부가 제2 단면(12f)으로 인출 및 노출되어 있다.
적층체(12)는 제1 대향전극부(18a) 및 제2 대향전극부(18b)의 폭방향(y)의 일단과 제1 측면(12c) 사이 및 제1 대향전극부(18a) 및 제2 대향전극부(18b)의 폭방향(y)의 타단과 제2 측면(12d) 사이에 형성되는 적층체(12)의 측부(이하, "W갭"이라고 한다.)(22b)를 포함한다. 또한, 적층체(12)는, 제1 내부전극층(16a)의 제1 인출전극부(20a)와는 반대측의 단부와 제2 단면(12f) 사이 및 제2 내부전극층(16b)의 제2 인출전극부(20b)와는 반대측의 단부와 제1 단면(12e) 사이에 형성되는 적층체(12)의 단부(이하, "L갭"이라고 한다.)(22c)를 포함한다.
내부전극층(16)은 예를 들면 Ni, Cu, Ag, Pd, Au 등의 금속이나, Ag-Pd 합금 등의 그들 금속 중 적어도 1종을 포함하는 합금 등의 적당한 도전재료에 의해 구성할 수 있다. 내부전극층(16)은 추가로 유전체층(14)에 포함되는 세라믹스와 동일 조성계의 유전체 입자를 포함하고 있어도 된다.
내부전극층(16)의 두께는 0.2㎛ 이상 2.0㎛ 이하인 것이 바람직하다. 또한, 내부전극층(16)의 매수는 2매 이상 1600매 이하인 것이 바람직하다. 또한, 내부전극층(16)이 유전체층(14)을 덮고 있는 비율은 50% 이상 95% 이하인 것이 바람직하다.
내부전극층(16)은, 실장되는 기판면에 대하여 평행하게 되도록 마련되어 있어도 되고, 수직이 되도록 마련되어 있어도 되지만, 기판면에 대하여 평행하게 되도록 마련되어 있는 것이 보다 바람직하다.
적층체(12)의 제1 단면(12e) 측 및 제2 단면(12f) 측에는, 외부전극(24)이 배치된다. 외부전극(24)은 제1 외부전극(24a) 및 제2 외부전극(24b)을 가진다.
제1 외부전극(24a)은 적층체(12)의 제1 단면(12e) 상에 배치되고, 제1 단면(12e)으로부터 연신되어 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)의 각각의 일부분을 덮도록 형성된다. 이 경우, 제1 외부전극(24a)은 제1 내부전극층(16a)의 제1 인출전극부(20a)와 전기적으로 접속된다.
제2 외부전극(24b)은 적층체(12)의 제2 단면(12f) 상에 배치되고, 제2 단면(12f)으로부터 연신되어 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)의 각각의 일부분을 덮도록 형성된다. 이 경우, 제2 외부전극(24b)은 제2 내부전극층(16b)의 제2 인출전극부(20b)와 전기적으로 접속된다.
적층체(12) 내에서는 제1 내부전극층(16a)의 제1 대향전극부(18a)와 제2 내부전극층(16b)의 제2 대향전극부(18b)가 유전체층(14)을 개재하여 대향함으로써, 정전용량이 형성되어 있다. 그 때문에, 제1 내부전극층(16a)이 접속된 제1 외부전극(24a)과 제2 내부전극층(16b)이 접속된 제2 외부전극(24b) 사이에 정전용량을 얻을 수 있어, 콘덴서의 특성이 발현된다.
외부전극(24)은 도전성 금속 및 유리 성분을 포함하는 하부전극층(26)과, 열경화성 수지 및 금속성분을 포함하는 수지전극층(28)과, 도전성 성분을 가지지 않는 수지층(30)과, 도금층(32)을 포함한다.
하부전극층(26)은 제1 하부전극층(26a) 및 제2 하부전극층(26b)을 가진다.
제1 하부전극층(26a)은 적층체(12)의 제1 단면(12e) 상에 배치되고, 제1 단면(12e)으로부터 연신되어 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)의 각각의 일부분을 덮도록 형성된다.
또한, 제2 하부전극층(26b)은 적층체(12)의 제2 단면(12f) 상에 배치되고, 제2 단면(12f)으로부터 연신되어 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)의 각각의 일부분을 덮도록 형성된다.
또한, 제1 하부전극층(26a)은 적층체(12)의 제1 단면(12e) 상에만 배치되어도 되고, 제2 하부전극층(26b)은 적층체(12)의 제2 단면(12f) 상에만 배치되어도 된다.
하부전극층(26)은 도전성 금속 및 유리 성분을 포함한다. 하부전극층(26)의 금속으로서는, 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등으로부터 선택되는 적어도 1개를 포함한다. 또한, 하부전극층(26)의 유리로서는, B, Si, Ba, Mg, Al 및 Li 등으로부터 선택되는 적어도 1개를 포함한다. 하부전극층(26)은 복수층이어도 된다. 하부전극층(26)은 유리 및 금속을 포함하는 도전성 페이스트를 적층체(12)에 도포해서 베이킹한 것이고, 유전체층(14) 및 내부전극층(16)과 동시에 소성한 것이어도 되며, 유전체층(14) 및 내부전극층(16)을 소성한 후에 베이킹한 것이어도 된다. 하부전극층(26) 중 가장 두꺼운 부분의 두께는 10㎛ 이상 150㎛ 이하인 것이 바람직하다.
수지전극층(28)은 제1 수지전극층(28a) 및 제2 수지전극층(28b)을 가진다.
제1 수지전극층(28a)은 제1 단면(12e)의 중앙부에서 제2 주면(12b) 측에 위치하는 영역에서 수지층(30)을 개재하여 제1 하부전극층(26a)을 덮도록 배치된다. 구체적으로는, 제1 수지전극층(28a)은 제1 하부전극층(26a)의 표면의 제1 단면(12e)에 배치되며, 제2 주면(12b) 상에 위치하는 제1 하부전극층(26a)의 일부 표면, 제1 단면(12e)의 중앙부에서 제2 주면(12b) 측에 위치하는 제1 하부전극층(26a)의 일부 표면, 제1 측면(12c)의 중앙부에서 제2 주면(12b) 측에 위치하는 제1 하부전극층(26a)의 일부 표면, 및 제2 측면(12d)의 중앙부에서 제2 주면(12b) 측에 위치하는 제1 하부전극층(26a)의 일부 표면에서 수지층(30)을 개재하여 제1 하부전극층(26a)을 덮도록 배치된다.
제2 수지전극층(28b)은 제2 단면(12f)의 중앙부에서 제2 주면(12b) 측에 위치하는 영역에서 수지층(30)을 개재하여 제2 하부전극층(26b)을 덮도록 배치된다. 구체적으로는, 제2 수지전극층(28b)은 제2 하부전극층(26b)의 표면의 제2 단면(12f)에 배치되고, 제2 주면(12b) 상에 위치하는 제2 하부전극층(26b)의 일부 표면, 제2 단면(12f)의 중앙부에서 제2 주면(12b) 측에 위치하는 제2 하부전극층(26b)의 일부 표면, 제1 측면(12c)의 중앙부에서 제2 주면(12b) 측에 위치하는 제2 하부전극층(26b)의 일부 표면, 및 제2 측면(12d)의 중앙부에서 제2 주면(12b) 측에 위치하는 제2 하부전극층(26b)의 일부 표면에서 수지층(30)을 개재하여 제2 하부전극층(26b)을 덮도록 배치된다.
또한, 제1 수지전극층(28a)은 제1 단면(12e)의 중앙부에서 제1 주면(12a) 측에 위치하는 영역에서 제1 하부전극층(26a)을 직접 덮고 있다. 제2 수지전극층(28b)은 제2 단면(12f)의 중앙부에서 제1 주면(12a) 측에 위치하는 영역에서 제2 하부전극층(26b)을 직접 덮고 있다.
또한, 이 때 하부전극층(26)을 덮는 수지전극층(28)은 완전히 하부전극층을 덮고 있는 것이 바람직하지만, 하부전극층(26)보다 짧게 배치되어 있고, 하부전극층(26)의 선단부를 덮고 있지 않아도 된다.
또한 상술한 바와 같이, 제1 수지전극층(28a)은 제1 단면(12e)의 중앙부에서 제1 주면(12a) 측에 위치하는 영역에서 제1 하부전극층(26a)을 직접 덮고 있으며, 제2 수지전극층(28b)은 제2 단면(12f)의 중앙부에서 제1 주면(12a) 측에 위치하는 영역에서 제2 하부전극층(26b)을 직접 덮고 있지만, 덮고 있지 않아도 된다.
제1 하부전극층(26a)의 표면에 위치하는 수지층(30)과 수지층(30)의 표면에 위치하는 제1 수지전극층(28a)을 합한 두께는, 제1 하부전극층(26a)의 표면에 직접 배치되는 제1 수지전극층(28a)의 두께와 대략 동등한 것이 바람직하다. 마찬가지로, 제2 하부전극층(26b)의 표면에 위치하는 수지층(30)과 수지층(30)의 표면에 위치하는 제2 수지전극층(28b)을 합한 두께는, 제2 하부전극층(26b)의 표면에 직접 배치되는 제2 수지전극층(28b)의 두께와 대략 동등한 것이 바람직하다.
제1 주면(12a) 및 제2 주면(12b) 상에 위치하는 수지전극층(28)의 길이에 대해, 제1 단면(12e)과 제2 단면(12f)을 연결하는 방향의 길이, 및 제1 측면(12c) 및 제2 측면(12d) 상에 위치하는 수지전극층(28)에 대해 제1 단면(12e)과 제2 단면(12f)을 연결하는 방향의 길이는, 100㎛ 이상 200㎛ 이하인 것이 바람직하다.
제1 주면(12a) 및 제2 주면(12b)의 상, 또는 제1 측면(12c) 및 제2 측면(12d) 상에 위치하는 수지전극층(28)의 두께는, 예를 들면 10㎛ 이상 25㎛ 이하인 것이 바람직하다. 또한, 제1 단면(12e) 및 제2 단면(12f) 상에 위치하는 수지전극층(28)의 두께는, 예를 들면 10㎛ 이상 25㎛ 이하인 것이 바람직하다.
수지전극층(28)은 열경화성 수지 및 금속성분을 포함한다. 수지전극층(28)은 열경화성 수지를 포함하기 때문에, 예를 들면 도금막이나 도전성 페이스트의 소성물로 이루어지는 하부전극층(26)보다도 유연성이 풍부하다. 이 때문에, 적층 세라믹 콘덴서(10)에 물리적인 충격이나 열사이클에 기인하는 충격이 가해진 경우라도, 수지전극층(28)이 완충층으로서 기능하여 적층 세라믹 콘덴서(10)에서의 크랙의 발생을 방지할 수 있다.
수지전극층(28)에 포함되는 열경화성 수지의 구체적인 예로서는, 예를 들면, 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등의 공지된 다양한 열경화성 수지를 사용할 수 있다. 그 중에서도, 내열성, 내습성, 밀착성 등이 뛰어난 에폭시 수지는 가장 적절한 수지 중 하나이다. 수지전극층(28)에는 열경화성 수지와 함께 경화제를 포함하는 것이 바람직하다. 경화제로서는 베이스 수지로서 에폭시 수지를 이용하는 경우, 에폭시 수지의 경화제로서는 페놀계, 아민계, 산무수물계, 이미다졸계 등 공지된 다양한 화합물을 사용할 수 있다.
수지전극층(28)에 포함되는 금속으로서는 Ag, Cu, 또는 그들 합금을 사용할 수 있다. 또한, 금속분의 표면에 Ag 코팅된 것을 사용할 수 있다. 금속분의 표면에 Ag코팅된 것을 사용할 때는 금속분으로서 Cu나 Ni를 이용하는 것이 바람직하다. 또한, Cu에 산화방지처리를 실시한 것을 사용할 수도 있다. Ag 코팅된 금속을 이용하는 이유는, 상기의 Ag의 특성은 유지하면서 모재(母材)의 금속을 저렴한 것으로 하는 것이 가능해지기 때문이다.
수지전극층(28)에 포함되는 금속은, 수지전극 전체의 체적에 대하여 35vol% 이상 75vol% 이하로 포함되어 있는 것이 바람직하다. 수지전극층(28)에 포함되는 금속은 도전성 필러(금속분)로서 포함된다. 도전성 필러의 형상은 특별히 한정되지 않는다. 도전성 필러는 구형상, 편평상 등이어도 되지만, 구형상 금속분과 편평상 금속분을 혼합해서 이용하는 것이 바람직하다. 수지전극층(28)에 포함되는 도전성 필러의 평균 입경은, 예를 들면 0.3㎛ 이상 10.0㎛이어도 되지만 특별히 한정되지 않는다. 수지전극층(28)에 포함되는 도전성 필러는, 주로 수지전극층(28)의 통전성을 담당한다. 구체적으로는, 도전성 필러끼리가 접촉함으로써 수지전극층(28) 내부에 통전경로가 형성된다. 수지전극층(28)의 선단은, 하부전극층(26)의 선단으로부터 50㎛ 이상 800㎛ 이하 연장되어 형성되어 있는 것이 바람직하다. 이로써, 열충격 사이클 시의 응력을 감소시키기 위한 수지전극층의 면적을 충분히 차지할 수 있고, 솔더 크랙 완화 효과를 얻을 수 있다.
수지층(30)은 제1 수지층(30a) 및 제2 수지층(30b)을 가진다.
제1 수지층(30a)은 제1 단면(12e)의 중앙부에서 제2 주면(12b) 측에 위치하는 영역에서 적어도 제1 하부전극층(26a)과 제1 수지전극층(28a) 사이에 배치되어 있다. 구체적으로는, 제1 수지층(30a)은 제2 주면(12b) 상에 위치하는 제1 하부전극층(26a)의 일부 표면, 제1 단면(12e)의 중앙부에서 제2 주면(12b) 측에 위치하는 제1 하부전극층(26a)의 일부 표면, 제1 측면(12c)의 중앙부에서 제2 주면(12b) 측에 위치하는 제1 하부전극층(26a)의 일부 표면, 및 제2 측면(12d)의 중앙부에서 제2 주면(12b) 측에 위치하는 제1 하부전극층(26a)의 일부 표면에 배치된다. 따라서, 제1 수지층(30a)은 제1 단면(12e) 측으로부터 제1 측면(12c), 제2 측면(12d) 및 제2 주면(12b)으로 연신되어 배치된다.
제2 수지층(30b)은 제2 단면(12f)의 중앙부에서 제2 주면(12b) 측에 위치하는 영역에서 적어도 제2 하부전극층(26b)과 제2 수지전극층(28b) 사이에 배치되어 있다. 구체적으로는, 제2 수지층(30b)은 제2 주면(12b)의 상에 위치하는 제2 하부전극층(26b)의 일부 표면, 제2 단면(12f)의 중앙부에서 제2 주면(12b) 측에 위치하는 제2 하부전극층(26b)의 일부 표면, 제1 측면(12c)의 중앙부에서 제2 주면(12b) 측에 위치하는 제2 하부전극층(26b)의 일부 표면, 및 제2 측면(12d)의 중앙부에서 제2 주면(12b) 측에 위치하는 제2 하부전극층(26b)의 일부 표면에 배치된다. 따라서, 제2 수지층(30b)은 제2 단면(12f) 측으로부터 제1 측면(12c), 제2 측면(12d) 및 제2 주면(12b)으로 연신되어 배치된다.
또한, 제1 수지층(30a)은 제2 주면(12b)에 배치되는 제1 하부전극층(26a)의 선단부를 완전히 덮도록 배치되며, 제2 수지층(30b)은 제2 주면(12b)에 배치되는 제2 하부전극층(26b)의 선단부를 완전히 덮도록 배치된다. 이로써, 실장면 측에서 수지전극층(28)과 하부전극층(26) 사이에 수지층(30)을 마련하고 있기 때문에, 확실하게 하부전극층(26)의 표면을 수지층(30)으로 덮는 것이 가능해진다. 따라서, 수지전극층(28)의 형성의 제어 방법이나 정밀도를 고려하지 않고, 기계강도의 설계 보증을 용이하게 달성할 수 있다.
그리고, 제1 수지층(30a)를 덮도록 제1 수지전극층(28a)이 마련된다. 또한, 제2 수지층(30b)을 덮도록 제2 수지전극층(28b)이 마련된다.
제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d) 상에 위치하는 제1 하부전극층(26a)의 일부를 덮는 제1 수지층(30a)과, 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d) 상에 위치하는 제1 하부전극층(26a)의 일부를 덮는 제1 수지층(30a) 상에 위치하는 제1 수지전극층(28a)의 두께의 합계는, 제1 단면(12e) 상에 위치하는 제1 하부전극층(26a)의 표면에 직접 배치되는 제1 수지전극층(28a)의 두께와 대략 동등한 것이 바람직하다. 마찬가지로, 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d) 상에 위치하는 제2 하부전극층(26b)의 일부를 덮는 제2 수지층(30b)과, 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d) 상에 위치하는 제2 하부전극층(26b)의 일부를 덮는 제2 수지층(30b)의 표면에 위치하는 제2 수지전극층(28b)의 두께의 합계는, 제2 단면(12f) 상에 위치하는 제2 하부전극층(26b)의 표면에 직접 배치되는 제2 수지전극층(28b)의 두께와 대략 동등한 것이 바람직하다.
제1 수지층(30a)의 두께는 특별히 한정되지 않지만, 예를 들면 제1 하부전극층(26a)과 제1 수지전극층(28a) 사이에 위치하는 부분에서는 3㎛ 이상 10㎛ 이하인 것이 바람직하고, 적층체(12) 상에 위치하는 부분에서는 3㎛ 이상 10㎛ 이하인 것이 바람직하다. 또한, 제2 수지층(30b)의 두께도 특별히 한정되지 않지만, 예를 들면 제2 하부전극층(26b)과 제2 수지전극층(28b) 사이에 위치하는 부분에서는 3㎛ 이상 10㎛ 이하인 것이 바람직하고, 적층체(12) 상에 위치하는 부분에서는 3㎛ 이상 10㎛ 이하인 것이 바람직하다.
제1 단면(12e)에서의 제1 수지층(30a)의 단부를 마련하는 위치(높이)는, 적층 세라믹 콘덴서(10)의 바닥면(실장면)으로부터 높이방향(x)의 T치수의 1/10 이상 1/5 이하의 높이로 마련하는 것이 바람직하다. 또한, 제2 단면(12f)에서의 제2 수지층(30b)의 단부를 마련하는 위치(높이)는, 적층 세라믹 콘덴서(10)의 바닥면(실장면)으로부터 높이방향(x)의 T치수의 1/10 이상 1/5 이하의 높이로 마련하는 것이 바람직하다. 이로써, 기계강도의 개선 효과의 확보와 전기적인 접속성의 양질을 도모할 수 있다.
수지층(30)은 절연성을 가지고, 도전성 성분을 가지지 않는다. 구체적으로는 금속성분을 가지지 않는 것이 바람직하다. 이로써 높은 탄성을 부여할 수 있다. 따라서, 낙하 충격이나 실장기판의 휨 응력이 발생했을 때에, 보다 확실하게 그 응력을 흡수할 수 있어, 적층 세라믹 콘덴서(10)에 크랙이 발생되는 것을 억제할 수 있다.
수지층(30)에 이용되는 수지는, 예를 들면 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등의 공지된 다양한 열경화성 수지를 사용할 수 있다. 그 중에서도 내열성, 내습성, 밀착성 등이 뛰어난 에폭시 수지를 이용하는 것이 바람직하다.
도금층(32)은 제1 도금층(32a) 및 제2 도금층(32b)을 가진다. 제1 도금층(32a)은 제1 수지전극층(28a)을 덮도록 배치된다. 구체적으로는, 제1 도금층(32a)은 제1 단면(12e) 상에 위치하는 제1 수지전극층(28a)의 표면에 배치되고, 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)에 위치하는 제1 수지전극층(28a)의 표면에도 이르도록 마련되어 있는 것이 바람직하다.
제2 도금층(32b)은 제2 수지전극층(28b)을 덮도록 배치된다. 구체적으로는, 제2 도금층(32b)은 제2 단면(12f) 상에 위치하는 제2 수지전극층(28b)의 표면에 배치되고, 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)에 위치하는 제2 수지전극층(28b)의 표면에도 이르도록 마련되어 있는 것이 바람직하다.
도금층(32)은, 예를 들면 Cu, Ni, Sn, Ag, Pd, Ag-Pd합금, Au등으로부터 선택되는 적어도 1개를 포함한다. 도금층(32)은 복수층에 의해 형성되어도 된다. 바람직하게는, Ni도금, Sn도금의 2층 구조인 것이 바람직하다. 수지전극층(28)을 덮도록 Ni도금으로 이루어지는 도금층(Ni도금층)을 마련함으로써, 적층 세라믹 콘덴서(10)를 실장할 때에 실장에 이용되는 솔더에 의해 수지전극층(28)이나 그 아래의 하부전극층(26)이 침식되는 것을 방지할 수 있다. 또한, Ni도금으로 이루어지는 도금층의 표면에 Sn도금으로 이루어지는 도금층(Sn도금층)을 더 마련함으로써, 적층 세라믹 콘덴서(10)를 실장할 때에 실장에 이용되는 솔더의 젖음성을 향상시켜, 용이하게 실장할 수 있다.
도금층(32)의 두께는 1㎛ 이상 15㎛ 이하인 것이 바람직하다.
또한, 도금층(32)에는 필요에 따라서는 형성된다.
적층체(12), 제1 외부전극(24a) 및 제2 외부전극(24b)을 포함하는 적층 세라믹 콘덴서(10)의 길이방향(z)의 치수를 L치수로 하고, 적층체(12), 제1 외부전극(24a) 및 제2 외부전극(24b)을 포함하는 적층 세라믹 콘덴서(10)의 높이방향(x)의 치수를 T 치수로 하며, 적층체(12), 제1 외부전극(24a) 및 제2 외부전극(24b)을 포함하는 적층 세라믹 콘덴서(10)의 폭방향(y)의 치수를 W치수로 한다.
적층 세라믹 콘덴서(10)의 치수는, 길이방향(z)의 L치수가 0.250㎜ 이상 0.600㎜ 이하, 폭방향(y)의 W치수가 0.125㎜ 이상 0.300㎜ 이하, 높이방향(x)의 T 치수가 0.125㎜ 이상 0.300㎜ 이하이다.
도 1에 나타내는 적층 세라믹 콘덴서(10)에서는, 외부전극(24)에서 수지전극층(28)과 하부전극층(26) 사이에 수지층(30)을 마련하고 있으므로, 확실하게 하부전극층(26)의 표면을 수지층(30)으로 덮는 것이 가능해진다. 따라서, 수지전극층(28)을 형성하기 위한 제어 방법이나 정밀도를 고려하지 않고, 하부전극층(26)의 선단부분에서도 수지층(30)으로 덮는 것이 가능해진다.
또한, 수지층(30)에는 금속성분을 포함하지 않기 때문에, 보다 높은 탄성을 부여할 수 있다. 따라서, 낙하 충격이나 실장기판의 휨 응력이 발생했을 때에 보다 확실하게 그 응력을 흡수할 수 있어, 적층체에 크랙이 발생되어버리는 것을 억제할 수 있다.
이상으로부터, 도 1에 나타내는 적층 세라믹 콘덴서(10)에서는 기계강도의 설계 보증을 용이하게 달성할 수 있고, 신뢰성이 높은 적층 세라믹 콘덴서를 제공할 수 있다.
또한, 도 1에 나타내는 적층 세라믹 콘덴서(10)에서는, 제1 수지전극층(28a)은 제1 단면(12e)의 중앙부에서 제1 주면(12a) 측에 위치하는 영역에서 제1 하부전극층(26a)을 직접 덮고 있으며, 제2 수지전극층(28b)은 제2 단면(12f)의 중앙부에서 제1 주면(12a) 측에 위치하는 영역에서 제2 하부전극층(26b)을 직접 덮고 있으므로, 낙하 충격이나 실장기판 휨 응력이 발생했을 때에 응력을 흡수할 수 있다.
또한, 도 1에 나타내는 적층 세라믹 콘덴서(10)에서는, 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d) 상에 위치하는 제1 하부전극층(26a)의 일부를 덮는 제1 수지층(30a)과, 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d) 상에 위치하는 제1 하부전극층(26a)을 덮는 제1 수지층(30a)의 표면에 위치하는 제1 수지전극층(28a)의 두께의 합계는, 제1 단면(12e)의 상에 위치하는 제1 하부전극층(26a)의 표면에 직접 배치되는 제1 수지전극층(28a)의 두께와 대략 동등하고, 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d) 상에 위치하는 제2 하부전극층(26b)의 일부를 덮는 제2 수지층(30b)과, 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d) 상에 위치하는 제2 하부전극층(26b)을 덮는 제2 수지층(30b)의 표면에 위치하는 제2 수지전극층(28b)의 두께의 합계는, 제2 단면(12f) 상에 위치하는 제2 하부전극층(26b)의 표면에 직접 배치되는 제2 수지전극층(28b)의 두께와 대략 동등하면, 적층 세라믹 콘덴서(10)의 제품치수를 유지하면서 상술한 본 발명의 효과를 얻을 수 있다.
다음으로, 본 발명의 제1 실시형태의 제1 변형예에 따른 적층 세라믹 콘덴서에 대해 설명한다. 도 5는 본 발명의 제1 실시형태의 제1 변형예에 따른 적층 세라믹 콘덴서를 나타내는 외관사시도이다. 또한, 이 실시형태에 따른 적층 세라믹 콘덴서(10')는, 외부전극에서의 수지층이 배치되는 형태가 다른 것을 제외하고, 도 1을 이용해서 설명한 적층 세라믹 콘덴서(10)와 동일한 구성을 가진다. 또한, 이 변형예에 따른 적층 세라믹 콘덴서(10')의 단면도는, 제1 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 2 내지 도 4와 공통되므로 생략한다.
본 발명의 제1 실시형태의 제1 변형예에 따른 적층 세라믹 콘덴서(10')는, 제1 수지층(30a)은 제2 주면(12b) 측에 위치하는 영역에서 제1 하부전극층(26a)을 덮도록 배치되어 있으며, 제2 수지층(30b)은 제2 주면(12b) 측에 위치하는 영역에서 제2 하부전극층(26b)을 덮도록 배치되어 있다. 그리고, 도 5에 나타내는 바와 같이, 도 1에 나타내는 적층 세라믹 콘덴서(10)와는 달리, 제1 수지층(30a)과 제2 수지층(30b)은 제2 주면(12b) 측의 제1 측면(12c)에서 접속되어 있지 않고, 마찬가지로 제2 주면(12b) 측의 제2 측면(12d)에서 접속되어 있지 않다. 따라서, 제2 주면(12b) 측에 위치하는 제1 수지층(30a)과 제2 수지층(30b)의 L방향의 간격과 동일 길이의 간격이 제2 주면(12b) 측의 제1 측면(12c) 및 제2 주면(12b) 측의 제2 측면(12d)에서도 마련되어 있다.
다음으로, 본 발명의 제1 실시형태의 제2 변형예에 따른 적층 세라믹 콘덴서에 대해 설명한다. 도 6은 본 발명의 제1 실시형태의 제2 변형예에 따른 적층 세라믹 콘덴서의 일례를 나타내는 외관사시도이다. 도 7은 본 발명의 제1 실시형태의 제2 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 6의 Ⅶ-Ⅶ선에서의 단면도이고, 도 8은 본 발명의 제1 실시형태의 제2 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 7의 Ⅷ-Ⅷ선에서의 단면도이며, 도 9는 본 발명의 제1 실시형태의 제2 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 7의 Ⅸ-Ⅸ선에서의 단면도이다. 또한, 이 실시형태에 따른 적층 세라믹 콘덴서(10A)는 외부전극에서의 수지층이 배치되는 형태가 다른 것을 제외하고, 도 1을 이용해서 설명한 적층 세라믹 콘덴서(10)와 같은 구성을 가진다. 따라서, 도 1에 나타낸 적층 세라믹 콘덴서(10)와 동일 부분에는 동일한 부호를 붙이고 그 설명을 생략한다.
적층 세라믹 콘덴서(10A)의 수지층(30)은 제1 수지층(30a) 및 제2 수지층(30b)을 가진다. 또한, 제1 수지층(30a) 및 제2 수지층(30b)이 배치되는 형태는 적층 세라믹 콘덴서(10)와 공통되므로 그 설명을 생략한다.
제2 주면(12b)에서 하부전극층(26)이 형성되지 않은 영역(적층체(12)의 표면이 노출되어 있는 영역)을 피복하도록 제1 수지층(30a)과 제2 수지층(30b) 사이에 제1 피복부(34a)가 배치된다. 즉, 적층 세라믹 콘덴서(10A)에서는 제1 수지층(30a), 제2 수지층(30b) 및 제1 피복부(34a)가 일체로 형성되고, 각각이 소정의 위치에 배치된다. 또한, 제1 피복부(34a)의 재료는 수지층(30)과 동일하다.
도 6에 나타내는 적층 세라믹 콘덴서(10A)에 의하면, 도 1에 나타내는 적층 세라믹 콘덴서(10)와 같은 효과를 발휘함과 함께 다음 효과도 발휘한다.
즉 후술하는 바와 같이, 적층 세라믹 콘덴서(10A)의 제조 공정에서 제2 주면(12b)의 일부를 노출하기 위해 마스킹을 할 필요가 없기 때문에, 수지층(30)을 용이하게 형성할 수 있다.
다음으로, 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서에 대해 설명한다. 도 10은 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서의 일례를 나타내는 외관사시도이다. 도 11은 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 10의 ⅩⅠ-ⅩⅠ선에서의 단면도이고, 도 12는 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 11의 ⅩⅡ-ⅩⅡ선에서의 단면도이며, 도 13은 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 11의 ⅩⅢ-ⅩⅢ선에서의 단면도이다. 또한, 이 실시형태에 따른 적층 세라믹 콘덴서(110)는 외부전극에서의 수지층이 배치되는 형태가 다른 것을 제외하고, 도 1을 이용해서 설명한 적층 세라믹 콘덴서(10)와 같은 구성을 가진다. 따라서, 도 1에 나타낸 적층 세라믹 콘덴서(10)와 동일 부분에는, 동일한 부호를 붙이고 그 설명을 생략한다.
적층 세라믹 콘덴서(110)의 수지층(30)은 제1 수지층(30a), 제2 수지층(30b), 제3 수지층(30c) 및 제4 수지층(30d)을 가진다. 또한, 제1 수지층(30a) 및 제2 수지층(30b)이 배치되는 형태는 적층 세라믹 콘덴서(10)와 공통되므로 그 설명을 생략한다.
제3 수지층(30c)은 제1 단면(12e)의 중앙부에서 제1 주면(12a) 측에 위치하는 영역에서 적어도 제1 하부전극층(26a)과 제1 수지전극층(28a) 사이에 배치되어 있다. 구체적으로는, 제3 수지층(30c)은 제1 주면(12a) 상에 위치하는 제1 하부전극층(26a)의 일부 표면, 제1 단면(12e)의 중앙부에서 제1 주면(12a) 측에 위치하는 제1 하부전극층(26a)의 일부 표면, 제1 측면(12c)의 중앙부에서 제1 주면(12a) 측에 위치하는 제1 하부전극층(26a)의 일부 표면, 및 제2 측면(12d)의 중앙부에서 제1 주면(12a) 측에 위치하는 제1 하부전극층(26a)의 일부 표면에 배치된다. 따라서, 제3 수지층(30c)은 제1 단면(12e) 측으로부터 제1 측면(12c), 제2 측면(12d) 및 제1 주면(12a)으로 연신되어 배치된다.
제4 수지층(30d)은 제2 단면(12f)의 중앙부에서 제1 주면(12a) 측에 위치하는 영역에서 적어도 제2 하부전극층(26b)과 제2 수지전극층(28b) 사이에 배치되어 있다. 구체적으로는, 제4 수지층(30d)은 제1 주면(12a) 상에 위치하는 제2 하부전극층(26b)의 일부 표면, 제2 단면(12f)의 중앙부에서 제1 주면(12a) 측에 위치하는 제2 하부전극층(26b)의 일부 표면, 제1 측면(12c)의 중앙부에서 제1 주면(12a) 측에 위치하는 제2 하부전극층(26b)의 일부 표면, 및 제2 측면(12d)의 중앙부에서 제1 주면(12a) 측에 위치하는 제2 하부전극층(26b)의 일부 표면에 배치된다. 따라서, 제4 수지층(30d)은 제2 단면(12f) 측으로부터 제1 측면(12c), 제2 측면(12d) 및 제1 주면(12a)으로 연신되어 배치된다.
또한, 제3 수지층(30c)과 제4 수지층(30d)은 제1 주면(12a) 측의 제1 측면(12c)에서 접속되어 있고, 마찬가지로 제1 주면(12a) 측의 제2 측면(12d)에서 접속되어 있지만, 양 측면에서 각각 접속되어 있지 않아도 된다.
도 10에 나타내는 적층 세라믹 콘덴서(110)에 의하면, 도 1에 나타내는 적층 세라믹 콘덴서(10)와 같은 효과를 발휘함과 함께 다음 효과를 발휘한다.
즉, 제1 주면(12a) 측에도 수지층(30)이 형성됨으로써, 제1 주면(12a) 및 제2 주면(12b) 중 어느 쪽에서도 기판에 대하여 적층 세라믹 콘덴서의 실장이 가능해져, 적층 세라믹 콘덴서를 테이핑할(즉, 제품을 움푹 들어간 형상으로 성형한 테이프에 적층 세라믹 콘덴서를 수납할) 때에, 적층 세라믹 콘덴서의 실장방향의 선별이 불필요해진다. 이것은 특히 적층 세라믹 콘덴서의 T치수가 W치수보다도 큰 적층 세라믹 콘덴서에서 유효하다.
본 발명의 제2 실시형태의 변형예에 따른 적층 세라믹 콘덴서에 대해 설명한다. 도 14는 본 발명의 제2 실시형태의 변형예에 따른 적층 세라믹 콘덴서의 일례를 나타내는 외관사시도이다. 도 15는 본 발명의 제2 실시형태의 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 14의 ⅩⅤ-ⅩⅤ선에서의 단면도이고, 도 16은 본 발명의 제2 실시형태의 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 15의 ⅩⅥ-ⅩⅥ선에서의 단면도이며, 도 17은 본 발명의 제2 실시형태의 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 15의 ⅩⅦ-ⅩⅦ선에서의 단면도이다. 또한, 이 실시형태에 따른 적층 세라믹 콘덴서(110A)는, 외부전극에서의 수지층이 배치되는 형태가 다른 것을 제외하고, 도 1을 이용해서 설명한 적층 세라믹 콘덴서(10)와 같은 구성을 가진다. 따라서, 도 1에 나타낸 적층 세라믹 콘덴서(10)와 동일 부분에는 동일한 부호를 붙이고 그 설명을 생략한다.
적층 세라믹 콘덴서(110A)의 수지층(30)은 제1 수지층(30a), 제2 수지층(30b), 제3 수지층(30c) 및 제4 수지층(30d)을 가진다. 또한, 제1 수지층(30a), 제2 수지층(30b), 제3 수지층(30c) 및 제4 수지층(30d)이 배치되는 형태는 적층 세라믹 콘덴서(110)와 공통되므로 그 설명을 생략한다.
제2 주면(12b)에서 수지층(30)이 형성되지 않은 영역(적층체(12)의 표면이 노출되어 있는 영역)을 피복하도록, 제1 수지층(30a)과 제2 수지층(30b) 사이에 제1 피복부(34a)가 배치된다. 즉, 적층 세라믹 콘덴서(110A)에서는 제1 수지층(30a), 제2 수지층(30b) 및 제1 피복부(34a)가 일체로 형성되어 배치된다. 또한, 제1 주면(12a)에서 수지층(30)이 형성되지 않은 영역(적층체(12)의 표면이 노출되어 있는 영역)을 피복하도록, 제3 수지층(30c)과 제4 수지층(30d) 사이에 제2 피복부(34b)가 배치된다. 즉, 적층 세라믹 콘덴서(110A)에서는 제3 수지층(30c), 제4 수지층(30d) 및 제2 피복부(34b)가 일체로 형성되어 배치된다. 또한, 제1 피복부(34a) 및 제2 피복부(34b)의 재료는 수지층(30)과 동일하다.
도 14에 나타내는 적층 세라믹 콘덴서(110A)에 의하면, 도 10에 나타내는 적층 세라믹 콘덴서(110)와 같은 효과를 발휘함과 함께 다음 효과를 발휘한다.
즉, 적층 세라믹 콘덴서(110A)의 제조 공정에서 제1 주면(12a) 및 제2 주면(12b)의 일부를 노출하기 위해 마스킹을 할 필요가 없기 때문에, 수지층(30)을 용이하게 형성할 수 있다.
본 발명의 제3 실시형태에 따른 적층 세라믹 콘덴서에 대해 설명한다. 도 18은 본 발명의 제3 실시형태에 따른 적층 세라믹 콘덴서의 일례를 나타내는 외관사시도이다. 도 19는 본 발명의 제3 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 18의 ⅩⅨ-ⅩⅨ선에서의 단면도이고, 도 20은 본 발명의 제3 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 19의 ⅩⅩ-ⅩⅩ선에서의 단면도이며, 도 21은 본 발명의 제3 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 19의 ⅩⅩⅠ-ⅩⅩⅠ선에서의 단면도이다. 또한, 이 실시형태에 따른 적층 세라믹 콘덴서(210)는 외부전극에서의 수지층이 배치되는 형태가 다른 것을 제외하고, 도 1을 이용해서 설명한 적층 세라믹 콘덴서(10)와 같은 구성을 가진다. 따라서, 도 1에 나타낸 적층 세라믹 콘덴서(10)와 동일 부분에는 동일한 부호를 붙이고 그 설명을 생략한다.
적층 세라믹 콘덴서(210)의 수지층(30)은 제5 수지층(30e) 및 제6 수지층(30f)을 가진다.
제5 수지층(30e)은 제1 단면(12e)에서 그 중앙부를 제외한 영역에서 제1 하부전극층(26a)과 제1 수지전극층(28a) 사이에 배치된다. 즉, 제5 수지층(30e)은 제1 단면(12e)의 주변부분을 따라 제1 하부전극층(26a)과 제1 수지전극층(28a) 사이에 배치된다. 또한, 제5 수지층(30e)은 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d) 측에 위치하는 영역에서 적어도 제1 하부전극층(26a)과 제1 수지전극층(28a) 사이에 배치되어 있다. 구체적으로는, 제5 수지층(30e)은 제1 단면(12e)의 중앙부를 제외한 영역에서의 제1 하부전극층(26a)의 일부 표면, 제1 주면(12a) 상에 위치하는 제1 하부전극층(26a)의 일부 표면, 제2 주면(12b) 상에 위치하는 제1 하부전극층(26a)의 일부 표면, 제1 측면(12c)의 제1 하부전극층(26a)의 일부 표면, 및 제2 측면(12d)에 위치하는 제1 하부전극층(26a)의 표면에 배치된다. 따라서, 제5 수지층(30e)은 제1 단면(12e) 측으로부터 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)으로 연신되어 배치된다.
제6 수지층(30f)은 제2 단면(12f)에서 그 중앙부를 제외한 영역에서 제2 하부전극층(26b)과 제2 수지전극층(28b) 사이에 배치된다. 즉, 제6 수지층(30f)은 제2 단면(12f)의 주변부분을 따라 제2 하부전극층(26b)과 제2 수지전극층(28b) 사이에 배치된다. 또한, 제6 수지층(30f)은 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d) 측에 위치하는 영역에서 적어도 제2 하부전극층(26b)과 제2 수지전극층(28b) 사이에 배치되어 있다. 구체적으로는, 제6 수지층(30f)은 제2 단면(12f)의 중앙부를 제외한 영역에서의 제2 하부전극층(26b)의 일부 표면, 제1 주면(12a) 상에 위치하는 제2 하부전극층(26b)의 일부 표면, 제2 주면(12b) 상에 위치하는 제2 하부전극층(26b)의 일부 표면, 제1 측면(12c)의 제2 하부전극층(26b)의 일부 표면, 및 제2 측면(12d)에 위치하는 제2 하부전극층(26b)의 표면에 배치된다. 따라서, 제6 수지층(30f)은 제2 단면(12f) 측으로부터 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)으로 연신되어 배치된다.
수지전극층(28)은 제1 수지전극층(28a) 및 제2 수지전극층(28b)을 가진다.
제1 수지전극층(28a)은 제1 단면(12e)의 중앙부에서만 제1 하부전극층(26a)과 전기적으로 접속되고, 또한 제1 단면(12e)의 주변부분에서 제5 수지층(30e)을 개재하여 제1 하부전극층(26a)을 덮도록 배치된다. 구체적으로는, 제1 수지전극층(28a)은 제1 단면(12e)의 중앙부를 제외한 영역에서의 제1 하부전극층(26a)의 일부 표면, 제1 주면(12a) 상에 위치하는 제1 하부전극층(26a)의 일부 표면, 제2 주면(12b) 상에 위치하는 제1 하부전극층(26a)의 일부 표면, 제1 측면(12c)에 위치하는 제1 하부전극층(26a)의 표면, 및 제2 측면(12d)에 위치하는 제1 하부전극층(26a)의 표면에서 제5 수지층(30e)을 개재하여 제1 하부전극층(26a)을 덮도록 배치된다.
제2 수지전극층(28b)은, 제2 단면(12f)의 중앙부에서만 제2 하부전극층(26b)과 전기적으로 접속되고, 또한, 제2 단면(12f)의 주변부분에서 제6 수지층(30f)을 개재하여 제2 하부전극층(26b)을 덮도록 배치된다. 구체적으로는, 제2 수지전극층(28b)은 제2 단면(12f)의 중앙부를 제외한 영역에서의 제2 하부전극층(26b)의 일부 표면, 제1 주면(12a) 상에 위치하는 제2 하부전극층(26b)의 일부 표면, 제2 주면(12b) 상에 위치하는 제2 하부전극층(26b)의 표면, 제1 측면(12c)에 위치하는 제2 하부전극층(26b)의 표면, 및 제2 측면(12d)에 위치하는 제2 하부전극층(26b)의 표면에서 제6 수지층(30f)을 개재하여 제2 하부전극층(26b)을 덮도록 배치된다.
도 18에 나타내는 적층 세라믹 콘덴서(210)에 의하면, 도 10에 나타내는 적층 세라믹 콘덴서(110)와 같은 효과를 발휘함과 함께 다음 효과를 발휘한다.
제1 주면(12a) 측 및 제2 주면(12b) 측 뿐만 아니라, 제1 측면(12c) 측 및 제2 측면(12d) 측에도 수지층(30)이 형성됨으로써 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)의 어느 쪽에서도 기판에 대하여 적층 세라믹 콘덴서의 실장이 가능해져, 적층 세라믹 콘덴서를 테이핑할(즉, 제품을 움푹 들어간 형상으로 성형한 테이프에 적층 세라믹 콘덴서를 수납할) 때에, 적층 세라믹 콘덴서의 실장방향의 선별이 불필요해진다. 이것은 특히 적층 세라믹 콘덴서의 T치수와 W치수의 치수가 같은 부품으로 유효하다.
또한, 수지전극층(28)은 제1 단면(12e) 및 제2 단면(12f)의 중앙부에서 하부전극층(26)과 전기적으로 접속되므로, 상술한 발명의 효과와 함께 하부전극층(26)과 수지전극층(28)의 도전성을 확보할 수 있다.
본 발명의 제3 실시형태의 변형예에 따른 적층 세라믹 콘덴서에 대해 설명한다. 도 22는 본 발명의 제3 실시형태의 변형예에 따른 적층 세라믹 콘덴서의 일례를 나타내는 외관사시도이다. 도 23은 본 발명의 제3 실시형태의 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 22의 ⅩⅩⅢ-ⅩⅩⅢ선에서의 단면도이고, 도 24는 본 발명의 제3 실시형태의 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 23의 ⅩⅩⅣ-ⅩⅩⅣ선에서의 단면도이며, 도 25는 본 발명의 제3 실시형태의 변형예에 따른 적층 세라믹 콘덴서를 나타내는 도 23의 ⅩⅩⅤ-ⅩⅩⅤ선에서의 단면도이다. 또한, 이 실시형태에 따른 적층 세라믹 콘덴서(210A)는 외부전극에서의 수지층이 배치되는 형태가 다른 것을 제외하고, 도 1을 이용해서 설명한 적층 세라믹 콘덴서(10)와 같은 구성을 가진다. 따라서, 도 1에 나타낸 적층 세라믹 콘덴서(10)와 동일 부분에는 동일한 부호를 붙이고 그 설명을 생략한다.
적층 세라믹 콘덴서(210A)의 수지층(30)은 제5 수지층(30e) 및 제6 수지층(30f)을 가진다. 또한, 제5 수지층(30e) 및 제6 수지층(30f)이 배치되는 형태는, 적층 세라믹 콘덴서(210)와 공통되므로 그 설명을 생략한다.
제2 주면(12b)에서 수지층(30)이 형성되지 않은 영역(적층체(12)의 표면이 노출되어 있는 영역)을 피복하도록, 제5 수지층(30e)과 제6 수지층(30f) 사이에 제1 피복부(34a)가 배치되고, 제1 주면(12a)에서 수지층(30)이 형성되지 않은 영역(적층체(12)의 표면이 노출되어 있는 영역)을 피복하도록, 제5 수지층(30e)과 제6 수지층(30f) 사이에 제2 피복부(34b)가 배치된다.
또한, 제1 측면(12c)에서 수지층(30)이 형성되지 않은 영역(적층체(12)의 표면이 노출되어 있는 영역)을 피복하도록, 제5 수지층(30e)과 제6 수지층(30f) 사이에 제3 피복부(34c)가 배치되고, 제2 측면(12d)에서 수지층(30)이 형성되지 않은 영역(적층체(12)의 표면이 노출되어 있는 영역)을 피복하도록, 제5 수지층(30e)과 제6 수지층(30f) 사이에 제4 피복부(34d)가 배치된다.
또한, 제1 피복부(34a), 제2 피복부(34b), 제3 피복부(34c) 및 제4 피복부(34d)의 재료는 수지층(30)과 동일하다.
도 22에 나타내는 적층 세라믹 콘덴서(210A)에 의하면, 도 18에 나타내는 적층 세라믹 콘덴서(210)와 같은 효과를 발휘함과 함께 다음 효과를 발휘한다.
이로써, 적층 세라믹 콘덴서(210A)의 제조 공정에서 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)의 일부를 노출하기 위해 마스킹을 할 필요가 없기 때문에, 수지층(30)을 용이하게 형성할 수 있다.
2. 적층 세라믹 콘덴서의 제조 방법
다음으로 이상의 구성으로 이루어지는 적층 세라믹 콘덴서의 제조 방법의 일실시형태에 대해, 도 1에 나타내는 적층 세라믹 콘덴서(10)의 제조 방법을 예로 해서 설명한다.
우선, 세라믹 그린 시트, 내부전극층(16)을 형성하기 위한 내부전극용 도전성 페이스트 및 외부전극(24)의 하부전극층(26)을 형성하기 위한 외부전극용 도전성 페이스트가 준비된다. 또한, 세라믹 그린 시트, 내부전극용 도전성 페이스트 및 외부전극용 도전성 페이스트에는 유기 바인더 및 용제가 포함되지만, 공지된 유기 바인더나 유기용제를 이용할 수 있다.
그리고, 세라믹 그린 시트 상에 예를 들면 소정의 패턴으로 내부전극용 도전성 페이스트를 인쇄하고, 세라믹 그린 시트에는 내부전극 패턴이 형성된다. 또한, 내부 전극용 도전성 페이스트는, 스크린 인쇄법이나 그라비어 인쇄법 등의 공지된 방법에 의해 인쇄할 수 있다.
다음으로, 내부전극 패턴이 인쇄되지 않은 외층용 세라믹 그린 시트가 소정매수 적층되고, 그 위에 내부전극 패턴이 인쇄된 세라믹 그린 시트가 순차 적층되며, 그 위에 외층용 세라믹 그린 시트가 소정매수 적층되고, 머더 적층체가 제작된다. 필요에 따라 이 머더 적층체는 정수압 프레스 등의 수단에 의해 높이방향(x)으로 압착시켜도 된다.
그 후, 머더 적층체가 소정의 형상치수로 절단되고, 그린(green) 적층체 칩이 절단된다. 이 때, 배럴 연마 등에 의해 적층체의 모서리부나 능선부가 라운드형으로 마련되어도 된다. 계속해서, 절단된 그린 적층체 칩이 소성되어, 적층체가 생성된다. 또한, 그린 적층체 칩의 소성온도는 세라믹 재료나 내부전극용 도전성 페이스트 재료에 의존하지만, 900℃ 이상 1300℃ 이하인 것이 바람직하다.
다음으로 하부전극층(26)이 형성된다. 우선 소성 후의 적층체 칩의 양 단면에 외부전극용 도전성 페이스트를 도포하고 베이킹하여, 제1 외부전극(24a)의 제1 하부전극층(26a) 및 제2 외부전극(24b)의 제2 하부전극층(26b)이 형성된다. 베이킹 온도는 700℃ 이상 900℃ 이하인 것이 바람직하다.
계속해서, 수지전극층(28) 및 수지층(30)이 형성된다. 또한, 수지전극층(28) 및 수지층(30)을 형성하는 방법으로서, 2종류의 방법이 있다. 이하, 각각의 방법에 대해 설명한다.
제1 방법에 대해 설명한다.
하부전극층을 형성한 적층체 칩을 수지 페이스트가 충전된 수지 페이스트조(槽)에 대하여 실장면이 되는 제2 주면이 수지 페이스트면과 거의 평행하도록 임의의 깊이에 침지시키고, 하부전극층을 형성한 적층체 칩에 수지 페이스트를 도포한다. 그 후, 250℃ 이상 550℃ 이하의 온도에서 열처리를 행하고, 수지 페이스트를 열경화시켜, 수지층을 형성한다. 그리고, 제2 주면의 일부를 노출시키기 위해, 수지 페이스트가 부착되지 않도록 마스킹을 행하고, 도포를 실시한다. 또한, 도 6에 나타내는 바와 같은 적층 세라믹 콘덴서(10A)를 형성하기 위해, 제2 주면에서 제1 수지층과 제2 수지층 사이에 제1 피복부를 형성하고, 제2 주면의 일부를 노출시키지 않는 경우에는, 마스킹을 할 필요는 없다.
또한, 열처리시의 분위기는 N2분위기인 것이 바람직하다. 또한, 수지의 비산을 막으면서 각종 금속성분의 산화를 막기 위해, 산소농도는 100ppm 이하로 억제하는 것이 바람직하다.
수지층이 형성된 적층체 칩을 단면에서 유지하고, 열경화성 수지 및 금속성분을 포함하는 도전성 수지 페이스트가 충전된 도전성 수지 페이스트조에 대하여 제1 및 제2 단면이 도전성 수지 페이스트면과 평행하게 되도록 하부전극층을 덮을 때까지 침지시켜, 수지층이 형성된 적층체 칩에 도전성 수지 페이스트를 도포한다. 또한, 수지전극층의 단면의 두께를 균일하게 하기 위해 도전성 수지 페이스트 도포 후, 정반(定盤) 등에 가압하고 필요 없는 페이스트를 제거함으로써 단면의 두께를 제어해도 된다.
그 후, 250℃ 이상 550℃ 이하의 온도에서 열처리를 행하여, 도전성 수지 페이스트를 경화시키고, 수지전극층을 형성한다.
또한, 열처리시의 분위기는 N2분위기인 것이 바람직하다. 또한, 수지의 비산을 막으면서 각종 금속성분의 산화를 막기 위해, 산소농도는 100ppm 이하로 억제하는 것이 바람직하다.
제2 방법에 대해 설명한다.
하부전극층을 형성한 적층체 칩을 수지 페이스트가 충전된 수지 페이스트조에 대하여 실장면이 되는 제2 주면이 수지 페이스트면과 거의 평행하게 되도록 임의의 깊이에 침지시켜, 하부전극층을 형성한 적층 칩에 수지 페이스트를 도포한다. 그 후, 120℃ 이상 150℃ 이하의 온도에서 20분 이상 30분 이하의 시간 동안 건조시킨다.
그리고, 수지 페이스트를 도포 건조시킨 적층체 칩을 단면에서 유지하고, 열경화성 수지 및 금속성분을 포함하는 도전성 수지 페이스트가 충전된 도전성 수지 페이스트조에 대하여 제1 및 제2 단면이 도전성 수지 페이스트면과 평행하게 되도록 하부전극층을 덮을 때까지 침지시켜, 수지층이 형성된 적층체 칩에 도전성 수지 페이스트를 도포한다. 또한, 수지전극층의 단면의 두께를 균일하게 하기 위해 도전성 수지 페이스트 도포 후, 정반 등에 가압하고 필요 없는 페이스트를 제거함으로써 단면의 두께를 제어해도 된다.
그 후, 250℃ 이상 550℃ 이하의 온도에서 열처리를 행하고, 건조시킨 수지 페이스트 및 건조시킨 도전성 페이스트를 열경화시켜, 수지층 및 수지전극층을 형성한다.
다음으로 상기 어느 한 쪽의 방법에 의해 수지층 및 수지전극층이 형성된 후, 도금층(32)이 형성된다. 우선, 제1 수지전극층을 덮도록 제1 도금층의 Ni도금층이 형성되고, 제2 수지전극층을 덮도록 제2 도금층의 Ni도금층이 형성된다. 각각의 Ni도금층의 형성 방법은 전해 도금을 이용한다.
또한, 필요에 따라 제1 도금층의 Ni도금층의 표면에 Sn도금층이 형성되고, 제2 도금층의 Ni도금층의 표면에 Sn도금층이 형성된다.
이상과 같이 해서, 적층 세라믹 콘덴서(10)가 제조된다.
3. 실험예
다음으로, 상술의 방법에 의해 얻어진 적층 세라믹 콘덴서에 대해, 수지층을 마련한 실시예와 수지층을 마련하지 않은 비교예의 시료를 준비한 후에, 내(耐)기판굽힘성 시험을 행하였다. 또한, 수지층 및 수지전극층의 형성 방법은, 제1 방법으로 했다.
상술한 적층 세라믹 콘덴서의 제조 방법에 따라, 이하에 기재된 것과 같은 사양을 가지는 도 1에 나타내는 적층 세라믹 콘덴서의 샘플을 제작했다.
실시예 1은 도 1에 나타내는 적층 세라믹 콘덴서(10)이며, 다음과 같은 스펙의 적층 세라믹 콘덴서이다.
·적층 세라믹 콘덴서의 사이즈(설계값): 길이×폭×높이=0.640㎜×0.340㎜×0.340㎜
·유전체층의 재료: BaTiO3
·용량: 1.0㎌
·정격전압: 10V
·내부전극의 재료: Ni
·외부전극의 구조
하부전극층
하부전극층의 재료: Cu와 유리를 포함한다
하부전극층의 두께:10㎛(단면 중앙부의 가장 두꺼운 부분)
수지층
구조: 제2 주면의 표면의 일부는 노출
: 적층체의 양 단면에 있어서 제2 주면으로부터 T치수의 15%의 높이까지 형성
수지층의 두께: 5㎛(하부전극층과 수지전극층 사이에 위치하는 부분)
수지: 에폭시 수지
수지전극층
도전성 필러(금속분): Ag
수지: 에폭시계
도전성 수지층의 두께: 15㎛(단면 중앙부의 가장 두꺼운 부분)
도금층: Ni도금층과 그 표면에 Sn도금층이 배치되는 2층 구조
Ni도금층의 두께: 4.0㎛
Sn도금층의 두께: 3.0㎛
실시예 2는 도 6에 나타내는 적층 세라믹 콘덴서(10A)이다. 즉, 실시예 2는 수지층은 제2 주면이 노출된 표면(하부전극층이 배치되어 있지 않은 영역)을 제1 수지층과 제2 수지층과 연결하고, 제1 피복부로 덮도록 형성되어 있다. 그 외의 사양은 실시예 1과 동일하다.
또한, 비교를 위해 수지층을 가지지 않는 시료의 적층 세라믹 콘덴서를 제작했다. 비교예 1의 적층 세라믹 콘덴서(1)는, 도 26에 나타내는 바와 같이 도 2에 나타내는 적층 세라믹 콘덴서(10)에 대하여 수지층을 마련하지 않는 구성으로 하며, 외부전극(2)은 하부전극층(4)과, 하부전극층(4)을 덮는 수지전극층(6)과, 하부전극층(4) 및 수지전극층(6)을 덮는 도금층(8)에 의해 구성되고, 그 외의 사양은 실시예 1과 동일하게 했다.
또한, 비교예 2의 적층 세라믹 콘덴서(1A)는 도 27에 나타내는 바와 같이 도 2에 나타내는 적층 세라믹 콘덴서(10)에 대하여 수지층을 마련하지 않는 구성으로 하면서, 외부전극(2)은 하부전극층(4)과 하부전극층(4)을 덮는 수지전극층(6)과, 하부전극층(4) 및 수지전극층(6)을 덮는 도금층(8)에 의해 구성된다. 또한, 수지전극층(6)은 하부전극층(4)의 선단부분보다도 양 단면 측을 향해 50㎛ 후퇴시키도록 해서 마련한 것이다. 그 외의 사양은 실시예 1과 동일하게 했다.
(내기판굽힘성 시험)
두께 0.8㎜ 의 JIS기판(유리 에폭시 기판)에 솔더 페이스트를 이용하여, 적층 세라믹 콘덴서의 샘플을 실장했다. 실장되지 않은 기판면으로부터 지름 5㎛인 압봉(壓棒)으로 눌러 기판을 구부리고, 기판에 대하여 기계적 스트레스를 걸었다. 이 때, 유지시간을 5초로 하고 구부림량은 8㎜ 로 했다. 기판을 구부린 후, 기판으로부터 적층 세라믹 콘덴서의 샘플을 떼어내어, 기판면에 대하여 수직방향으로 연마를 행하고 크랙을 관찰하여, 각 시료에서의 크랙이 발생한 샘플의 발생 수를 카운트했다. 각 시료의 샘플수는, n=10으로 했다.
이상의, 적층 세라믹 콘덴서의 각 시료의 각각에 대한 내기판굽힘성 시험의 결과를 표 1에 나타낸다.
Figure pat00001
표 1에 나타내는 바와 같이, 실시예 1 및 실시예 2에 따른 샘플은 본 발명의 구성을 가지고 있고, 즉 실장면 측에서 수지전극층과 하부전극층 사이에 수지층을 마련함으로써 확실하게 하부전극층 상을 수지층으로 덮는 것이 가능해진다. 따라서, 수지전극층 형성의 제어 방법이나 정밀도를 고려하지 않고, 기계강도의 설계 보증을 용이하게 달성할 수 있고, 신뢰성이 높은 적층 세라믹 콘덴서를 얻을 수 있다. 또한, 실시예 1 및 실시예 2와 함께 기판굽힘성 시험에서 불량은 발생하지 않고 있지만, 실시예 2 쪽이 제조 공정상, 용이하게 형성하는 것이 가능하다.
한편, 비교예 1에 따른 샘플은 10개 중 3개의 불량이 발생되고, 비교예 2에 따른 샘플에서는 10개 전부에 대해 불량이 발생되었다. 이 결과로부터 수지전극층에 의해 하부전극층을 덮는 것의 유효성이 시사되었다.
또한, 본 발명은 상기 실시형태에 한정되는 것이 아니고, 그 요지의 범위 내에서 다양하게 변형된다.
예를 들면, 적층 세라믹 콘덴서(10)에 있어서 제1 수지층(30a)은 제1 단면(12e)의 중앙부에서 제2 주면(12b) 측에 위치하는 영역에서 배치되고, 제2 수지층(30b)은 제2 단면(12f)의 중앙부에서 제2 주면(12b) 측에 위치하는 영역에서 배치되어 있지만, 이것에 한정되는 것이 아니고, 제1 수지층(30a)은 적어도 제2 주면(12b) 측에 위치하는 제1 하부전극층(26a)만을 덮도록 하며, 제2 수지층(30b)은 적어도 제2 주면(12b) 측에 위치하는 제2 하부전극층(26b)만을 덮도록 배치되어도 된다.
또한, 적층 세라믹 콘덴서(110)에 있어서, 제1 수지층(30a)은 제1 단면(12e)의 중앙부에서 제2 주면(12b) 측에 위치하는 영역에서 배치되고, 제2 수지층(30b)은 제2 단면(12f)의 중앙부에서 제2 주면(12b) 측에 위치하는 영역에서 배치되어 있는 것에 더하여, 제3 수지층(30c)은 제1 단면(12e)의 중앙부에서 제1 주면(12a) 측에 위치하는 영역에서 배치되고, 제4 수지층(30d)은 제2 단면(12f)의 중앙부에서 제1 주면(12a) 측에 위치하는 영역에서 배치되어 있지만 이것에 한정되는 것이 아니고, 제1 수지층(30a)은 적어도 제2 주면(12b) 측에 위치하는 제1 하부전극층(26a)만을 덮도록 하며, 제2 수지층(30b)은 적어도 제2 주면(12b) 측에 위치하는 제2 하부전극층(26b)만을 덮도록 배치되고, 제3 수지층(30c)은 적어도 제1 주면(12a) 측에 위치하는 제1 하부전극층(26a)만을 덮도록 하며, 제4 수지층(30d)은 적어도 제1 주면(12a) 측에 위치하는 제2 하부전극층(26b)만을 덮도록 배치되어도 된다.
10, 10', 10A, 110, 110A, 210, 210A: 적층 세라믹 콘덴서
12: 적층체 12a: 제1 주면
12b: 제2 주면 12c: 제1 측면
12d: 제2 측면 12e: 제1 단면
12f: 제2 단면 14: 유전체층
14a: 외층부 14b: 내층부
16: 내부전극 16a: 제1 내부전극
16b: 제2 내부전극 18a: 제1 인출전극부
18b: 제2 인출전극부 20a: 제1 노출부
20b: 제2 노출부 22a: 대향전극부
22b: 측부(W갭) 22c: 단부(L갭)
24: 외부전극 24a: 제1 외부전극
24b: 제2 외부전극 26: 하부전극층
26a: 제1 하부전극층 26b: 제2 하부전극층
28: 수지전극층 28a: 제1 수지전극층
28b: 제2 수지전극층 30: 수지층
30a: 제1 수지층 30b: 제2 수지층
30c: 제3 수지층 30d: 제4 수지층
30e: 제5 수지층 30f: 제6 수지층
32: 도금층 32a: 제1 도금층
32b: 제2 도금층 34a: 제1 피복부
34b: 제2 피복부 34c: 제3 피복부
34d: 제4 피복부 x: 높이방향
y: 폭방향 z: 길이방향

Claims (9)

  1. 적층된 복수개의 유전체층과 복수개의 내부전극층을 포함하고, 높이방향에서 마주하는 제1 주면(主面) 및 제2 주면과, 높이방향과 직교하는 폭방향에서 마주하는 제1 측면 및 제2 측면과, 높이방향 및 폭방향과 직교하는 길이방향에서 마주하는 제1 단면(端面) 및 제2 단면을 포함하는 적층체와,
    상기 내부전극층에 접속되는 상기 단면 상, 및 상기 제1 및 제2 주면 상의 일부, 및 제1 및 제2 측면 상의 일부에 배치된 한 쌍의 외부전극을 가지는 적층 세라믹 콘덴서에 있어서,
    상기 적층체의 제2 주면이 실장면이 되고,
    상기 한 쌍의 외부전극의 각각은,
    도전성 금속 및 유리 성분을 포함하는 하부전극층과, 열경화성 수지 및 금속성분을 포함하는 수지전극층과, 도전성 성분을 가지지 않는 수지층을 포함하며,
    상기 하부전극층은 상기 제1 단면 및 제2 단면으로부터 상기 제1 주면 및 상기 제2 주면의 일부, 상기 제1 측면 및 상기 제2 측면의 일부까지 연장되어 배치되어 있고,
    상기 수지층은 적어도 상기 제2 주면 측에 위치하는 영역에서 상기 하부전극층을 덮도록 배치되어 있으며,
    상기 수지전극층은 상기 수지층이 배치되어 있지 않은 부분에서의 상기 하부전극층을 덮으면서 상기 수지층 상을 덮는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 수지층은 상기 제2 주면 측으로부터 상기 제1 단면 및 상기 제2 단면 중 적어도 일부에까지 각각 연장되어 배치되는 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 수지층은 상기 제2 주면에서, 상기 하부전극층이 배치되어 있지 않은 영역 전체를 덮고 있는 적층 세라믹 콘덴서.
  4. 제1항 또는 제2항에 있어서,
    상기 수지전극층은 상기 수지층이 배치되어 있지 않은 부분에서의 상기 하부전극층을 직접 덮고 있는 적층 세라믹 콘덴서.
  5. 제1항 또는 제2항에 있어서,
    상기 제1 주면 또는 상기 제2 주면, 상기 제1 측면 또는 상기 제2 측면 상에 위치하는 하부전극층 상의 수지층의 두께와 상기 수지층 상에 위치하는 상기 수지전극층의 합계의 두께는, 상기 제1 단면 또는 상기 제2 단면 상에 위치하는 하부전극층에 직접 배치되는 수지전극층의 두께와 대략 동등한 적층 세라믹 콘덴서.
  6. 제1항 또는 제2항에 있어서,
    상기 수지전극층 상에는, 도금층이 배치되어 있는 적층 세라믹 콘덴서.
  7. 제1항 또는 제2항에 있어서,
    상기 수지층은 상기 제1 주면 측에 위치하는 영역 중 적어도 일부에서 상기 하부전극층을 덮도록 배치되어 있으며,
    상기 수지전극층은 상기 수지층이 배치되어 있지 않은 부분에서의 상기 하부전극층을 덮으면서 상기 수지층 상을 덮는 적층 세라믹 콘덴서.
  8. 제1항 또는 제2항에 있어서,
    상기 수지층은 상기 제1 측면 측 및 상기 제2 측면 측에 위치하는 영역에서 상기 하부전극층을 덮도록 배치되어 있으며,
    상기 수지전극층은 상기 수지층이 배치되어 있지 않은 부분에서의 상기 하부전극층을 덮으면서 상기 수지층 상을 덮는 적층 세라믹 콘덴서.
  9. 제8항에 있어서,
    상기 수지층은 상기 제1 측면 측 및 상기 제2 측면 측에서 상기 제1 단면 및 상기 제2 단면 중 적어도 일부에까지 연장되어 배치되며,
    상기 수지전극층은 상기 제1 및 제2 단면 중앙부에서만 상기 하부전극층과 접속되면서 상기 수지층 상을 덮는 적층 세라믹 콘덴서.
KR1020180126803A 2017-10-31 2018-10-23 적층 세라믹 콘덴서 KR102242091B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017211319A JP6806035B2 (ja) 2017-10-31 2017-10-31 積層セラミックコンデンサ
JPJP-P-2017-211319 2017-10-31

Publications (2)

Publication Number Publication Date
KR20190049479A true KR20190049479A (ko) 2019-05-09
KR102242091B1 KR102242091B1 (ko) 2021-04-20

Family

ID=66243163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180126803A KR102242091B1 (ko) 2017-10-31 2018-10-23 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US10950385B2 (ko)
JP (1) JP6806035B2 (ko)
KR (1) KR102242091B1 (ko)
CN (1) CN109727770B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200132687A (ko) * 2019-05-15 2020-11-25 가부시키가이샤 무라타 세이사쿠쇼 전자부품의 실장 구조체 및 그 제조 방법
KR20210080319A (ko) * 2019-08-28 2021-06-30 삼성전기주식회사 적층형 전자 부품
US11183332B2 (en) 2019-09-18 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
US11380488B2 (en) 2019-08-28 2022-07-05 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component for enhanced moisture resistance and bending strength
US11469444B2 (en) 2019-10-16 2022-10-11 Samsung Electro-Mechanics Co., Ltd. All solid battery
US11508522B2 (en) 2019-12-18 2022-11-22 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
US11626248B2 (en) 2019-07-16 2023-04-11 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102599720B1 (ko) * 2016-09-23 2023-11-09 티디케이가부시기가이샤 전자 부품 및 전자 부품 장치
JP7279894B2 (ja) * 2018-09-13 2023-05-23 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ
JP7230517B2 (ja) * 2019-01-15 2023-03-01 Tdk株式会社 電子部品
JP7234638B2 (ja) * 2019-01-15 2023-03-08 Tdk株式会社 電子部品
KR102222944B1 (ko) * 2019-02-01 2021-03-05 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102211744B1 (ko) * 2019-02-21 2021-02-04 삼성전기주식회사 적층형 커패시터
JP7070840B2 (ja) * 2019-03-29 2022-05-18 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP2021034458A (ja) * 2019-08-21 2021-03-01 株式会社村田製作所 積層セラミック電子部品
CN112447396B (zh) * 2019-08-28 2023-05-16 三星电机株式会社 多层电子组件
KR102283077B1 (ko) 2019-09-06 2021-07-30 삼성전기주식회사 적층형 전자 부품
KR20190116166A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층형 커패시터
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品
KR20190116183A (ko) * 2019-09-20 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
KR20190116181A (ko) * 2019-09-20 2019-10-14 삼성전기주식회사 적층형 전자 부품
JP7234974B2 (ja) * 2020-02-27 2023-03-08 株式会社村田製作所 積層セラミック電子部品
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174866A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174865A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP7405014B2 (ja) * 2020-06-22 2023-12-26 Tdk株式会社 電子部品及び電子部品の製造方法
JP2022061638A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
US20220181084A1 (en) * 2020-12-08 2022-06-09 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same
KR20220092166A (ko) * 2020-12-24 2022-07-01 삼성전기주식회사 적층형 전자 부품
KR20220096938A (ko) 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품
JP7471040B2 (ja) 2021-02-01 2024-04-19 Tdk株式会社 電子部品
JP2022129225A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ
JP2022134972A (ja) * 2021-03-04 2022-09-15 株式会社村田製作所 積層セラミック電子部品
JP2022142213A (ja) 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022142214A (ja) * 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2023046622A (ja) * 2021-09-24 2023-04-05 株式会社村田製作所 積層セラミックコンデンサ
KR20230091622A (ko) * 2021-12-16 2023-06-23 삼성전기주식회사 세라믹 전자부품
KR20230103631A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 전자 부품
KR20230103495A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 커패시터
KR20230114068A (ko) * 2022-01-24 2023-08-01 삼성전기주식회사 적층형 전자 부품
JP2024014404A (ja) * 2022-07-22 2024-02-01 太陽誘電株式会社 全固体電池およびその製造方法
US20240222027A1 (en) * 2023-01-02 2024-07-04 Samsung Electro-Mechanics Co., Ltd. Multilayered capacitor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162771A (ja) 1997-11-25 1999-06-18 Kyocera Corp 積層セラミックコンデンサ
JP2009088319A (ja) * 2007-10-01 2009-04-23 Taiyo Yuden Co Ltd 積層電子部品とその製造方法
JP2014027085A (ja) * 2012-07-26 2014-02-06 Tdk Corp 電子部品
WO2014024593A1 (ja) * 2012-08-09 2014-02-13 株式会社村田製作所 セラミック電子部品
KR20150051667A (ko) * 2013-11-05 2015-05-13 삼성전기주식회사 적층 세라믹 커패시터

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3528077A1 (de) * 1985-08-05 1987-02-12 Siemens Ag Elektrischer kondensator, insbesondere in chip-bauweise
ATE51462T1 (de) * 1985-12-17 1990-04-15 Siemens Bauelemente Ohg Elektrisches bauelement in chip-bauweise.
JP4423707B2 (ja) * 1999-07-22 2010-03-03 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
JP4349235B2 (ja) * 2004-08-09 2009-10-21 株式会社村田製作所 積層電子部品およびその製造方法
JP2008085280A (ja) * 2006-09-26 2008-04-10 Taiyo Yuden Co Ltd 表面実装型電子部品とその製造方法
JP2008181956A (ja) * 2007-01-23 2008-08-07 Tdk Corp セラミック電子部品
JP5278709B2 (ja) * 2009-12-04 2013-09-04 株式会社村田製作所 導電性樹脂組成物およびチップ型電子部品
KR101525652B1 (ko) * 2012-05-04 2015-06-03 삼성전기주식회사 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
KR101462769B1 (ko) * 2013-03-28 2014-11-20 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
CN105900195B (zh) * 2014-01-17 2018-10-26 京瓷株式会社 层叠型电子部件及其安装构造体
US10297387B2 (en) * 2016-11-21 2019-05-21 Samsung Electro-Mechanics Co., Ltd. Stress and moisture resistant capacitor and method of manufacturing the same
KR102653205B1 (ko) * 2016-11-23 2024-04-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20180073358A (ko) * 2016-12-22 2018-07-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20180072974A (ko) * 2016-12-22 2018-07-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162771A (ja) 1997-11-25 1999-06-18 Kyocera Corp 積層セラミックコンデンサ
JP2009088319A (ja) * 2007-10-01 2009-04-23 Taiyo Yuden Co Ltd 積層電子部品とその製造方法
JP2014027085A (ja) * 2012-07-26 2014-02-06 Tdk Corp 電子部品
WO2014024593A1 (ja) * 2012-08-09 2014-02-13 株式会社村田製作所 セラミック電子部品
KR20150051667A (ko) * 2013-11-05 2015-05-13 삼성전기주식회사 적층 세라믹 커패시터

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342122B2 (en) 2019-05-15 2022-05-24 Murata Manufacturing Co., Ltd. Electronic component assembly and method for manufacturing the same
KR20200132687A (ko) * 2019-05-15 2020-11-25 가부시키가이샤 무라타 세이사쿠쇼 전자부품의 실장 구조체 및 그 제조 방법
US11626248B2 (en) 2019-07-16 2023-04-11 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR20210080319A (ko) * 2019-08-28 2021-06-30 삼성전기주식회사 적층형 전자 부품
US11380488B2 (en) 2019-08-28 2022-07-05 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component for enhanced moisture resistance and bending strength
US11862404B2 (en) 2019-08-28 2024-01-02 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component for enhanced moisture resistance and bending strength
US11817271B2 (en) 2019-08-28 2023-11-14 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component including a silicon organic compound layer arranged between layers of an external electrode
US11183332B2 (en) 2019-09-18 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
US11600443B2 (en) 2019-09-18 2023-03-07 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
US11848415B2 (en) 2019-10-16 2023-12-19 Samsung Electro-Mechanics Co., Ltd. All solid battery
US11469444B2 (en) 2019-10-16 2022-10-11 Samsung Electro-Mechanics Co., Ltd. All solid battery
US11508522B2 (en) 2019-12-18 2022-11-22 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
US11798747B2 (en) 2019-12-18 2023-10-24 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component

Also Published As

Publication number Publication date
US10950385B2 (en) 2021-03-16
CN109727770A (zh) 2019-05-07
KR102242091B1 (ko) 2021-04-20
CN109727770B (zh) 2022-02-18
JP2019083291A (ja) 2019-05-30
JP6806035B2 (ja) 2021-01-06
US20190131076A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
KR102242091B1 (ko) 적층 세라믹 콘덴서
US10840021B2 (en) Multilayer ceramic electronic component
US8988850B1 (en) Ceramic electronic component
US10074483B2 (en) Ceramic electronic component
US10186378B2 (en) Multilayer ceramic capacitor
US11062848B2 (en) Multilayer ceramic electronic component
KR102112107B1 (ko) 전자부품 및 전자부품의 제조 방법
JP6923118B2 (ja) 積層セラミック電子部品及びその製造方法
US10879004B2 (en) Multilayer ceramic capacitor and multilayer ceramic capacitor-mounting structure
JP2021034440A (ja) 積層セラミック電子部品
JP2021034458A (ja) 積層セラミック電子部品
US10079096B2 (en) Ceramic capacitor
US10361032B2 (en) Ceramic capacitor including first, second, and third external electrodes wrapping around side and principal surfaces
US10361031B2 (en) Ceramic capacitor including first, second, and third external electrodes wrapping around side and principal surfaces
US11398351B2 (en) Multilayer ceramic capacitor, mount structure of multilayer ceramic capacitor, and series of electronic components
JP2019040943A (ja) 積層セラミックコンデンサ
JP2019179820A (ja) 積層セラミックコンデンサ
US11817266B2 (en) Conductive paste and ceramic electronic component
JP2023089896A (ja) セラミック電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant