JP2021174866A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2021174866A
JP2021174866A JP2020077299A JP2020077299A JP2021174866A JP 2021174866 A JP2021174866 A JP 2021174866A JP 2020077299 A JP2020077299 A JP 2020077299A JP 2020077299 A JP2020077299 A JP 2020077299A JP 2021174866 A JP2021174866 A JP 2021174866A
Authority
JP
Japan
Prior art keywords
interposer
electrode
conductive
hole
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020077299A
Other languages
English (en)
Inventor
聡史 横溝
Satoshi Yokomizo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020077299A priority Critical patent/JP2021174866A/ja
Priority to US17/236,030 priority patent/US11404208B2/en
Priority to CN202110433125.3A priority patent/CN113555219B/zh
Priority to KR1020210052155A priority patent/KR102644902B1/ko
Publication of JP2021174866A publication Critical patent/JP2021174866A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations

Abstract

【課題】コンデンサ本体に対するインタポーザの姿勢を安定させることが可能な積層セラミックコンデンサを提供すること。【解決手段】インタポーザ４は、長さ方向の第１外部電極３ａ側において、インタポーザ４を積層方向に貫通し且つ第１接合電極４１ａと第１実装電極４２ａとを導通する第１貫通導通部４３ａを有し、長さ方向の第２外部電極３ｂ側において、インタポーザ４を積層方向に貫通し且つ第２接合電極４１ｂと第２実装電極４２ｂとを導通する第２貫通導通部４３ｂを有し、第１接合電極４１ａは、インタポーザ４の長さ方向の一方の側の第１インタポーザ端面の一部を覆う第１部分５０ａを有し、第２接合電極４１ｂは、インタポーザ４の長さ方向の他方の側の第２インタポーザ端面の一部を覆う第２部分５０ｂを有する。【選択図】図１５

Description

本発明は、積層セラミックコンデンサに関する。
近年、大容量で、且つ小型の積層セラミックコンデンサが求められている。このような積層セラミックコンデンサは、誘電率の比較的高い強誘電体材料である誘電体層と内部電極とが交互に積み重ねられた内層部を有する。そして、その内層部の上部と下部とに外層部としての誘電体層が配置されて直方体状の積層体本体が形成され、積層体本体の幅方向の両側面にサイドギャップ部が設けられて積層体が形成され、積層体の長手方向の両端面に外部電極が設けられてコンデンサ本体が形成される。
さらに、いわゆる「鳴き」の発生を抑制するために、コンデンサ本体における基板に実装される側に配置されるインタポーザを備える積層セラミックコンデンサが知られている（特許文献１参照）。
そして、コンデンサ本体とインタポーザとは、半田により接合されている（特許文献１参照）。
特開２０１５−２３２０９号公報
しかし、従来技術によると、半田が溶融した際に、コンデンサ本体に対するインタポーザの姿勢が不安定となり、半田が固まった後でコンデンサ本体の姿勢にばらつきが生じやすい。
本発明は、コンデンサ本体に対するインタポーザの姿勢を安定させることが可能な積層セラミックコンデンサを提供することを目的とする。
上記課題を解決するために本発明は、誘電体層と内部電極層とが交互に積層され、積層方向の一方に第１主面、前記積層方向の他方に第２主面、前記積層方向と交差する長さ方向の一方に第１端面、及び、前記長さ方向の他方に第２端面、を有する積層体、前記積層体の前記第１端面に配置され、前記第１端面から前記第１主面の一部及び前記第２主面の一部まで延びる第１外部電極、並びに前記積層体の前記第２端面に配置され、前記第２端面から前記第１主面の一部及び前記第２主面の一部まで延びる第２外部電極、を備えるコンデンサ本体と、前記コンデンサ本体における前記第２主面側に配置され、前記第２主面と対向する第１面、及び前記第１面と反対側の第２面、を有するインタポーザと、を具備する積層セラミックコンデンサであって、前記インタポーザは、前記長さ方向の前記第１外部電極側において、前記第１面側に第１接合電極、前記第２面側に第１実装電極、及び、前記インタポーザを前記積層方向に貫通し且つ前記第１接合電極と前記第１実装電極とを導通する第１貫通導通部を有し、前記長さ方向の前記第２外部電極側において、前記第１面側に第２接合電極、前記第２面側に第２実装電極、及び、前記インタポーザを前記積層方向に貫通し且つ前記第２接合電極と前記第２実装電極とを導通する第２貫通導通部を有し、前記第１接合電極は、前記インタポーザの前記長さ方向の前記一方の側の第１インタポーザ端面の一部を覆う第１部分を有し、前記第２接合電極は、前記インタポーザの前記長さ方向の前記他方の側の第２インタポーザ端面の一部を覆う第２部分を有すること、を特徴とする。
本発明によれば、コンデンサ本体に対するインタポーザの姿勢を安定させることが可能な積層セラミックコンデンサを提供することができる。
第１実施形態の積層セラミックコンデンサの基板に実装された状態の概略斜視図である。 第１実施形態の積層セラミックコンデンサの図１におけるＩＩ−ＩＩ線に沿った断面図である。 第１実施形態の積層セラミックコンデンサの図１におけるＩＩＩ−ＩＩＩ線に沿った断面図である。 第１実施形態の積層セラミックコンデンサの積層体の概略斜視図である。 第１実施形態の積層セラミックコンデンサの積層体本体の概略斜視図である。 第１実施形態における、図２の丸で囲んだ箇所の積層セラミックコンデンサ部分の拡大図であり、（ａ）は第１実施形態、（ｂ）及び（ｃ）は第１実施形態の変形形態である。 積層セラミックコンデンサの製造方法を説明するフローチャートである。 素材シートの模式平面図である。 素材シートの積層状態を示す概略図である。 マザーブロックの模式的斜視図である。 第２実施形態における、積層セラミックコンデンサの部分拡大図であり、（ａ）は長さ方向の一方、（ｂ）は長さ方向の他方である。 第２実施形態の変形形態における、積層セラミックコンデンサの部分拡大図であり、（ａ）は長さ方向の一方、（ｂ）は長さ方向の他方である。 第２実施形態の変形形態の積層セラミックコンデンサを第２面側から見た図である。 第３実施形態における、積層セラミックコンデンサの基板に実装された状態の部分拡大図であり、（ａ）は長さ方向の一方、（ｂ）は長さ方向の他方である。 第４実施形態における、積層セラミックコンデンサの部分拡大図であり、（ａ）は長さ方向の一方、（ｂ）は長さ方向の他方である。 第５実施形態における、積層セラミックコンデンサの部分拡大図であり、（ａ）は長さ方向の一方、（ｂ）は長さ方向の他方である。
（第１実施形態）
まず、本発明の第１実施形態にかかる積層セラミックコンデンサ１について説明する。
図１は、第１実施形態の積層セラミックコンデンサ１の基板２００に実装された状態の概略斜視図である。図２は、第１実施形態の積層セラミックコンデンサ１の図１におけるＩＩ−ＩＩ線に沿った断面図である。図３は、第１実施形態の積層セラミックコンデンサ１の図１におけるＩＩＩ−ＩＩＩ線に沿った断面図である。
積層セラミックコンデンサ１は、略直方体形状で、積層体２と積層体２の両端に設けられた一対の外部電極３とを備えるコンデンサ本体１Ａ、及び、コンデンサ本体１Ａに取り付けられたインタポーザ４を備える。また、積層体２は、誘電体層１４と内部電極層１５とを複数組含む内層部１１を含む。
以下の説明において、積層セラミックコンデンサ１の向きを表わす用語として、積層セラミックコンデンサ１において、一対の外部電極３が設けられている方向を長さ方向Ｌとする。誘電体層１４と内部電極層１５とが積層されている方向を積層方向Ｔとする。長さ方向Ｌ及び積層方向Ｔのいずれにも交差する方向を幅方向Ｗとする。なお、実施形態においては、幅方向Ｗは長さ方向Ｌ及び積層方向Ｔのいずれにも直交している。
図４は、積層体２の概略斜視図である。積層体２は、積層体本体１０と、サイドギャップ部３０とを備える。図５は、積層体本体１０の概略斜視図である。
以下の説明において、図４に示す積層体２の６つの外表面のうち、積層方向Ｔに相対する一対の外表面を第１主面Ａａと第２主面Ａｂとし、幅方向Ｗに相対する一対の外表面を第１側面Ｂａと第２側面Ｂｂとし、長さ方向Ｌに相対する一対の外表面を第１端面Ｃａと第２端面Ｃｂとする。
なお、第１主面Ａａと第２主面Ａｂとを特に区別して説明する必要のない場合、まとめて主面Ａとし、第１側面Ｂａと第２側面Ｂｂとを特に区別して説明する必要のない場合、まとめて側面Ｂとし、第１端面Ｃａと第２端面Ｃｂとを特に区別して説明する必要のない場合、まとめて端面Ｃとして説明する。
積層体２は、角部Ｒ１及び稜線部Ｒ２に丸みがつけられていることが好ましい。角部Ｒ１は、主面Ａと、側面Ｂと、端面Ｃとが交わる部分である。稜線部Ｒ２は、積層体２の２面、すなわち主面Ａと側面Ｂ、主面Ａと端面Ｃ、又は、側面Ｂと端面Ｃが交わる部分である。
また、積層体２の主面Ａ、側面Ｂ、端面Ｃの一部又は全部に凹凸等が形成されていてもよい。積層体２の寸法は、特に限定されないが、長さ方向Ｌ寸法が０．２ｍｍ以上１０ｍｍ以下、幅方向Ｗ寸法が０．１ｍｍ以上１０ｍｍ以下、積層方向Ｔ寸法が０．１ｍｍ以上５ｍｍ以下であることが好ましい。
積層体本体１０は、図５に示すように、内層部１１と、内層部１１の第１主面Ａａ側に配置される上部外層部１２ａと、内層部１１の第２主面Ａｂ側に配置される下部外層部１２ｂとを備える。
内層部１１は、積層方向Ｔに沿って交互に積層された誘電体層１４と内部電極層１５とを複数組含む。
誘電体層１４は、厚みが０．５μｍ以下である。誘電体層１４は、セラミック材料で製造されている。セラミック材料としては、例えば、ＢａＴｉＯ３を主成分とする誘電体セラミックが用いられる。また、セラミック材料として、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物等の副成分のうちの少なくとも一つを添加したものを用いてもよい。なお、積層体本体１０を構成する誘電体層１４の枚数は、上部外層部１２ａ及び下部外層部１２ｂも含めて１５枚以上７００枚以下であることが好ましい。
内部電極層１５は、複数の第１内部電極層１５ａと、複数の第２内部電極層１５ｂとを備える。第１内部電極層１５ａと第２内部電極層１５ｂとは、交互に配置されている。なお、第１内部電極層１５ａと第２内部電極層１５ｂとを特に区別して説明する必要のない場合、まとめて内部電極層１５として説明する。
第１内部電極層１５ａは、第２内部電極層１５ｂと対向する第１対向部１５２ａと、第１対向部１５２ａから第１端面Ｃａ側に引き出された第１引き出し部１５１ａとを備える。第１引き出し部１５１ａの端部は、第１端面Ｃａに露出し、後述の第１外部電極３ａに電気的に接続されている。
第２内部電極層１５ｂは、第１内部電極層１５ａと対向する第２対向部１５２ｂと、第２対向部１５２ｂから第２端面Ｃｂに引き出された第２引き出し部１５１ｂとを備える。第２引き出し部１５１ｂの端部は、後述の第２外部電極３ｂに電気的に接続されている。
第１内部電極層１５ａの第１対向部１５２ａと、第２内部電極層１５ｂの第２対向部１５２ｂとに電荷が蓄積され、コンデンサの特性が発現する。
内部電極層１５は、例えばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等に代表される金属材料により形成されていることが好ましい。内部電極層１５の厚みは、例えば、０．５μｍ以上２．０ｍｍ程度であることが好ましい。内部電極層１５の枚数は、第１内部電極層１５ａ及び第２内部電極層１５ｂを合わせて１５枚以上２００枚以下であることが好ましい。
外層部１２は、内層部１１の誘電体層１４と同じ材料で製造されている。そして、外層部１２の厚みは例えば２０μｍ以下であり、１０μｍ以下であることがより好ましい。
サイドギャップ部３０は、積層体本体１０の第１側面Ｂａ側に設けられた第１サイドギャップ部３０ａと、積層体本体１０の第２側面Ｂｂ側に設けられた第２サイドギャップ部３０ｂと、を備える。
なお、第１サイドギャップ部３０ａと第２サイドギャップ部３０ｂとを特に区別して説明する必要のない場合、まとめてサイドギャップ部３０として説明する。
サイドギャップ部３０は、積層体本体１０の両側面に露出している内部電極層１５の幅方向Ｗ側の端部を、その端部に沿って覆う。サイドギャップ部３０は、誘電体層１４と同様の材料で製造されているが、さらに焼結助剤として、Ｍｇ（マグネシウム）を含む。Ｍｇは、サイドギャップ部３０の焼結時に内部電極層１５側に移動することで、サイドギャップ部３０における内部電極層１５と接する側に偏析している。また、積層体本体１０とサイドギャップ部３０との間には、界面が存在している。
サイドギャップ部３０の厚みは、例えば２０μｍであり、１０μｍ以下であることが好ましい。
また、実施形態でサイドギャップ部３０は１層であるが、これに限定されず、サイドギャップ部３０は、外側に位置する外側サイドギャップ層と内部電極層１５側に位置する内側サイドギャップ層との２層構造としてもよい。
この場合、内側サイドギャップ層より外側サイドギャップ層のＳｉの含有量を多くすることが好ましい。これにより、サイドギャップ部３０の強度の向上を図ることができるため、積層セラミックコンデンサ１の抗折強度が向上する。さらに、サイドギャップ部３０に亀裂や欠けが生じ難くなり、水分の浸入を防止することができるため、積層セラミックコンデンサ１の絶縁性を確保することができる。その結果、信頼性の向上した積層セラミックコンデンサ１を提供することができる。また、外側サイドギャップ層と内側サイドギャップ層との間には界面が存在し、この界面により積層セラミックコンデンサ１にかかる応力を緩和することができる。
外部電極３は、積層体２の第１端面Ｃａに設けられた第１外部電極３ａと、積層体２の第２端面Ｃｂに設けられた第２外部電極３ｂとを備える。なお、第１外部電極３ａと第２外部電極３ｂとを特に区別して説明する必要のない場合、まとめて外部電極３として説明する。外部電極３は、端面Ｃだけでなく、主面Ａ及び側面Ｂの端面Ｃ側の一部も覆っている。
上述のように、第１内部電極層１５ａの第１引き出し部１５１ａの端部は第１端面Ｃａに露出し、第１外部電極３ａに電気的に接続されている。また、第２内部電極層１５ｂの第２引き出し部１５１ｂの端部は第２端面Ｃｂに露出し、第２外部電極３ｂに電気的に接続されている。これにより、第１外部電極３ａと第２外部電極３ｂとの間は、複数のコンデンサ要素が電気的に並列に接続された構造となっている。
また、図２に示すように外部電極３は、下地電極層３１と、下地電極層３１上に配置される導電性樹脂層３２と、導電性樹脂層３２上に配置されるめっき層３３とを備える３層構造を有する。
なお、本実施形態では外部電極３を３層構造としたが、これに限定されず、３層以外の、例えば２層構造等であってもよい。
下地電極層３１は、例えば、導電性金属とガラスとを含む導電性ペーストを塗布、焼き付けることにより形成される。下地電極層３１の導電性金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等を用いることができる。
導電性樹脂層３２は下地電極層３１を覆うように配置されている。導電性樹脂層３２は、熱硬化性樹脂と、金属成分と、を含む任意の構成である。熱硬化性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂等の公知の種々の熱硬化性樹脂を使用することができる。金属成分としては、例えばＡｇ、もしくは、卑金属粉の表面にＡｇコーティングされた金属粉を用いることができる。
めっき層３３は、例えば、Ｃｕ、Ｎｉ、Ｓｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等からなる群から選ばれる１種の金属又は当該金属を含む合金のめっきからなることが好ましい。
このように、導電性樹脂層３２は、熱硬化性樹脂を含むため、例えば、めっき膜や導電性ペーストの焼成物からなる下地電極層３１よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層３２が緩衝層として機能し、積層セラミックコンデンサ１にクラックが発生することを防止するとともに、圧電振動を吸収しやすく、「鳴き」の抑制効果を有する。
図６は、第１実施形態における、図２の丸で囲んだ箇所の積層セラミックコンデンサ１の部分拡大図であり、図６（ａ）は第１実施形態、図６（ｂ）及び図６（ｃ）は第１実施形態の変形形態である。なお、図６は、長さ方向Ｌの一方である図２の左側の拡大図である。長さ方向Ｌの一方である図２の右側の構成は左右が逆になるだけで略同様であるので、図２で示すのみとする。
インタポーザ４は、板状のインタポーザ本体４０を備える。インタポーザ本体４０は、絶縁性樹脂を主な材質とした一枚の板材により構成される。インタポーザ本体４０は、平面視においてコンデンサ本体１Ａと略同じ大きさの略矩形状に形成される。
インタポーザ本体４０は、コンデンサ本体１Ａの第２主面Ａｂ側に配置され、第２主面Ａｂと対向する第１面４ａと、第１面４ａと反対側の第２面４ｂとを有する。図１、図２図３、及び図６に示すように、積層方向Ｔの第１主面Ａａ側を上、第２主面Ａｂ側を下としたときに、上面である第１面４ａはコンデンサ本体の第２主面Ａｂ側であり、下面である第２面４ｂは、積層セラミックコンデンサ１が実装される基板２００に取り付けられる。
インタポーザ本体４０の長さ方向Ｌの第１外部電極３ａ側における、第１面４ａ側に第１接合電極４１ａ、第２面４ｂ側に第１実装電極４２ａ、及び、インタポーザ本体４０を積層方向Ｔに貫通し且つ第１接合電極４１ａと第１実装電極４２ａとを導通する第１貫通導通部４３ａが設けられている。そして、第１外部電極３ａと第１接合電極４１ａとは、例えば接合用の半田である第１導電接合剤４４ａで導電接合されている。
インタポーザ本体４０の長さ方向Ｌの第２外部電極３ｂ側には、第１面４ａ側に第２接合電極４１ｂ、第２面側に第２実装電極４２ｂ、及び、インタポーザ本体４０を積層方向Ｔに貫通し、第２接合電極と第２実装電極４２ｂとを導通する第２貫通導通部４３ｂが設けられている。そして、第２外部電極３ｂと第２接合電極４１ｂとは、例えば接合用の半田である第２導電接合剤４４ｂで導電接合されている。
ここで、第１外部電極３ａと第１導電接合剤４４ａとの接合領域である図６に示す第１接合領域４５ａは、第１貫通導通部４３ａの第１面４ａ側の端部Ｐａの直上まで延びている。
第２外部電極３ｂと第２導電接合剤４４ｂとの接合領域である第２接合領域４５ｂは、第２貫通導通部４３ｂの第２面４ｂ側の端部の直上まで延びている。
なお、第１接合領域４５ａとは、第１外部電極３ａと第１導電接合剤４４ａとが密着し、間に空間が存在せず、電気的に接続されている領域である。
第２接合領域４５ｂとは、第２外部電極３ｂと第２導電接合剤４４ｂとが密着し、間に空間が存在せず、電気的に接続されている領域である。
第１貫通導通部４３ａは、インタポーザ本体４０を積層方向Ｔに貫通する第１貫通孔４６ａの内壁に設けられた第１金属膜であり、実施形態で第１金属膜は、第１貫通孔４６ａの内壁の全面を覆っている。
第２貫通導通部４３ｂは、インタポーザ本体４０を積層方向Ｔに貫通する第２貫通孔４６ｂの内壁に設けられた第２金属膜であり、実施形態で第２金属膜は、第２貫通孔４６ｂの内壁の全面を覆っている。
第１実施形態で、第１外部電極３ａと第１導電接合剤４４ａとの接合領域である第１接合領域４５ａは、第１貫通導通部４３ａ上端の、第１外部電極３ａ側端部Ｐａの直上まで延び、さらに第１貫通孔４６ａを超えて、第１貫通孔４６ａの直上の全領域にわたって延びている。
第２外部電極３ｂと第２導電接合剤４４ｂとの接合領域である第２接合領域４５ｂは、第２貫通導通部４３ｂ上端の、第２外部電極３ｂ側端部Ｐｂの直上まで延び、さらに、第２貫通孔４６ｂを超えて、第２貫通孔４６ｂの直上の全領域にわたって延びている。
ただし、これに限定されない。図６（ｂ）に示すように、第１接合領域４５ａは、第１貫通孔４６ａの直上の全領域でなく一部のみ覆っていてもよい。第２接合領域４５ｂは、第２貫通孔４６ｂの直上の全領域でなく一部のみ覆っていてもよい。
なお、第１実施形態では、図６（ａ）に示すように、第１貫通孔４６ａの内部には、接合用の半田である第１導電接合剤４４ａが流入しておらず、第１貫通孔４６ａの内壁に設けられた第１金属膜が第１貫通導通部４３ａとして機能する。
第２貫通孔４６ｂの内部には、接合用の半田である第２導電接合剤４４ｂが流入しておらず、第２貫通孔４６ｂの内壁に設けられた第２金属膜が第２貫通導通部４３ｂとして機能する。
ただし、これに限定されず、図６（ｃ）に示すように、第１貫通孔４６ａの内部に、接合用の半田である第１導電接合剤４４ａが流入し、第１貫通孔４６ａの内壁に設けられた第１金属膜及び流入した第１導電接合剤４４ａが、第１貫通導通部４３ａとして機能してもよい。
また、第２貫通孔４６ｂの内部に半田である第２導電接合剤４４ｂが流入し、第２貫通孔４６ｂの内壁に設けられた第２金属膜及び流入した半田が、第２貫通導通部４３ｂとして機能してもよい。
また、第１外部電極３ａの第１端面Ｃａ側の外面から第１貫通孔４６ａの内壁までの長さ方向Ｌの距離ｘ１は、０．１５ｍｍ以内であり、第２外部電極３ｂの第２端面Ｃｂ側の外面から第２貫通孔４６ｂの内壁までの長さ方向Ｌ方向の距離ｘ２は０．１５ｍｍ以内であることが好ましい。
なお、積層体２に配置される内部電極層１５の積層方向Ｔは、インタポーザ４の第１面４ａに垂直である。
（積層セラミックコンデンサの製造方法）
図７は、積層セラミックコンデンサ１の製造方法を説明するフローチャートである。図８は、素材シート１０３の模式平面図である。図９は、素材シート１０３の積層状態を示す概略図である。図１０は、マザーブロック１１０の模式的斜視図である。
（マザーブロック製作工程Ｓ１）
まず、セラミックス粉末、バインダ及び溶剤を含むセラミックスラリーが準備される。このセラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、マイクログラビアコータ等を用いてシート状に成形されることで積層用セラミックグリーンシート１０１が製作される。
続いて、この積層用セラミックグリーンシート１０１に導電体ペーストが帯状のパターンを有するようにスクリーン印刷、インクジェット印刷、グラビア印刷等によって印刷されることにより、導電パターン１０２が形成される。
これにより、図８に示すように、誘電体層１４となる積層用セラミックグリーンシート１０１の表面に内部電極層１５となる導電パターン１０２が印刷された素材シート１０３が準備される。
続いて、図９に示すように、素材シート１０３が複数枚積層される。具体的には、帯状の導電パターン１０２が同一の方向を向き且つその帯状の導電パターン１０２が隣り合う素材シート１０３間において幅方向において半ピッチずつずれた状態になるように、複数の素材シート１０３が積み重ねられる。さらに、複数枚積層された素材シート１０３の一方の側に、上部外層部１２ａとなる上部外層部用セラミックグリーンシート１１２が積み重ねられ、他方の側に下部外層部１２ｂとなる下部外層部用セラミックグリーンシート１１３が積み重ねられる。
続いて、上部外層部用セラミックグリーンシート１１２と、積み重ねられた複数の素材シート１０３と、下部外層部用セラミックグリーンシート１１３とを熱圧着する。これにより、図１０に示すマザーブロック１１０が形成される。
（マザーブロック分断工程Ｓ２）
次いで、マザーブロック１１０を、図１０に示すように、積層体本体１０の寸法に対応した切断線Ｘ及び切断線Ｘと交差する切断線Ｙに沿って分断する。これにより、図５に示す複数の積層体本体１０が製造される。なお、実施形態で切断線Ｙは切断線Ｘと直交している。
（サイドギャップ部用セラミックグリーンシート貼付工程Ｓ３）
次に、積層用セラミックグリーンシート１０１と同様の誘電体粉末に、Ｍｇが焼結助剤として加えられたセラミックスラリーが作製される。そして、樹脂フィルム上に、セラミックスラリーを塗布し、乾燥して、サイドギャップ部用セラミックグリーンシートが作製される。
そして、サイドギャップ用セラミックグリーンシートを積層体本体１０の内部電極層１５が露出している側部に張り付けることで、サイドギャップ部３０となる層が形成される。このとき、サイドギャップ用セラミックグリーンシートを積層体本体１０の内部電極層１５が露出している側部に押し付ける
（サイドギャップ部焼成工程Ｓ４）
積層体本体１０にサイドギャップ部３０となる層が形成されたものは、窒素雰囲気中、所定の条件で脱脂処理された後、窒素−水素−水蒸気混合雰囲気中、所定の温度で焼成され、焼結されて積層体２となる。
ここで、焼結時にサイドギャップ部３０のＭｇは、内部電極層１５側に移動する。これにより焼結後、サイドギャップ部３０のＭｇは内部電極層側に偏析する。また、誘電体層１４と、サイドギャップ部３０とは、略同じ材料で製造されているが、サイドギャップ部３０は、誘電体層１４を含む積層体本体１０に張り付けたものであるので、焼結後においても、サイドギャップ部３０と積層体本体１０との間には界面が存在する。
（外部電極形成工程Ｓ５）
次に、積層体２の両端部に、下地電極層３１、導電性樹脂層３２、めっき層３３が順次形成されて、外部電極３が形成される。
（焼成工程Ｓ６）
そして、設定された焼成温度で、窒素雰囲気中で所定時間加熱する。これにより、外部電極３が積層体２に焼き付けられてコンデンサ本体１Ａが製造される。
（インタポーザ準備工程Ｓ７）
矩形の板材に、その板材を貫通する第１貫通孔４６ａと第２貫通孔４６ｂとを形成し、インタポーザ本体４０を作製する。そして、インタポーザ本体４０の長さ方向Ｌの一方側における、第１面４ａ側に第１接合電極４１ａ、第２面４ｂ側に第１実装電極４２ａ、第１貫通孔４６ａの内壁に第１貫通導通部４３ａとしての第１金属膜を形成する。長さ方向Ｌの他方側における、第１面４ａ側に第２接合電極４１ｂ、第２面４ｂ側に第２実装電極４２ｂ、第２貫通孔４６ｂの内壁に第２貫通導通部４３ｂとしての第２金属膜を形成する。
（インタポーザ貼付工程Ｓ８）
次いで、インタポーザ本体４０の第１面４ａを、コンデンサ本体１Ａにおける第２主面Ａｂ側の面に取り付ける。
このとき、インタポーザ４の第１接合電極４１ａとコンデンサ本体１Ａの第１外部電極３ａとの間を、例えば接合用の半田である第１導電接合剤４４ａで接続する。
インタポーザ４の第２接合電極４１ｂとコンデンサ本体１Ａの第２外部電極３ｂとの間を、例えば接合用の半田である第２導電接合剤４４ｂで接続する。
これにより、図１に示す積層セラミックコンデンサ１が製造される。
なお、この後、積層セラミックコンデンサ１は、基板２００に実装される。
このとき、インタポーザ４の第１実装電極４２ａは、基板２００に設けられた第１基板電極２００ａに例えば実装用の半田である第１導電実装剤２０１ａで接合される。第２実装電極４２ｂは、基板２００に設けられた第２基板電極２００ｂに例えば実装用の半田である第２導電実装剤２０１ｂで接合される。
これにより、積層セラミックコンデンサ１は基板２００に実装される。そして、第１外部電極３ａ、第１導電接合剤４４ａ、第１接合電極４１ａ、第１貫通導通部４３ａ、第１実装電極４２ａ、及び第１基板電極２００ａが導通される。また、第２外部電極３ｂ、第２導電接合剤４４ｂ、第２接合電極４１ｂ、第２貫通導通部４３ｂ、第２実装電極４２ｂ、及び第２基板電極２００ｂが導通される。
（第１実施形態の効果）
第１実施形態によると、以下の効果を有する。
積層セラミックコンデンサは、外部電極と貫通導通部との距離が長くなると、外部電極から基板の側に設けられた実装電極までの距離が長くなる。そうするとＥＳＬ（等価直列インダクタンス）が高くなり、高周波の信号に対してより多くの損失が生じる可能性ある。
しかし、第１実施形態の積層セラミックコンデンサ１は、第１接合領域４５ａが、第１貫通導通部４３ａ上端の、第１外部電極３ａ側端部Ｐａの直上まで延び、さらに第１貫通孔４６ａを超えて、第１貫通孔４６ａの直上の全領域にわたって延びている。
第２外部電極３ｂと第２導電接合剤４４ｂとの接合領域である第２接合領域４５ｂが、第２貫通導通部４３ｂ上端の、第２外部電極３ｂ側端部Ｐｂの直上まで延び、さらに、第２貫通孔４６ｂを超えて、第２貫通孔４６ｂの直上の全領域にわたって延びている。
したがって、第１外部電極３ａから第１貫通導通部４３ａまで、第１導電接合剤４４ａを取って電気が流れる際、電気は、第１導電接合剤４４ａ内において最短ルートを通って流れることができる。
第２外部電極３ｂから第２貫通導通部４３ｂまで、第２導電接合剤４４ｂを取って電気が流れる際も、電気は、第２導電接合剤４４ｂ内において最短ルートを通って流れることができる。
ゆえに、第１実施形態によると、ＥＳＬが低減可能な積層セラミックコンデンサ１を提供することができる。
また、第１外部電極３ａの第１端面Ｃａ側の外面から第１貫通孔４６ａの内壁までの長さ方向Ｌの距離ｘ１を０．１５ｍｍ以内とすることにより、第１外部電極３ａ内での電気が流れる距離を短くすることができるのでＥＳＬをより低減することができる。
同様に、第２外部電極３ｂの第２端面Ｃｂ側の外面から第２貫通孔４６ｂの内壁までの長さ方向Ｌの距離を０．１５ｍｍ以内とすることにより、第２外部電極３ｂ内での電気が流れる距離を短くすることができるのでＥＳＬをより低減することができる。
ゆえに、ＥＳＬが低減可能な積層セラミックコンデンサ１を提供することができる。
（第２実施形態）
次に、本発明の第２実施形態の積層セラミックコンデンサ１について説明する。
図１１は、第２実施形態における、積層セラミックコンデンサ１の部分拡大図であり、図１１（ａ）は図２に示す長さ方向Ｌの一方である左側の拡大図であり、図１１（ｂ）は長さ方向Ｌの他方である右側の拡大図である。
また、第１実施形態と同様の部分は、同一の符号を付し、説明を省略する。
第２実施形態の特徴部は以下である。
第１貫通孔４６ａの内壁の第１面４ａ側には、第１貫通導通部４３ａとしての第１金属膜で覆われていない第１非被覆部分４７ａが設けられている。なお、以下の説明において第１金属膜も符号４３ａで示す。
第２貫通孔４６ｂの内壁の第１面４ａ側には、第２貫通導通部４３ｂとしての第２金属膜で覆われていない第２非被覆部分４７ｂが設けられている。なお、以下の説明において第２金属膜も符号４３ｂで示す。
第１金属膜４３ａは、第１貫通孔４６ａの内壁において、長さ方向Ｌにおける、、第１外部電極３ａが配置されている一方に配置され、第１非被覆部分４７ａは、長さ方向Ｌの他方に配置されている。
第２金属膜４３ｂは、第２貫通孔４６ｂの内壁において、長さ方向Ｌにおける第２外部電極３ｂが配置されている他方に配置され、第２非被覆部分４７ｂは、長さ方向Ｌの一方に配置されている。
（第２実施形態の効果）
第２実施形態によると以下の効果を有する。
第１実施形態で説明したように、インタポーザ貼付工程Ｓ８において、インタポーザ４とコンデンサ本体１Ａとの接合は、第１外部電極３ａと第１接合電極４１ａとの間を接合用の半田である第１導電接合剤４４ａにより接合し、第２外部電極３ｂと第２接合電極４１ｂとの間を接合用の半田である第２導電接合剤４４ｂにより接合することで行われる。
ここで、第１導電接合剤４４ａ及び第２導電接合剤４４ｂは、第１非被覆部分４７ａ及び第２非被覆部分４７ｂよりも、第１金属膜４３ａ及び第２金属膜４３ｂに対して高い濡れ性を有している。
ゆえに、接合時に加熱されて溶融すると、第１導電接合剤４４ａは、濡れ性の高い第１金属膜４３ａを伝って第１貫通孔４６ａ内に流入する。しかし、第１導電接合剤４４ａは、濡れ性の低い第１非被覆部分４７ａには流入しない。ゆえに第１貫通孔４６ａの内部が第１導電接合剤４４ａで完全に埋まることがない。
また、接合時に加熱されて溶融すると、第２導電接合剤４４ｂは、濡れ性の高い第２金属膜４３ｂを伝って第２貫通孔４６ｂ内に流入する。しかし、第２導電接合剤４４ｂは、濡れ性の低い第２非被覆部分４７ｂには流入しない。ゆえに第２貫通孔４６ｂの内部が第２導電接合剤４４ｂで完全に埋まることがない。
このように、第１貫通孔４６ａ及び第２貫通孔４６ｂ内に空隙が設けられるが、これらの空隙は、例えば第１貫通孔４６ａ及び第２貫通孔４６ｂの上部を覆うといった工程を経ることなく、簡易に設けることが可能である。
また、積層セラミックコンデンサ１を基板２００へ実装する際、第１貫通孔４６ａ及び第２貫通孔４６ｂが第１導電接合剤４４ａ及び第２導電接合剤４４ｂで埋まっていると、実装用の半田である第１導電実装剤２０１ａ及び第２導電実装剤２０１ｂが第１貫通孔４６ａ及び第２貫通孔４６ｂに入り込むことができず、実装時の姿勢が安定しない。
しかし、本実施形態では、第１貫通孔４６ａ及び第２貫通孔４６ｂの内部が第１導電接合剤４４ａ及び第２導電接合剤４４ｂで完全に埋まっていない。したがって、積層セラミックコンデンサ１を基板２００に対して第１導電実装剤２０１ａ及び第２導電実装剤２０１ｂで実装する際、第１導電実装剤２０１ａ及び第２導電実装剤２０１ｂが第１貫通孔４６ａ及び第２貫通孔４６ｂに入り込むことができ、実装時の姿勢が安定する。
また、第１貫通孔４６ａ及び第２貫通孔４６ｂの上部には、図１１に示す断面から分かるように、第１導電接合剤４４ａ及び第２導電接合剤４４ｂが存在する。しかし、第１貫通孔４６ａ及び第２貫通孔４６ｂの上部には、図１１に示す断面以外の部分において、第１導電接合剤４４ａ及び第２導電接合剤４４ｂが存在しない部分が存在する。そのため、第１貫通孔４６ａ及び第２貫通孔４６ｂには、第２面４ｂから第１面４ａまでつながる空気穴（図示せず）が存在することになる。空気穴は、空気が通過することが可能な穴である。
ゆえに、積層セラミックコンデンサ１を基板２００に装着する際に、第１導電実装剤２０１ａ及び第２導電実装剤２０１ｂと、積層セラミックコンデンサ１との間の空気は、第１貫通孔４６ａ及び第２貫通孔４６ｂにおける第１導電接合剤４４ａ及び第２導電接合剤４４ｂで埋められていない部分（すなわち、空気穴）を通り、インタポーザ４の第１面４ａ側に抜けることができる。
したがって、このように空気が抜けることができるという理由によっても、積層セラミックコンデンサ１を基板２００に対して第１導電実装剤２０１ａ及び第２導電実装剤２０１ｂで実装する際の姿勢が安定する。
一方、コンデンサ本体１Ａとインタポーザ４との接合時に第１貫通孔４６ａ及び第２貫通孔４６ｂへ第１導電接合剤４４ａ及び第２導電接合剤４４ｂが全く流入しないと、コンデンサ本体１Ａとインタポーザ４との間の接合力が弱くなる。
しかし、第２実施形態で第１導電接合剤４４ａ及び第２導電接合剤４４ｂは、一部、第１金属膜４３ａ及び第２金属膜４３ｂを伝って第１貫通孔４６ａ及び第２貫通孔４６ｂ内に流入する。ゆえに、コンデンサ本体１Ａとインタポーザ４との間の強固な接合は確保される。
（変形形態）
図１２は、第２実施形態の変形形態における、積層セラミックコンデンサの部分拡大図であり、（ａ）は長さ方向の一方、（ｂ）は長さ方向の他方である。図１３は、第２実施形態の変形形態の積層セラミックコンデンサを第２面４ｂ側から見た図である。
第２実施形態の積層セラミックコンデンサ１の変形形態が上述の形態と異なる点は、第１貫通孔４６ａの内壁において、第１金属膜４３ａが長さ方向Ｌの他方に配置され、第１非被覆部分４７ａが長さ方向Ｌの一方に配置され、第２貫通孔４６ｂの内壁において、第２金属膜４３ｂが長さ方向Ｌの他方に配置され、第２非被覆部分４７ｂが長さ方向Ｌの一方に配置されている点である。
図１３に示すように変形形態において、第１貫通孔４６ａの他方に配置されている第１金属膜４３ａは、第２面４ｂ側において第１実装電極４２ａが第１貫通孔４６ａの他方側まで延びることで第１実装電極４２ａと接続されている。第１面４ａ側における第１金属膜４３ａと第１接合電極４１ａとの接続も同様である。
第２貫通孔４６ｂの一方に配置されている第２金属膜４３ｂは、第２面４ｂ側において第２実装電極４２ｂが第２貫通孔４６ｂの他方側まで延びることで第２実装電極４２ｂと接続されている。第１面４ａ側における第２金属膜４３ｂと第２接合電極４１ｂとの接続も同様である。他は、第２実施形態の上述の形態と同様であるので説明を省略する。
第２実施形態の変形形態においても、第２実施形態の上述の形態と同様の効果を有する。
（第３実施形態）
次に、本発明の第３実施形態の積層セラミックコンデンサ１について説明する。
図１４は、第３実施形態における、積層セラミックコンデンサ１の基板２００に実装された状態の部分拡大図であり、図１４（ａ）は図２に示す長さ方向Ｌの一方である左側の拡大図であり、図１４（ｂ）は長さ方向Ｌの他方である右側の拡大図である。
また、第１実施形態と同様の部分は、同一の符号を付し、説明を省略する。
第３実施形態の特徴部は以下である。
第１実装電極４２ａは、インタポーザ４の長さ方向Ｌの一方の側の第１インタポーザ端面４８ａの下部を覆う第１部分４９ａを有し、第２実装電極４２ｂは、インタポーザ４の長さ方向Ｌの他方の側の第２インタポーザ端面４８ｂの下部を覆う第２部分４９ｂを有する。
第１部分４９ａの積層方向Ｔの長さｔａは、インタポーザ４の厚みの半分未満であることが好ましく、第２部分４９ｂの積層方向Ｔの長さｔｂは、インタポーザ４の厚み方向の半分未満であることが好ましい。
例えば、インタポーザ４の厚みが１．０ｍｍ以下の場合、第１部分４９ａの積層方向Ｔの長さｔａは、０．３ｍｍ以下であり、第２部分４９ｂの積層方向Ｔの長さｔｂは、０．３ｍｍ以下であることが好ましい。
インタポーザ４の厚みが０．５ｍｍ以下の場合、第１部分４９ａの積層方向Ｔの長さｔａは、０．１６ｍｍ以下であり、第２部分４９ｂの積層方向Ｔの長さｔｂは、０．１６ｍｍ以下であることが好ましい。
インタポーザ４の厚みが０．２ｍｍ以下の場合、第１部分４９ａの積層方向Ｔの長さｔａは、０．０６ｍｍ以下であり、第２部分４９ｂの積層方向Ｔの長さｔｂは、０．０６ｍｍ以下であることが好ましい。
インタポーザ４の厚みが０．１ｍｍ以下の場合、第１部分４９ａの積層方向Ｔの長さｔａは、０．０３ｍｍ以下であり、第２部分４９ｂの積層方向Ｔの長さｔｂは、０．０３ｍｍ以下であることが好ましい。
（第３実施形態の効果）
第３実施形態によると以下の効果を有する。
積層セラミックコンデンサ１を基板２００に接合する際、基板２００に設けられた第１基板電極２００ａ上に、例えば実装用の半田である第１導電実装剤２０１ａが配置され、基板２００に設けられた第２基板電極２００ｂ上に、例えば実装用の半田である第２導電実装剤２０１ｂが配置される。
そして、基板２００が加熱されることにより、第１導電実装剤２０１ａ及び第２導電実装剤２０１ｂが溶融する。
第１導電実装剤２０１ａ及び第２導電実装剤２０１ｂが溶融した状態の基板２００上に、第１実装電極４２ａが第１導電実装剤２０１ａ上、第２実装電極４２ｂが第２導電実装剤２０１ｂ上にくるようにしてインタポーザ４を配置して積層セラミックコンデンサ１を実装する。
ここで、第１実装電極４２ａは、第１インタポーザ端面４８ａの下部を覆う第１部分４９ａを有している。ゆえに、図１４に示すように実装時に、第１インタポーザ端面４８ａの第１部分４９ａにまで第１導電実装剤２０１ａが回り込む。
一方、第２実装電極４２ｂは、第２インタポーザ端面４８ｂの下部を覆う第２部分４９ｂを有している。ゆえに、図１４に示すように実装時に、第２インタポーザ端面４８ｂの第２部分４９ｂにまで第２導電実装剤２０１ｂが回り込む。
これにより、インタポーザ４は、長さ方向Ｌの両端面である第１インタポーザ端面４８ａと第２インタポーザ端面４８ｂとが、第１導電実装剤２０１ａの表面張力と、第２導電実装剤２０１ｂの表面張力とにより、両端から引っ張られる。ゆえにインタポーザ４、すなわち積層セラミックコンデンサ１は、長さ方向Ｌにおいてアライメントされ、実装時の姿勢を安定させることが可能となる。
（第４実施形態）
次に、本発明の第４実施形態の積層セラミックコンデンサ１について説明する。
図１５は第４実施形態における、積層セラミックコンデンサ１の部分拡大図であり、図１５（ａ）は図２に示す長さ方向Ｌの一方である左側の拡大図であり、図１５（ｂ）は長さ方向Ｌの他方である右側の拡大図である。
なお、第１実施形態と第３実施形態との同様な部分は、同一の符号を付し、説明を省略する。
第４実施形態の特徴部は以下である。
第１接合電極４１ａは、インタポーザ４基板の長さ方向Ｌの一方の側の第１インタポーザ端面４８ａの上部を覆う第１部分５０ａ有し、第２接合電極４１ｂは、インタポーザ４基板の長さ方向Ｌの他方の側の第２インタポーザ端面４８ｂの上部を覆う第２部分５０ｂを有する。
第１部分５０ａの積層方向Ｔの長さｓ１は、インタポーザ４基板の厚みの半分未満であることが好ましく、第２部分５０ｂの積層方向Ｔの長さｓ２は、インタポーザ４基板の厚み方向の半分未満であることが好ましい。
例えば、インタポーザ４基板の厚みが１．０ｍｍ以下の場合、第１部分５０ａの積層方向Ｔの長さｓ１は、０．３ｍｍ以下であり、第２部分５０ｂの積層方向Ｔの長さｓ２は、０．３ｍｍ以下であることが好ましい。
インタポーザ４基板の厚みが０．５ｍｍ以下の場合、第１部分５０ａの積層方向Ｔの長さｓ１は、０．１６ｍｍ以下であり、第２部分５０ｂの積層方向Ｔの長さｓ２は、０．１６ｍｍ以下であることが好ましい。
インタポーザ４基板の厚みが０．２ｍｍ以下の場合、第１部分５０ａの積層方向Ｔの長さｓ１は、０．０６ｍｍ以下であり、第２部分５０ｂの積層方向Ｔの長さｓ２は、０．０６ｍｍ以下であることが好ましい。
インタポーザ４基板の厚みが０．１ｍｍ以下の場合、第１部分５０ａの積層方向Ｔの長さｓ１は、０．０３ｍｍ以下であり、第２部分５０ｂの積層方向Ｔの長さｓ２は、０．０３ｍｍ以下であることが好ましい。
（第４実施形態の効果）
第４実施形態によると以下の効果を有する。
インタポーザ４をコンデンサ本体１Ａに接合する際、インタポーザ４に設けられた第１接合電極４１ａ上に、例えば接合用の半田である第１導電接合剤４４ａが配置され、インタポーザ４に設けられた第２接合電極４１ｂ上に、例えば接合用の半田である第２導電接合剤４４ｂが配置される。
そして、インタポーザ４が加熱されることにより、第１導電接合剤４４ａ及び第２導電接合剤４４ｂが溶融する。
第１導電接合剤４４ａ及び第２導電接合剤４４ｂが溶融した状態のインタポーザ４上に、第１外部電極３ａが第１導電接合剤４４ａ上、第２外部電極３ｂが第２導電接合剤４４ｂ上にくるようにしてコンデンサ本体１Ａをインタポーザ４上に配置して接合する。
ここで、第１接合電極４１ａは、第１インタポーザ端面４８ａの上部を覆う第１部分５０ａを有している。ゆえに、図１５に示すように接合時に、第１インタポーザ端面４８ａの第１部分５０ａにまで第１導電接合剤４４ａが回り込む。
第２接合電極４１ｂは、第２インタポーザ端面４８ｂの上部を覆う第２部分５０ｂを有している。ゆえに、図１５に示すように接合時に、第２インタポーザ端面４８ｂの第２部分５０ｂにまで第２導電接合剤４４ｂが回り込む。
これにより、インタポーザ４は、長さ方向Ｌの両端面である第１インタポーザ端面４８ａと第２インタポーザ端面４８ｂとが、第１導電接合剤４４ａの表面張力と、第２導電接合剤４４ｂと表面張力とにより、両側から引っ張られる。ゆえにインタポーザ４は、長さ方向Ｌにおいてアライメントされ、コンデンサ本体１Ａに対する姿勢を安定させることができる。
また、第１インタポーザ端面４８ａの下部まで第１接合電極４１ａが延びていない場合、基板２００への積層セラミックコンデンサ１の実装時に、第１導電実装剤２０１ａが第１インタポーザ端面４８ａを上っていかない。ゆえに、第１導電実装剤２０１ａが盛り上がった、いわゆるフィレットができにくい。
同様に第２インタポーザ端面４８ｂの下部まで第２接合電極４１ｂが延びていない場合、基板２００への積層セラミックコンデンサ１の実装時に、第２導電実装剤２０１ｂが第２インタポーザ端面４８ｂを上っていかない。ゆえに、第２導電実装剤２０１ｂが盛り上がった、いわゆるフィレットができにくい。
（第５実施形態）
次に、本発明の第５実施形態の積層セラミックコンデンサ１について説明する。
図１６は、第５実施形態における、図６と同様の積層セラミックコンデンサ１の部分拡大図であり、図１６（ａ）は図２に示す長さ方向Ｌの一方である左側の拡大図であり、図１６（ｂ）は長さ方向Ｌの他方である右側の拡大図である。
なお、第１実施形態と同様の部分は、同一の符号を付し、説明を省略する。
第５実施形態の特徴部は以下である。
第１貫通孔４６ａの内壁は第１金属膜４３ａで覆われ、第１貫通孔４６ａの第１面４ａ側は、例えば接合用の半田である第１導電接合剤４４ａで埋められ、第１導電接合剤４４ａは、第１貫通孔４６ａを第２面４ｂから第１面４ａ側に向かって見たときに、中央が、例えばすり鉢状に窪んでいる。
第２貫通孔４６ｂの内壁は第２金属膜４３ｂで覆われ、第２貫通孔４６ｂの第１面４ａ側は、例えば接合用の半田である第２導電接合剤４４ｂで埋められ、第２導電接合剤４４ｂは、第２貫通孔４６ｂを第２面４ｂから第１面４ａ側に向かって見たときに、中央が、例えばすり鉢状に窪んでいる。
そして、第１貫通孔４６ａ内に流入している第１導電接合剤４４ａの、第１貫通孔４６ａの内壁上の端縁５１ａは、インタポーザ４の厚みの半分より、第１面４ａ側に位置していることが好ましい。また、端縁５１ａは、インタポーザ４の厚みの３分の１より第１面４ａ側に位置していることがより好ましい。
第２貫通孔４６ｂ内に流入している第２導電接合剤４４ｂの、第２貫通孔４６ｂの内壁上の端縁５１ｂは、インタポーザ４の厚みの半分より、第１面４ａ側に位置していることが好ましい。また、端縁５１ｂは、インタポーザ４の厚みの３分の１より第１面４ａ側に位置していることがより好ましい。
なお、インタポーザ４の厚みは例えば、１．０ｍｍ以下、０．５ｍｍ以下、０．２ｍｍ以下、０．１ｍｍ以下である。
第５実施形態では、第１導電接合剤４４ａ及び第２導電接合剤４４ｂを、第２面４ｂから第１面４ａ側に向かって見たときに中央が窪んで見えるようにするために、インタポーザ貼付工程Ｓ８を、例えば以下のように行う。ただし、これに限定されず、他の方法であってもよい。
まず、第１接合電極４１ａ及び第２接合電極４１ｂ上に、例えば接合用の半田である第１導電接合剤４４ａ及び第２導電接合剤４４ｂを配置する。この際、第１導電接合剤４４ａ及び第２導電接合剤４４ｂを、それぞれ第１貫通孔４６ａ及び第２貫通孔４６ｂの上部において他の部分より多く載せる。
なお、第１貫通孔４６ａの内壁の第１金属膜４３ａ及び第２貫通孔４６ｂの内壁の第２金属膜４３ｂの表面に、予め薄く半田膜を形成したり、その他表面処理を行うことにより、第１導電接合剤４４ａの第１金属膜４３ａに対する濡れ性、及び、第２導電接合剤４４ｂの第２金属膜４３ｂに対する濡れ性を高くしておくことが好ましい。
そして、インタポーザ４を加熱することにより、第１導電接合剤４４ａ及び第２導電接合剤４４ｂを溶融させる。
このとき、第１導電接合剤４４ａ及び第２導電接合剤４４ｂは、それぞれ第１貫通孔４６ａ及び第２貫通孔４６ｂの上部において他の部分より多く載せられているので、第１導電接合剤４４ａ及び第２導電接合剤４４ｂは第１金属膜４３ａ及び第２金属膜４３ｂの表面を伝わって、下方の第１実装電極４２ａ及び第２実装電極４２ｂ側に流れる。
ここで、第１導電接合剤４４ａ及び第２導電接合剤４４ｂが、下方の第１実装電極４２ａ及び第２実装電極４２ｂ側に流れ出て、第１貫通孔４６ａ及び第２貫通孔４６ｂを完全に埋めず、第１導電接合剤４４ａ及び第２導電接合剤４４ｂが、第２面４ｂから第１面４ａ側に向かって見たときに中央が窪んで見えるようになるように加熱時間や温度を調整する。
第１導電接合剤４４ａ及び第２導電接合剤４４ｂが溶融した状態のインタポーザ４上に、第１外部電極３ａが第１導電接合剤４４ａ上、第２外部電極３ｂが第２導電接合剤４４ｂ上にくるようにしてコンデンサ本体１Ａをインタポーザ４上に配置して接合する。
このようにすることで、第１導電接合剤４４ａ及び第２導電接合剤４４ｂが、第２面４ｂから第１面４ａ側に向かって見たときに中央が窪んで見えるよう形成される。
（第５実施形態の効果）
第５実施形態によると、第１貫通孔４６ａ及び第２貫通孔４６ｂ内に空隙が設けられるが、これらの空隙は、例えば第１貫通孔４６ａ及び第２貫通孔４６ｂの上部を覆うといった工程を経ることなく、このように、簡易に設けることが可能である。
また、積層セラミックコンデンサ１の基板２００への実装時において、インタポーザ４の第１実装電極４２ａは、基板２００に設けられた第１基板電極２００ａに、例えば実装用の半田である第１導電実装剤２０１ａで接合される。第２実装電極４２ｂは、基板２００に設けられた第２基板電極２００ｂに、例えば実装用の半田である第２導電実装剤２０１ｂで接合される。
ここで、第５実施形態では、第１貫通孔４６ａの上部には第１導電接合剤４４ａが存在し、第１貫通孔４６ａを第２面４ｂから第１面４ａ側に向かって見たときに、第１導電接合剤４４ａの中央が、例えばすり鉢状に窪んでいる。
第２貫通孔４６ｂの上部には第２導電接合剤４４ｂが存在し、第２貫通孔４６ｂを第２面４ｂから第１面４ａ側に向かって見たときに、第２導電接合剤４４ｂの中央が、例えばすり鉢状に窪んでいる。
すなわち、第１貫通孔４６ａ及び第２貫通孔４６ｂの内部が第１導電接合剤４４ａ及び第２導電接合剤４４ｂで完全に埋まっておらず、空隙が設けられている。したがって、積層セラミックコンデンサ１を基板２００に対して第１導電実装剤２０１ａ及び第２導電実装剤２０１ｂで実装する際、第１導電実装剤２０１ａ及び第２導電実装剤２０１ｂが第１貫通孔４６ａ及び第２貫通孔４６ｂの空隙に入り込むことができ、実装時の姿勢が安定する。
また、第１導電接合剤４４ａの第１貫通孔４６ａ内における第２面４ｂ側の面は、中央が窪んでいるので平坦な場合より面積が大きい。第２導電接合剤４４ｂの第２貫通孔４６ｂ内における第２面４ｂ側の面は、中央が窪んでいるので平坦な場合より面積が大きい。
ゆえに、第１導電実装剤２０１ａ及び第２導電実装剤２０１ｂと、第１導電接合剤４４ａ及び第２導電接合剤４４ｂとの接触面積が大きくなるので、第１導電実装剤２０１ａ及び第２導電実装剤２０１ｂと、第１導電接合剤４４ａ及び第２導電接合剤４４ｂとの接合力を高めることができる。
以上、本発明の第１実施形態から第５実施形態について説明したが、この実施形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
例えば、実施形態では、図３に示すように、インタポーザ４は幅方向Ｗにおいて外部電極３の幅方向Ｗの長さと略同じ大きさだが、これに限らない。すなわち、インタポーザ４の幅方向Ｗの長さは、外部電極３の幅方向Ｗの長さより小さくてもよい。例えばインタポーザ４の幅方向Ｗの長さは、内部電極層１５の幅方向Ｗの最も広い部分の長さよりも、例えば１０μｍほど狭くてもよい。
また、実施形態では、１枚のインタポーザ４がコンデンサ本体１Ａに取り付けられる形態について説明したが、これに限らない。例えば、インタポーザ４を、第１外部電極３ａに接続される接合電極を有する第１インタポーザ部と、第１インタポーザ部から離間し、第２外部電極３ｂに接続される接合電極を有する第２インタポーザ部と備えるような、２分割のタイプにしてもよい。
さらに、本発明の第１実施形態から第５実施形態について別々に説明したが、これらの内の複数の実施形態を組み合わせてもよい。
１ 積層セラミックコンデンサ
１Ａ コンデンサ本体
２ 積層体
３ 外部電極
３ａ 第１外部電極
３ｂ 第２外部電極
４ インタポーザ
４ａ 第１面
４ｂ 第２面
４０ インタポーザ本体
４１ａ 第１接合電極
４１ｂ 第２接合電極
４２ａ 第１実装電極
４２ｂ 第２実装電極
４３ａ 第１貫通導通部
４３ａ 第１金属膜
４３ｂ 第２貫通導通部
４３ｂ 第２金属膜
４４ａ 第１導電接合剤
４４ｂ 第２導電接合剤
４５ａ 第１接合領域
４５ｂ 第２接合領域
４６ａ 第１貫通孔
４６ｂ 第２貫通孔
４７ａ 第１非被覆部分
４７ｂ 第２非被覆部分
４８ａ 第１インタポーザ端面
４８ｂ 第２インタポーザ端面
４９ａ 第１部分
４９ｂ 第２部分
５０ａ 第１部分
５０ｂ 第２部分
１０ 積層体本体
１４ 誘電体層
１５ 内部電極層
２００ 基板
２００ａ 第１基板電極
２００ｂ 第２基板電極
２０１ａ 第１導電実装剤
２０１ｂ 第２導電実装剤

Claims (8)

  1. 誘電体層と内部電極層とが交互に積層され、
    積層方向の一方に第１主面、前記積層方向の他方に第２主面、
    前記積層方向と交差する長さ方向の一方に第１端面、及び、前記長さ方向の他方に第２端面、を有する積層体、
    前記積層体の前記第１端面に配置され、前記第１端面から前記第１主面の一部及び前記第２主面の一部まで延びる第１外部電極、並びに
    前記積層体の前記第２端面に配置され、前記第２端面から前記第１主面の一部及び前記第２主面の一部まで延びる第２外部電極、
    を備えるコンデンサ本体と、
    前記コンデンサ本体における前記第２主面側に配置され、前記第２主面と対向する第１面、及び前記第１面と反対側の第２面、を有するインタポーザと、を具備する積層セラミックコンデンサであって、
    前記インタポーザは、
    前記長さ方向の前記第１外部電極側において、
    前記第１面側に第１接合電極、
    前記第２面側に第１実装電極、及び、
    前記インタポーザを前記積層方向に貫通し且つ前記第１接合電極と前記第１実装電極とを導通する第１貫通導通部を有し、
    前記長さ方向の前記第２外部電極側において、
    前記第１面側に第２接合電極、
    前記第２面側に第２実装電極、及び、
    前記インタポーザを前記積層方向に貫通し且つ前記第２接合電極と前記第２実装電極とを導通する第２貫通導通部を有し、
    前記第１接合電極は、前記インタポーザの前記長さ方向の前記一方の側の第１インタポーザ端面の一部を覆う第１部分を有し、
    前記第２接合電極は、前記インタポーザの前記長さ方向の前記他方の側の第２インタポーザ端面の一部を覆う第２部分を有すること、
    を特徴とする積層セラミックコンデンサ。
  2. 前記第１部分の前記積層方向の長さは、前記インタポーザの厚み方向の半分未満であり、
    前記第２部分の前記積層方向の長さは、前記インタポーザの厚み方向の半分未満であること、
    を特徴とする請求項１に記載の積層セラミックコンデンサ。
  3. 前記インタポーザの厚みは１．０ｍｍ以下であり、
    前記第１部分の前記積層方向の長さは、０．３ｍｍ以下であり、
    前記第２部分の前記積層方向の長さは、０．３ｍｍ以下であること、
    を特徴とする請求項１または請求項２に記載の積層セラミックコンデンサ。
  4. 前記インタポーザの厚みは０．５ｍｍ以下であり、
    前記第１部分の前記積層方向の長さは、０．１６ｍｍ以下であり、
    前記第２部分の前記積層方向の長さは、０．１６ｍｍ以下であること、
    を特徴とする請求項１から請求項３のいずれか１項に記載の積層セラミックコンデンサ。
  5. 前記インタポーザの厚みは０．２ｍｍ以下であり、
    前記第１部分の前記積層方向の長さは、０．０６ｍｍ以下であり、
    前記第２部分の前記積層方向の長さは、０．０６ｍｍ以下であること、
    を特徴とする請求項１から請求項４のいずれか１項に記載の積層セラミックコンデンサ。
  6. 前記インタポーザの厚みは０．１ｍｍ以下であり、
    前記第１部分の前記積層方向の長さは、０．０３ｍｍ以下であり、
    前記第２部分の前記積層方向の長さは、０．０３ｍｍ以下であること、
    を特徴とする請求項１から請求項５のいずれか１項に記載の積層セラミックコンデンサ。
  7. 前記第１外部電極の前記第１端面側の外面から、前記第１貫通導通部までの長さ方向の距離は、０．１５ｍｍ以内であり、
    前記第２外部電極の前記第２端面側の外面から、前記第２貫通導通部までの長さ方向の距離は０．１５ｍｍ以内であること、
    を特徴とする請求項１から請求項６のいずれか１項に記載の積層セラミックコンデンサ。
  8. 前記積層体に配置される内部電極の積層方向は、前記インタポーザの主面に垂直であること、
    を特徴とする請求項１から請求項７のいずれか１項に記載の積層セラミックコンデンサ。
JP2020077299A 2020-04-24 2020-04-24 積層セラミックコンデンサ Pending JP2021174866A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020077299A JP2021174866A (ja) 2020-04-24 2020-04-24 積層セラミックコンデンサ
US17/236,030 US11404208B2 (en) 2020-04-24 2021-04-21 Multilayer ceramic capacitor
CN202110433125.3A CN113555219B (zh) 2020-04-24 2021-04-21 层叠陶瓷电容器
KR1020210052155A KR102644902B1 (ko) 2020-04-24 2021-04-22 적층 세라믹 콘덴서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020077299A JP2021174866A (ja) 2020-04-24 2020-04-24 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2021174866A true JP2021174866A (ja) 2021-11-01

Family

ID=78101785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020077299A Pending JP2021174866A (ja) 2020-04-24 2020-04-24 積層セラミックコンデンサ

Country Status (4)

Country Link
US (1) US11404208B2 (ja)
JP (1) JP2021174866A (ja)
KR (1) KR102644902B1 (ja)
CN (1) CN113555219B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174867A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5360158B2 (ja) * 2011-08-05 2013-12-04 株式会社村田製作所 チップ部品構造体
JP5655818B2 (ja) * 2012-06-12 2015-01-21 株式会社村田製作所 チップ部品構造体
JP6014581B2 (ja) * 2013-02-18 2016-10-25 太陽誘電株式会社 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ
JP6144139B2 (ja) 2013-07-22 2017-06-07 太陽誘電株式会社 インターポーザ付き積層セラミックコンデンサ、及び積層セラミックコンデンサ用インターポーザ
JP2016072603A (ja) 2014-09-26 2016-05-09 株式会社村田製作所 電子部品
JP6554833B2 (ja) * 2015-03-12 2019-08-07 株式会社村田製作所 複合電子部品および抵抗素子
KR101994747B1 (ko) * 2015-09-04 2019-07-01 삼성전기주식회사 커패시터 부품
JP6743602B2 (ja) * 2016-09-09 2020-08-19 株式会社村田製作所 複合電子部品および抵抗素子
KR102516763B1 (ko) * 2017-08-29 2023-03-31 삼성전기주식회사 복합 전자부품, 그 실장 기판
JP6806035B2 (ja) * 2017-10-31 2021-01-06 株式会社村田製作所 積層セラミックコンデンサ
KR102041725B1 (ko) * 2018-09-06 2019-11-06 삼성전기주식회사 전자 부품
KR20190121179A (ko) * 2018-09-13 2019-10-25 삼성전기주식회사 전자 부품
KR102584974B1 (ko) * 2018-10-17 2023-10-05 삼성전기주식회사 적층 세라믹 전자부품 및 그에 포함된 인터포저

Also Published As

Publication number Publication date
KR102644902B1 (ko) 2024-03-07
CN113555219B (zh) 2023-02-24
CN113555219A (zh) 2021-10-26
US11404208B2 (en) 2022-08-02
KR20210131902A (ko) 2021-11-03
US20210335544A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
KR102587840B1 (ko) 적층 세라믹 콘덴서
US11923142B2 (en) Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor
US11915878B2 (en) Multilayer ceramic capacitor
US11495412B2 (en) Multilayer ceramic capacitor
KR102644908B1 (ko) 적층 세라믹 콘덴서
JP2021174829A (ja) 積層セラミックコンデンサ
KR102644615B1 (ko) 적층 세라믹 콘덴서
KR102644904B1 (ko) 적층 세라믹 콘덴서
KR102644902B1 (ko) 적층 세라믹 콘덴서
KR20210130645A (ko) 적층 세라믹 콘덴서