KR102644904B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR102644904B1
KR102644904B1 KR1020210049294A KR20210049294A KR102644904B1 KR 102644904 B1 KR102644904 B1 KR 102644904B1 KR 1020210049294 A KR1020210049294 A KR 1020210049294A KR 20210049294 A KR20210049294 A KR 20210049294A KR 102644904 B1 KR102644904 B1 KR 102644904B1
Authority
KR
South Korea
Prior art keywords
electrode
hole
conductive
interposer
bonding agent
Prior art date
Application number
KR1020210049294A
Other languages
English (en)
Other versions
KR20210131888A (ko
Inventor
사토시 요코미조
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20210131888A publication Critical patent/KR20210131888A/ko
Application granted granted Critical
Publication of KR102644904B1 publication Critical patent/KR102644904B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

인터포저를 포함하는 적층 세라믹 콘덴서에서 ESL을 저감할 수 있게 한다.
인터포저(4)의 길이방향의 외부전극(3) 측의 제1 면(4a) 측에 제1 접합전극(41a), 제2 면(4b) 측에 제1 실장전극(42a), 인터포저(4)를 관통하는 제1 관통 도통부(43a), 및 제1 외부전극(3a)과 제1 접합전극(41a)을 도전 접합하는 제1 도전 접합제(44a)를 가지며, 제2 외부전극(3b) 측의 제1 면(4a) 측에 제2 접합전극(41b), 제2 면(4b) 측에 제2 실장전극(42b), 인터포저(4)를 관통하는 제2 관통 도통부(43b), 및 제2 외부전극(3b)과 제2 접합전극(41b)을 도전 접합하는 제2 도전 접합제(44b)를 가지며, 제1 외부전극(3a)과 제1 도전 접합제(44a)의 제1 접합 영역(45a)이 제1 관통 도통부(43a)의 상단의 바로 위까지 연장되고, 제2 외부전극(3b)과 제2 도전 접합제(44b)의 제2 접합 영역(45b)이 제2 관통 도통부(43b)의 상단의 바로 위까지 연장된다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서에 관한 것이다.
최근, 대용량이면서 소형인 적층 세라믹 콘덴서가 요구되고 있다. 이와 같은 적층 세라믹 콘덴서는 유전율이 비교적 높은 강(强)유전체 재료인 유전체층과 내부전극이 교대로 쌓아 겹쳐진 내층부를 가진다. 그리고 그 내층부의 상부와 하부에 외층부로서의 유전체층이 배치되어서 직방체상의 적층체 본체가 형성되며, 적층체 본체의 폭방향의 양 측면에 사이드 갭부가 마련되어서 적층체가 형성되고, 적층체의 긴 쪽 방향의 양 단면(端面)에 외부전극이 마련되어서 콘덴서 본체가 형성된다.
더욱이, 이른바 "어쿠스틱 노이즈"의 발생을 억제하기 위해, 콘덴서 본체에서의 기판에 실장되는 쪽에 배치되는 인터포저를 포함하는 적층 세라믹 콘덴서가 알려져 있다(특허문헌 1 참조).
일본 공개특허공보 특개2015-23209호
인터포저에는 외부전극과 기판을 도통(導通)시키기 위해 관통 도통부가 마련된다. 이 관통 도통부와 적층 세라믹 콘덴서의 외부전극의 거리가 길어지면, 외부전극으로부터 기판 측에 마련된 실장 전극까지의 거리가 길어진다. 그러면 ESL(등가직렬 인덕턴스)이 높아져, 고주파의 신호에 대하여 보다 많은 손실이 생길 가능성이 있다.
본 발명은 인터포저를 포함하는 적층 세라믹 콘덴서에서, ESL을 저감할 수 있는 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해 본 발명은 유전체층과 내부전극층이 교대로 적층되고, 적층방향의 한쪽에 제1 주면(主面), 상기 적층방향의 다른 쪽에 제2 주면, 상기 적층방향과 교차하는 길이방향의 한쪽에 제1 단면(端面), 및 상기 길이방향의 다른 쪽에 제2 단면을 가지는 적층체, 상기 적층체의 상기 제1 단면에 배치되며, 상기 제1 단면으로부터 상기 제1 주면의 일부 및 상기 제2 주면의 일부까지 연장되는 제1 외부전극, 그리고 상기 적층체의 상기 제2 단면에 배치되며, 상기 제2 단면으로부터 상기 제1 주면의 일부 및 상기 제2 주면의 일부까지 연장되는 제2 외부전극을 포함하는 콘덴서 본체와, 상기 콘덴서 본체에서의 상기 제2 주면 측에 배치되며, 상기 제2 주면과 대향하는 제1 면, 및 상기 제1 면과 반대 측의 제2 면을 가지는 인터포저를 구비하는 적층 세라믹 콘덴서로서, 상기 인터포저는, 상기 길이방향의 상기 제1 외부전극 측에서, 상기 제1 면 측에 제1 접합전극, 상기 제2 면 측에 제1 실장전극, 상기 인터포저를 상기 적층방향으로 관통시키면서 상기 제1 접합전극과 상기 제1 실장전극을 도통시키는 제1 관통 도통부, 및 상기 제1 외부전극과 상기 제1 접합전극을 도전 접합하는 제1 도전 접합제를 가지며, 상기 길이방향의 상기 제2 외부전극 측에서, 상기 제1 면 측에 제2 접합전극, 상기 제2 면 측에 제2 실장전극, 상기 인터포저를 상기 적층방향으로 관통하면서 상기 제2 접합전극과 상기 제2 실장전극을 도통시키는 제2 관통 도통부, 및 상기 제2 외부전극과 상기 제2 접합전극을 도전 접합하는 제2 도전 접합제를 가지며, 상기 인터포저는, 상기 적층방향의 상기 제1 주면 측을 위, 상기 제2 주면 측을 아래로 했을 때에, 상기 제1 외부전극과 상기 제1 도전 접합제의 제1 접합 영역이, 상기 제1 관통 도통부 상단의 상기 제1 외부전극 측 단부(端部)의 바로 위까지 연장되고, 상기 제2 외부전극과 상기 제2 도전 접합제의 제2 접합 영역이, 상기 제2 관통 도통부 상단의 상기 제2 외부전극 측 단부의 바로 위까지 연장되는 것을 특징으로 하는 적층 세라믹 콘덴서를 제공한다.
본 발명에 따르면, 인터포저를 포함하는 적층 세라믹 콘덴서에서, ESL을 저감할 수 있는 적층 세라믹 콘덴서를 제공할 수 있다.
도 1은 제1 실시형태의 적층 세라믹 콘덴서의 기판에 실장된 상태의 개략 사시도이다.
도 2는 제1 실시형태의 적층 세라믹 콘덴서의 도 1에서의 II-II선을 따른 단면도이다.
도 3은 제1 실시형태의 적층 세라믹 콘덴서의 도 1에서의 III-III선을 따른 단면도이다.
도 4는 제1 실시형태의 적층 세라믹 콘덴서의 적층체의 개략 사시도이다.
도 5는 제1 실시형태의 적층 세라믹 콘덴서의 적층체 본체의 개략 사시도이다.
도 6은 제1 실시형태에서의, 도 2의 동그라미로 둘러싼 부분의 적층 세라믹 콘덴서 부분의 확대도이며, (a)는 제1 실시형태, (b) 및 (c)는 제1 실시형태의 변형 형태이다.
도 7은 적층 세라믹 콘덴서의 제조 방법을 설명하는 플로우 차트이다.
도 8은 소재 시트의 모식 평면도이다.
도 9는 소재 시트의 적층 상태를 나타내는 개략도이다.
도 10은 마더 블록의 모식적 사시도이다.
도 11은 제2 실시형태에서의, 적층 세라믹 콘덴서의 부분 확대도이며, (a)는 길이방향의 한쪽, (b)는 길이방향의 다른 쪽이다.
도 12는 제2 실시형태의 변형 형태에서의, 적층 세라믹 콘덴서의 부분 확대도이며, (a)는 길이방향의 한쪽, (b)는 길이방향의 다른 쪽이다.
도 13은 제2 실시형태의 변형 형태의 적층 세라믹 콘덴서를 제2 면 측에서 본 도면이다.
도 14는 제3 실시형태에서의, 적층 세라믹 콘덴서의 기판에 실장된 상태의 부분 확대도이며, (a)는 길이방향의 한쪽, (b)는 길이방향의 다른 쪽이다.
도 15는 제4 실시형태에서의, 적층 세라믹 콘덴서의 부분 확대도이며, (a)는 길이방향의 한쪽, (b)는 길이방향의 다른 쪽이다.
도 16은 제5 실시형태에서의, 적층 세라믹 콘덴서의 부분 확대도이며, (a)는 길이방향의 한쪽, (b)는 길이방향의 다른 쪽이다.
(제1 실시형태)
우선, 본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서(1)에 대해 설명한다.
도 1은 제1 실시형태의 적층 세라믹 콘덴서(1)의 기판(200)에 실장된 상태의 개략 사시도이다. 도 2는 제1 실시형태의 적층 세라믹 콘덴서(1)의 도 1에서의 II-II선을 따른 단면도이다. 도 3은 제1 실시형태의 적층 세라믹 콘덴서(1)의 도 1에서의 III-III선을 따른 단면도이다.
적층 세라믹 콘덴서(1)는 대략 직방체 형상이고, 적층체(2)와 적층체(2)의 양단에 마련된 한 쌍의 외부전극(3)을 포함하는 콘덴서 본체(1A), 및 콘덴서 본체(1A)에 장착된 인터포저(4)를 포함한다. 또한, 적층체(2)는 유전체층(14)과 내부전극층(15)을 복수 세트 포함하는 내층부(11)를 포함한다.
이하의 설명에서, 적층 세라믹 콘덴서(1)의 방향을 나타내는 용어로서, 적층 세라믹 콘덴서(1)에서 한 쌍의 외부전극(3)이 마련된 방향을 길이방향(L)으로 한다. 유전체층(14)과 내부전극층(15)이 적층된 방향을 적층방향(T)으로 한다. 길이방향(L) 및 적층방향(T) 중 어느 것에나 교차하는 방향을 폭방향(W)으로 한다. 한편, 실시형태에서는 폭방향(W)은 길이방향(L) 및 적층방향(T) 중 어느 것에나 직교한다.
도 4는 적층체(2)의 개략 사시도이다. 적층체(2)는 적층체 본체(10)와 사이드 갭부(30)를 포함한다. 도 5는 적층체 본체(10)의 개략 사시도이다.
이하의 설명에서, 도 4에 나타내는 적층체(2)의 6개의 외표면 중 적층방향(T)으로 마주보는 한 쌍의 외표면을 제1 주면(Aa)과 제2 주면(Ab)으로 하고, 폭방향(W)으로 마주보는 한 쌍의 외표면을 제1 측면(Ba)과 제2 측면(Bb)으로 하며, 길이방향(L)으로 마주보는 한 쌍의 외표면을 제1 단면(Ca)과 제2 단면(Cb)으로 한다.
한편, 제1 주면(Aa)과 제2 주면(Ab)을 특별히 구별해서 설명할 필요가 없는 경우, 통합하여 주면(A)으로 하고, 제1 측면(Ba)과 제2 측면(Bb)을 특별히 구별해서 설명할 필요가 없는 경우, 통합하여 측면(B)으로 하며, 제1 단면(Ca)과 제2 단면(Cb)을 특별히 구별해서 설명할 필요가 없는 경우, 통합하여 단면(C)으로 하여 설명한다.
적층체(2)는 모서리부(R1) 및 능선부(R2)가 라운드형으로 형성되는 것이 바람직하다. 모서리부(R1)는 주면(A)과 측면(B)과 단면(C)이 교차하는 부분이다. 능선부(R2)는 적층체(2)의 2면, 즉 주면(A)과 측면(B), 주면(A)과 단면(C), 또는 측면(B)과 단면(C)이 교차하는 부분이다.
또한, 적층체(2)의 주면(A), 측면(B), 단면(C)의 일부 또는 전부에 요철 등이 형성되어도 된다. 적층체(2)의 치수는 특별히 한정되지 않지만, 길이방향(L) 치수가 0.2㎜ 이상 10㎜ 이하, 폭방향(W) 치수가 0.1㎜ 이상 10㎜ 이하, 적층방향(T) 치수가 0.1㎜ 이상 5㎜ 이하인 것이 바람직하다.
적층체 본체(10)는 도 5에 나타내는 바와 같이, 내층부(11)와, 내층부(11)의 제1 주면(Aa) 측에 배치되는 상부 외층부(12a)와, 내층부(11)의 제2 주면(Ab) 측에 배치되는 하부 외층부(12b)를 포함한다.
내층부(11)는 적층방향(T)을 따라 교대로 적층된 유전체층(14)과 내부전극층(15)을 복수 세트 포함한다.
유전체층(14)은 두께가 0.5㎛ 이하이다. 유전체층(14)은 세라믹 재료로 제조된다. 세라믹 재료로는 예를 들면, BaTiO3을 주성분으로 하는 유전체 세라믹이 사용된다. 또한, 세라믹 재료로서, 이들 주성분에 Mn화합물, Fe화합물, Cr화합물, Co화합물, Ni화합물 등의 부성분 중 적어도 하나를 첨가한 것을 사용해도 된다. 한편, 적층체 본체(10)를 구성하는 유전체층(14)의 매수는 상부 외층부(12a) 및 하부 외층부(12b)도 포함시켜서 15매 이상 700매 이하인 것이 바람직하다.
내부전극층(15)은 복수개의 제1 내부전극층(15a)과 복수개의 제2 내부전극층(15b)을 포함한다. 제1 내부전극층(15a)과 제2 내부전극층(15b)은 교대로 배치된다. 한편, 제1 내부전극층(15a)과 제2 내부전극층(15b)을 특별히 구별해서 설명할 필요가 없는 경우, 통합하여 내부전극층(15)으로 하여 설명한다.
제1 내부전극층(15a)은 제2 내부전극층(15b)과 대향하는 제1 대향부(152a)와, 제1 대향부(152a)로부터 제1 단면(Ca) 측으로 인출된 제1 인출부(151a)를 포함한다. 제1 인출부(151a)의 단부는 제1 단면(Ca)으로 노출되고, 후술한 제1 외부전극(3a)에 전기적으로 접속된다.
제2 내부전극층(15b)은 제1 내부전극층(15a)과 대향하는 제2 대향부(152b)와, 제2 대향부(152b)로부터 제2 단면(Cb)으로 인출된 제2 인출부(151b)를 포함한다. 제2 인출부(151b)의 단부는 후술한 제2 외부전극(3b)에 전기적으로 접속된다.
제1 내부전극층(15a)의 제1 대향부(152a)와, 제2 내부전극층(15b)의 제2 대향부(152b)에 전하가 축적되고, 콘덴서의 특성이 발현된다.
내부전극층(15)은 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd합금, Au 등으로 대표되는 금속재료에 의해 형성된 것이 바람직하다. 내부전극층(15)의 두께는 예를 들면, 0.5㎛ 이상 2.0㎜ 정도인 것이 바람직하다. 내부전극층(15)의 매수는 제1 내부전극층(15a) 및 제2 내부전극층(15b)을 합하여 15매 이상 200매 이하인 것이 바람직하다.
외층부(12)는 내층부(11)의 유전체층(14)과 동일한 재료로 제조된다. 그리고 외층부(12)의 두께는 예를 들면 20㎛ 이하이며, 10㎛ 이하인 것이 보다 바람직하다.
사이드 갭부(30)는 적층체 본체(10)의 제1 측면(Ba) 측에 마련된 제1 사이드 갭부(30a)와, 적층체 본체(10)의 제2 측면(Bb) 측에 마련된 제2 사이드 갭부(30b)를 포함한다.
한편, 제1 사이드 갭부(30a)와 제2 사이드 갭부(30b)를 특별히 구별해서 설명할 필요가 없는 경우, 통합하여 사이드 갭부(30)로 하여 설명한다.
사이드 갭부(30)는 적층체 본체(10)의 양 측면에 노출된 내부전극층(15)의 폭방향(W) 측의 단부를 그 단부를 따라 덮는다. 사이드 갭부(30)는 유전체층(14)과 동일한 재료로 제조되지만, 더욱이 소결 조제로서 Mg(마그네슘)을 포함한다. Mg은 사이드 갭부(30)의 소결 시에 내부전극층(15) 측으로 이동함으로써, 사이드 갭부(30)에서의 내부전극층(15)과 접하는 측으로 편석(偏析)된다. 또한, 적층체 본체(10)와 사이드 갭부(30) 사이에는 계면이 존재한다.
사이드 갭부(30)의 두께는 예를 들면 20㎛이며, 10㎛ 이하인 것이 바람직하다.
또한, 실시형태에서 사이드 갭부(30)는 1층이지만, 이에 한정되지 않고, 사이드 갭부(30)는 외측에 위치하는 외측 사이드 갭층과 내부전극층(15) 측에 위치하는 내측 사이드 갭층의 2층 구조로 해도 된다.
이 경우, 내측 사이드 갭층보다 외측 사이드 갭층의 Si의 함유량을 많게 하는 것이 바람직하다. 이로써, 사이드 갭부(30)의 강도의 향상을 도모할 수 있기 때문에 적층 세라믹 콘덴서(1)의 항절강도가 향상된다. 더욱이, 사이드 갭부(30)에 균열이나 깨짐이 생기기 어려워지고, 수분의 침입을 방지할 수 있기 때문에 적층 세라믹 콘덴서(1)의 절연성을 확보할 수 있다. 그 결과, 신뢰성이 향상된 적층 세라믹 콘덴서(1)를 제공할 수 있다. 또한, 외측 사이드 갭층과 내측 사이드 갭층 사이에는 계면이 존재하고, 이 계면에 의해 적층 세라믹 콘덴서(1)에 가해지는 응력을 완화할 수 있다.
외부전극(3)은 적층체(2)의 제1 단면(Ca)에 마련된 제1 외부전극(3a)과, 적층체(2)의 제2 단면(Cb)에 마련된 제2 외부전극(3b)을 포함한다. 한편, 제1 외부전극(3a)과 제2 외부전극(3b)을 특별히 구별해서 설명할 필요가 없는 경우, 통합하여 외부전극(3)으로 하여 설명한다. 외부전극(3)은 단면(C)뿐만 아니라, 주면(A) 및 측면(B)의 단면(C) 측의 일부도 덮는다.
상술한 바와 같이, 제1 내부전극층(15a)의 제1 인출부(151a)의 단부는 제1 단면(Ca)에 노출되고, 제1 외부전극(3a)에 전기적으로 접속된다. 또한, 제2 내부전극층(15b)의 제2 인출부(151b)의 단부는 제2 단면(Cb)에 노출되고, 제2 외부전극(3b)에 전기적으로 접속된다. 이로써, 제1 외부전극(3a)과 제2 외부전극(3b) 사이는 복수개의 콘덴서 요소가 전기적으로 병렬로 접속된 구조로 되어 있다.
또한, 도 2에 나타내는 바와 같이 외부전극(3)은 하부전극층(31)과, 하부전극층(31) 상에 배치되는 도전성 수지층(32)과, 도전성 수지층(32) 상에 배치되는 도금층(33)을 포함하는 3층 구조를 가진다.
한편, 본 실시형태에서는 외부전극(3)을 3층 구조로 했지만, 이에 한정되지 않고, 3층 이외의, 예를 들면 2층 구조 등이어도 된다.
하부전극층(31)은 예를 들면, 도전성 금속과 유리를 포함하는 도전성 페이스트를 도포, 베이킹함으로써 형성된다. 하부전극층(31)의 도전성 금속으로는 예를 들면, Cu, Ni, Ag, Pd, Ag-Pd합금, Au 등을 사용할 수 있다.
도전성 수지층(32)은 하부전극층(31)을 덮도록 배치된다. 도전성 수지층(32)은 열경화성 수지와 금속 성분을 포함하는 임의의 구성이다. 열경화성 수지의 구체예로는 예를 들면, 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등의 공지의 다양한 열경화성 수지를 사용할 수 있다. 금속 성분으로는 예를 들면 Ag, 혹은 비금속 분말의 표면에 Ag 코팅된 금속 분말을 사용할 수 있다.
도금층(33)은 예를 들면, Cu, Ni, Su, Ag, Pd, Ag-Pd합금, Au 등으로 이루어지는 군에서 선택되는 1종의 금속 또는 상기 금속을 포함하는 합금의 도금으로 이루어지는 것이 바람직하다.
이와 같이, 도전성 수지층(32)은 열경화성 수지를 포함하기 때문에, 예를 들면, 도금막이나 도전성 페이스트의 소성물로 이루어지는 하부전극층(31)보다도 유연성이 풍부하다. 이 때문에, 적층 세라믹 콘덴서(1)에 물리적인 충격이나 열 사이클에 기인하는 충격이 가해진 경우여도 도전성 수지층(32)이 완충층으로서 기능하고, 적층 세라믹 콘덴서(1)에 크랙이 발생하는 것을 방지함과 함께, 압전 진동을 흡수하기 쉽고, "어쿠스틱 노이즈"의 억제 효과를 가진다.
도 6은 제1 실시형태에서의, 도 2의 동그라미로 둘러싼 부분의 적층 세라믹 콘덴서(1)의 부분 확대도이며, 도 6(a)는 제1 실시형태, 도 6(b) 및 도 6(c)는 제1 실시형태의 변형 형태이다. 한편, 도 6은 길이방향(L)의 한쪽인 도 2의 왼쪽의 확대도이다. 길이방향(L)의 한쪽인 도 2의 오른쪽 구성은 좌우가 반대일 뿐 대략 마찬가지이므로, 도 2에서만 나타내기로 한다.
인터포저(4)는 판상(板狀)의 인터포저 본체(40)를 포함한다. 인터포저 본체(40)는 절연성 수지를 주된 재질로 한 1매의 판재에 의해 구성된다. 인터포저 본체(40)는 평면에서 보았을 때, 콘덴서 본체(1A)와 대략 동일한 크기의 대략 직사각형상으로 형성된다.
인터포저 본체(40)는 콘덴서 본체(1A)의 제2 주면(Ab) 측에 배치되며, 제2 주면(Ab)과 대향하는 제1 면(4a)과, 제1 면(4a)과 반대 측의 제2 면(4b)을 가진다. 도 1, 도 2, 도 3, 및 도 6에 나타내는 바와 같이, 적층방향(T)의 제1 주면(Aa) 측을 위, 제2 주면(Ab) 측을 아래로 했을 때에, 윗면인 제1 면(4a)은 콘덴서 본체의 제2 주면(Ab) 측이며, 아랫면인 제2 면(4b)은 적층 세라믹 콘덴서(1)가 실장되는 기판(200)에 장착된다.
인터포저 본체(40)의 길이방향(L)의 제1 외부전극(3a) 측에서의, 제1 면(4a) 측에 제1 접합전극(41a), 제2 면(4b) 측에 제1 실장전극(42a), 및 인터포저 본체(40)를 적층방향(T)으로 관통시키면서 제1 접합전극(41a)과 제1 실장전극(42a)을 도통시키는 제1 관통 도통부(43a)가 마련된다. 그리고 제1 외부전극(3a)과 제1 접합전극(41a)은 예를 들면 접합용 솔더인 제1 도전 접합제(44a)로 도전 접합된다.
인터포저 본체(40)의 길이방향(L)의 제2 외부전극(3b) 측에는 제1 면(4a) 측에 제2 접합전극(41b), 제2 면 측에 제2 실장전극(42b), 및 인터포저 본체(40)를 적층방향(T)으로 관통시키고, 제2 접합전극과 제2 실장전극(42b)을 도통시키는 제2 관통 도통부(43b)가 마련된다. 그리고 제2 외부전극(3b)과 제2 접합전극(41b)은 예를 들면 접합용 솔더인 제2 도전 접합제(44b)로 도전 접합된다.
여기서, 제1 외부전극(3a)과 제1 도전 접합제(44a)의 접합 영역인 도 6에 나타내는 제1 접합 영역(45a)은 제1 관통 도통부(43a)의 제1 면(4a) 측의 단부(Pa)의 바로 위까지 연장된다.
제2 외부전극(3b)과 제2 도전 접합제(44b)의 접합 영역인 제2 접합 영역(45b)은 제2 관통 도통부(43b)의 제2 면(4b) 측의 단부의 바로 위까지 연장된다.
한편, 제1 접합 영역(45a)이란, 제1 외부전극(3a)과 제1 도전 접합제(44a)가 밀착되고 사이에 공간이 존재하지 않아, 전기적으로 접속된 영역이다.
제2 접합 영역(45b)이란, 제2 외부전극(3b)과 제2 도전 접합제(44b)가 밀착되고 사이에 공간이 존재하지 않아, 전기적으로 접속된 영역이다.
제1 관통 도통부(43a)는 인터포저 본체(40)를 적층방향(T)으로 관통시키는 제1 관통구멍(46a)의 내벽에 마련된 제1 금속막이며, 실시형태에서 제1 금속막은 제1 관통구멍(46a)의 내벽의 전체면을 덮는다.
제2 관통 도통부(43b)는 인터포저 본체(40)를 적층방향(T)으로 관통시키는 제2 관통구멍(46b)의 내벽에 마련된 제2 금속막이며, 실시형태에서 제2 금속막은 제2 관통구멍(46b)의 내벽의 전체면을 덮는다.
제1 실시형태에서, 제1 외부전극(3a)과 제1 도전 접합제(44a)의 접합 영역인 제1 접합영역(45a)은 제1 관통 도통부(43a) 상단의, 제1 외부전극(3a) 측 단부(Pa)의 바로 위까지 연장되고, 더욱이 제1 관통구멍(46a)을 넘어 제1 관통구멍(46a)의 바로 위의 전체 영역에 걸쳐 연장된다.
제2 외부전극(3b)과 제2 도전 접합제(44b)의 접합 영역인 제2 접합 영역(45b)은 제2 관통 도통부(43b) 상단의, 제2 외부전극(3b) 측 단부(Pb)의 바로 위까지 연장되고, 더욱이, 제2 관통구멍(46b)을 넘어, 제2 관통구멍(46b)의 바로 위의 전체 영역에 걸쳐 연장된다.
단, 이에 한정되지 않는다. 도 6(b)에 나타내는 바와 같이, 제1 접합 영역(45a)은 제1 관통구멍(46a)의 바로 위의 전체 영역이 아닌 일부만 덮어도 된다. 제2 접합 영역(45b)은 제2 관통구멍(46b)의 바로 위의 전체 영역이 아닌 일부만 덮어도 된다.
한편, 제1 실시형태에서는 도 6(a)에 나타내는 바와 같이, 제1 관통구멍(46a)의 내부에는 접합용 솔더인 제1 도전 접합제(44a)가 유입되지 않고, 제1 관통구멍(46a)의 내벽에 마련된 제1 금속막이 제1 관통 도통부(43a)로서 기능한다.
제2 관통구멍(46b)의 내부에는 접합용 솔더인 제2 도전 접합제(44b)가 유입되지 않고, 제2 관통구멍(46b)의 내벽에 마련된 제2 금속막이 제2 관통 도통부(43b)로서 기능한다.
단, 이에 한정되지 않고, 도 6(c)에 나타내는 바와 같이, 제1 관통구멍(46a)의 내부에 접합용 솔더인 제1 도전 접합제(44a)가 유입되고, 제1 관통구멍(46a)의 내벽에 마련된 제1 금속막 및 유입된 제1 도전 접합제(44a)가 제1 관통 도통부(43a)로서 기능해도 된다.
또한, 제2 관통구멍(46b)의 내부에 솔더인 제2 도전 접합제(44b)가 유입되고, 제2 관통구멍(46b)의 내벽에 마련된 제2 금속막 및 유입된 솔더가 제2 관통 도통부(43b)로서 기능해도 된다.
또한, 제1 외부전극(3a)의 제1 단면(Ca) 측의 바깥면으로부터 제1 관통구멍(46a)의 내벽까지의 길이방향(L)의 거리(x1)는 0.15㎜ 이내이며, 제2 외부전극(3b)의 제2 단면(Cb) 측의 바깥면으로부터 제2 관통구멍(46b)의 내벽까지의 길이방향(L)의 거리(x2)는 0.15㎜ 이내인 것이 바람직하다.
한편, 적층체(2)에 배치되는 내부전극층(15)의 적층방향(T)은 인터포저(4)의 제1 면(4a)에 수직이다.
(적층 세라믹 콘덴서의 제조 방법)
도 7은 적층 세라믹 콘덴서(1)의 제조 방법을 설명하는 플로우 차트이다. 도 8은 소재 시트(103)의 모식 평면도이다. 도 9는 소재 시트(103)의 적층 상태를 나타내는 개략도이다. 도 10은 마더 블록(110)의 모식적 사시도이다.
(마더 블록 제작 공정(S1))
우선, 세라믹스 분말, 바인더 및 용제를 포함하는 세라믹 슬러리가 준비된다. 이 세라믹 슬러리가 캐리어 필름 상에서 다이 코터, 그라비어 코터, 마이크로 그라비어 코터 등을 이용하여 시트 형상으로 성형됨으로써 적층용 세라믹 그린시트(101)가 제작된다.
이어서, 이 적층용 세라믹 그린시트(101)에 도전체 페이스트가 띠 형상의 패턴을 가지도록 스크린 인쇄, 잉크젯 인쇄, 그라비어 인쇄 등에 의해 인쇄됨으로써, 도전 패턴(102)이 형성된다.
이로써, 도 8에 나타내는 바와 같이, 유전체층(14)이 되는 적층용 세라믹 그린시트(101)의 표면에 내부전극층(15)이 되는 도전 패턴(102)이 인쇄된 소재 시트(103)가 준비된다.
이어서, 도 9에 나타내는 바와 같이, 소재 시트(103)가 복수매 적층된다. 구체적으로는 띠 형상의 도전 패턴(102)이 동일한 방향을 향하면서 그 띠 형상의 도전 패턴(102)이 서로 이웃하는 소재 시트(103) 사이에서 폭 방향에서 반 피치씩 어긋난 상태가 되도록, 복수개의 소재 시트(103)가 쌓여 겹쳐진다. 더욱이, 복수매 적층된 소재 시트(103)의 한쪽 측에, 상부 외층부(12a)가 되는 상부 외층부용 세라믹 그린시트(112)가 쌓여 겹쳐지고, 다른 쪽 측에 하부 외층부(12b)가 되는 하부 외층부용 세라믹 그린시트(113)가 쌓여 겹쳐진다.
이어서, 상부 외층부용 세라믹 그린시트(112)와, 쌓여 겹쳐진 복수개의 소재 시트(103)와, 하부 외층부용 세라믹 그린시트(113)를 열 압착한다. 이로써, 도 10에 나타내는 마더 블록(110)이 형성된다.
(마더 블록 분단 공정(S2))
이어서, 마더 블록(110)을, 도 10에 나타내는 바와 같이, 적층체 본체(10)의 치수에 대응한 절단선(X) 및 절단선(X)과 교차하는 절단선(Y)을 따라 분단한다. 이로써, 도 5에 나타내는 복수개의 적층체 본체(10)가 제조된다. 한편, 실시형태에서 절단선(Y)은 절단선(X)과 직교한다.
(사이드 갭부용 세라믹 그린시트 첩부 공정(S3))
다음으로, 적층용 세라믹 그린시트(101)와 동일한 유전체 분말에, Mg가 소결 조제로서 첨가된 세라믹 슬러리가 제작된다. 그리고 수지 필름 상에, 세라믹 슬러리를 도포하고 건조하여, 사이드 갭부용 세라믹 그린시트가 제작된다.
그리고 사이드 갭부용 세라믹 그린시트를 적층체 본체(10)의 내부전극층(15)이 노출된 측부에 붙임으로써, 사이드 갭부(30)가 되는 층이 형성된다. 이때, 사이드 갭부용 세라믹 그린시트를 적층체 본체(10)의 내부전극층(15)이 노출된 측부에 프레싱한다.
(사이드 갭부 소성 공정(S4))
적층체 본체(10)에 사이드 갭부(30)가 되는 층이 형성된 것은 질소분위기 중 소정 조건으로 탈지 처리된 후, 질소-수소-수증기 혼합 분위기 중 소정 온도로 소성되고, 소결되어서 적층체(2)가 된다.
여기서, 소결 시에 사이드 갭부(30)의 Mg은 내부전극층(15) 측으로 이동한다. 이로써 소결 후, 사이드 갭부(30)의 Mg은 내부전극층 측으로 편석된다. 또한, 유전체층(14)과 사이드 갭부(30)는 대략 동일한 재료로 제조되지만, 사이드 갭부(30)는 유전체층(14)을 포함하는 적층체 본체(10)에 붙인 것이므로, 소결 후에도 사이드 갭부(30)와 적층체 본체(10) 사이에는 계면이 존재한다.
(외부전극 형성 공정(S5))
다음으로, 적층체(2)의 양 단부에 하부전극층(31), 도전성 수지층(32), 도금층(33)이 순차 형성되어서 외부전극(3)이 형성된다.
(소성 공정(S6))
그리고 설정된 소성 온도로, 질소 분위기 중에서 소정 시간 가열한다. 이로써, 외부전극(3)이 적층체(2)에 베이킹되어서 콘덴서 본체(1A)가 제조된다.
(인터포저 준비 공정(S7))
직사각형의 판재에, 그 판재를 관통하는 제1 관통구멍(46a)과 제2 관통구멍(46b)을 형성하고, 인터포저 본체(40)를 제작한다. 그리고 인터포저 본체(40)의 길이방향(L)의 한쪽 측에서의, 제1 면(4a) 측에 제1 접합전극(41a), 제2 면(4b) 측에 제1 실장전극(42a), 제1 관통구멍(46a)의 내벽에 제1 관통 도통부(43a)로서의 제1 금속막을 형성한다. 길이방향(L)의 다른 쪽 측에서의, 제1 면(4a) 측에 제2 접합전극(41b), 제2 면(4b) 측에 제2 실장전극(42b), 제2 관통구멍(46b)의 내벽에 제2 관통 도통부(43b)로서의 제2 금속막을 형성한다.
(인터포저 첩부 공정(S8))
이어서, 인터포저 본체(40)의 제1 면(4a)을 콘덴서 본체(1A)에서의 제2 주면(Ab) 측의 면에 장착한다.
이때, 인터포저(4)의 제1 접합전극(41a)과 콘덴서 본체(1A)의 제1 외부전극(3a) 사이를, 예를 들면 접합용 솔더인 제1 도전 접합제(44a)로 접속한다.
인터포저(4)의 제2 접합전극(41b)과 콘덴서 본체(1A)의 제2 외부전극(3b) 사이를, 예를 들면 접합용 솔더인 제2 도전 접합제(44b)로 접속한다.
이로써, 도 1에 나타내는 적층 세라믹 콘덴서(1)가 제조된다.
한편, 이 후, 적층 세라믹 콘덴서(1)는 기판(200)에 실장된다.
이때, 인터포저(4)의 제1 실장전극(42a)은 기판(200)에 마련된 제1 기판전극(200a)에 예를 들면 실장용 솔더인 제1 도전 실장제(201a)로 접합된다. 제2 실장전극(42b)은 기판(200)에 마련된 제2 기판전극(200b)에 예를 들면 실장용 솔더인 제2 도전 실장제(201b)로 접합된다.
이로써, 적층 세라믹 콘덴서(1)는 기판(200)에 실장된다. 그리고 제1 외부전극(3a), 제1 도전 접합제(44a), 제1 접합전극(41a), 제1 관통 도통부(43a), 제1 실장전극(42a), 및 제1 기판전극(200a)이 도통된다. 또한, 제2 외부전극(3b), 제2 도전 접합제(44b), 제2 접합전극(41b), 제2 관통 도통부(43b), 제2 실장전극(42b), 및 제2 기판전극(200b)이 도통된다.
(제1 실시형태의 효과)
제1 실시형태에 따르면, 이하의 효과를 가진다.
적층 세라믹 콘덴서는 외부전극과 관통 도통부의 거리가 길어지면, 외부전극으로부터 기판 측에 마련된 실장전극까지의 거리가 길어진다. 그러면 ESL(등가직렬 인덕턴스)이 높아져, 고주파의 신호에 대하여 보다 많은 손실이 생길 가능성이 있다.
그러나 제1 실시형태의 적층 세라믹 콘덴서(1)는 제1 접합 영역(45a)이 제1 관통 도통부(43a) 상단의, 제1 외부전극(3a) 측 단부(Pa)의 바로 위까지 연장되고, 더욱이 제1 관통구멍(46a)을 넘어, 제1 관통구멍(46a)의 바로 위의 전체 영역에 걸쳐 연장된다.
제2 외부전극(3b)과 제2 도전 접합제(44b)의 접합 영역인 제2 접합 영역(45b)이 제2 관통 도통부(43b) 상단의, 제2 외부전극(3b) 측 단부(Pb)의 바로 위까지 연장되고, 더욱이 제2 관통구멍(46b)을 넘어, 제2 관통구멍(46b)의 바로 위의 전체 영역에 걸쳐 연장된다.
따라서, 제1 외부전극(3a)으로부터 제1 관통 도통부(43a)까지 제1 도전 접합제(44a)를 취해서 전기가 흐를 때, 전기는 제1 도전 접합제(44a) 내에서 최단 루트를 통해 흐를 수 있다.
제2 외부전극(3b)으로부터 제2 관통 도통부(43b)까지 제2 도전 접합제(44b)를 취해서 전기가 흐를 때도, 전기는 제2 도전 접합제(44b) 내에서 최단 루트를 통해 흐를 수 있다.
따라서, 제1 실시형태에 따르면, ESL을 저감할 수 있는 적층 세라믹 콘덴서(1)를 제공할 수 있다.
또한, 제1 외부전극(3a)의 제1 단면(Ca) 측의 바깥면으로부터 제1 관통구멍(46a)의 내벽까지의 길이방향(L)의 거리(x1)를 0.15㎜ 이내로 함으로써, 제1 외부전극(3a) 내에서의 전기가 흐르는 거리를 짧게 할 수 있으므로 ESL을 보다 저감할 수 있다.
마찬가지로, 제2 외부전극(3b)의 제2 단면(Cb) 측의 바깥면으로부터 제2 관통구멍(46b)의 내벽까지의 길이방향(L)의 거리를 0.15㎜ 이내로 함으로써, 제2 외부전극(3b) 내에서의 전기가 흐르는 거리를 짧게 할 수 있으므로 ESL을 보다 저감할 수 있다.
따라서, ESL을 저감할 수 있는 적층 세라믹 콘덴서(1)를 제공할 수 있다.
(제2 실시형태)
다음으로, 본 발명의 제2 실시형태의 적층 세라믹 콘덴서(1)에 대해 설명한다.
도 11은 제2 실시형태에서의, 적층 세라믹 콘덴서(1)의 부분 확대도이며, 도 11(a)는 도 2에 나타내는 길이방향(L)의 한쪽인 왼쪽의 확대도이며, 도 11(b)는 길이방향(L)의 다른 쪽인 오른쪽의 확대도이다.
또한, 제1 실시형태와 동일한 부분은 동일한 부호를 붙이고, 설명을 생략한다.
제2 실시형태의 특징부는 이하이다.
제1 관통구멍(46a)의 내벽의 제1 면(4a) 측에는, 제1 관통 도통부(43a)로서의 제1 금속막으로 덮이지 않은 제1 비(非)피복 부분(47a)이 마련된다. 한편, 이하의 설명에서 제1 금속막도 부호 43a로 나타낸다.
제2 관통구멍(46b)의 내벽의 제1 면(4a) 측에는 제2 관통 도통부(43b)로서의 제2 금속막으로 덮이지 않은 제2 비피복 부분(47b)이 마련된다. 한편, 이하의 설명에서 제2 금속막도 부호 43b로 나타낸다.
제1 금속막(43a)은 제1 관통구멍(46a)의 내벽에서, 길이방향(L)에서의 제1 외부전극(3a)이 배치된 한쪽에 배치되고, 제1 비피복 부분(47a)은 길이방향(L)의 다른 쪽에 배치된다.
제2 금속막(43b)은 제2 관통구멍(46b)의 내벽에서, 길이방향(L)에서의 제2 외부전극(3b)이 배치된 다른 쪽에 배치되고, 제2 비피복 부분(47b)은 길이방향(L)의 한쪽에 배치된다.
(제2 실시형태의 효과)
제2 실시형태에 따르면 이하의 효과를 가진다.
제1 실시형태에서 설명한 바와 같이, 인터포저 첩부 공정(S8)에서 인터포저(4)와 콘덴서 본체(1A)의 접합은 제1 외부전극(3a)과 제1 접합전극(41a) 사이를 접합용 솔더인 제1 도전 접합제(44a)에 의해 접합하고, 제2 외부전극(3b)과 제2 접합전극(41b) 사이를 접합용 솔더인 제2 도전 접합제(44b)에 의해 접합함으로써 실시된다.
여기서, 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)는 제1 비피복 부분(47a) 및 제2 비피복 부분(47b)보다도, 제1 금속막(43a) 및 제2 금속막(43b)에 대하여 높은 젖음성을 가진다.
따라서, 접합 시에 가열되어서 용융하면, 제1 도전 접합제(44a)는 젖음성이 높은 제1 금속막(43a)을 타고 제1 관통구멍(46a) 내로 유입된다. 그러나 제1 도전 접합제(44a)는 젖음성이 낮은 제1 비피복 부분(47a)에는 유입되지 않는다. 따라서 제1 관통구멍(46a)의 내부가 제1 도전 접합제(44a)로 완전히 메워지는 일이 없다.
또한, 접합 시에 가열되어서 용융하면, 제2 도전 접합제(44b)는 젖음성이 높은 제2 금속막(43b)을 타고 제2 관통구멍(46b) 내로 유입된다. 그러나 제2 도전 접합제(44b)는 젖음성이 낮은 제2 비피복 부분(47b)에는 유입되지 않는다. 따라서 제2 관통구멍(46b)의 내부가 제2 도전 접합제(44b)로 완전히 메워지는 일이 없다.
이와 같이, 제1 관통구멍(46a) 및 제2 관통구멍(46b) 내에 공극이 마련되지만, 이들 공극은 예를 들면 제1 관통구멍(46a) 및 제2 관통구멍(46b)의 상부를 덮는 것과 같은 공정을 거치지 않고, 간이하게 마련하는 것이 가능하다.
또한, 적층 세라믹 콘덴서(1)를 기판(200)에 실장할 때, 제1 관통구멍(46a) 및 제2 관통구멍(46b)이 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)로 메워져 있으면, 실장용 솔더인 제1 도전 실장제(201a) 및 제2 도전 실장제(201b)가 제1 관통구멍(46a) 및 제2 관통구멍(46b)으로 파고 들어갈 수 없어, 실장 시의 자세가 안정되지 않는다.
그러나 본 실시형태에서는 제1 관통구멍(46a) 및 제2 관통구멍(46b)의 내부가 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)로 완전히 메워져 있지 않다. 따라서, 적층 세라믹 콘덴서(1)를 기판(200)에 대하여 제1 도전 실장제(201a) 및 제2 도전 실장제(201b)로 실장할 때, 제1 도전 실장제(201a) 및 제2 도전 실장제(201b)가 제1 관통구멍(46a) 및 제2 관통구멍(46b)으로 파고 들어갈 수 있어, 실장 시의 자세가 안정된다.
또한, 제1 관통구멍(46a) 및 제2 관통구멍(46b)의 상부에는, 도 11에 나타내는 절단면으로부터 알 수 있는 바와 같이, 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)가 존재한다. 그러나 제1 관통구멍(46a) 및 제2 관통구멍(46b)의 상부에는, 도 11에 나타내는 절단면 이외의 부분에서, 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)가 존재하지 않는 부분이 존재한다. 그 때문에, 제1 관통구멍(46a) 및 제2 관통구멍(46b)에는 제2 면(4b)으로부터 제1 면(4a)까지 이어지는 공기 구멍(도시하지 않음)이 존재하게 된다. 공기 구멍은 공기가 통과하는 것이 가능한 구멍이다.
따라서, 적층 세라믹 콘덴서(1)를 기판(200)에 장착할 때에, 제1 도전 실장제(201a) 및 제2 도전 실장제(201b)와 적층 세라믹 콘덴서(1) 사이의 공기는 제1 관통구멍(46a) 및 제2 관통구멍(46b)에서의 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)로 메워지지 않은 부분(즉, 공기 구멍)을 지나고, 인터포저(4)의 제1 면(4a) 측으로 빠질 수 있다.
따라서, 이와 같이 공기가 빠질 수 있다는 이유에 의해서도 적층 세라믹 콘덴서(1)를 기판(200)에 대하여 제1 도전 실장제(201a) 및 제2 도전 실장제(201b)로 실장할 때의 자세가 안정된다.
한편, 콘덴서 본체(1A)와 인터포저(4)의 접합 시에 제1 관통구멍(46a) 및 제2 관통구멍(46b)으로 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)가 전혀 유입되지 않으면, 콘덴서 본체(1A)와 인터포저(4) 사이의 접합력이 약해진다.
그러나 제2 실시형태에서 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)는 일부 제1 금속막(43a) 및 제2 금속막(43b)을 타고 제1 관통구멍(46a) 및 제2 관통구멍(46b) 내에 유입된다. 따라서, 콘덴서 본체(1A)와 인터포저(4) 사이의 강고한 접합이 확보된다.
(변형 형태)
도 12는 제2 실시형태의 변형 형태에서의, 적층 세라믹 콘덴서의 부분 확대도이며, (a)는 길이방향의 한쪽, (b)는 길이방향의 다른 쪽이다. 도 13은 제2 실시형태의 변형 형태의 적층 세라믹 콘덴서를 제2 면(4b) 측에서 본 도면이다.
제2 실시형태의 적층 세라믹 콘덴서(1)의 변형 형태가 상술의 형태와 다른 점은 제1 관통구멍(46a)의 내벽에서, 제1 금속막(43a)이 길이방향(L)의 다른 쪽에 배치되고, 제1 비피복 부분(47a)이 길이방향(L)의 한쪽에 배치되며, 제2 관통구멍(46b)의 내벽에서, 제2 금속막(43b)이 길이방향(L)의 다른 쪽에 배치되고, 제2 비피복 부분(47b)이 길이방향(L)의 한쪽에 배치되는 점이다.
도 13에 나타내는 바와 같이 변형 형태에서, 제1 관통구멍(46a)의 다른 쪽에 배치된 제1 금속막(43a)은 제2 면(4b) 측에서 제1 실장전극(42a)이 제1 관통구멍(46a)의 다른 쪽 측까지 연장됨으로써 제1 실장전극(42a)과 접속된다. 제1 면(4a) 측에서의 제1 금속막(43a)과 제1 접합전극(41a)의 접속도 마찬가지이다.
제2 관통구멍(46b)의 한쪽에 배치된 제2 금속막(43b)은, 제2 면(4b) 측에서 제2 실장전극(42b)이 제2 관통구멍(46b)의 다른 쪽 측까지 연장됨으로써 제2 실장전극(42b)과 접속된다. 제1 면(4a) 측에서의 제2 금속막(43b)과 제2 접합전극(41b)의 접속도 마찬가지이다. 그 밖에는 제2 실시형태의 상술의 형태와 마찬가지이므로 설명을 생략한다.
제2 실시형태의 변형 형태에서도 제2 실시형태의 상술의 형태와 동일한 효과를 가진다.
(제3 실시형태)
다음으로, 본 발명의 제3 실시형태의 적층 세라믹 콘덴서(1)에 대해 설명한다.
도 14는 제3 실시형태에서의, 적층 세라믹 콘덴서(1)의 기판(200)에 실장된 상태의 부분 확대도이고, 도 14(a)는 도 2에 나타내는 길이방향(L)의 한쪽인 왼쪽의 확대도이며, 도 14(b)는 길이방향(L)의 다른 쪽인 오른쪽의 확대도이다.
또한, 제1 실시형태와 동일한 부분은 동일한 부호를 붙이고, 설명을 생략한다.
제3 실시형태의 특징부는 이하이다.
제1 실장전극(42a)은 인터포저(4)의 길이방향(L)의 한쪽 측의 제1 인터포저 단면(48a)의 하부를 덮는 제1 부분(49a)을 가지며, 제2 실장전극(42b)은 인터포저(4)의 길이방향(L)의 다른 쪽 측의 제2 인터포저 단면(48b)의 하부를 덮는 제2 부분(49b)을 가진다.
제1 부분(49a)의 적층방향(T)의 길이(ta)는 인터포저(4)의 두께의 절반 미만인 것이 바람직하고, 제2 부분(49b)의 적층방향(T)의 길이(tb)는 인터포저(4)의 두께 방향의 절반 미만인 것이 바람직하다.
예를 들면, 인터포저(4)의 두께가 1.0㎜ 이하인 경우, 제1 부분(49a)의 적층방향(T)의 길이(ta)는 0.3㎜ 이하이며, 제2 부분(49b)의 적층방향(T)의 길이(tb)는 0.3㎜ 이하인 것이 바람직하다.
인터포저(4)의 두께가 0.5㎜ 이하인 경우, 제1 부분(49a)의 적층방향(T)의 길이(ta)는 0.16㎜ 이하이며, 제2 부분(49b)의 적층방향(T)의 길이(tb)는 0.16㎜ 이하인 것이 바람직하다.
인터포저(4)의 두께가 0.2㎜ 이하인 경우, 제1 부분(49a)의 적층방향(T)의 길이(ta)는 0.06㎜ 이하이며, 제2 부분(49b)의 적층방향(T)의 길이(tb)는 0.06㎜ 이하인 것이 바람직하다.
인터포저(4)의 두께가 0.1㎜ 이하인 경우, 제1 부분(49a)의 적층방향(T)의 길이(ta)는 0.03㎜ 이하이며, 제2 부분(49b)의 적층방향(T)의 길이(tb)는 0.03㎜ 이하인 것이 바람직하다.
(제3 실시형태의 효과)
제3 실시형태에 따르면 이하의 효과를 가진다.
적층 세라믹 콘덴서(1)를 기판(200)에 접합할 때, 기판(200)에 마련된 제1 기판전극(200a) 상에, 예를 들면 실장용 솔더인 제1 도전 실장제(201a)가 배치되고, 기판(200)에 마련된 제2 기판전극(200b) 상에, 예를 들면 실장용 솔더인 제2 도전 실장제(201b)가 배치된다.
그리고 기판(200)이 가열됨으로써, 제1 도전 실장제(201a) 및 제2 도전 실장제(201b)가 용융한다.
제1 도전 실장제(201a) 및 제2 도전 실장제(201b)가 용융한 상태의 기판(200) 상에, 제1 실장전극(42a)이 제1 도전 실장제(201a) 위, 제2 실장전극(42b)이 제2 도전 실장제(201b) 위에 오도록 하여 인터포저(4)를 배치하여 적층 세라믹 콘덴서(1)를 실장한다.
여기서, 제1 실장전극(42a)은 제1 인터포저 단면(48a)의 하부를 덮는 제1 부분(49a)을 가진다. 따라서, 도 14에 나타내는 바와 같이 실장 시에 제1 인터포저 단면(48a)의 제1 부분(49a)까지 제1 도전 실장제(201a)가 돌아 들어간다.
한편, 제2 실장전극(42b)은 제2 인터포저 단면(48b)의 하부를 덮는 제2 부분(49b)을 가진다. 따라서, 도 14에 나타내는 바와 같이 실장 시에 제2 인터포저 단면(48b)의 제2 부분(49b)까지 제2 도전 실장제(201b)가 돌아 들어간다.
이로써, 인터포저(4)는 길이방향(L)의 양 단면인 제1 인터포저 단면(48a)과 제2 인터포저 단면(48b)이 제1 도전 실장제(201a)의 표면장력과 제2 도전 실장제(201b)의 표면장력에 의해, 양단으로부터 끌어 당겨진다. 따라서 인터포저(4), 즉 적층 세라믹 콘덴서(1)는 길이방향(L)에서 얼라인먼트되고, 실장 시의 자세를 안정시키는 것이 가능해진다.
(제4 실시형태)
다음으로, 본 발명의 제4 실시형태의 적층 세라믹 콘덴서(1)에 대해 설명한다.
도 15는 제4 실시형태에서의 적층 세라믹 콘덴서(1)의 부분 확대도이고, 도 15(a)는 도 2에 나타내는 길이방향(L)의 한쪽인 왼쪽의 확대도이며, 도 15(b)는 길이방향(L)의 다른 쪽인 오른쪽의 확대도이다.
한편, 제1 실시형태와 제3 실시형태의 동일한 부분은 동일한 부호를 붙이고, 설명을 생략한다.
제4 실시형태의 특징부는 이하이다.
제1 접합전극(41a)은 인터포저(4) 기판의 길이방향(L)의 한쪽 측의 제1 인터포저 단면(48a)의 상부를 덮는 제1 부분(50a)을 가지며, 제2 접합전극(41b)은 인터포저(4) 기판의 길이방향(L)의 다른 쪽 측의 제2 인터포저 단면(48b)의 상부를 덮는 제2 부분(50b)을 가진다.
제1 부분(50a)의 적층방향(T)의 길이(s1)는 인터포저(4) 기판의 두께의 절반 미만인 것이 바람직하고, 제2 부분(50b)의 적층방향(T)의 길이(s2)는 인터포저(4) 기판의 두께방향의 절반 미만인 것이 바람직하다.
예를 들면, 인터포저(4) 기판의 두께가 1.0㎜ 이하인 경우, 제1 부분(50a)의 적층방향(T)의 길이(s1)는 0.3㎜ 이하이며, 제2 부분(50b)의 적층방향(T)의 길이(s2)는 0.3㎜ 이하인 것이 바람직하다.
인터포저(4) 기판의 두께가 0.5㎜ 이하인 경우, 제1 부분(50a)의 적층방향(T)의 길이(s1)는 0.16㎜ 이하이며, 제2 부분(50b)의 적층방향(T)의 길이(s2)는 0.16㎜ 이하인 것이 바람직하다.
인터포저(4) 기판의 두께가 0.2㎜ 이하인 경우, 제1 부분(50a)의 적층방향(T)의 길이(s1)는 0.06㎜ 이하이며, 제2 부분(50b)의 적층방향(T)의 길이(s2)는 0.06㎜ 이하인 것이 바람직하다.
인터포저(4) 기판의 두께가 0.1㎜ 이하인 경우, 제1 부분(50a)의 적층방향(T)의 길이(s1)는 0.03㎜ 이하이며, 제2 부분(50b)의 적층방향(T)의 길이(s2)는 0.03㎜ 이하인 것이 바람직하다.
(제4 실시형태의 효과)
제4 실시형태에 따르면 이하의 효과를 가진다.
인터포저(4)를 콘덴서 본체(1A)에 접합할 때, 인터포저(4)에 마련된 제1 접합전극(41a) 상에, 예를 들면 접합용 솔더인 제1 도전 접합제(44a)가 배치되고, 인터포저(4)에 마련된 제2 접합전극(41b) 상에, 예를 들면 접합용 솔더인 제2 도전 접합제(44b)가 배치된다.
그리고 인터포저(4)가 가열됨으로써, 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)가 용융한다.
제1 도전 접합제(44a) 및 제2 도전 접합제(44b)가 용융한 상태의 인터포저(4) 상에, 제1 외부전극(3a)이 제1 도전 접합제(44a) 위, 제2 외부전극(3b)이 제2 도전 접합제(44b) 위에 오도록 하여 콘덴서 본체(1A)를 인터포저(4) 상에 배치하여 접합한다.
여기서, 제1 접합전극(41a)은 제1 인터포저 단면(48a)의 상부를 덮는 제1 부분(50a)을 가진다. 따라서, 도 15에 나타내는 바와 같이 접합 시에, 제1 인터포저 단면(48a)의 제1 부분(50a)까지 제1 도전 접합제(44a)가 돌아 들어간다.
제2 접합전극(41b)은 제2 인터포저 단면(48b)의 상부를 덮는 제2 부분(50b)을 가진다. 따라서, 도 15에 나타내는 바와 같이 접합 시에, 제2 인터포저 단면(48b)의 제2 부분(50b)까지 제2 도전 접합제(44b)가 돌아 들어간다.
이로써, 인터포저(4)는 길이방향(L)의 양 단면인 제1 인터포저 단면(48a)과 제2 인터포저 단면(48b)이 제1 도전 접합제(44a)의 표면장력과 제2 도전 접합제(44b)와 표면장력에 의해, 양측으로부터 끌어 당겨진다. 따라서, 인터포저(4)는 길이방향(L)에서 얼라인먼트되고, 콘덴서 본체(1A)에 대한 자세를 안정시킬 수 있다.
또한, 제1 인터포저 단면(48a)의 하부까지 제1 접합전극(41a)이 연장되지 않은 경우, 기판(200)으로의 적층 세라믹 콘덴서(1)의 실장 시에, 제1 도전 실장제(201a)가 제1 인터포저 단면(48a)을 올라 가지 않는다. 따라서, 제1 도전 실장제(201a)가 부풀어오른, 이른바 필릿(fillet)이 생기기 어렵다.
마찬가지로 제2 인터포저 단면(48b)의 하부까지 제2 접합전극(41b)이 연장되지 않은 경우, 기판(200)으로의 적층 세라믹 콘덴서(1)의 실장 시에 제2 도전 실장제(201b)가 제2 인터포저 단면(48b)을 올라 가지 않는다. 따라서, 제2 도전 실장제(201b)가 부풀어오른, 이른바 필릿이 생기기 어렵다.
(제5 실시형태)
다음으로, 본 발명의 제5 실시형태의 적층 세라믹 콘덴서(1)에 대해 설명한다.
도 16은 제5 실시형태에서의, 도 6과 동일한 적층 세라믹 콘덴서(1)의 부분 확대도이며, 도 16(a)는 도 2에 나타내는 길이방향(L)의 한쪽인 왼쪽의 확대도이며, 도 16(b)는 길이방향(L)의 다른 쪽인 오른쪽의 확대도이다.
한편, 제1 실시형태와 동일한 부분은 동일한 부호를 붙이고, 설명을 생략한다.
제5 실시형태의 특징부는 이하이다.
제1 관통구멍(46a)의 내벽은 제1 금속막(43a)으로 덮이고, 제1 관통구멍(46a)의 제1 면(4a) 측은 예를 들면 접합용 솔더인 제1 도전 접합제(44a)로 메워지며, 제1 도전 접합제(44a)는 제1 관통구멍(46a)을 제2 면(4b)으로부터 제1 면(4a) 측을 향해 보았을 때에, 중앙이 예를 들면 유발 형상으로 움푹 패여있다.
제2 관통구멍(46b)의 내벽은 제2 금속막(43b)으로 덮이고, 제2 관통구멍(46b)의 제1 면(4a) 측은 예를 들면 접합용 솔더인 제2 도전 접합제(44b)로 메워지며, 제2 도전 접합제(44b)는 제2 관통구멍(46b)을 제2 면(4b)으로부터 제1 면(4a) 측을 향해 보았을 때에, 중앙이 예를 들면 유발 형상으로 움푹 패여있다.
그리고 제1 관통구멍(46a) 내에 유입된 제1 도전 접합제(44a)의, 제1 관통구멍(46a)의 내벽 상의 끝가장자리(51a)는 인터포저(4)의 두께의 절반보다 제1 면(4a) 측에 위치하는 것이 바람직하다. 또한, 끝가장자리(51a)는 인터포저(4)의 두께의 3분의 1보다 제1 면(4a) 측에 위치하는 것이 보다 바람직하다.
제2 관통구멍(46b) 내에 유입된 제2 도전 접합제(44b)의, 제2 관통구멍(46b)의 내벽 상의 끝가장자리(51b)는 인터포저(4)의 두께의 절반보다 제1 면(4a) 측에 위치하는 것이 바람직하다. 또한, 끝가장자리(51b)는 인터포저(4)의 두께의 3분의 1보다 제1 면(4a) 측에 위치하는 것이 보다 바람직하다.
한편, 인터포저(4)의 두께는 예를 들면, 1.0㎜ 이하, 0.5㎜ 이하, 0.2㎜ 이하, 0.1㎜ 이하이다.
제5 실시형태에서는 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)를, 제2 면(4b)으로부터 제1 면(4a) 측을 향해 보았을 때에 중앙이 움푹 패여 보이도록 하기 위해, 인터포저 첩부 공정(S8)을 예를 들면 이하와 같이 실시한다. 단, 이에 한정되지 않고, 다른 방법이어도 된다.
우선, 제1 접합전극(41a) 및 제2 접합전극(41b) 상에, 예를 들면 접합용 솔더인 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)를 배치한다. 이때, 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)를 각각 제1 관통구멍(46a) 및 제2 관통구멍(46b)의 상부에서 다른 부분 보다 많이 얹는다.
한편, 제1 관통구멍(46a)의 내벽의 제1 금속막(43a) 및 제2 관통구멍(46b)의 내벽의 제2 금속막(43b)의 표면에 미리 얇게 솔더막을 형성하거나, 기타 표면처리를 실시함으로써, 제1 도전 접합제(44a)의 제1 금속막(43a)에 대한 젖음성, 및 제2 도전 접합제(44b)의 제2 금속막(43b)에 대한 젖음성을 높게 해 두는 것이 바람직하다.
그리고 인터포저(4)를 가열함으로써 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)를 용융시킨다.
이때, 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)는 각각 제1 관통구멍(46a) 및 제2 관통구멍(46b)의 상부에서 다른 부분보다 많이 얹어져 있으므로, 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)는 제1 금속막(43a) 및 제2 금속막(43b)의 표면을 타고, 하방의 제1 실장전극(42a) 및 제2 실장전극(42b) 측으로 흐른다.
여기서, 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)가 하방의 제1 실장전극(42a) 및 제2 실장전극(42b) 측으로 흘러 나와, 제1 관통구멍(46a) 및 제2 관통구멍(46b)을 완전히 메우지 않고, 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)가 제2 면(4b)으로부터 제1 면(4a) 측을 향해 보았을 때에 중앙이 움푹 패여 보이게 되도록 가열 시간이나 온도를 조정한다.
제1 도전 접합제(44a) 및 제2 도전 접합제(44b)가 용융한 상태의 인터포저(4) 상에, 제1 외부전극(3a)이 제1 도전 접합제(44a) 위, 제2 외부전극(3b)이 제2 도전 접합제(44b) 위에 오도록 하여 콘덴서 본체(1A)를 인터포저(4) 상에 배치하여 접합한다.
이와 같이 함으로써, 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)가 제2 면(4b)으로부터 제1 면(4a) 측을 향해 보았을 때에 중앙이 움푹 패여 보이도록 형성된다.
(제5 실시형태의 효과)
제5 실시형태에 따르면, 제1 관통구멍(46a) 및 제2 관통구멍(46b) 내에 공극이 마련되는데, 이들 공극은 예를 들면 제1 관통구멍(46a) 및 제2 관통구멍(46b)의 상부를 덮는 것과 같은 공정을 거치지 않고, 이와 같이, 간이하게 마련하는 것이 가능하다.
또한, 적층 세라믹 콘덴서(1)의 기판(200)으로의 실장 시에, 인터포저(4)의 제1 실장전극(42a)은 기판(200)에 마련된 제1 기판전극(200a)에, 예를 들면 실장용 솔더인 제1 도전 실장제(201a)로 접합된다. 제2 실장전극(42b)은 기판(200)에 마련된 제2 기판전극(200b)에, 예를 들면 실장용 솔더인 제2 도전 실장제(201b)로 접합된다.
여기서, 제5 실시형태에서는 제1 관통구멍(46a)의 상부에는 제1 도전 접합제(44a)가 존재하고, 제1 관통구멍(46a)을 제2 면(4b)으로부터 제1 면(4a) 측을 향해 보았을 때에, 제1 도전 접합제(44a)의 중앙이 예를 들면 유발 형상으로 움푹 패여 있다.
제2 관통구멍(46b)의 상부에는 제2 도전 접합제(44b)가 존재하고, 제2 관통구멍(46b)을 제2 면(4b)으로부터 제1 면(4a) 측을 향해 보았을 때에, 제2 도전 접합제(44b)의 중앙이, 예를 들면 유발 형상으로 움푹 패여 있다.
즉, 제1 관통구멍(46a) 및 제2 관통구멍(46b)의 내부가 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)로 완전히 메워져 있지 않고, 공극이 마련되어 있다. 따라서, 적층 세라믹 콘덴서(1)를 기판(200)에 대하여 제1 도전 실장제(201a) 및 제2 도전 실장제(201b)로 실장할 때, 제1 도전 실장제(201a) 및 제2 도전 실장제(201b)가 제1 관통구멍(46a) 및 제2 관통구멍(46b)의 공극으로 파고 들어갈 수 있어, 실장 시의 자세가 안정된다.
또한, 제1 도전 접합제(44a)의 제1 관통구멍(46a) 내에서의 제2 면(4b) 측의 면은 중앙이 움푹 패여 있으므로 평탄한 경우보다 면적이 크다. 제2 도전 접합제(44b)의 제2 관통구멍(46b) 내에서의 제2 면(4b) 측의 면은 중앙이 움푹 패여 있으므로 평탄한 경우보다 면적이 크다.
따라서, 제1 도전 실장제(201a) 및 제2 도전 실장제(201b)와, 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)의 접촉 면적이 커지므로, 제1 도전 실장제(201a) 및 제2 도전 실장제(201b)와, 제1 도전 접합제(44a) 및 제2 도전 접합제(44b)의 접합력을 높일 수 있다.
이상, 본 발명의 제1 실시형태부터 제5 실시형태에 대해 설명했는데, 이 실시형태에 한정되는 것은 아니며, 그 요지의 범위 내에서 다양하게 변형된다.
예를 들면, 실시형태에서는 도 3에 나타내는 바와 같이, 인터포저(4)는 폭방향(W)에서 외부전극(3)의 폭방향(W)의 길이와 대략 동일한 크기이지만, 이에 한정되지 않는다. 즉, 인터포저(4)의 폭방향(W)의 길이는 외부전극(3)의 폭방향(W)의 길이보다 작아도 된다. 예를 들면 인터포저(4)의 폭방향(W)의 길이는 내부전극층(15)의 폭방향(W)의 가장 넓은 부분의 길이보다도 예를 들면 10㎛ 정도 좁아도 된다.
또한, 실시형태에서는 1매의 인터포저(4)가 콘덴서 본체(1A)에 장착되는 형태에 대해 설명했는데, 이에 한정되지 않는다. 예를 들면, 인터포저(4)를, 제1 외부전극(3a)에 접속되는 접합전극을 가지는 제1 인터포저부와, 제1 인터포저부로부터 이간되며 제2 외부전극(3b)에 접속되는 접합전극을 가지는 제2 인터포저부를 포함하는 바와 같은, 2분할 타입으로 해도 된다.
더욱이, 본 발명의 제1 실시형태부터 제5 실시형태에 대해 따로따로 설명했는데, 이들 중 복수개의 실시형태를 조합해도 된다.
1: 적층 세라믹 콘덴서 1A: 콘덴서 본체
2: 적층체 3: 외부전극
3a: 제1 외부전극 3b: 제2 외부전극
4: 인터포저 4a: 제1 면
4b: 제2 면 40: 인터포저 본체
41a: 제1 접합전극 41b: 제2 접합전극
42a: 제1 실장전극 42b: 제2 실장전극
43a: 제1 관통 도통부 43a: 제1 금속막
43b: 제2 관통 도통부 43b: 제2 금속막
44a: 제1 도전 접합제 44b: 제2 도전 접합제
45a: 제1 접합 영역 45b: 제2 접합 영역
46a: 제1 관통구멍 46b: 제2 관통구멍
47a: 제1 비피복 부분 47b: 제2 비피복 부분
48a: 제1 인터포저 단면 48b: 제2 인터포저 단면
49a: 제1 부분 49b: 제2 부분
50a: 제1 부분 50b: 제2 부분
10: 적층체 본체 14: 유전체층
15: 내부전극층 200: 기판
200a: 제1 기판전극 200b: 제2 기판전극
201a: 제1 도전 실장제 201b: 제2 도전 실장제

Claims (7)

  1. 유전체층과 내부전극층이 교대로 적층되고,
    적층방향의 한쪽에 제1 주면(主面), 상기 적층방향의 다른 쪽에 제2 주면,
    상기 적층방향과 교차하는 길이방향의 한쪽에 제1 단면(端面), 및 상기 길이방향의 다른 쪽에 제2 단면을 가지는 적층체,
    상기 적층체의 상기 제1 단면에 배치되며, 상기 제1 단면으로부터 상기 제1 주면의 일부 및 상기 제2 주면의 일부까지 연장되는 제1 외부전극, 및
    상기 적층체의 상기 제2 단면에 배치되며, 상기 제2 단면으로부터 상기 제1 주면의 일부 및 상기 제2 주면의 일부까지 연장되는 제2 외부전극을 포함하는 콘덴서 본체와,
    상기 콘덴서 본체에서의 상기 제2 주면 측에 배치되며, 상기 제2 주면과 대향하는 제1 면, 및 상기 제1 면과 반대 측의 제2 면을 가지는 인터포저를 구비하는 적층 세라믹 콘덴서로서,
    상기 인터포저는,
    상기 길이방향의 상기 제1 외부전극 측에서,
    상기 제1 면 측에 제1 접합전극,
    상기 제2 면 측에 제1 실장전극,
    상기 인터포저를 상기 적층방향으로 관통시키면서 상기 제1 접합전극과 상기 제1 실장전극을 도통(導通)시키는 제1 관통 도통부, 및
    상기 제1 외부전극과 상기 제1 접합전극을 도전 접합하는 제1 도전 접합제를 가지며,
    상기 길이방향의 상기 제2 외부전극 측에서,
    상기 제1 면 측에 제2 접합전극,
    상기 제2 면 측에 제2 실장전극,
    상기 인터포저를 상기 적층방향으로 관통시키면서 상기 제2 접합전극과 상기 제2 실장전극을 도통시키는 제2 관통 도통부, 및
    상기 제2 외부전극과 상기 제2 접합전극을 도전 접합하는 제2 도전 접합제를 가지며,
    상기 인터포저는 상기 적층방향의 상기 제1 주면 측을 위, 상기 제2 주면 측을 아래로 했을 때에,
    상기 제1 외부전극과 상기 제1 도전 접합제의 제1 접합 영역이, 상기 제1 관통 도통부 상단의 상기 제1 외부전극 측 단부(端部)의 바로 위까지 연장되고,
    상기 제2 외부전극과 상기 제2 도전 접합제의 제2 접합 영역이, 상기 제2 관통 도통부 상단의 상기 제2 외부전극 측 단부의 바로 위까지 연장되며,
    상기 제1 관통 도통부는 상기 인터포저를 상기 적층방향으로 관통시키는 제1 관통구멍의 내벽에 마련되고,
    상기 제2 관통 도통부는 상기 인터포저를 상기 적층방향으로 관통시키는 제2 관통구멍의 내벽에 마련되며,
    상기 제1 관통구멍의 내벽은 제1 금속막으로 덮이고, 상기 제1 관통구멍의 상기 제1 면 측은 상기 제1 도전 접합제로 메워지며, 상기 제1 도전 접합제는 상기 제1 관통구멍을 상기 제2 면으로부터 상기 제1 면 측을 향해 보았을 때에, 중앙이 움푹 패이고,
    상기 제2 관통구멍의 내벽은 제2 금속막으로 덮이고, 상기 제2 관통구멍의 상기 제1 면측은 상기 제2 도전 접합제로 메워지며, 상기 제2 도전 접합제는 상기 제2 관통구멍을 상기 제2 면으로부터 상기 제1 면 측을 향해 보았을 때에, 중앙이 움푹 패이는 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 접합 영역은 상기 제1 관통구멍의 바로 위의 전체 영역에 걸쳐 연장되고,
    상기 제2 접합 영역은 상기 제2 관통구멍의 바로 위의 전체 영역에 걸쳐 연장되는 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항 또는 제3항에 있어서,
    상기 제1 관통구멍의 상기 내벽과 상기 제2 관통구멍의 상기 내벽은 전체면이 금속막으로 덮이고, 상기 금속막이 상기 제1 관통 도통부 및 상기 제2 관통 도통부를 구성하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 삭제
  6. 제1항 또는 제3항에 있어서,
    상기 제1 외부전극의 상기 제1 단면 측의 바깥면으로부터 상기 제1 관통구멍의 내벽까지의 길이방향의 거리는 0.15㎜ 이내이며,
    상기 제2 외부전극의 상기 제2 단면 측의 바깥면으로부터 상기 제2 관통구멍의 내벽까지의 길이방향의 거리는 0.15㎜ 이내인 것을 특징으로 하는 적층 세라믹 콘덴서.
  7. 제1항 또는 제3항에 있어서,
    상기 내부전극층의 적층방향은 상기 인터포저의 상기 제1 면과 수직인 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020210049294A 2020-04-24 2021-04-15 적층 세라믹 콘덴서 KR102644904B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2020-077296 2020-04-24
JP2020077296A JP2021174863A (ja) 2020-04-24 2020-04-24 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
KR20210131888A KR20210131888A (ko) 2021-11-03
KR102644904B1 true KR102644904B1 (ko) 2024-03-07

Family

ID=78101788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210049294A KR102644904B1 (ko) 2020-04-24 2021-04-15 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US11901126B2 (ko)
JP (1) JP2021174863A (ko)
KR (1) KR102644904B1 (ko)
CN (1) CN113555221B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174867A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014126084A1 (ja) * 2013-02-18 2014-08-21 太陽誘電株式会社 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ
KR101548813B1 (ko) * 2013-11-06 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터
KR101712047B1 (ko) * 2014-09-26 2017-03-03 가부시키가이샤 무라타 세이사쿠쇼 전자 부품

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7292429B2 (en) * 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
JP6144139B2 (ja) 2013-07-22 2017-06-07 太陽誘電株式会社 インターポーザ付き積層セラミックコンデンサ、及び積層セラミックコンデンサ用インターポーザ
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
JP6554833B2 (ja) * 2015-03-12 2019-08-07 株式会社村田製作所 複合電子部品および抵抗素子
JP2017005221A (ja) * 2015-06-16 2017-01-05 株式会社村田製作所 複合電子部品
JP6743602B2 (ja) * 2016-09-09 2020-08-19 株式会社村田製作所 複合電子部品および抵抗素子
KR102516763B1 (ko) * 2017-08-29 2023-03-31 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102505428B1 (ko) * 2017-11-20 2023-03-03 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102041725B1 (ko) * 2018-09-06 2019-11-06 삼성전기주식회사 전자 부품
KR102240705B1 (ko) * 2018-10-11 2021-04-15 삼성전기주식회사 전자 부품
US11101069B2 (en) * 2018-10-11 2021-08-24 Murata Manufacturing Co., Ltd. Electronic component
KR102584974B1 (ko) * 2018-10-17 2023-10-05 삼성전기주식회사 적층 세라믹 전자부품 및 그에 포함된 인터포저
KR102127803B1 (ko) * 2019-04-26 2020-06-29 삼성전기주식회사 인터포저 및 이 인터포저를 포함하는 전자 부품

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014126084A1 (ja) * 2013-02-18 2014-08-21 太陽誘電株式会社 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ
KR101548813B1 (ko) * 2013-11-06 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터
KR101712047B1 (ko) * 2014-09-26 2017-03-03 가부시키가이샤 무라타 세이사쿠쇼 전자 부품

Also Published As

Publication number Publication date
US11901126B2 (en) 2024-02-13
US20210335543A1 (en) 2021-10-28
CN113555221A (zh) 2021-10-26
KR20210131888A (ko) 2021-11-03
JP2021174863A (ja) 2021-11-01
CN113555221B (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
KR102587840B1 (ko) 적층 세라믹 콘덴서
KR102649864B1 (ko) 적층 세라믹 콘덴서
KR102644908B1 (ko) 적층 세라믹 콘덴서
US11495412B2 (en) Multilayer ceramic capacitor
KR20210130649A (ko) 적층 세라믹 콘덴서
KR20210131241A (ko) 적층 세라믹 콘덴서
KR102644904B1 (ko) 적층 세라믹 콘덴서
KR102644615B1 (ko) 적층 세라믹 콘덴서
KR102644902B1 (ko) 적층 세라믹 콘덴서
KR20210130645A (ko) 적층 세라믹 콘덴서

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant