JP2023132198A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2023132198A
JP2023132198A JP2022037382A JP2022037382A JP2023132198A JP 2023132198 A JP2023132198 A JP 2023132198A JP 2022037382 A JP2022037382 A JP 2022037382A JP 2022037382 A JP2022037382 A JP 2022037382A JP 2023132198 A JP2023132198 A JP 2023132198A
Authority
JP
Japan
Prior art keywords
protrusion
end surface
main surface
laminate
outer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022037382A
Other languages
English (en)
Inventor
匠吾 青砥
Shogo Aoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2022037382A priority Critical patent/JP2023132198A/ja
Priority to CN202310109298.9A priority patent/CN116741533A/zh
Priority to US18/117,497 priority patent/US20230290575A1/en
Publication of JP2023132198A publication Critical patent/JP2023132198A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates

Abstract

【課題】ツームストーン現象を抑制しつつ耐湿性を向上する積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサ１０において、第１の端面１２ｅには、第１、第２の主面側外層部２０ａ、２０ｂ、第１、第２の側面側外層部２２ａ、２２ｂが位置する部分において、第１の主面１２ａ又は第２の主面１２ｂ、第１の側面１２ｃ又は第２の側面１２ｄのうちの少なくとも２つの面に沿って対向するように延びる第１の突出部４０ａが配置されており、第２の端面１２ｆには、第１、第２の主面側外層部２０ａ、２０ｂ、第１、第２の側面側外層部２２ａ、２２ｂが位置する部分において、第１の主面１２ａ又は第２の主面１２ｂ、第１の側面１２ｃ又は第２の側面１２ｄのうちの少なくとも２つの面に沿って対向するように延びる第２の突出部４０ｂが配置されており、第１、第２の突出部４０ａ、４０ｂは、内層部１８には掛からないように配置される。【選択図】図２

Description

本発明は、積層セラミックコンデンサに関する。
近年、積層セラミックコンデンサなどの積層セラミック電子部品においては、電子部品の小型化が一層進行している。従って、セラミック焼結体（積層体）についても、より一層小さくなってきている。このようにセラミック焼結体（積層体）が小さくなると、それに伴い、セラミック焼結体（積層体）の重量も軽くなる。その結果、プリント回路基板上の電極ランドに半田を用いて積層セラミック電子部品を実装する場合、セラミック焼結体（積層体）の重量が軽くなった分だけ、半田の固化時の収縮に伴う半田の表面張力により、セラミック焼結体（積層体）が立ち上がりやすくなる、いわゆるツームストーン現象と称されている現象が生じ易くなる。さらに、セラミック焼結体（積層体）の端面が平坦な場合においては、導電性ペーストにセラミック焼結体（積層体）の端面を浸漬した後、導電性ペーストからセラミック焼結体（積層体）の端面を引き上げる、いわゆるディップ工法が用いられている。ディップ工法にてセラミック焼結体（積層体）の端面に外部電極を形成すると、導電性ペーストからセラミック焼結体（積層体）の端面を引き上げる際に、導電性ペーストの重力と表面張力により、導電性ペーストはセラミック焼結体（積層体）の端面の中央部に集まるため、セラミック焼結体（積層体）の端面の四隅の導電性ペーストの厚みは、セラミック焼結体（積層体）の端面の中央部に比べて薄くなる。このような場合には、外部電極の外表面は平坦ではないため、半田が固化する際の収縮により、セラミック焼結体（積層体）の端面の四隅に引っ張り応力が働いて、一方のセラミック焼結体（積層体）の端面が立ち上がって、ツームストーン現象がさらに生じ易くなるという課題がある。
上記の課題を解決するものとして、例えば、特許文献１が開示されている。特許文献１の構成は、セラミック焼結体（積層体）と、前記セラミック焼結体（積層体）内においてセラミック層を介して厚み方向に重なり合うように配置された複数の内部電極と、前記セラミック焼結体（積層体）の対向し合う第１の端面および第２の端面にそれぞれ形成されており、かつ何れかの内部電極に電気的に接続された第１の外部電極および第２の外部電極とを備え、前記セラミック焼結体（積層体）の第１の端面および第２の端面が中間高さ位置でへこんだ凹状面とされている構成である。前記構成のように、第１および第２の端面を凹状にすることで、外部電極の外表面が平坦化されるため、ツームストーン現象の発生を効率的に抑制することができる。
特開２０００－４９０３２号公報
しかしながら、特許文献１の問題点としては、耐湿性の低下が挙げられる。すなわち、特許文献１においては、端面が凹状になっているセラミック焼結体（積層体）に、ディップ工法で外部電極を形成している。この場合には、導電性ペーストに、セラミック焼結体（積層体）の端面を浸漬し、一定時間保持した上で、導電性ペーストからセラミック焼結体（積層体）の端面を引き上げて、導電性ペーストをセラミック焼結体（積層体）の端面を覆うように付着させる。その後、導電性ペーストを焼き付けることにより、外部電極が形成される。この時、導電性ペーストからセラミック焼結体（積層体）の端面を引き上げる際には、導電性ペーストの表面張力および重力により、導電性ペーストは、セラミック焼結体（積層体）の端面の中央部に集まる。この結果、セラミック焼結体（積層体）の端面の中央部の外部電極の厚みよりも、セラミック焼結体（積層体）の端面の四隅の外部電極の厚みの方が薄くなる。この時、外部電極の上にめっき層を形成した場合においては、セラミック焼結体（積層体）の端面の四隅の外部電極の厚みが薄い部分から、めっき液が侵入しやすくなる。特許文献１の構成では、めっき液が侵入した場合には、耐湿性が低下する。
したがって、本発明は、ツームストーン現象を抑制しつつ耐湿性の向上を達成できる積層セラミックコンデンサを提供することを目的とする。
本発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層を含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、複数の誘電体層上に配置され、第１の端面に露出する第１の内部電極層と、複数の誘電体層上に配置され、第２の端面に露出する第２の内部電極層と、第１の端面上に配置された下地電極層と、下地電極層に上に配置されためっき層と、を有する第１の外部電極と、第２の端面上に配置された下地電極層と、下地電極層に上に配置されためっき層と、を有する第２の外部電極と、を有する積層セラミックコンデンサにおいて、積層体は、複数の内部電極層が対向する内層部と、第１の主面側に位置し、第１の主面と第１の主面側の内層部の最表面とその最表面の延長線上との間に位置する複数の誘電体層から形成される第１の主面側外層部と、第２の主面側に位置し、第２の主面と第２の主面側の内層部の最表面とその最表面の延長線上との間に位置する複数の誘電体層から形成される第２の主面側外層部と、第１の側面側に位置し、第１の側面と第１の側面側の内層部の最表面との間に位置する複数の誘電体層から形成される第１の側面側外層部と、第２の側面側に位置し、第２の側面と第２の側面側の内層部の最表面との間に位置する複数の誘電体層から形成される第２の側面側外層部と、を有し、第１の端面には、第１の主面側外層部および第２の主面側外層部、第１の側面側外層部および第２の側面側外層部が位置する部分において、第１の主面または第２の主面、第１の側面または第２の側面のうちの少なくとも２つの面に沿って対向するように延びる第１の突出部が配置されており、第２の端面には、第１の主面側外層部および第２の主面側外層部、第１の側面側外層部および第２の側面側外層部が位置する部分において、第１の主面または第２の主面、第１の側面または第２の側面のうちの少なくとも２つの面に沿って対向するように延びる第２の突出部が配置されており、第１の突出部および第２の突出部は、内層部には掛からないように配置されることを特徴とする。
また、本発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層を含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、複数の誘電体層上に配置され、第１の端面に露出する第１の内部電極層と、複数の誘電体層上に配置され、第２の端面に露出する第２の内部電極層と、第１の端面上に配置された下地電極層と、下地電極層に上に配置されためっき層と、を有する第１の外部電極と、第２の端面上に配置された下地電極層と、下地電極層に上に配置されためっき層と、を有する第２の外部電極と、を有する積層セラミックコンデンサにおいて、積層体は、複数の内部電極層が対向する内層部と、第１の主面側に位置し、第１の主面と第１の主面側の内層部の最表面とその最表面の延長線上との間に位置する複数の誘電体層から形成される第１の主面側外層部と、第２の主面側に位置し、第２の主面と第２の主面側の内層部の最表面とその最表面の延長線上との間に位置する複数の誘電体層から形成される第２の主面側外層部と、第１の側面側に位置し、第１の側面と第１の側面側の内層部の最表面との間に位置する複数の誘電体層から形成される第１の側面側外層部と、第２の側面側に位置し、第２の側面と第２の側面側の内層部の最表面との間に位置する複数の誘電体層から形成される第２の側面側外層部と、を有し、第１の端面には、積層体の四隅に位置する４つの第１の突出部が配置されており、第２の端面には、積層体の四隅に位置する４つの第２の突出部が配置されており、第１の突出部および第２の突出部は、内層部には掛からないように配置されていることを特徴とする。
本発明によれば、ツームストーン現象を抑制しつつ耐湿性の向上を達成できる積層セラミックコンデンサを提供することができる。
本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
第１の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。 図１の線ＩＩ－ＩＩにおける断面図である。 図２のＡ部拡大図である。 図３の線ＩＶ－ＩＶにおける断面図である。 図３の線Ｖ－Ｖにおける断面図である。 第１の実施の形態にかかる積層セラミックコンデンサの模式図を示す。 第１の実施の形態の変形例にかかる積層セラミックコンデンサの一例を示す外観斜視図である。 図７の線ＶＩＩＩ－ＶＩＩＩにおける断面図である。 図８のＢ部拡大図である。 図８の線Ｘ－Ｘにおける断面図である。 図８の線ＸＩ－ＸＩにおける断面図である。 第２の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。 図１２の線ＸＩＩＩＡ－ＸＩＩＩＡにおける断面図である。 図１２の線ＸＩＩＩＢ－ＸＩＩＩＢにおける断面図である。 図１３のＣ部拡大図である。 図１３Ａの線ＸＶＡ－ＸＶＡにおける断面図である。 図１３Ａの線ＸＶＢ－ＸＶＢにおける断面図である。 図１４の線ＸＶＩ－ＸＶＩにおける断面図である。 図１４の線ＸＶＩＩ－ＸＶＩＩにおける断面図である。
（第１の実施の形態）
１－１．積層セラミックコンデンサ
第１の実施の形態にかかる積層セラミックコンデンサ１０について図１ないし図６に基づいて説明する。図１は、第１の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、図１の線ＩＩ－ＩＩにおける断面図である。図３は、図２のＡ部拡大図である。図４は、図３の線ＩＶ－ＩＶにおける断面図である。図５は、図３の線Ｖ－Ｖにおける断面図である。図６は、第１の実施の形態にかかる積層セラミックコンデンサの模式図を示す。
図１ないし図６に示すように、積層セラミックコンデンサ１０は、積層体１２と、外部電極３０とを含む。積層体１２は、複数の誘電体層１４と複数の内部電極層１６とが交互に積層された構成となっている。以下に積層セラミックコンデンサ１０の各構成について詳細に説明する。
（積層体）
積層体１２は、複数の積層された誘電体層１４を含み、互いに対向する第１の主面１２ａおよび第２の主面１２ｂと、互いに対向する第１の側面１２ｃおよび第２の側面１２ｄと、互いに対向する第１の端面１２ｅおよび第２の端面１２ｆと、を有する。
第１の主面１２ａと第２の主面１２ｂとを結ぶ方向をｘ方向とし、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向をｙ方向とし、第１の端面１２ｅと第２の端面１２ｆとを結ぶ方向をｚ方向とする。
積層体１２は、直方体形状である。また、積層体１２は、角部または稜線部に丸みがつけられていても良い。なお、角部とは、積層体１２の隣接する３面が交わる部分のことであり、稜線部とは、積層体１２の隣接する２面が交わる部分のことである。さらに、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。
積層体１２の長さ方向ｚの寸法をＬ寸法とする。Ｌ寸法は、１．５ｍｍ以上３．０ｍｍ以下であることが好ましい。積層体１２の幅方向ｙの寸法をＷ寸法とする。Ｗ寸法は、０．８ｍｍ以上２．４ｍｍ以下であることが好ましい。積層体１２の高さ方向ｘの寸法をＴ寸法とする。Ｔ寸法は、０．８ｍｍ以上２．４ｍｍ以下であることが好ましい。
（誘電体層）
積層体１２は、複数の誘電体層１４と複数の内部電極層１６とを含む。また、積層体１２は、複数の内部電極層１６が対向する内層部１８を有する。
積層体１２は、第１の主面１２ａ側に位置し、第１の主面１２ａと第１の主面１２ａ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第１の主面側外層部２０ａを有する。
同様に、積層体１２は、第２の主面１２ｂ側に位置し、第２の主面１２ｂと第２の主面１２ｂ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第２の主面側外層部２０ｂを有する。
積層体１２は、第１の側面１２ｃ側に位置し、第１の側面１２ｃと第１の側面１２ｃ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第１の側面側外層部２２ａを有する。
同様に、積層体１２は、第２の側面１２ｄ側に位置し、第２の側面１２ｄと第２の側面１２ｄ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第２の側面側外層部２２ｂを有する。
積層体１２は、第１の端面１２ｅ側に位置し、第１の端面１２ｅと第１の端面１２ｅ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第１の端面側外層部２４ａを有する。
同様に、積層体１２は、第２の端面１２ｆ側に位置し、第２の端面１２ｆと第２の端面１２ｆ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第２の端面側外層部２４ｂを有する。
誘電体層１４を構成するセラミック材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
積層体１２の内部には、略矩形状の複数の第１の内部電極層１６ａおよび第２の内部電極層１６ｂが高さ方向ｘに沿って等間隔に交互に配置されている。第１の内部電極層１６ａおよび第２の内部電極層１６ｂのそれぞれは、第１の主面１２ａおよび第２の主面１２ｂとほぼ平行である。第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、高さ方向ｘにおいて、誘電体層１４を介して、互いに対向している。なお、誘電体層１４の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。
第１の端面１２ｅには、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂが位置する部分において、第１の主面１２ａおよび第２の主面１２ｂに沿って対向するように延びる第１の突出部４０ａが配置されている。
同様に、第２の端面１２ｆには、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂが位置する部分において、第１の主面１２ａおよび第２の主面１２ｂに沿って対向するように延びる第２の突出部４０ｂが配置されている。
また、第１の突出部４０ａおよび第２の突出部４０ｂは、内層部１８には掛からないように配置されている。
より詳細には、第１の突出部４０ａは、第１の端面１２ｅから見たときに、第１の主面側外層部２０ａが位置する部分において、第１の主面１２ａに沿って延びる第１の主面１２ａ側の第１の突出部４０ａ１と、第２の主面側外層部２０ｂが位置する部分において、第２の主面１２ｂに沿って延びる第２の主面１２ｂ側の第１の突出部４０ａ２とを有する。第１の端面１２ｅにおいて、第１の主面１２ａ側の第１の突出部４０ａ１と第２の主面１２ｂ側の第１の突出部４０ａ２とは、互いに対向するように配置される。また、第２の突出部４０ｂは、第２の端面１２ｆから見たときに、第１の主面側外層部２０ａが位置する部分において、第１の主面１２ａに沿って延びる第１の主面１２ａ側の第２の突出部４０ｂ１と、第２の主面側外層部２０ｂが位置する部分において、第２の主面１２ｂに沿って延びる第２の主面１２ｂ側の第２の突出部４０ｂ２とを有する。第２の端面１２ｆにおいて、第１の主面１２ａ側の第２の突出部４０ｂ１と第２の主面１２ｂ側の第２の突出部４０ｂ２とは、互いに対向するように配置される。
第１の突出部４０ａおよび第２の突出部４０ｂのそれぞれの高さ方向ｘの長さをＴＰとし、第１の突出部４０ａおよび第２の突出部４０ｂのそれぞれの幅方向ｙの長さをＷＰとし、第１の突出部４０ａおよび第２の突出部４０ｂのそれぞれの長さ方向ｚの長さをＬＰとする。
積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂを設けることで、図３に示すように、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆが側面視凹状となる構造になる。このような構成にすることで、積層体１２に導電性ペーストをディップした際に、第１の端面１２ｅおよび第２の端面１２ｆの中央部がくぼんでいるため、表面張力と重力の影響によって、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの中央部の導電性ペーストの厚みが薄くなり、外部電極３０の外表面を平坦化できるため、ツームストーン現象を抑制できる。
また、図６（ａ）は、本実施の形態にかかる積層セラミックコンデンサ１０の模式図であり、図６（ｂ）は、従来の積層セラミックコンデンサの模式図である。図６（ａ）に示すように、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂがあることから、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅の外部電極３０の厚みは、第１の突出部４０ａおよび第２の突出部４０ｂの厚みの分だけ厚くすることができる。そのため、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液の侵入経路が長くなり（図６（ａ）および（ｂ）の黒矢印を参照）、耐湿性を向上させることができる。
さらに、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂがあることで、外部電極３０と積層体１２とのアンカー効果が発生し、積層体１２と外部電極３０との密着性が増加するため、積層体１２と外部電極３０との隙間が無くなる。このため、めっき液などの水分を侵入させない効果がある。ここで、仮に、めっき液などの水分が入ったとしても、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂの長さ方向ｚの長さＬＰを適正な値に調整しているため、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅の外部電極３０の厚みが、第１の突出部４０ａおよび第２の突出部４０ｂの長さ方向ｚの長さＬＰの分だけ十分に厚く形成される。そのため、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液などの水分の侵入経路が長くなり、耐湿性を向上させることができる。
したがって、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂを有することにより、ツームストーン現象を抑制しつつ耐湿性を向上させることができる。
第１の突出部４０ａおよび第２の突出部４０ｂは、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂに連続して形成されない部分を含んでいてもよい。
第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂに連続して第１の突出部４０ａおよび第２の突出部４０ｂがある場合において、ディップ工法で外部電極３０を形成した場合には、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂに連続して第１の突出部４０ａおよび第２の突出部４０ｂがあるために、積層体１２を導電性ペーストに浸漬させる前に積層体１２の第１の端面１２ｅまたは第２の端面１２ｆに存在していた空気の抜け道が無く、導電性ペーストから積層体１２の第１の端面１２ｅまたは第２の端面１２ｆを引き上げる際に、積層体１２の第１の端面１２ｅまたは第２の端面１２ｆに付着した導電性ペースト中に気孔が残存し、積層体１２の第１の端面１２ｅまたは第２の端面１２ｆに付着した導電性ペーストを焼き付けて形成した外部電極３０中にはピンホールが発生する。
第１の突出部４０ａおよび第２の突出部４０ｂは、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂに連続して形成されない部分を含む構成にすることで、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの一部に第１の突出部４０ａおよび第２の突出部４０ｂが形成されていない領域から、積層体１２の第１の端面１２ｅまたは第２の端面１２ｆを導電性ペーストへ浸漬させる前に積層体１２の第１の端面１２ｅまたは第２の端面１２ｆに存在していた空気が抜けていくことができる。このため、導電性ペーストから積層体１２の第１の端面１２ｅまたは第２の端面１２ｆを引き上げる際に、積層体１２の第１の端面１２ｅまたは第２の端面１２ｆに付着した導電性ペースト中の気孔の残存を抑制することができる。さらに、積層体１２の第１の端面１２ｅまたは第２の端面１２ｆに付着した導電性ペーストを焼き付けて形成した外部電極３０中のピンホールの発生を抑制することができる。
第１の突出部４０ａの第１の端面１２ｅに面する部分の長手方向の長さＷＰおよび第２の突出部４０ｂの第２の端面１２ｆに面する部分の長手方向の長さＷＰは、第１の主面１２ａまたは第２の主面１２ｂの辺の長さＷと同等であることが好ましい。
言い換えると、第１の突出部４０ａおよび第２の突出部４０ｂは、第１の主面１２ａおよび第２の主面１２ｂ側の縁辺付近の領域において幅方向ｙに連続的に配置されていることが好ましい。
このように第１の突出部４０ａおよび第２の突出部４０ｂが配置されていることで、ディップ工法で外部電極３０を形成した場合に、導電性ペーストの形成量が少なくなる第１の側面１２ｃおよび第２の側面１２ｄ側の縁辺付近の領域、または、第１の主面１２ａおよび第２の主面１２ｂ側の縁辺付近の領域の外部電極３０の厚みを連続的に厚くできるため、外部電極３０の外表面が平坦化でき、ツームストーン現象を抑制することができる。
第１の突出部４０ａの第１の端面１２ｅに面する部分の短手方向の長さＴＰおよび第２の突出部４０ｂの第２の端面１２ｆに面する部分の短手方向の長さＴＰは、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの短手方向の長さＴgapに対して４０％以上８０％以下であることが好ましい。このような構成にすることで、耐湿性の向上と外観不良をさらに低減することができる。
また、第１の突出部４０ａの第１の端面１２ｅに面する部分の短手方向の長さＴＰおよび第２の突出部４０ｂの第２の端面１２ｆに面する部分の短手方向の長さＴＰが、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの短手方向の長さＴgapに対して４０％未満になると、第１の側面１２ｃおよび第２の側面１２ｄ側の縁辺付近の領域、または、第１の主面１２ａおよび第２の主面１２ｂ側の縁辺付近の領域の外部電極３０の厚みを十分に確保できないため、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液の侵入経路が短くなり、耐湿性が低下する。
さらに、第１の突出部４０ａの第１の端面１２ｅに面する部分の短手方向の長さＴＰおよび第２の突出部４０ｂの第２の端面１２ｆに面する部分の短手方向の長さＴＰが、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの短手方向の長さＴgapに対して８０％以上になると、マスキング用治具によって第１の突出部４０ａおよび第２の突出部４０ｂを設ける際に、マスキングされていない領域が小さくなる。ここで、マスキング用治具の寸法にバラつきがあると、本来ならマスキング用治具の開口部（すなわち、マスキングされていない領域）は、内部電極層１６の領域にかからない位置に配置されるべきところが、マスキング用治具の開口部が内部電極層１６の領域よりも狭くなり、本来なら研磨されるべき内部電極層１６の領域までマスキングがされた状態になってしまう。このため、サンドブラスト処理時に、内部電極層１６の一部が研磨されない領域が発生し、一部に第１の突出部４０ａおよび第２の突出部４０ｂが無い構成となる。この結果、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液の侵入経路が短くなり、耐湿性が低下する。
第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２の長さ方向ｚにあたる長さＬＰは、下地電極層３２の長さ方向ｚの最も厚い部分の厚さＬTOPに対して０．１％以上３９％以下であることが好ましい。
このような構成にすることで、耐湿性の向上と外観不良をさらに低減することができる。
また、第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２の長さ方向ｚにあたる長さＬＰが、下地電極層３２の長さ方向の最も厚い部分の厚さＬTOPに対して０．１％未満のものは、製造上作製することが困難である。
また、第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２の長さ方向ｚにあたる長さＬＰが、下地電極層３２の長さ方向の最も厚い部分の厚さＬTOPに対して３９％より大きくなると、外部電極３０の表面に第１の突出部４０ａおよび第２の突出部４０ｂが露出しやすい構成となり、外観不良が発生する確率が高くなる。
さらに、第１の突出部４０ａおよび第２の突出部４０ｂ以外の第１の端面１２ｅおよび第２の端面１２ｆの表面は平坦な形状を有することが好ましい。
第１の突出部４０ａおよび第２の突出部４０ｂ以外の第１の端面１２ｅおよび第２の端面１２ｆの表面が平坦であると、第１の突出部４０ａおよび第２の突出部４０ｂ以外の第１の端面１２ｅおよび第２の端面１２ｆの表面上に形成される下地電極層３２の表面も平坦にすることができる。これにより、下地電極層３２の端面中央部の厚みが厚くなるため、下地電極層３２の端面の四隅の厚みが薄い場合に生じるツームストーン現象を抑制することができる。
次に、第１の突出部４０ａおよび第２の突出部４０ｂの寸法を測定する方法について説明する。
まず、第１の突出部４０ａおよび第２の突出部４０ｂの幅方向ｙおよび高さ方向ｘの寸法の測定方法について説明する。積層体１２の長さ方向ｚから外部電極３０を研磨紙で研磨し、長さ方向ｚに存在する外部電極３０を全て除去して、第１の突出部４０ａまたは第２の突出部４０ｂを露出させる。次に、マイクロスコープにて、第１の突出部４０ａまたは第２の突出部４０ｂを露出させたＷＴ面全体が視認できるように、倍率５０倍、１００倍にて観察し、マイクロスコープに付属の画像処理ソフトを用いて測定する。
次に、第１の突出部４０ａおよび第２の突出部４０ｂの長さ方向ｚの寸法の測定方法について説明する。積層体１２の幅方向ｙから研磨紙で研磨し、幅方向ｙに存在する外部電極３０を全て除去して、第１の突出部４０ａまたは第２の突出部４０ｂを露出させる。次に、マイクロスコープにて、第１の突出部４０ａまたは第２の突出部４０ｂを露出させたＬＴ面全体が視認できるように、倍率５０倍、１００倍にて観察し、マイクロスコープに付属の画像処理ソフトを用いて測定する。
（内部電極層）
内部電極層１６は第１の内部電極層１６ａおよび第２の内部電極層１６ｂを有する。また、第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、複数の誘電体層１４と交互に積層される。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、端部が積層体１２の表面に引き出されており露出部を形成している。より詳細には、第１の内部電極層１６ａは、第１の端面１２ｅに露出しており、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、並びに第２の端面１２ｆには露出していない。また、第２の内部電極層１６ｂは、第２の端面１２ｆに露出しており、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、並びに第１の端面１２ｅには露出していない。さらに詳細には、第１の内部電極層１６ａおよび第２の内部電極層１６ｂの端部は、第１の端面１２ｅまたは第２の端面１２ｆから少しだけ後退している。
また、第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、第１の突出部４０ａおよび第２の突出部４０ｂに掛からないように配置されている。
さらに、第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、互いに対向する対向部２６と、対向部２６から第１の端面１２ｅおよび第２の端面１２ｆに引出された引出し部２８と、を有する。
本実施の形態では、内部電極層１６の対向部２６同士が誘電体層１４を介して対向することにより静電容量が形成され、コンデンサの特性が発現する。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
内部電極層１６を構成する金属は、外部電極３０の下地電極層３２として導電性樹脂層を設ける場合、導電性樹脂層に含まれる金属と化合物を形成する。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂのそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下であることが好ましい。
（外部電極）
外部電極３０は、第１の外部電極３０ａと第２の外部電極３０ｂとを有する。
第１の外部電極３０ａは、第１の内部電極層１６ａに接続され、第１の端面１２ｅ上に配置されている。また、第１の主面１２ａの一部および第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置されていてもよい。本実施の形態では、第１の端面１２ｅ上から第１の主面１２ａの一部および第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部にまで延びて形成されている。
第２の外部電極３０ｂは、第２の内部電極層１６ｂに接続され、第２の端面１２ｆ上に配置されている。また、第１の主面１２ａの一部および第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置されていてもよい。本実施の形態では、第２の端面１２ｆ上から第１の主面１２ａの一部および第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部にまで延びて形成されている。
第１の外部電極３０ａは、第１の端面１２ｅ上に配置される第１の下地電極層３２ａを有しており、第１の下地電極層３２ａ上に配置される第１のめっき層３４ａを有していることが好ましい。
第２の外部電極３０ｂは、第２の端面１２ｆ上に配置される第２の下地電極層３２ｂを有しており、第２の下地電極層３２ｂ上に配置される第２のめっき層３４ｂを有していることが好ましい。
（下地電極層）
下地電極層３２は、第１の下地電極層３２ａと第２の下地電極層３２ｂとを有する。
下地電極層３２は、焼付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも１つを含む。以下、下地電極層３２を焼付け層、導電性樹脂層、薄膜層とした場合の各構成について説明する。
（焼付け層の場合）
焼付け層は、ガラスと金属とを含む。焼付け層のガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｓｒ、Ｃａ、Ｍｇ、Ａｌ、Ｔｉ、Ｚｒ、Ｋ、Ｎａ、Ｌｉから選ばれる少なくとも１つを含む。焼付け層の金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。また、焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものであり、内部電極層１６と同時焼成したものでもよく、内部電極層１６を焼成した後に焼き付けてもよい。
第１の端面１２ｅおよび第２の端面１２ｆに下地電極層３２として焼付け層を設ける場合は、第１の端面１２ｅおよび第２の端面１２ｆ上に位置する第１の下地電極層３２ａおよび第２の下地電極層３２ｂである第１の焼付け層および第２の焼付け層の高さ方向ｘの中央部における厚みは、例えば、１０μｍ以上１５０μｍ以下程度であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に下地電極層３２として焼付け層を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層３２ａおよび第２の下地電極層３２ｂである第１の焼付け層および第２の焼付け層の長さ方向ｚの中央部における厚みは、例えば、１０μｍ以上１００μｍ以下程度であることが好ましい。
（導電性樹脂層の場合）
導電性樹脂層は、第１の導電性樹脂層と第２の導電性樹脂層とを有する。
第１の導電性樹脂層は、例えば、第１の焼付け層を覆うように配置されており、第２の導電性樹脂層は、第２の焼付け層を覆うように配置されている。具体的には、第１および第２の導電性樹脂層は、第１の端面１２ｅおよび第２の端面１２ｆ上に位置する第１および第２の焼付け層上に配置され、第１の主面１２ａおよび第２の主面１２ｂ、並びに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１および第２の焼付け層上にも至るように設けられていることが好ましい。もっとも、第１および第２の導電性樹脂層は、第１の端面上に位置する第１および第２の焼付け層上にのみに配されていてもよい。
また、導電性樹脂層は焼付け層を形成せずに積層体上に直接形成してもよい。
第１および第２の導電性樹脂層は、熱硬化性樹脂と、金属成分と、を含む。
熱硬化性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
第１および第２の導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
第１および第２の導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、またはそれらの合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕやＮｉを用いることが好ましい。またＣｕに酸化防止処理を施したものを使用することもできる。Ａｇコーティングされた金属を用いる理由としては、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
第１および第２の導電性樹脂層に含まれる金属は、導電性樹脂層全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。
第１および第２の導電性樹脂層に含まれる金属の形状は、特に限定されない。第１および第２の導電性樹脂層に含まれる金属は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。
第１および第２の導電性樹脂層に含まれる金属の平均粒径は、特に限定されない。第１および第２の導電性樹脂層に含まれる金属の平均粒径は、例えば、０．３μｍ以上１０μｍ以下であってもよい。
第１および第２の導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、第１および第２の導電性樹脂層に含まれる金属どうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
第１および第２の導電性樹脂層は、熱硬化性樹脂を含むため、例えば、めっき膜や導電性ペーストの焼成物からなる下地電極層３２よりも柔軟性に富んでいる。このため、積層セラミックコンデンサに物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサへのクラックを防止することができる。
第１および第２の導電性樹脂層の厚みは、例えば１０μｍ以上２００μｍ以下であることが好ましい。
（薄膜層の場合）
薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
（めっき層）
めっき層３４は、第１のめっき層３４ａと第２のめっき層３４ｂとを有する。
めっき層３４は、下地電極層３２を覆うように形成されている。具体的には、めっき層３４は、下地電極層３２上の第１の端面１２ｅおよび第２の端面１２ｆに配され、下地電極層３２上の第１の主面１２ａおよび第２の主面１２ｂ並びに第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。もっとも、めっき層３４は、下地電極層３２上の第１の端面１２ｅおよび第２の端面１２ｆの上のみに配されていてもよい。
また、めっき層３４としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
さらに、めっき層３４は複数層により形成されていてもよい。好ましくは、Ｎｉめっき、Ｓｎめっきの２層構造であることが好ましい。下地電極層３２を覆うようにＮｉめっきからなるめっき層３４を設けることにより、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田によって下地電極層３２が侵食されることを防止することができる。また、Ｎｉめっき層からなるめっき層３４の上に、さらにＳｎめっき層からなるめっき層３４を設けることにより、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田の濡れ性を向上させ、容易に実装することができる。
また、Ｎｉめっき層の厚みは、１μｍ以上１５μｍ以下であることが好ましい。Ｓｎめっき層の厚みは、１μｍ以上１５μｍ以下であることが好ましい。
積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬM寸法とする。ＬM寸法は、１．６ｍｍ以上３．２ｍｍ以下であることが好ましい。積層セラミックコンデンサ１０の幅方向ｙの寸法をＷM寸法とする。ＷM寸法は、０．８ｍｍ以上２．５ｍｍ以下であることが好ましい。積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴM寸法とする。ＴM寸法は、０．８ｍｍ以上２．５ｍｍ以下であることが好ましい。
１－２．積層セラミックコンデンサの製造方法
次に第１の実施の形態に係る積層セラミックコンデンサ１０の製造方法について説明する。
まず、誘電体シートおよび内部電極用の導電性ペーストを準備する。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれる。バインダおよび溶剤は公知のものを用いることができる。
次に、内部電極パターンが印刷されていない誘電体シートと、誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極用の導電性ペーストを印刷し、第１の内部電極パターンが印刷された誘電体シートおよび第２の内部電極パターンが印刷された誘電体シートと、を準備する。
次に、内部電極パターンが印刷されていない誘電体シートを所定枚数積層して第１の主面側外層部２０ａとなる部分を形成し、その上に、第１の内部電極パターンおよび第２の内部電極パターンが印刷された誘電体シートを順次積層し内層部１８となる部分を形成し、さらに内層部１８となる部分の上に内部電極パターンが印刷されていない誘電体シートを所定枚数積層して第２の主面側外層部２０ｂとなる部分を形成し、積層シートを作製する。
次に、積層シートを静水圧プレスなどの手段により積層方向にプレスし積層ブロックを作製する。
次に、積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。
次に、積層チップを焼成し積層体１２を作製する。焼成温度は、誘電体層１４や内部電極層１６の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
次に、積層チップ固定用治具を、積層チップの第１の端面１２ｅまたは第２の端面１２ｆ側に配置して、積層チップを固定する。
次に、積層チップが配置されていない側の第１の端面１２ｅまたは第２の端面１２ｆ側にマスキング用治具を配置する。
次に、積層チップが配置されていない側の第１の端面１２ｅまたは第２の端面１２ｆ側から、例えばサンドブラスト処理を実施し、第１の端面１２ｅおよび第２の端面１２ｆのマスキングされていない領域を研磨する。ここで、マスキングをした領域においては、サンドブラストによる加工がされないことから、積層チップの研磨がされず、マスキングをした領域は第１の突出部４０ａおよび第２の突出部４０ｂとなる。第１の突出部４０ａおよび第２の突出部４０ｂの長さ方向ｚの寸法、幅方向ｙの寸法、高さ方向ｘの寸法は、サンドブラストの時間や吹き付ける強さ、マスキング位置やマスキングの形状によりコントロールすることができる。ここで、サンドブラスト処理に用いるブラスト材は、アルミナ粉を用いることができる。
次に、金属成分とガラス成分を含む下地電極用の導電性ペーストを準備する。
次に、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆに下地電極層３２およびとなる導電性ペーストを塗布し、下地電極層３２を形成する。例えば、ディッピングやスクリーン印刷などの方法により、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆに導電性ペーストを塗布し、その後、焼付け処理を行い、下地電極層３２を形成する。この時の焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
必要に応じて、下地電極層３２の表面にめっきを施しめっき層３４を形成する。本実施の形態では、下地電極層３２の表面にめっき層３４を２層形成した。具体的には、下地電極層３２上にＮｉめっき層およびＳｎめっき層を形成した。Ｎｉめっき層およびＳｎめっき層は、例えばバレルめっき法により、順次形成される。
上記のようにして、本実施の形態にかかる積層セラミックコンデンサ１０が製造される。
（第１の実施の形態の変形例）
１－３．積層セラミックコンデンサ
第１の実施の形態にかかる積層セラミックコンデンサの変形例について、図７ないし図１１に基づいて説明する。図７は、第１の実施の形態の変形例に係る積層セラミックコンデンサの一例を示す外観斜視図である。図８は、図７の線ＶＩＩＩ－ＶＩＩＩにおける断面図である。図９は、図８のＢ部拡大図である。図１０は、図８の線Ｘ－Ｘにおける断面図である。図１１は、図８の線ＸＩ－ＸＩにおける断面図である。
第１の実施の形態の変形例に係る積層セラミックコンデンサ１０Ａは、第１の実施の形態に係る積層セラミックコンデンサ１０と比較して、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆに設けられる第１の突出部４０ａおよび第２の突出部４０ｂの形状のみが異なる。したがって、第１の実施の形態の構成要素に相当するものについては同じ符号を付すとともに、その詳細な説明を省略する。
図７ないし図１１に示すように、積層セラミックコンデンサ１０Ａは、積層体１２Ａと、外部電極３０とを含む。積層体１２Ａは、複数の誘電体層１４と内部電極層１６とが交互に積層された構成となっている。
（積層体）
積層体１２Ａは、複数の積層された誘電体層１４を含み、互いに対向する第１の主面１２ａおよび第２の主面１２ｂと、互いに対向する第１の側面１２ｃおよび第２の側面１２ｄと、互いに対向する第１の端面１２ｅおよび第２の端面１２ｆと、を有する。
第１の主面１２ａと第２の主面１２ｂとを結ぶ方向をｘ方向とし、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向をｙ方向とし、第１の端面１２ｅと第２の端面１２ｆとを結ぶ方向をｚ方向とする。
（誘電体層）
積層体１２Ａは、複数の誘電体層１４と複数の内部電極層１６とを含む。また、積層体１２Ａは、複数の内部電極層１６が対向する内層部１８を有する。
積層体１２Ａは、第１の主面１２ａ側に位置し、第１の主面１２ａと第１の主面１２ａ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第１の主面側外層部２０ａを有する。
同様に、積層体１２Ａは、第２の主面１２ｂ側に位置し、第２の主面１２ｂと第２の主面１２ｂ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第２の主面側外層部２０ｂを有する。
積層体１２Ａは、第１の側面１２ｃ側に位置し、第１の側面１２ｃと第１の側面１２ｃ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第１の側面側外層部２２ａを有する。
同様に、積層体１２Ａは、第２の側面１２ｄ側に位置し、第２の側面１２ｄと第２の側面１２ｄ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第２の側面側外層部２２ｂを有する。
積層体１２Ａは、第１の端面１２ｅ側に位置し、第１の端面１２ｅと第１の端面１２ｅ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第１の端面側外層部２４ａを有する。
同様に、積層体１２Ａは、第２の端面１２ｆ側に位置し、第２の端面１２ｆと第２の端面１２ｆ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第２の端面側外層部２４ｂを有する。
第１の端面１２ｅには、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂが位置する部分において、第１の側面１２ｃおよび第２の側面１２ｄに沿って対向するように延びる第１の突出部４０ａが配置されている。
同様に、第２の端面１２ｆには、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂが位置する部分において、第１の側面１２ｃおよび第２の側面１２ｄに沿って対向するように延びる第２の突出部４０ｂが配置されている。
また、第１の突出部４０ａおよび第２の突出部４０ｂは、内層部１８には掛からないように配置されている。
より詳細には、第１の突出部４０ａは、第１の端面１２ｅから見たときに、第１の側面側外層部２２ａが位置する部分において、第１の側面１２ｃに沿って延びる第１の側面１２ｃ側の第１の突出部４０ａ１と、第２の側面側外層部２２ｂが位置する部分において、第２の側面１２ｄに沿って延びる第２の側面１２ｄ側の第１の突出部４０ａ２とを有する。第１の端面１２ｅにおいて、第１の側面１２ｃ側の第１の突出部４０ａ１と第２の側面１２ｄ側の第１の突出部４０ａ２とは、互いに対向するように配置される。また、第２の突出部４０ｂは、第２の端面１２ｆから見たときに、第１の側面側外層部２２ａが位置する部分において、第１の側面１２ｃに沿って延びる第１の側面１２ｃ側の第２の突出部４０ｂ１と、第２の側面側外層部２２ｂが位置する部分において、第２の側面１２ｄに沿って延びる第２の側面１２ｄ側の第２の突出部４０ｂ２とを有する。第２の端面１２ｆにおいて、第１の側面１２ｃ側の第２の突出部４０ｂ１と第２の側面１２ｄ側の第２の突出部４０ｂ２とは、互いに対向するように配置される。
第１の突出部４０ａおよび第２の突出部４０ｂのそれぞれの高さ方向ｘの長さをＴＰとし、第１の突出部４０ａおよび第２の突出部４０ｂのそれぞれの幅方向ｙの長さをＷＰとし、第１の突出部４０ａおよび第２の突出部４０ｂのそれぞれの長さ方向ｚの長さをＬＰとする。
積層体１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂを設けることで、図８に示すように、積層体１２Ａの第１の端面１２ｅおよび第２の端面１２ｆが平面視凹状となる構造になる。このような構成にすることで、積層体１２Ａに導電性ペーストをディップした際に、第１の端面１２ｅおよび第２の端面１２ｆの中央部がくぼんでいるため、表面張力と重力の影響によって、積層体１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの中央部の導電性ペーストの厚みが薄くなり、外部電極３０の外表面を平坦化できるため、ツームストーン現象を抑制できる。
また、積層体１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂがあることから、積層体１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅の外部電極３０の厚みは、第１の突出部４０ａおよび第２の突出部４０ｂの厚みの分だけ厚くすることができる。そのため、積層体１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液の侵入経路が長くなり、耐湿性を向上させることができる。
さらに、積層体１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂがあることで、外部電極３０と積層体１２Ａとのアンカー効果が発生し、積層体１２Ａと外部電極３０との密着性が増加するため、積層体１２Ａと外部電極３０との隙間が無くなる。このため、めっき液などの水分を侵入させない効果がある。ここで、仮に、めっき液などの水分が入ったとしても、積層体１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂの長さ方向ｚの長さＬＰを適正な値に調整しているため、積層体１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅の外部電極３０の厚みが、第１の突出部４０ａおよび第２の突出部４０ｂの長さ方向ｚの長さＬＰの分だけ十分に厚くなるため、積層体１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液などの水分の侵入経路が長くなり、耐湿性を向上させることができる。
したがって、積層体１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂを有することにより、ツームストーン現象を抑制しつつ耐湿性を向上させることができる。
第１の突出部４０ａおよび第２の突出部４０ｂは、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに連続して形成されない部分を含んでいてもよい。
第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに連続して第１の突出部４０ａおよび第２の突出部４０ｂがある場合において、ディップ工法で外部電極３０を形成した場合には、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに連続して第１の突出部４０ａおよび第２の突出部４０ｂがあるために、積層体１２Ａを導電性ペーストに浸漬させる前に積層体１２Ａの第１の端面１２ｅまたは第２の端面１２ｆに存在していた空気の抜け道が無く、導電性ペーストから積層体１２Ａの第１の端面１２ｅまたは第２の端面１２ｆを引き上げる際に、積層体１２Ａの第１の端面１２ｅまたは第２の端面１２ｆに付着した導電性ペースト中に気孔が残存し、積層体１２Ａの第１の端面１２ｅまたは第２の端面１２ｆに付着した導電性ペーストを焼き付けて形成した外部電極３０中にはピンホールが発生する。
第１の突出部４０ａおよび第２の突出部４０ｂは、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに連続して形成されない部分を含む構成にすることで、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの一部に第１の突出部４０ａおよび第２の突出部４０ｂが形成されていない領域から、積層体１２Ａの第１の端面１２ｅまたは第２の端面１２ｆを導電性ペーストへ浸漬させる前に積層体１２Ａの第１の端面１２ｅまたは第２の端面１２ｆに存在していた空気が抜けていくことができる。このため、導電性ペーストから積層体１２Ａの第１の端面１２ｅまたは第２の端面１２ｆを引き上げる際に、積層体１２Ａの第１の端面１２ｅまたは第２の端面１２ｆに付着した導電性ペースト中の気孔の残存を抑制することができる。さらに、積層体１２Ａの第１の端面１２ｅまたは第２の端面１２ｆに付着した導電性ペーストを焼き付けて形成した外部電極３０中のピンホールの発生を抑制することができる。
第１の突出部４０ａの第１の端面１２ｅに面する部分の長手方向の長さＴＰおよび第２の突出部４０ｂの第２の端面１２ｆに面する部分の長手方向の長さＴＰは、第１の側面１２ｃまたは第２の側面１２ｄの辺の長さＴと同等であることが好ましい。このような構成にすることで、めっき液などの水分が積層体１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へ侵入する経路が長くなり、耐湿性を向上させることができる。
第１の突出部４０ａおよび第２の突出部４０ｂは、第１の側面１２ｃおよび第２の側面１２ｄ側の縁辺付近の領域において高さ方向ｘに連続的に配置されていることが好ましい。
このように第１の突出部４０ａおよび第２の突出部４０ｂが配置されていることで、ディップ工法で外部電極３０を形成した場合に、導電性ペーストの形成量が少なくなる第１の側面１２ｃおよび第２の側面１２ｄ側の縁辺付近の領域、または、第１の主面１２ａおよび第２の主面１２ｂ側の縁辺付近の領域の外部電極３０の厚みを連続的に厚くできるため、外部電極３０の外表面が平坦化でき、ツームストーン現象を抑制することができる。
第１の突出部４０ａの第１の端面１２ｅに面する部分の短手方向の長さＷＰおよび第２の突出部４０ｂの第２の端面１２ｆに面する部分の短手方向の長さＷＰは、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの短手方向の長さＷgapに対して４０％以上８０％以下であることが好ましい。このような構成にすることで、耐湿性の向上と外観不良をさらに低減することができる。
また、第１の突出部４０ａの第１の端面１２ｅに面する部分の短手方向の長さＷＰおよび第２の突出部４０ｂの第２の端面１２ｆに面する部分の短手方向の長さＷＰが、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの短手方向の長さＷgapに対して４０％未満になると、第１の側面１２ｃおよび第２の側面１２ｄ側の縁辺付近の領域、または、第１の主面１２ａおよび第２の主面１２ｂ側の縁辺付近の領域の外部電極３０の厚みを十分に確保できないため、積層体１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液の侵入経路が短くなり、耐湿性が低下する。
また、第１の突出部４０ａの第１の端面１２ｅに面する部分の短手方向の長さＷＰおよび第２の突出部４０ｂの第２の端面１２ｆに面する部分の短手方向の長さＷＰが、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの短手方向の長さＷgapに対して、８０％以上になると、マスキング用治具によって第１の突出部４０ａおよび第２の突出部４０ｂを設ける際に、マスキングされていない領域が小さくなる。ここで、マスキング用治具の寸法にバラつきがあると、本来ならマスキング用治具の開口部（すなわち、マスキングされていない領域）は、内部電極層１６の領域にかからない位置に配置されるべきところが、マスキング用治具の開口部が内部電極層１６の領域よりも狭くなり、本来なら研磨されるべき内部電極層１６の領域までマスキングがされた状態になってしまう。このため、マスキング用治具のバラつきにより、サンドブラスト処理時に、内部電極層１６の一部が研磨されない領域が発生し、一部に第１の突出部４０ａおよび第２の突出部４０ｂが無い構成となる。この結果、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液の侵入経路が短くなり、耐湿性が低下する。
第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２Ａの長さ方向ｚにあたる長さＬＰは、下地電極層３２の長さ方向ｚの最も厚い部分の厚さＬTOPに対して０．１％以上３９％以下であることが好ましい。
このような構成にすることで、耐湿性の向上と外観不良をさらに低減することができる。
また、第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２Ａの長さ方向ｚにあたる長さＬＰが、下地電極層３２の長さ方向ｚの最も厚い部分の厚さＬTOPに対して０．１％未満のものは、製造上作製することが困難である。
また、第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２Ａの長さ方向ｚにあたる長さＬＰが、下地電極層３２の長さ方向ｚの最も厚い部分の厚さＬTOPに対して３９％より大きくなると、外部電極３０の表面に第１の突出部４０ａおよび第２の突出部４０ｂが露出しやすい構成となり、外観不良が発生する確率が高くなる。
さらに、第１の突出部４０ａおよび第２の突出部４０ｂ以外の第１の端面１２ｅおよび第２の端面１２ｆの表面は平坦な形状を有することが好ましい。
第１の突出部４０ａおよび第２の突出部４０ｂ以外の第１の端面１２ｅおよび第２の端面１２ｆの表面が平坦であると、第１の突出部４０ａおよび第２の突出部４０ｂ以外の第１の端面１２ｅおよび第２の端面１２ｆの表面上に形成される下地電極層３２の表面も平坦にすることができる。これにより、下地電極層３２の端面中央部の厚みが厚くなるため、下地電極層３２の端面の四隅の厚みが薄い場合に生じるツームストーン現象を抑制することができる。
（第２の実施の形態）
２．積層セラミックコンデンサ
第２の実施の形態に係る積層セラミックコンデンサ１０Ｂについて、図１２ないし図１７に基づいて説明する。図１２は、第２の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。図１３Ａは、図１２の線ＸＩＩＩＡ－ＸＩＩＩＡにおける断面図である。図１３Ｂは、図１２の線ＸＩＩＩＢ－ＸＩＩＩＢにおける断面図である。図１４は、図１３のＣ部拡大図である。図１５Ａは、図１３Ａの線ＸＶＡ－ＸＶＡにおける断面図である。図１５Ｂは、図１３Ａの線ＸＶＢ－ＸＶＢにおける断面図である。図１６は、図１４の線ＸＶＩ－ＸＶＩにおける断面図である。図１７は、図１４の線ＸＶＩＩ－ＸＶＩＩにおける断面図である。
第２の実施の形態に係る積層セラミックコンデンサ１０Ｂは、第１の実施の形態に係る積層セラミックコンデンサ１０と比較して、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆに設けられる第１の突出部４０ａおよび第２の突出部４０ｂの形状のみが異なる。したがって、第１の実施の形態の構成要素に相当するものについては同じ符号を付すとともに、その詳細な説明を省略する。
図１２ないし図１７に示すように、積層セラミックコンデンサ１０Ｂは、積層体１２Ｂと、外部電極３０とを含む。積層体１２Ｂは、複数の誘電体層１４と内部電極層１６とが交互に積層された構成となっている。
（積層体）
積層体１２Ｂは、複数の積層された誘電体層１４を含み、互いに対向する第１の主面１２ａおよび第２の主面１２ｂと、互いに対向する第１の側面１２ｃおよび第２の側面１２ｄと、互いに対向する第１の端面１２ｅおよび第２の端面１２ｆと、を有する。
第１の主面１２ａと第２の主面１２ｂとを結ぶ方向をｘ方向とし、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向をｙ方向とし、第１の端面１２ｅと第２の端面１２ｆとを結ぶ方向をｚ方向とする。
（誘電体層）
積層体１２Ｂは、複数の誘電体層１４と複数の内部電極層１６とを含む。また、積層体１２Ｂは、複数の内部電極層１６が対向する内層部１８を有する。
積層体１２Ｂは、第１の主面１２ａ側に位置し、第１の主面１２ａと第１の主面１２ａ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第１の主面側外層部２０ａを有する。
同様に、積層体１２Ｂは、第２の主面１２ｂ側に位置し、第２の主面１２ｂと前記第２の主面１２ｂ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第２の主面側外層部２０ｂを有する。
積層体１２Ｂは、第１の側面１２ｃ側に位置し、第１の側面１２ｃと第１の側面１２ｃ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第１の側面側外層部２２ａを有する。
同様に、積層体１２Ｂは、第２の側面１２ｄ側に位置し、第２の側面１２ｄと第２の側面１２ｄ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第２の側面側外層部２２ｂを有する。
積層体１２Ｂは、第１の端面１２ｅ側に位置し、第１の端面１２ｅと第１の端面１２ｅ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第１の端面側外層部２４ａを有する。
同様に、積層体１２Ｂは、第２の端面１２ｆ側に位置し、第２の端面１２ｆと第２の端面１２ｆ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第２の端面側外層部２４ｂを有する。
第１の端面１２ｅには、積層体１２Ｂの四隅に位置する４つの第１の突出部４０ａが配置されており、第２の端面１２ｆには、積層体１２Ｂの四隅に位置する４つの第２の突出部４０ｂが配置されており、第１の突出部４０ａおよび第２の突出部４０ｂは、内層部１８には掛からないように配置されている。
言い換えると、第１の突出部４０ａは、積層体１２Ｂの第１の端面１２ｅの四隅に位置し、第１の端面１２ｅから見たときに、左上の第１の突出部４０ａ１、右上の第１の突出部４０ａ２、左下の第１の突出部４０ａ３、右下の第１の突出部４０ａ４から構成される。同様に、第２の突出部４０ｂは、積層体１２Ｂの第２の端面１２ｆの四隅に位置し、第２の端面１２ｆから見たときに、左上の第２の突出部４０ｂ１、右上の第２の突出部４０ｂ２、左下の第２の突出部４０ｂ３、右下の第２の突出部４０ｂ４から構成される。
積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂを設けることで、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆが凹状となる構造になる。このような構成にすることで、積層体１２Ｂに導電性ペーストをディップした際に、第１の端面１２ｅおよび第２の端面１２ｆの中央部がくぼんでいるため、表面張力と重力の影響によって、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの中央部の導電性ペーストの厚みが薄くなり、外部電極３０の外表面が平坦化できるため、ツームストーン現象を抑制できる。
また、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂがあることから、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅の外部電極３０の厚みは、第１の突出部４０ａおよび第２の突出部４０ｂの厚みの分だけ厚くすることができる。そのため、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液の侵入経路が長くなり、耐湿性を向上させることができる。
さらに、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂがあることで、外部電極３０と積層体１２Ｂとのアンカー効果が発生し、積層体１２Ｂと外部電極３０との密着性が増加するため、積層体１２Ｂと外部電極３０との隙間が無くなる。このため、めっき液などの水分を侵入させない効果がある。ここで、仮に、めっき液などの水分が入ったとしても、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂの長さ方向ｚの長さＬＰを適正な値に調整しているため、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅の外部電極３０の厚みが、第１の突出部４０ａおよび第２の突出部４０ｂの長さ方向ｚの長さＬＰの分だけ十分に厚くなるため、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液などの水分の侵入経路が長くなり、耐湿性を向上させることができる。
したがって、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂを有することにより、ツームストーン現象を抑制しつつ耐湿性を向上させることができる。
また、本実施の形態にかかる積層セラミックコンデンサ１０Ｂの第１の突出部４０ａおよび第２の突出部４０ｂは、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂおよび第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに連続して形成されない部分を含んでいてもよい。
第１の突出部４０ａおよび第２の突出部４０ｂのそれぞれの幅方向ｙの長さＷＰは、積層体１２Ｂの幅方向ｙの寸法Ｗに対して、３０％以上４５％以下であることが好ましい。すなわち、上記の構成では、第１の突出部４０ａおよび第２の突出部４０ｂは、幅方向ｙに対して、連続的に配置されない部分が存在する。言い換えると、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂに連続して形成されない部分が存在する。
第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂに連続して第１の突出部４０ａおよび第２の突出部４０ｂがある場合において、ディップ工法で外部電極３０を形成する場合には、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂに連続して第１の突出部４０ａおよび第２の突出部４０ｂがあるために、導電性ペーストに浸漬する前に、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに存在していた空気の抜け道が無くなる。そのため、導電性ペーストから積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆを引き上げる際に、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに付着した導電性ペースト中に気孔が残存し、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに付着した導電性ペーストを焼き付けて形成した外部電極３０中にはピンホールが発生する。
本実施の形態のように、第１の突出部４０ａおよび第２の突出部４０ｂは、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂに連続して形成されない部分を含む構成にすることで、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの一部に第１の突出部４０ａおよび第２の突出部４０ｂが形成されていない領域から、導電性ペーストへの浸漬前に積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに存在していた空気が抜けていくことができるため、導電性ペーストから積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆを引き上げる際に、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに付着した導電性ペースト中の気孔の残存を抑制でき、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに付着した導電性ペーストを焼き付けて形成した外部電極３０中のピンホールの発生を抑制することができる。
また、第１の突出部４０ａおよび第２の突出部４０ｂのそれぞれの積層体１２Ｂの高さ方向ｘの長さＴＰは、積層体１２Ｂの高さ方向ｘの寸法Ｔに対して、３０％以上４５％以下であることが好ましい。すなわち、上記の構成では、第１の突出部４０ａおよび第２の突出部４０ｂは、積層体１２Ｂの高さ方向ｘに対して、連続的に配置されない部分が存在する。言い換えると、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに連続して形成されない部分が存在する。
第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに連続して第１の突出部４０ａおよび第２の突出部４０ｂがある場合において、ディップ工法で外部電極３０を形成した場合には、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに連続して第１の突出部４０ａおよび第２の突出部４０ｂがあるために、導電性ペーストへの浸漬前に積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに存在していた空気の抜け道が無く、導電性ペーストから積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆを引き上げる際に、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに付着した導電性ペースト中に気孔が残存し、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに付着した導電性ペーストを焼き付けて形成した外部電極３０中にはピンホールが発生する。
本実施の形態のように、第１の突出部４０ａおよび第２の突出部４０ｂは、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに連続して形成されない部分を含む構成にすることで、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの一部に第１の突出部４０ａおよび第２の突出部４０ｂが形成されていない領域から、導電性ペーストへの浸漬前に積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに存在していた空気が抜けていくことができるため、導電性ペーストから積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆを引き上げる際に、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに付着した導電性ペースト中の気孔の残存を抑制でき、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに付着した導電性ペーストを焼き付けて形成した外部電極３０中のピンホールの発生を抑制することができる。
また、本実施の形態にかかる積層セラミックコンデンサ１０Ｂの第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２Ｂの長さ方向ｚにあたる長さＬＰは、下地電極層３２の長さ方向ｚの最も厚い部分の厚さＬTOPに対して０．１％以上３９％以下であることが好ましい。
上記構成にすることで、耐湿性の向上と外観不良をさらに低減することができる。また、第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２Ｂの長さ方向ｚにあたる長さＬＰは、下地電極層３２の長さ方向の最も厚い部分の厚さＬTOPに対して０．１％未満のものは、製造上作製することが困難である。また、第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２Ｂの長さ方向ｚにあたる長さＬＰは、下地電極層３２の長さ方向の最も厚い部分の厚さＬTOPに対して３９％より大きくなると、外部電極３０の表面に第１の突出部４０ａおよび第２の突出部４０ｂが露出しやすい構成となり、外観不良が発生する確率が高くなる。
さらに、本実施の形態にかかる積層セラミックコンデンサ１０Ｂの第１の突出部４０ａおよび第２の突出部４０ｂ以外の第１の端面１２ｅおよび第２の端面１２ｆの表面は平坦な形状を有することが好ましい。
第１の突出部４０ａおよび第２の突出部４０ｂ以外の第１の端面１２ｅおよび第２の端面１２ｆの表面が平坦であると、第１の突出部４０ａおよび第２の突出部４０ｂ以外の第１の端面１２ｅおよび第２の端面１２ｆの表面上に形成される下地電極層３２の表面も平坦にすることができる。これにより、下地電極層３２の端面中央部の厚みが厚くなるため、下地電極層３２の端面の四隅の厚みが薄い場合に生じるツームストーン現象を抑制することができる。
３．実験例
（実験例１）
上記の製造方法にしたがって、図１または図７に示す積層セラミックコンデンサを作製し、耐湿性評価試験および外観検査を行った。
（１）実施例および比較例に用いた積層セラミックコンデンサ
（ａ）積層セラミックコンデンサの寸法：ＬM×ＷM×ＴM＝３．２ｍｍ×２．５ｍｍ×２．５ｍｍ
（ｂ）積層セラミックコンデンサの積層体のみの寸法：Ｌ×Ｗ×Ｔ＝３．０ｍｍ×２．４ｍｍ×２．４ｍｍ
（ｃ）誘電体層のセラミック材料：ＢａＴｉＯ3
（ｄ）内部電極層：Ｎｉ
（ｅ）静電容量：２２μＦ
（ｆ）定格電圧：１６Ｖ
（ｇ）外部電極の構造
（ｉ）下地電極層：導電性金属（Ｃｕ）とガラス成分（Ｓｉ）とを含む電極層
各端面中央部の厚み：約１２０μｍ
（ｉｉ）めっき層：Ｎｉめっき層とＳｎめっき層との２層を形成
Ｎｉめっき層の厚み：約２．５μｍ
Ｓｎめっき層の厚み：約５．５μｍ
（ｈ）突出部の大きさ：表１参照
耐湿性評価試験および外観検査は以下の方法により行った。
（２）耐湿性評価試験
積層セラミックコンデンサを温度８５℃、湿度８５％ＲＨ、印加電圧１６Ｖの条件で、４０３２０個のサンプルに対し耐湿性評価試験を行った。２４時間経過後に、絶縁抵抗ＩＲを測定した。絶縁抵抗ＩＲは、ＩＲメータを用いて測定した。ＩＲメータでの測定は、積層セラミックコンデンサの外部電極にＩＲメータの測定端子を当てて絶縁抵抗ＩＲを測定した。ＩＲ（Ω）の値が１０6Ω以下となるサンプルを不良品とした。さらに、耐湿性評価試験の合否判定として、不良品の数がゼロである場合に「○」、不良品の数が０以上５０ｐｐｍ（０．００５％）未満の場合に「△」、不良品の数が５０ｐｐｍ（０．００５％）以上の場合に「×」と評価した。各試料番号のサンプル４０３２０個あたりの不良品の数および耐湿性評価試験の合否判定結果を表１に示す。
（３）外観検査
積層セラミックコンデンサのめっき層を形成した後に、拡大鏡(ルーペ)を用いて視認した。めっき層から突出部が露出していたサンプル、または、めっき層の表面に気泡が存在したサンプルを不良品とした。さらに、外観検査の合否判定として、不良品の数がゼロである場合に「○」、不良品の数が０以上５個未満の場合に「△」、不良品の数が５個以上の場合に「×」と評価した。各試料番号のサンプル２５００個あたりの不良品の数および外観検査の合否判定結果を表１に示す。
（４）実験結果
実験例１で作成した積層セラミックコンデンサの測定値ならびに耐湿性評価試験および外観検査の結果を表１に示す。
Figure 2023132198000002
表１に示すように、各実施例と比較例１－１とを比較すると、積層体の各端面に突出部を設けることで、耐湿性を向上させることができた。
また、各実施例と比較例１－２ないし１－５とを比較すると、積層体を端面側から見たときに、内層部に掛からないように突出部を設けることで、耐湿性を向上させることができた。特に、突出部を各主面側外層部に設けた場合（実施例１－４ないし１－６）、突出部の短手方向の長さを各主面側外層部に対して４０％以上８０％以下にすることで、より耐湿性を向上させることができ、外観不良も生じなかった。また、突出部を各側面側外層部に設けた場合（実施例１－１１ないし１－１３）、突出部の短手方向の長さを各側面側外層部に対して４０％以上８０％以下にすることで、より耐湿性を向上させることができ、外観不良も生じなかった。
さらに、各実施例と比較例１－６および１－７とを比較すると、積層体に設けた突出部の長さ方向の長さを下地電極層の長さ方向の長さに対して５０％以下とすると、耐湿性を向上させることができ、外観不良も生じなかった。特に、積層体に設けた突出部の長さ方向の長さを下地電極層の長さ方向の長さに対して０．１％以上３９％以下にすることで、より耐湿性を向上させることができ、外観不良も生じなかった。
（実験例２）
上記の製造方法にしたがって、図１２に示す積層セラミックコンデンサを作製し、耐湿性評価試験および外観検査を行った。
（１）実施例および比較例に用いた積層セラミックコンデンサ
（ａ）積層セラミックコンデンサの寸法：ＬM×ＷM×ＴM＝３．２ｍｍ×２．５ｍｍ×２．５ｍｍ
（ｂ）積層セラミックコンデンサの積層体のみの寸法：Ｌ×Ｗ×Ｔ＝３．０ｍｍ×２．４ｍｍ×２．４ｍｍ
（ｃ）誘電体層のセラミック材料：ＢａＴｉＯ3
（ｄ）内部電極層：Ｎｉ
（ｅ）静電容量：２２μＦ
（ｆ）定格電圧：１６Ｖ
（ｇ）外部電極の構造
（ｉ）下地電極層：導電性金属（Ｃｕ）とガラス成分（Ｓｉ）とを含む電極層
各端面中央部の厚み：約１２０μｍ
（ｉｉ）めっき層：Ｎｉめっき層とＳｎめっき層との２層を形成
Ｎｉめっき層の厚み：約２．５μｍ
Ｓｎめっき層の厚み：約５．５μｍ
（ｈ）突出部の大きさ：表２参照
耐湿性評価試験および外観検査は実験例１と同様の方法により行った。
（２）実験結果
実験例２で作成した積層セラミックコンデンサの測定値ならびに耐湿性評価試験および外観検査の結果を表２に示す。
Figure 2023132198000003
表２に示すように、各実施例と比較例２－１とを比較すると、積層体の端面側の四隅に突出部を設けることで、耐湿性を向上させることができた。
また、各実施例と比較例２－２とを比較すると、積層体の端面側から見たときに、各主面側外層部または各側面側外層部に連続して形成されない部分を設けることで、耐湿性を向上させることができ、外観不良も生じなかった。特に、積層体に設けた各突出部の高さ方向の長さを積層体の高さ方向の寸法Ｔに対して３０％以上４５％以下、および各突出部の幅方向の長さを積層体の幅方向の寸法Ｗに対して３０％以上４５％以下にすることで、より耐湿性を向上させることができ、外観不良も生じなかった。さらに、積層体に設けた各突出部の長さ方向の長さを下地電極層の長さ方向の長さに対して０．１％以上３９％以下にすることで、より耐湿性を向上させることができ、外観不良も生じなかった。
以上の結果から、本発明に係る積層セラミックコンデンサ１０，１０Ａの積層体１２，１２Ａにおいて、第１の端面１２ｅには、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂ、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂが位置する部分において、第１の主面１２ａまたは第２の主面１２ｂ、第１の側面１２ｃまたは第２の側面１２ｄのうちの少なくとも２つの面に沿って対向するように延びる第１の突出部４０ａが配置されており、第２の端面１２ｆには、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂ、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂが位置する部分において、第１の主面１２ａまたは第２の主面１２ｂ、第１の側面１２ｃまたは第２の側面１２ｄのうちの少なくとも２つの面に沿って対向するように延びる第２の突出部４０ｂが配置されており、第１の突出部４０ａおよび第２の突出部４０ｂは、内層部１８には掛からないように配置されることにより、ツームストーン現象を抑制しつつ耐湿性を向上させることができる。
より詳細に説明すると、積層体１２，１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂを設けることで、積層体１２，１２Ａの第１の端面１２ｅおよび第２の端面１２ｆが側面視または平面視凹状となる構造になる。このような構成にすることで、積層体１２に導電性ペーストをディップした際に、第１の端面１２ｅおよび第２の端面１２ｆの中央部がくぼんでいるため、表面張力と重力の影響によって、積層体の第１の端面１２ｅおよび第２の端面１２ｆの中央部の導電性ペーストの厚みが薄くなり、外部電極３０の外表面が平坦化できるため、ツームストーン現象を抑制できる。
また、積層体１２，１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂがあることから、積層体１２，１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅の外部電極３０の厚みは、第１の突出部４０ａおよび第２の突出部４０ｂの厚みの分だけ厚くすることができる。そのため、積層体１２，１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液の侵入経路が長くなり、耐湿性を向上させることができる。
さらに、積層体１２，１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂがあることで、外部電極３０と積層体１２，１２Ａとのアンカー効果が発生し、積層体１２，１２Ａと外部電極３０との密着性が増加するため、積層体１２，１２Ａと外部電極３０との隙間が無くなる。このため、めっき液などの水分を侵入させない効果がある。ここで、仮に、めっき液などの水分が入ったとしても、積層体１２，１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂの長さ方向ｚの長さＬＰを適正な値に調整しているため、積層体１２，１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅の外部電極３０の厚みが、第１の突出部４０ａおよび第２の突出部４０ｂの長さ方向ｚの長さの分だけ十分に厚くなるため、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液などの水分の侵入経路が長くなり、耐湿性を向上させることができる。
また、本発明にかかる積層セラミックコンデンサ１０，１０Ａにおいて、第１の突出部４０ａの第１の端面１２ｅに面する部分の長手方向の長さおよび第２の突出部４０ｂの第２の端面１２ｆに面する部分の長手方向の長さは、第１の主面１２ａまたは第２の主面１２ｂ、第１の側面１２ｃまたは第２の側面１２ｄの辺の長さと同等であることが好ましい。このように構成することで、めっき液などの水分が積層体１２，１２Ａの第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へ侵入する経路が長くなり、耐湿性を向上させることができる。
さらに、本発明にかかる積層セラミックコンデンサ１０，１０Ａにおいて、第１の突出部４０ａの第１の端面１２ｅに面する部分の短手方向の長さおよび第２の突出部４０ｂの第２の端面１２ｆに面する部分の短手方向の長さは、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂ、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの第１の端面１２ｅまたは第２の端面１２ｆに面する短手方向の長さに対して、４０％以上８０％以下であることが好ましい。
このような構成にすることで、耐湿性の向上と外観不良をさらに低減することができる。
また、第１の突出部４０ａの第１の端面１２ｅに面する部分の短手方向の長さおよび第２の突出部４０ｂの第２の端面１２ｆに面する部分の短手方向の長さが、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの短手方向の長さに対して、４０％未満になると、第１の側面１２ｃおよび第２の側面１２ｄ側の縁辺付近の領域、または、第１の主面１２ａおよび第２の主面１２ｂ側の縁辺付近の領域の外部電極３０の厚みを十分に確保できないため、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液の侵入経路が短くなり、耐湿性が低下する。
さらに、第１の突出部４０ａの第１の端面１２ｅに面する部分の短手方向の長さおよび第２の突出部４０ｂの第２の端面１２ｆに面する部分の短手方向の長さが、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの短手方向の長さに対して、８０％以上になると、マスキング用治具によって第１の突出部４０ａおよび第２の突出部４０ｂを設ける際に、マスキングされていない領域が小さくなる。ここで、マスキング用治具の寸法にバラつきがあると、本来ならマスキング用治具の開口部（すなわち、マスキングされていない領域）は、内部電極層１６の領域にかからない位置に配置されるべきところが、マスキング用治具の開口部が内部電極層１６の領域よりも狭くなり、本来なら研磨されるべき内部電極層１６の領域までマスキングがされた状態になってしまう。このため、マスキング用治具のバラつきにより、サンドブラスト処理時に、内部電極層１６の一部が研磨されない領域が発生し、一部に第１の突出部４０ａおよび第２の突出部４０ｂが無い構成となる。この結果、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液の侵入経路が短くなり、耐湿性が低下する。
また、本発明にかかる積層セラミックコンデンサ１０，１０Ａにおいて、第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２，１２Ａの長さ方向にあたる長さは、下地電極層３２の長さ方向の最も厚い部分の厚さＬTOPに対して０．１％以上３９％以下であることが好ましい。
このような構成にすることで、耐湿性の向上と外観不良をさらに低減することができる。
また、第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２の長さ方向ｚにあたる長さＬＰが、下地電極層３２の長さ方向の最も厚い部分の厚さＬTOPに対して０．１％未満のものは、製造上作製することが困難である。
また、第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２の長さ方向ｚにあたる長さＬＰが、下地電極層３２の長さ方向の最も厚い部分の厚さＬTOPに対して３９％より大きくなると、外部電極３０の表面に第１の突出部４０ａおよび第２の突出部４０ｂが露出しやすい構成となり、外観不良が発生する確率が高くなる。
さらに、本発明にかかる積層セラミックコンデンサ１０，１０Ａにおいて、第１の突出部４０ａおよび第２の突出部４０ｂ以外の第１の端面１２ｅおよび第２の端面１２ｆの表面は平坦な形状を有することが好ましい。このような構成にすることで、下地電極層３２の端面中央部の厚みが厚くなるため、下地電極層３２の端面の四隅の厚みが薄い場合に生じるツームストーン現象を抑制することができる。
また、本発明にかかる積層セラミックコンデンサ１０Ｂにおいて、第１の端面１２ｅには、積層体１２Ｂの四隅に位置する４つの第１の突出部４０ａが配置されており、第２の端面１２ｆには、積層体１２Ｂの四隅に位置する４つの第２の突出部４０ｂが配置されており、第１の突出部４０ａおよび第２の突出部４０ｂは、内層部１８には掛からないように配置されている。
積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂを設けることで、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆが凹状となる構造になる。このような構成にすることで、積層体１２Ｂに導電性ペーストをディップした際に、第１の端面１２ｅおよび第２の端面１２ｆの中央部がくぼんでいるため、表面張力と重力の影響によって、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの中央部の導電性ペーストの厚みが薄くなり、外部電極３０の外表面が平坦化できるため、ツームストーン現象を抑制できる。
また、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂがあることから、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅の外部電極３０の厚みは、第１の突出部４０ａおよび第２の突出部４０ｂの厚みの分だけ厚くすることができる。そのため、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液の侵入経路が長くなり、耐湿性を向上させることができる。
さらに、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂがあることで、外部電極３０と積層体１２Ｂとのアンカー効果が発生し、積層体１２Ｂと外部電極３０との密着性が増加するため、積層体１２Ｂと外部電極３０との隙間が無くなる。このため、めっき液などの水分を侵入させない効果がある。ここで、仮に、めっき液などの水分が入ったとしても、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂの長さ方向ｚの長さＬＰを適正な値に調整しているため、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅の外部電極３０の厚みが、第１の突出部４０ａおよび第２の突出部４０ｂの長さ方向ｚの長さの分だけ十分に厚くなるため、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅から内部電極層１６へのめっき液などの水分の侵入経路が長くなり、耐湿性を向上させることができる。
したがって、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆの四隅に第１の突出部４０ａおよび第２の突出部４０ｂを有することにより、ツームストーン現象を抑制しつつ耐湿性を向上させることができる。
さらに、本発明にかかる積層セラミックコンデンサ１０Ｂにおいて、第１の突出部４０ａおよび第２の突出部４０ｂのそれぞれの幅方向ｙの長さＷＰは、積層体１２Ｂの幅方向ｙの寸法Ｗに対して、３０％以上４５％以下であることが好ましい。
このように構成することで、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの一部に第１の突出部４０ａおよび第２の突出部４０ｂが形成されていない領域から、導電性ペーストへの浸漬前に積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに存在していた空気が抜けていくことができるため、導電性ペーストから積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆを引き上げる際に、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに付着した導電性ペースト中の気孔の残存を抑制でき、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに付着した導電性ペーストを焼き付けて形成した外部電極３０中のピンホールの発生を抑制することができる。
また、本発明にかかる積層セラミックコンデンサ１０Ｂにおいて、第１の突出部４０ａおよび第２の突出部４０ｂのそれぞれの高さ方向ｘの長さＴＰは、積層体１２Ｂの高さ方向ｘの寸法Ｔに対して、３０％以上４５％以下であることが好ましい。
このように構成することで、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの一部に第１の突出部４０ａおよび第２の突出部４０ｂが形成されていない領域から、導電性ペーストへの浸漬前に積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに存在していた空気が抜けていくことができるため、導電性ペーストから積層体１２の第１の端面１２ｅおよび第２の端面１２ｆを引き上げる際に、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに付着した導電性ペースト中の気孔の残存を抑制でき、積層体１２Ｂの第１の端面１２ｅおよび第２の端面１２ｆに付着した導電性ペーストを焼き付けて形成した外部電極３０中のピンホールの発生を抑制することができる。
さらに、本発明にかかる積層セラミックコンデンサ１０Ｂにおいて、第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２の長さ方向ｚにあたる長さＬＰは、下地電極層３２の長さ方向ｚの最も厚い部分の厚さＬTOPに対して０．１％以上３９％以下であることが好ましい。
このように構成することで、耐湿性の向上と外観不良をさらに低減することができる。また、第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２Ｂの長さ方向ｚにあたる長さＬＰは、下地電極層３２の長さ方向の最も厚い部分の厚さＬTOPに対して、０．１％未満のものは、製造上作製することが困難である。また、第１の突出部４０ａおよび第２の突出部４０ｂの積層体１２Ｂの長さ方向ｚにあたる長さＬＰは、下地電極層３２の長さ方向の最も厚い部分の厚さＬTOPに対して３９％より大きくなると、外部電極３０の表面に第１の突出部４０ａおよび第２の突出部４０ｂが露出しやすい構成となり、外観不良が発生する確率が高くなる。
さらに、本発明にかかる積層セラミックコンデンサ１０Ｂにおいて、第１の突出部４０ａおよび第２の突出部４０ｂ以外の第１の端面１２ｅおよび第２の端面１２ｆの表面は平坦な形状を有することが好ましい。
このように構成することで、下地電極層３２の端面中央部の厚みが厚くなるため、下地電極層３２の端面の四隅の厚みが薄い場合に生じるツームストーン現象を抑制することができる。
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置または配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
１０，１０Ａ，１０Ｂ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
２０ａ 第１の主面側外層部
２０ｂ 第２の主面側外層部
２２ａ 第１の側面側外層部
２２ｂ 第２の側面側外層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ 内層部
２６ 対向部
２８ 引出し部
３０ 外部電極
３０ａ 第１の外部電極
３０ｂ 第２の外部電極
３２ 下地電極層
３２ａ 第１の下地電極層
３２ｂ 第２の下地電極層
３４ めっき層
３４ａ 第１のめっき層
３４ｂ 第２のめっき層
４０ 突出部
４０ａ 第１の突出部
４０ｂ 第２の突出部
ｘ 高さ方向
ｙ 幅方向
ｚ 長さ方向
Ｔ 積層体の高さ方向の長さ
Ｗ 積層体の幅方向の長さ
Ｌ 積層体の長さ方向の長さ
ＴＰ 突出部の高さ方向の長さ
ＷＰ 突出部の幅方向の長さ
ＬＰ 突出部の長さ方向の長さ
ＬTOP 下地電極層の長さ方向の最も厚い部分の長さ

Claims (10)

  1. 積層された複数の誘電体層を含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、
    前記複数の誘電体層上に配置され、前記第１の端面に露出する複数の第１の内部電極層と、
    前記複数の誘電体層上に配置され、前記第２の端面に露出する複数の第２の内部電極層と、
    前記第１の端面上に配置された下地電極層と、前記下地電極層に上に配置されためっき層と、を有する第１の外部電極と、
    前記第２の端面上に配置された下地電極層と、前記下地電極層に上に配置されためっき層と、を有する第２の外部電極と、
    を有する積層セラミックコンデンサにおいて、
    前記積層体は、
    前記複数の第１の内部電極層と前記複数の第２の内部電極層とが対向する内層部と、
    前記第１の主面側に位置し、前記第１の主面と前記第１の主面側の前記内層部の最表面とその最表面の延長線上との間に位置する前記複数の誘電体層から形成される第１の主面側外層部と、
    前記第２の主面側に位置し、前記第２の主面と前記第２の主面側の前記内層部の最表面とその最表面の延長線上との間に位置する複数の誘電体層から形成される第２の主面側外層部と、
    前記第１の側面側に位置し、前記第１の側面と前記第１の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第１の側面側外層部と、
    前記第２の側面側に位置し、前記第２の側面と前記第２の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第２の側面側外層部と、
    を有し、
    前記第１の端面には、前記第１の主面側外層部および前記第２の主面側外層部、前記第１の側面側外層部および前記第２の側面側外層部が位置する部分において、前記第１の主面または前記第２の主面、前記第１の側面または前記第２の側面のうちの少なくとも２つの面に沿って対向するように延びる第１の突出部が配置されており、
    前記第２の端面には、前記第１の主面側外層部および前記第２の主面側外層部、前記第１の側面側外層部および前記第２の側面側外層部が位置する部分において、前記第１の主面または前記第２の主面、前記第１の側面または前記第２の側面のうちの少なくとも２つの面に沿って対向するように延びる第２の突出部が配置されており、
    前記第１の突出部および前記第２の突出部は、前記内層部には掛からないように配置される、積層セラミックコンデンサ。
  2. 前記第１の突出部の前記第１の端面に面する部分の長手方向の長さおよび前記第２の突出部の前記第２の端面に面する部分の長手方向の長さは、前記第１の主面または前記第２の主面、前記第１の側面または前記第２の側面の辺の長さと同等である、請求項１に記載の積層セラミックコンデンサ。
  3. 前記第１の突出部の前記第１の端面に面する部分の短手方向の長さおよび前記第２の突出部の前記第２の端面に面する部分の短手方向の長さは、前記第１の主面側外層部および前記第２の主面側外層部、前記第１の側面側外層部および前記第２の側面側外層部の前記第１の端面または前記第２の端面に面する短手方向の長さに対して、４０％以上８０％以下である、請求項１または請求項２に記載の積層セラミックコンデンサ。
  4. 前記第１の突出部および前記第２の突出部の前記積層体の長さ方向にあたる長さは、前記下地電極層の長さ方向の最も厚い部分の厚さに対して、０．１％以上３９％以下である、請求項１ないし請求項３のいずれかに記載の積層セラミックコンデンサ。
  5. 前記第１の突出部および前記第２の突出部以外の前記第１の端面および前記第２の端面の表面は平坦な形状を有する、請求項１ないし４のいずれかに記載の積層セラミックコンデンサ。
  6. 積層された複数の誘電体層を含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、
    前記複数の誘電体層上に配置され、前記第１の端面に露出する複数の第１の内部電極層と、
    前記複数の誘電体層上に配置され、前記第２の端面に露出する複数の第２の内部電極層と、
    前記第１の端面上に配置された下地電極層と、前記下地電極層に上に配置されためっき層と、を有する第１の外部電極と、
    前記第２の端面上に配置された下地電極層と、前記下地電極層に上に配置されためっき層と、を有する第２の外部電極と、
    を有する積層セラミックコンデンサにおいて、
    前記積層体は、
    前記複数の第１の内部電極層と前記複数の第２の内部電極層とが対向する内層部と、
    前記第１の主面側に位置し、前記第１の主面と前記第１の主面側の前記内層部の最表面とその最表面の延長線上との間に位置する前記複数の誘電体層から形成される第１の主面側外層部と、
    前記第２の主面側に位置し、前記第２の主面と前記第２の主面側の前記内層部の最表面とその最表面の延長線上との間に位置する前記複数の誘電体層から形成される第２の主面側外層部と、
    前記第１の側面側に位置し、前記第１の側面と前記第１の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第１の側面側外層部と、
    前記第２の側面側に位置し、前記第２の側面と前記第２の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第２の側面側外層部と、
    を有し、
    前記第１の端面には、前記積層体の四隅に位置する４つの第１の突出部が配置されており、
    前記第２の端面には、前記積層体の四隅に位置する４つの第２の突出部が配置されており、
    前記第１の突出部および前記第２の突出部は、前記内層部には掛からないように配置されている、積層セラミックコンデンサ。
  7. 前記第１の突出部および前記第２の突出部のそれぞれの前記幅方向の長さは、前記積層体の幅方向の寸法に対して、３０％以上４５％以下である、請求項６に記載の積層セラミックコンデンサ。
  8. 前記第１の突出部および前記第２の突出部のそれぞれの前記高さ方向の長さは、前記積層体の高さ方向の寸法に対して、３０％以上４５％以下である、請求項６または請求項７に記載の積層セラミックコンデンサ。
  9. 前記第１の突出部および前記第２の突出部の前記長さ方向の長さは、前記下地電極層の長さ方向の最も厚い部分の厚さに対して、０．１％以上３９％以下である、請求項６ないし請求項８のいずれかに記載の積層セラミックコンデンサ。
  10. 前記第１の突出部および前記第２の突出部以外の前記第１の端面および前記第２の端面の表面は平坦な形状を有する、請求項６ないし請求項９のいずれかに記載の積層セラミックコンデンサ。
JP2022037382A 2022-03-10 2022-03-10 積層セラミックコンデンサ Pending JP2023132198A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022037382A JP2023132198A (ja) 2022-03-10 2022-03-10 積層セラミックコンデンサ
CN202310109298.9A CN116741533A (zh) 2022-03-10 2023-02-13 层叠陶瓷电容器
US18/117,497 US20230290575A1 (en) 2022-03-10 2023-03-06 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022037382A JP2023132198A (ja) 2022-03-10 2022-03-10 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2023132198A true JP2023132198A (ja) 2023-09-22

Family

ID=87901808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022037382A Pending JP2023132198A (ja) 2022-03-10 2022-03-10 積層セラミックコンデンサ

Country Status (3)

Country Link
US (1) US20230290575A1 (ja)
JP (1) JP2023132198A (ja)
CN (1) CN116741533A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023009630A (ja) * 2021-07-07 2023-01-20 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US20230290575A1 (en) 2023-09-14
CN116741533A (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
US10840021B2 (en) Multilayer ceramic electronic component
US10121595B2 (en) Multilayer ceramic electronic component
US10586653B2 (en) Multilayer ceramic electronic component including organic layers
US10276307B2 (en) Multilayer ceramic electronic component
US10615327B2 (en) Monolithic ceramic electronic component
US10395838B2 (en) Multilayer ceramic electronic component including an organic layer
US10541085B2 (en) Multilayer ceramic electronic component including an organic layer
JP7115461B2 (ja) 積層セラミックコンデンサ
JP6714840B2 (ja) 積層セラミック電子部品およびその製造方法
US9627136B2 (en) Multilayer ceramic capacitor
JP7276296B2 (ja) 積層セラミックコンデンサ
US10879004B2 (en) Multilayer ceramic capacitor and multilayer ceramic capacitor-mounting structure
JP2017022365A (ja) 積層セラミックコンデンサ
US20230290575A1 (en) Multilayer ceramic capacitor
US20220262566A1 (en) Multilayer ceramic capacitor
JP2023105651A (ja) 積層セラミックコンデンサ
JP7040534B2 (ja) 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連
WO2024029149A1 (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装構造
WO2023243186A1 (ja) ３端子型積層セラミックコンデンサ
WO2023238512A1 (ja) 積層セラミックコンデンサ
JP2023153569A (ja) ３端子型積層セラミックコンデンサ
WO2024057636A1 (ja) 積層セラミック電子部品
WO2023243209A1 (ja) 積層セラミックコンデンサ
JP2023122670A (ja) 積層セラミックコンデンサ
JP2023064513A (ja) 積層セラミック電子部品