JP2023064513A - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP2023064513A
JP2023064513A JP2021174844A JP2021174844A JP2023064513A JP 2023064513 A JP2023064513 A JP 2023064513A JP 2021174844 A JP2021174844 A JP 2021174844A JP 2021174844 A JP2021174844 A JP 2021174844A JP 2023064513 A JP2023064513 A JP 2023064513A
Authority
JP
Japan
Prior art keywords
layer
electrode layer
main surface
stress
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021174844A
Other languages
English (en)
Inventor
しま 勝部
Shima Katsube
泰弘 三嶋
Yasuhiro Mishima
善行 野村
Yoshiyuki Nomura
数基 吉野
Kazuki Yoshino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2021174844A priority Critical patent/JP2023064513A/ja
Priority to CN202211250400.9A priority patent/CN116031067A/zh
Priority to US17/967,929 priority patent/US20230126382A1/en
Publication of JP2023064513A publication Critical patent/JP2023064513A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】積層セラミック電子部品へのクラックを効果的に抑制しつつ、イオンマイグレーションの生ずることを抑制しうる積層セラミック電子部品を提供する。【解決手段】本発明にかかる積層セラミック電子部品の一例である積層セラミックコンデンサ10は、複数のセラミック層14及び複数の内部電極層16が積層された積層体12と、内部電極層16と電気的に接続され、積層体12の両端面に形成される一対の外部電極30を備える。一対の外部電極30は、金属成分を含む下地電極層32と、下地電極層32上に配置される熱硬化性樹脂および金属成分とを含む導電性樹脂層34と、導電性樹脂層34上に配置されるNiめっき層36と、を有する。Niめっき層36には応力が加わっており、当該応力は-150MPa以上50MPa以下であり、Niめっき層36の端部は積層体12と接触している。【選択図】図2

Description

この発明は、積層セラミック電子部品に関する。
近年、積層セラミックコンデンサに代表されるセラミック電子部品は、従来に比べてより過酷な環境下で使用されるようになってきている。例えば、携帯電話機、携帯音楽プレーヤーなどのモバイル機器に用いられる電子部品については、落下時の衝撃に耐えることが求められている。具体的には、落下衝撃を受けても、実装基板から電子部品が脱落しない、または電子部品にクラックが生じないようにする必要がある。
また、ECU(Electronic Control Unit)などの車載機器に用いられる電子部品については、熱サイクルの衝撃に耐えることが求められている。具体的には、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力を受けても、電子部品にクラックが生じないようにする必要がある。
これを受けて、セラミック電子部品の外部電極に熱硬化性樹脂ペーストを用いることが提案されている。たとえば、特許文献1では、従来の電極層とNiめっき層との間に、エポキシ系熱硬化性樹脂層を形成し、厳しい環境下でもコンデンサ本体にクラックが入らないような対策を行っている(たわみ耐性の向上)。
このような構成においては、落下時の衝撃による応力や、熱サイクルを受けて実装基板が熱膨張することにより発生するたわみ応力が発生した際、実装基板に伝わる応力(実装基板のゆがみ)を、エポキシ系熱硬化性樹脂の先端を起点として電極層とエポキシ系熱硬化性樹脂層との間で剥離させることで応力を逃がし、セラミック電子部品本体(積層体)にクラックが入ることを抑制している。
特開平11-162771号公報
しかしながら、特許文献1のような積層セラミック電子部品において、熱硬化性樹脂層に用いられる金属粉末は、AgやCuが用いられることが一般的であるところ、AgやCuはマイグレーションを引き起こしやすい元素であり、マイグレーションが生じることにより、積層セラミック電子部品の両端に設けられている外部電極同士が導通してしまい、積層セラミック電子部品がショートしてしまうことが懸念される。
なお、マイグレーションとは、以下に述べるようなメカニズムにより生ずる。
すなわち、積層セラミック電子部品の外部電極に電圧を加えたとき、陽極側でAgがイオン化、水がイオンに分解する。それらのイオン化したAgと水酸化物イオンが反応し、AgOHとなる。AgOHは、分解することで酸化銀となり、コロイド状になることで、陰極側に移動する。酸化銀がイオン化、電子の授受によりAgが析出する。
それゆえに、この発明の主たる目的は、積層セラミック電子部品へのクラックを効果的に抑制しつつ、イオンマイグレーションの生ずることを抑制しうる積層セラミック電子部品を提供することである。
この発明に係る積層セラミック電子部品は、積層された複数のセラミック層を含み、高さ方向に相対する第1の主面および第2の主面と、高さ方向に直交する幅方向に相対する第1の側面および第2の側面と、高さ方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、を有する積層体と、複数のセラミック層上に配置され、第1の端面に露出する第1の内部電極層と、複数のセラミック層上に配置され、第2の端面に露出する第2の内部電極層と、第1の内部電極層と電気的に接続され、第1の端面上、第1の主面の一部、第2の主面の一部、第1の側面の一部および第2の側面の一部に配置される第1の外部電極と、第2の内部電極層と電気的に接続され、第2の端面上、第1の主面の一部、第2の主面の一部、第1の側面の一部および第2の側面の一部に配置される第2の外部電極と、を有する積層セラミック電子部品において、第1の外部電極および第2の外部電極は、金属成分を含む下地電極層と、下地電極層上に配置される熱硬化性樹脂および金属成分とを含む導電性樹脂層と、導電性樹脂層上に配置されるNiめっき層と、を有し、Niめっき層には応力が加わっており、当該応力は-150MPa以上50MPa以下であり、Niめっき層の端部は前記積層体と接触している、積層セラミック電子部品である。
この発明にかかる積層セラミック電子部品では、導電性樹脂層上に配置されるNiめっき層には応力が加わっており、その応力は-150MPa以上50MPa以下であり、Niめっき層の端部は積層体と接触している構造を有している。これにより、Niめっき層と積層体を確実に接触させることが可能となり、積層体とNiめっき層との間の隙間を封止することができる。そのため、積層セラミック電子部品へのクラック抑制効果を維持しつつ、Agの析出経路を塞ぐことができイオンマイグレーションを抑制することができる。
従って、積層セラミック電子部品の積層体の内部へのクラック抑制効果を維持しつつ、イオンマイグレーションを抑制することが可能となる。
この発明によれば、積層セラミック電子部品へのクラックを効果的に抑制しつつ、イオンマイグレーションの生ずることを抑制しうる積層セラミック電子部品を提供することができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の実施の形態に係る積層セラミック電子部品としての積層セラミックコンデンサの一例を示す外観斜視図である。 この発明の第1の実施の形態に係る積層セラミック電子部品としての積層セラミックコンデンサの一例を示す正面図である。 図1の線III-IIIにおける断面図である。 図1の線IV-IVにおける断面図である。 (a)この発明の実施の形態にかかる積層セラミックコンデンサの内部電極層の対向電極部が2つに分割された構造を示す図1の線II-IIにおける断面図であり、(b)この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が3つに分割された構造を示す図1の線II-IIにおける断面図であり、(c)この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が4つに分割された構造を示す図1の線II-IIにおける断面図である。 積層セラミックコンデンサのNiめっき層に作用する応力を説明した断面模式図である。
1.積層セラミックコンデンサ
この発明の実施の形態にかかる積層セラミック電子部品の例として、積層セラミックコンデンサについて説明する。
図1は、この発明の実施の形態に係る積層セラミック電子部品としての積層セラミックコンデンサの一例を示す外観斜視図である。図2は、この発明の第1の実施の形態に係る積層セラミック電子部品としての積層セラミックコンデンサの一例を示す正面図である。図3は、図1の線III-IIIにおける断面図である。図4は、図1の線IV-IVにおける断面図である。
図1ないし図4に示すように、積層セラミックコンデンサ10は、直方体状の積層体12と、積層体12の両端部に配置される外部電極30を含む。
積層体12は、積層された複数のセラミック層14と、セラミック層14上に積層された複数の内部電極層16とを有する。さらに、積層体12は、高さ方向xに相対する第1の主面12aおよび第2の主面12bと、高さ方向xに直交する幅方向yに相対する第1の側面12cおよび第2の側面12dと、高さ方向xおよび幅方向yに直交する長さ方向zに相対する第1の端面12eおよび第2の端面12fとを有する。この積層体12には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体の隣接する3面が交わる部分のことであり、稜線部とは、積層体の隣接する2面が交わる部分のことである。また、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d、ならびに第1の端面12eおよび第2の端面12fの一部または全部に凹凸などが形成されていてもよい。セラミック層14と内部電極層16は、高さ方向xに積層される。
積層体12は、単数もしくは複数枚のセラミック層14とそれらの上に配置される複数枚の内部電極層16から構成される内層部18を有する。内部電極層16は、第1の端面12eに引き出される第1の内部電極層16aと第2の端面12fに引き出される第2の内部電極層16bを有し、内層部18では、複数枚の第1の内部電極層16aおよび第2の内部電極16bがセラミック層14を介して対向している。
積層体12は、第1の主面12a側に位置し、第1の主面12aと第1の主面12a側の内層部18の最表面とその最表面の一直線上との間に位置する複数のセラミック層14から形成される第1の主面側外層部20aを有する。
同様に、積層体12は、第2の主面12b側に位置し、第2の主面12bと第2の主面12b側の内層部18の最表面とその最表面の一直線上との間に位置する複数のセラミック層14から形成される第2の主面側外層部20bを有する。
積層体12は、第1の側面12c側に位置し、第1の側面12cと第1の側面12c側の内層部18の最表面との間に位置する複数のセラミック層14から形成される第1の側面側外層部22aを有する。
同様に、積層体12は、第2の側面12d側に位置し、第2の側面12dと第2の側面12d側の内層部18の最表面との間に位置する複数のセラミック層14から形成される第2の側面側外層部22bを有する。
積層体12は、第1の端面12e側に位置し、第1の端面12eと第1の端面12e側の内層部18の最表面との間に位置する複数のセラミック層14から形成される第1の端面側外層部24aを有する。
同様に、積層体12は、第2の端面12f側に位置し、第2の端面12fと第2の端面12f側の内層部18の最表面との間に位置する複数のセラミック層14から形成される第2の端面側外層部24bを有する。
第1の主面側外層部20aは、積層体12の第1の主面12a側に位置し、第1の主面12aと第1の主面12aに最も近い内部電極層16との間に位置する複数枚のセラミック層14の集合体である。
第2の主面側外層部20bは、積層体12の第2の主面12b側に位置し、第2の主面12bと第2の主面12bに最も近い内部電極層16との間に位置する複数枚のセラミック層14の集合体である。
積層体12の寸法は、特に限定されないが、長さ方向zの寸法が0.186mm以上9.59mm以下、幅方向yの寸法が0.08mm以上9.73mm以下、高さ方向xの寸法が0.08mm以上9.73mm以下であることが好ましい。
セラミック層14は、たとえば、セラミック材料として、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、BaTiO3、CaTiO3、SrTiO3、またはCaZrO3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体12の特性に応じて、たとえば、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
なお、セラミック層14に、圧電体セラミック材料を用いた場合、積層セラミック電子部品は圧電部品として機能する。圧電体セラミック材料の具体例としては、たとえば、PZT(チタン酸ジルコン酸鉛)系セラミック材料などが挙げられる。
また、セラミック層14に、半導体セラミック材料を用いた場合、積層セラミック電子部品は、サーミスタとして機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、セラミック層14に、磁性体セラミック材料を用いた場合、積層セラミック電子部品は、インダクタとして機能する。また、インダクタとして機能する場合は、内部電極層16は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
焼成後のセラミック層14の厚みは、0.5μm以上15μm以下であることが好ましい。積層されるセラミック層14の枚数は、10枚以上700枚以下であることが好ましい。なお、このセラミック層14の枚数は、内層部18のセラミック層14の枚数と、第1の主面側外層部20aおよび第2の主面側外層部20bのセラミック層14の枚数との総数である。
積層体12は、複数の内部電極層16として、たとえば略矩形状の複数の第1の内部電極層16aおよび複数の第2の内部電極層16bを有する。複数の第1の内部電極層16aおよび複数の第2の内部電極層16bは、積層体12の高さ方向xに沿ってセラミック層14を挟んで等間隔に交互に配置されるように埋設されている。
第1の内部電極層16aは、複数のセラミック層14上に配置され、積層体12の内部に位置している。第1の内部電極層16aは、第2の内部電極層16bと対向する第1の対向電極部26aと、第1の内部電極層16aの一端側に位置し、第1の対向電極部26aから積層体12の第1の端面12eまでの第1の引出電極部28aとを有する。第1の引出電極部28aは、その端部が第1の端面12eの表面に引き出され、積層体12から露出している。
第1の内部電極層16aの第1の対向電極部26aの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい(テーパー状)。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第1の内部電極層16aの第1の引出電極部28aの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい(テーパー状)。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第1の内部電極層16aの第1の対向電極部26aの幅と、第1の内部電極層16aの第1の引出電極部28aの幅は、同じ幅で形成されていてもよく、どちらか一方の幅が狭く形成されていてもよい。
第2の内部電極層16bは、複数のセラミック層14上に配置され、積層体12の内部に位置している。第2の内部電極層16bは、第1の内部電極層16aと対向する第2の対向電極部26bと、第2の内部電極層16bの一端側に位置し、第2の対向電極部26bから積層体12の第2の端面12fまでの第2の引出電極部28bを有する。第2の引出電極部28bは、その端部が第2の端面12fの表面に引き出され、積層体12から露出している。
第2の内部電極層16bの第2の対向電極部26bの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい(テーパー状)。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第2の内部電極層16bの第2の引出電極部28bの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい(テーパー状)。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第2の内部電極層16bの第2の対向電極層26bの幅と、第2の内部電極層16bの第2の引出電極部28bの幅は、同じ幅で形成されていてもよく、どちらか一方の幅が狭く形成されていてもよい。
第1の内部電極層16aおよび第2の内部電極層16bは、たとえば、Ni、Cu、Ag、Pd、Auなどの金属や、Ag-Pd合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
内部電極層16、すなわち第1の内部電極層16aおよび第2の内部電極層16bのそれぞれの厚みは、0.2μm以上2.0μm以下であることが好ましい。
また、第1の内部電極層16aおよび第2の内部電極層16bの枚数は、合わせて10枚以上700枚以下であることが好ましい。
積層体12の第1の端面12e側および第2の端面12f側には、図1ないし図3に示されるように、外部電極30が配置される。
外部電極30は、第1の外部電極30aおよび第2の外部電極30bを有する。
第1の外部電極30aは、第1の内部電極層16aに接続され、少なくとも第1の端面12eの表面に配置されている。また、第1の外部電極30aは、積層体12の第1の端面12eから延伸して第1の主面12aの一部および第2の主面12bの一部、ならびに第1の側面12cの一部および第2の側面12dの一部にも配置されてもよい。この場合、第1の外部電極30aは、第1の内部電極層16aの第1の引出電極部28aと電気的に接続される。
第2の外部電極30bは、第2の内部電極層16bに接続され、少なくとも第2の端面12fの表面に配置されている。また、第2の外部電極30bは、第2の端面12fから延伸して第1の主面12aの一部および第2の主面12bの一部、ならびに第1の側面12cの一部および第2の側面12dの一部にも配置されてもよい。この場合、第2の外部電極30bは、第2の内部電極層16bの第2の引出電極部28bと電気的に接続される。
外部電極30は、金属成分を含む下地電極層32と、下地電極層32上に配置される熱硬化性樹脂および金属成分を含む導電性樹脂層34と、導電性樹脂層34上に配置されるNiめっき層36とを含む。
第1の外部電極30aは、金属成分を含む第1の下地電極層32aと、第1の下地電極層32a上に配置される硬化性樹脂および金属成分を含む第1の導電性樹脂層34aと、第1の導電性樹脂層34a上に配置される第1のNiめっき層36aとを有する。
第2の外部電極30bは、金属成分を含む第2の下地電極層32bと、第2の下地電極層32b上に配置される硬化性樹脂および金属成分を含む第2の導電性樹脂層34bと、第2の導電性樹脂層34b上に配置される第2のNiめっき層36bとを含む。
積層体12内においては、第1の内部電極層16aの第1の対向電極部26aと第2の内部電極層16bの第2の対向電極部26bとがセラミック層14を介して対向することにより、静電容量が形成されている。そのため、第1の内部電極層16aが接続された第1の外部電極30aと第2の内部電極層16bが接続された第2の外部電極30bとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
なお、図1に示す積層体12は、図5に示されるように、第1の内部電極層16aおよび第2の内部電極層16bに加えて、第1の端面12eおよび第2の端面12fのどちらにも引き出されない浮き内部電極層16cが設けられており、浮き内部電極層16cによって、対向電極部26cが複数に分割された構造としてもよい。たとえば、図5(a)に示される2連、図5(b)に示される3連、図5(c)に示されるような4連構造であり、4連以上の構造でもよいことは言うまでもない。このように、対向電極部26cを複数個に分割した構造とすることによって、対向する内部電極層16a、16b、16c間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ10の高耐圧化を図ることができる。
下地電極層32は、第1の下地電極層32aおよび第2の下地電極層32bを有する。
第1の下地電極層32aは、第1の内部電極層16aに接続され、第1の端面12eの表面に配置されている。また、第1の下地電極層32aは、第1の端面12eから延伸して第1の主面12aの一部および第2の主面12bの一部、ならびに第1の側面12cの一部および第2の側面12dの一部にも配置されてもよい。この場合、第1の下地電極層32aは、第1の内部電極層16aの第1の引出電極部28aと電気的に接続される。
第2の下地電極層32bは、第2の内部電極層16bに接続され、第2の端面12fの表面に配置されている。また、第2の下地電極層32bは、第2の端面12fから延伸して第1の主面12aの一部および第2の主面12bの一部、ならびに第1の側面12cの一部および第2の側面12dの一部にも配置されてもよい。この場合、第2の下地電極層32bは、第2の内部電極層16bの第2の引出電極部28bと電気的に接続される。
下地電極層32は、金属成分を含む。また、下地電極層32は、ガラス成分またはセラミック成分を含むことが好ましい。これにより、積層体12と下地電極層32との密着性を向上させることができる。なお、下地電極層32は、ガラス成分とセラミック成分の両方を含んでいてもよい。
下地電極層32に含まれる金属成分は、たとえば、Cu、Ni、Ag、Pd、Ag-Pd合金、Au等から選ばれる少なくとも1つを含む。下地電極層32に含まれるガラス成分は、B、Si、Ba、Mg、Al、Li等から選ばれる少なくとも1つを含む。また、セラミック成分は、セラミック層14と同種のセラミック材料を用いてもよく、異なる種のセラミック材料を用いてもよい。セラミック成分は、例えば、BaTiO3、CaTiO3、(Ba,Ca)TiO3、SrTiO3、CaZrO3等から選ばれる少なくとも1つを含む。
下地電極層32は、複数層であってもよい。
下地電極層32が、金属成分とガラス成分とを含む場合、下地電極層32は、ガラス成分および金属成分を含む導電性ペーストを積層体12に塗布して焼付けたものであり、内部電極層16と同時焼成したものでもよく、内部電極層16を焼成した後に、焼付けてもよい。
第1の端面12eに位置する第1の下地電極層32aの高さ方向xの中央部における第1の端面12eおよび第2の端面12fを結ぶ長さ方向zの厚みは、たとえば、2μm以上220μm以下程度であることが好ましい。
第2の端面12fに位置する第2の下地電極層32bの高さ方向xの中央部における第1の端面12eおよび第2の端面12fを結ぶ長さ方向zの厚みは、たとえば、2μm以上220μm以下程度であることが好ましい。
第1の主面12aおよび第2の主面12bの一部に位置する第1の下地電極層32aの第1の端面12eおよび第2の端面12fを結ぶ長さ方向zの中央部における第1の主面12aおよび第2の主面12bを結ぶ高さ方向xの厚みは、たとえば、4μm以上40μm以下程度であることが好ましい。
第1の主面12aおよび第2の主面12bの一部に位置する第2の下地電極層32bの第1の端面12eおよび第2の端面12fを結ぶ長さ方向zの中央部における第1の主面12aおよび第2の主面12bを結ぶ高さ方向xの厚みは、たとえば、4μm以上40μm以下程度であることが好ましい。
第1の側面12cおよび第2の側面12dの一部に位置する第1の下地電極層32aの第1の端面12eおよび第2の端面12fを結ぶ長さ方向zの中央部における第1の側面12cおよび第2の側面12dを結ぶ幅方向yの厚みは、たとえば、4μm以上40μm以下程度であることが好ましい。
第1の側面12cおよび第2の側面12dの一部に位置する第2の下地電極層32bの第1の端面12eおよび第2の端面12fを結ぶ長さ方向zの中央部における第1の側面12cおよび第2の側面12dを結ぶ幅方向yの厚みは、たとえば、4μm以上40μm以下程度であることが好ましい。
また、下地電極層32上には、下地電極層32上に配置される樹脂成分および金属成分を含む導電性樹脂層34を有する。
導電性樹脂層34は、第1の導電性樹脂層34aと第2の導電性樹脂層34bとを有している。
第1の導電性樹脂層34aは、第1の下地電極層32a上に配置されている、なお、第1の導電性樹脂層34aは、第1の下地電極層32aを覆うように配置されており、第1の導電性樹脂層34aの端部は積層体12に接触していることが好ましい。
第2の導電性樹脂層34bは、第2の下地電極層32b上に配置されている、なお、第2の導電性樹脂層34bは、第2の下地電極層32bを覆うように配置されており、第2の導電性樹脂層34bの端部は積層体12に接触していることが好ましい。
導電性樹脂層34は、樹脂成分である熱硬化性樹脂を含むため、例えば、めっき膜や金属成分とガラス成分の焼成物からなる下地電極層32よりも柔軟性に富んでいる。このため、実装基板にたわみ応力が加わり積層セラミックコンデンサ10に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層34が緩衝層として機能し、積層セラミックコンデンサ10に対してクラックが発生することを防止することができる。
導電性樹脂層34の熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
また、導電性樹脂層34には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物を使用することができる。
導電性樹脂層34に含まれる金属成分としては、金属フィラーであることが好ましく、Agを含むことが好ましい。Ag単体であってもよいし、Agを含む合金や、金属粉の表面にAgコーティングされた金属粉を使用することもできる。金属粉の表面にAgコーティングされたものを使用する際には金属粉としてCu、Ni、Sn、Bi又はそれらの合金粉を用いることが好ましい。金属フィラーにAgを用いる理由としては、Agは金属の中でもっとも比抵抗が低いため電極材料に適しており、Agは貴金属であるため酸化せず耐候性が高いためである。また、上記のAgの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
導電性樹脂層34に含まれる金属フィラーの形状は、特に限定されない。金属フィラーは、球状、扁平状等であってもよい。また、球形状金属粉と扁平状金属粉とを混合されていてもよい。
導電性樹脂層34に含まれる金属フィラーの平均粒径は、特に限定されない。金属フィラーの平均粒径は、例えば、0.3μm以上10μm以下程度であってもよい。
導電性樹脂層34に含まれる金属フィラーの平均粒径の測定方法は、以下の方法で測定することができる。
まず、積層セラミックコンデンサ10を第1の側面12cまたは第2の側面12dから1/2Wの位置まで断面研磨し、特定のLT断面を露出させる。もしくは、積層セラミックコンデンサ10を第1の主面12aまたは第2の主面12bから1/2Tの位置まで断面研磨し、特定のLW断面を露出させる。
上記の方法で露出させた断面において、SEM撮影を行うために断面をコーティングする。コート剤は導電性樹脂層に含まれる金属フィラーと重複しない成分のものを使用する。金属フィラーがAgやCuの場合、コート剤は、PtやAuが使用される。
その後、導電性樹脂層の端面中央付近のSEM画像を取得する。ここで、撮影に使用するSEMは導電性樹脂層に含まれる金属フィラーの粒径が、その他の成分と識別できるものを選択する。このようなSEMとしては、たとえば、卓上SEM、汎用SEM、FE-SEMなどを使用することができる。なお、SEM画像を取得するための条件としては、金属フィラーの粒径がくっきり分かるような画像を取得できるよう撮影モード、加速電圧、倍率を選択する。SEM画像を取得するための条件としては、たとえば、撮影モードは二次電子像とし、加速電圧は15kVとし、倍率はフィラーが100個程度入る倍率として設定される。
続いて、撮影したSEM画像を2値化できる解析ソフトへ取り込み(例:imageJ、QuickGrainなど)、画像を2値化し、金属フィラーの粒子計測を行う。SEM画像を2値化するための解析ソフトは、たとえば、imageJやQuickGrain等を使用することができる。
最後に、金属フィラー100個程度の円相当径の平均を算出し、第1の導電性樹脂層および第2の導電性樹脂層に含まれる金属フィラーの平均粒径を算出する。
導電性樹脂層34に含まれる金属フィラーは、主に導電性樹脂層34の通電性を担う。具体的には、金属フィラーどうしが接触することにより、導電性樹脂層34の内部に通電経路が形成される。
導電性樹脂層34の厚みは、例えば、10μm以上200μm以下程度であることが好ましい。
続いて、導電性樹脂層34上に配置されるNiめっき層36である第1のNiめっき層36a及び第2のNiめっき層36bについて、図3及び図4を参照して説明する。
Niめっき層36は、その端部が積層体12の表面に接触するように導電性樹脂層34上に配置される。
第1のNiめっき層36aは、その端部が積層体12の表面に接触しており、第1の導電性樹脂層34aを覆うように配置されている。本実施の形態では、第1のNiめっき層36aは、第1の端面12eから延伸して第1の主面12aの一部および第2の主面12bの一部、ならびに第1の側面12cの一部および第2の側面12dの一部にも配置されて、その端部が積層体12の表面に接触する。
第2のNiめっき層36bは、その端部が積層体12の表面に接触しており、第2の導電性樹脂層34bを覆うように配置されている。本実施の形態では、第2のNiめっき層36bは、第2の端面12fから延伸して第1の主面12aの一部および第2の主面12bの一部、ならびに第1の側面12cの一部および第2の側面12dの一部にも配置されて、その端部が積層体12の表面に接触する。
第1のNiめっき層36aおよび第2のNiめっき層36bには、応力が加わっている。応力は、-150MPa以上50MPaである。応力が、負の大きさにより示される場合は、Niめっき層36から積層体12に向かう方向である圧縮応力を示し、正の大きさにより示される場合は、積層体12からNiめっき層36に向かう方向である引張り応力を示す。従って、-150MPaは、Niめっき層36から積層体12に向かう方向である圧縮応力を示し、50MPaは、積層体12からNiめっき層36に向かう方向である引張り応力を示す。これにより、図6に示すように、Niめっき層36と積層体12を確実に接触させたとき、積層体12とNiめっき層36との間の隙間を封止することができるため、Agの析出経路を塞ぐことができ、イオンマイグレーションを抑制することができる。従って、導電性樹脂層34による積層セラミックコンデンサ10へのクラック抑制効果を維持しつつ、イオンマイグレーションを抑制することが可能となる。
なお、Niめっき層36の応力が、-150MPaよりも小さくなった場合は、Niめっき層36の圧縮応力が大きくなるために、積層体12に対する締め付け応力が強くなる。そのため、外部からの応力が加わった際に、積層セラミックコンデンサにクラックが入りやすくなり、積層セラミックコンデンサの機械強度が低下してしまう。
また、Niめっき層36の応力が、50MPaよりも大きくなった場合は、Niめっき層の引張り応力が大きくなるため、Niめっき層36の端部が持ち上がり、積層体12の表面から浮いた状態となってしまう。そのため、積層体12とNiめっき層36との端部に隙間が生じてしまうため、Agの析出経路ができ、イオンマイグレーションが発生してしまう。
また、第1のNiめっき層36aおよび第2のNiめっき層36bに加わる応力は、-143MPa以上-51MPa以下であることが好ましい。これにより、本発明の効果をより顕著なものにすることができる。
Niめっき層36の応力の測定方法は、以下の方法で測定することができる。
まず、メルストリップ(HN980M)液を用い、液中へ積層セラミックコンデンサ10を5分間浸漬した後、水洗しSnめっき層38(後述される)を剥離する。
次に、積層セラミックコンデンサ10の第1の主面12a上もしくは第2の主面12b上、または第1の側面12c上もしくは第2の側面12d上に位置するNiめっき層36の先端部において、φ100μmの範囲でX線回折法(μ-XRD)を用いて測定する。
なお、Niめっき層36の応力は、電流密度によって変動することが分かっている。積層セラミックコンデンサ10にかかる電流密度はランダムにかかっており、第1の主面12a上もしくは第2の主面12b上、または第1の側面12c上または第2の側面12d上に位置するNiめっき層36の先端部では、Niめっきの成膜初期から、例えば3μmの厚みとなるまでにかかる電流密度の平均は、第1の主面12a上もしくは第2の主面12b上、または第1の側面12c上または第2の側面12d上に位置するNiめっき層36の先端部であればどの面であっても同一である。よって、第1の主面12a上、第2の主面12b上、第1の側面12c上、第2の側面12d上のNiめっき層36であれば、どの面でも同一の応力が作用しており、測定面は指定せず、1つの試料に対して1か所の応力を測定する。すなわち、応力の測定箇所は、幅方向yもしくは高さ方向x中央部における第1の主面12a上もしくは第2の主面12b上、または第1の側面12c上もしくは第2の側面12d上に位置するNiめっき層36の先端部とすることができる。
第1のNiめっき層36aおよび第2のNiめっき層36bの一層あたりの厚みは、1μm以上15μm以下であることが好ましい。
また、Niめっき層36は、積層セラミックコンデンサ10を実装基板等に実装する際に、実装に用いられる半田によって導電性樹脂層34や下地電極層32が侵食されることを防止する機能も有している。
さらに、本実施の形態では、図3に示すように、Niめっき層36の上には、Snめっき層38が配置されることが好ましい。具体的には、第1のSnめっき層38aは、第1のNiめっき層36aを覆うように配置されることが好ましく、第2のSnめっき層38bは、第2のNiめっき層36bを覆うように配置されることが好ましい。これにより、積層セラミックコンデンサ10を実装基板等に実装する際に、実装に用いられる半田の濡れ性を向上させ、容易に実装することができる。なお、Snめっき層38は、必ずしも形成されなくてもよい。
第1のSnめっき層38aおよび第2のSnめっき層38bの一層あたりの厚みは、1μm以上15μm以下であることが好ましい。
積層体12、第1の外部電極30aおよび第2の外部電極30bを含む積層セラミックコンデンサ10の長さ方向zの寸法をL寸法とし、積層体12、第1の外部電極30aおよび第2の外部電極30bを含む積層セラミックコンデンサ10の高さ方向xの寸法をT寸法とし、積層体12、第1の外部電極30aおよび第2の外部電極30bを含む積層セラミックコンデンサ10の幅方向yの寸法をW寸法とする。
積層セラミックコンデンサ10の寸法は、長さ方向zのL寸法が0.2mm以上10.0mm以下、幅方向yのW寸法が0.1mm以上10.0mm以下、高さ方向xのT寸法が0.1mm以上10.0mm以下である。また、積層セラミックコンデンサ10の寸法は、マイクロスコープにより測定することができる。
図1に示す積層セラミックコンデンサ10は、導電性樹脂層34上に配置されているNiめっき層36には応力が加わっており、その応力は-150MPa以上50MPa以下であり、Niめっき層36の端部は積層体12と接触している構造を有している。これにより、Niめっき層36と積層体12を確実に接触させることが可能となり、積層体12とNiめっき層36との間の隙間を封止することができる。そのため、積層セラミックコンデンサ10へのクラック抑制効果を維持しつつ、Agの析出経路を塞ぐことができイオンマイグレーションを抑制することができる。
従って、積層セラミックコンデンサ10の積層体12の内部へのクラック抑制効果を維持しつつ、イオンマイグレーションを抑制することが可能となる。
2.積層セラミックコンデンサの製造方法
次に、積層セラミックコンデンサの製造方法について説明する。
まず、セラミック層用の誘電体シートおよび内部電極層用の導電性ペーストが準備される。誘電体シートおよび内部電極層用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってよい。
そして、誘電体シート上に、内部電極層用の導電性ペーストが、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第1の内部電極層のパターンが形成された誘電体シート、および第2の内部電極層のパターンが形成された誘電体シートが準備される。
また、誘電体シートに関しては、内部電極層のパターンが印刷されていない外層用の誘電体シートも準備される。
続いて、内部電極層のパターンが印刷されていない外層用の誘電体シートが所定枚数積層されることにより、第2の主面側の第2の主面側外層部となる部分が形成される。そして、第2の主面側外層部となる部分の上に第1の内部電極層のパターンが印刷された誘電体シート、および第2の内部電極層のパターンが印刷された誘電体シートを本発明の構造となるように順次積層されることにより、内層部となる部分が形成される。この内層部となる部分の上に、内部電極層のパターンが印刷されてない外層用の誘電体シートが所定枚数積層されることにより、第1の主面側の第1の主面側外層部となる部分が形成される。これにより、積層シートが作製される。
次に、積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。
そして、積層ブロックを所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。
次に、積層チップが焼成されることにより、積層体12が作製される。焼成温度は、誘電体であるセラミック層や内部電極層の材料にもよるが、900℃以上1400℃以下であることが好ましい。
つづけて、積層体の第1の端面および第2の端面に下地電極層となる導電性ペーストを塗布し、下地電極層を形成する。下地電極層として焼付け層を形成する場合には、ガラス成分と金属とを含む導電性ペーストを例えばディッピングなどの方法により、塗布し、その後、焼付け処理を行い、下地電極層が形成される。この時の焼付け処理の温度は、700℃以上950℃以下であることが好ましい。
また、下地電極層を焼付け層で形成する場合は、焼き付け層はセラミック成分を含有させてもよい。この場合、ガラス成分の代わりにセラミック成分を含有させてもよいし、その両方を含有させてもよい。
セラミック成分は、例えば、積層体と同種のセラミック材料であることが好ましい。なお、焼付け層にセラミック成分を含ませる場合には、焼成前の積層チップに対して、導電性ペーストを塗布し、焼成前の積層チップと焼成前の積層チップに塗布された導電性ペーストを同時に焼付けて(焼成して)、焼付け層が形成された積層体を形成することが好ましい。この時の焼付け処理の温度(焼成温度)は、900℃以上1400℃以下であることが好ましい。
さらに、導電性樹脂層が、下地電極層上に形成される。
導電性樹脂層の形成方法としては、樹脂成分と金属成分を含む導電性樹脂ペーストを準備し、下地電極層上にディッピング工法を用いて塗布する。その後、200℃以上550℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性電極層が形成される。
この時の熱処理時の雰囲気は、N2雰囲気であることが好ましい。
また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は100ppm以下に抑えることが好ましい。
次に、導電性樹脂層の表面に第1のNiめっき層および第2のNiめっき層であるNiめっき層を形成する。第1のNiめっき層および第2のNiめっき層を形成する方法としては、電界めっき法を用いる。めっき工法としてはバレルめっきを用いることが好ましい。
なお、本発明の第1のNiめっき層および第2のNiめっき層の応力の値である-150MPa以上50MPa以下を実現するためには、以下の方法で応力をコントロールすることができる。一般的なワット浴ではめっき被膜の応力は引張応力を示すことが知られている。これに対して、応力緩和剤、または光沢剤と呼ばれるめっき添加剤が用いられることがある。これらの添加剤を使用すると、めっき被膜の応力が低応力化(圧縮応力)することが知られている。上記添加剤としては、サッカリン、ナフタレンスルホン酸ナトリウム、ブチンジオール、プロパルギルアルコール、クマリン、チオ尿素、亜鉛等を用いることができる。これらの添加剤は単独または併用して用いることで、めっき被膜の応力をコントロールすることが可能である。たとえば、サッカリン、ナフタレンスルホン酸ナトリウム等の硫黄を含む1次光沢剤を1g/L以上5g/L、およびブチンジオール、プロパルギルアルコール、クマリン等の2次光沢剤を0.1g/L以上0.5g/L以下添加することで、Niめっき被膜の内部応力を圧縮応力にすることが可能である。
その他の方法として、スルファミン酸Niベースのめっき液(スルファミン酸浴)を用いることができる。スルファミン酸浴は内部応力が低いことが特徴で、引張応力から圧縮応力まで調整可能なめっき液である。さらに、上記添加剤を使用することで、内部応力に変化させることが可能である。
図1ないし図4に示す本実施の形態では、Niめっき層上にさらにSnめっき層が形成される。具体的には、第1のNiめっき層上には第1のSnめっき層が形成され、第2のNiめっき層上には第2のSnめっき層が形成される。これにより、積層セラミックコンデンサを実装基板等に実装する際に、実装に用いられる半田の濡れ性を向上させ、容易に実装することができる。Snめっき層を形成する方法としては、電界めっき法を用いる。めっき工法としてはバレルめっきを用いることが好ましい。
上述のようにして、本実施の形態にかかる積層セラミックコンデンサ10が製造される。
3.実験例
上述した製造方法にしたがって、積層セラミック電子部品として、試料である積層セラミックコンデンサを作製し、マイグレーションの発生数および機械強度不良を確認した。なお、各試料に関して、表1に示す応力となるように上述した製造方法により、Niめっき層の応力をコントロールして試料を作製し、それぞれの応力の条件ごとに46個の試料を作製した。
(a)実験例に使用した試料の仕様
実験例には、図1ないし図4に示すような構造とし、以下の仕様の積層セラミックコンデンサを準備した。
・積層セラミックコンデンサの寸法(設計値):L×W×T=1.0mm×0.5mm×0.5mm
・セラミック層の主成分の材料:BaTiO3
・容量:0.01μF
・定格電圧:50V

・外部電極層の仕様
・下地電極層の仕様
・下地電極層:導電性金属とガラス成分を含む焼付け層
・導電性金属:Cu
・下地電極層の厚み
第1の端面および第2の端面に位置する下地電極層の高さ方向xの中央部における下地電極層の厚み:15μm
・第1の主面および第2の主面、ならびに第1の側面および第2の側面に位置する下地電極層の長さ方向zの中央部における下地電極層の厚み(e寸中央部部分の下地電極層の厚み):4μm

・導電性樹脂層の仕様
・金属フィラー:Ag
・熱硬化性樹脂成分:エポキシ系
・熱硬化性樹脂の硬化温度:200℃
・第1の端面および第2の端面に位置する導電性樹脂層の高さ方向xの中央部における導電性樹脂層の厚み:20μm
・第1の主面および第2の主面、ならびに第1の側面および第2の側面に位置する導電性樹脂層の長さ方向zの中央部における導電性樹脂層の厚み(e寸中央部部分の下地電極層の厚み):20μm

・めっき層の仕様:導電性樹脂層上にNiめっき層、Niめっき層上にSnめっき層を形成した2層構造。
・Niめっき層の厚み:
・第1の端面および第2の端面に位置するNiめっき層の高さ方向x中央部におけるNiめっき層の厚み:2.0μm
・第1の主面および第2の主面、ならびに第1の側面および第2の側面に位置するNiめっき層の長さ方向zの中央部におけるNiめっき層の厚み(e寸中央部部分の下地電極層の厚み):2.0μm

・Snめっき層の厚み:
・第1の端面および第2の端面に位置するSnめっき層の高さ方向x中央部におけるSnめっき層の厚み:1.5μm
・第1の主面および第2の主面、ならびに第1の側面および第2の側面に位置するSnめっき層の長さ方向zの中央部におけるSnめっき層の厚み(e寸中央部部分の下地電極層の厚み):1.0μm
(b)Niめっき層の応力の測定方法
Niめっき層の応力の測定方法としては、以下の方法で測定した。
すなわち、まず、メルストリップ(NH980M)液を用い、液中へ試料である積層セラミックコンデンサを5分間浸漬した後、水洗いしSnめっき層を剥離した。
次に、Snめっき層の剥離された積層セラミックコンデンサの第1の主面上または第2の主面上もしくは第1の側面上または第2の側面上に位置するNiめっき層の先端部において、φ100μmの範囲でX線解析法(μ-XRD)を用いて測定した。
なお、めっきの応力は、電流密度によって変動することがわかっている。積層セラミックコンデンサにかかる電流密度はランダムに作用しており、第1の主面上または第2の主面上もしくは第1の側面上または第2の側面上に位置するNiめっき層の先端部では、Niめっきの成膜初期から、たとえば、3μmの厚さになるまでにかかる電流密度の平均は、第1の主面上または第2の主面上もしくは第1の側面上または第2の側面上に位置するNiめっき層の先端部であれば、どの面であっても同一である。よって、第1の主面上、第2の主面上、第1の側面上、第2の側面上のNiめっき層であれば、どの面でも同一の応力が作用しており、測定面は指定せず、1つの試料に対して1か所の応力を測定した。具体的には、応力の測定箇所は、幅方向yもしくは高さ方向x中央部における第1の主面上もしくは第2の主面上、または第1の側面上もしくは第2の側面上に位置するNiめっき層の先端部とした。
(c)湿中負荷試験によるマイグレーションの確認方法
試料である積層セラミックコンデンサを湿度90%RH以上95%RH、温度85℃の環境下で、50Vの直流電流を印加し、湿中負荷試験を行った。試験期間は、4000時間とした。このとき、絶縁抵抗値を測定しながら試験を行った。試験の結果、絶縁抵抗値が1×106Ω以下、かつ第1の主面上、第2の主面上、第1の側面上および第2の側面上の4つの面のうちの少なくとも1つの面上にデンドライト状のAgが析出している場合、イオンマイグレーションが有りと判断した。
なお、絶縁抵抗値測定、外観観察は、以下の条件とした。

・絶縁抵抗値測定
・設備:IRメーター
・測定時間:60秒

・外観観察(デンドライト状の析出物の確認)
・設備:金属顕微鏡
・視野:明視野もしくは偏光
・倍率:500倍

・外観観察(Agの確認)
・設備:SEM-EDX
・電子像:反射電子
・加速電圧:15kV
・倍率:2000倍
・検出元素:Ag
(d)たわみ強度試験による機械強度不良の確認方法
まず、試料である積層セラミックコンデンサを、半田ペーストを用いて1.6mmの厚さの実装基板に実装した。その後、積層セラミックコンデンサが実装されていない実装基板の裏面から曲率半径1μmの押し棒にて実装基板を曲げ、機械的ストレスをかけた。
このとき、たわみ量は5mmとし、60秒間たまわせた。基板曲げを行った後、実装基板から積層セラミックコンデンサを外し、断面研磨を行い積層体の内部におけるクラックの有無を観察した。クラックの観察は、積層セラミックコンデンサの第1の側面もしくは第2の側面、または第1の主面もしくは第2の主面から研磨を開始し、内部電極層の露出直後のLT断面またはLW断面と、積層セラミックコンデンサの第1の側面もしくは第2の側面、または第1の主面もしくは第2の主面から研磨を開始し、第1の側面および第2の側面を結ぶ幅方向yの1/2Wとなる位置まで研磨したLT断面またはLW断面とで観察を行った。ここで、積層体の内部にクラックが入っていることが確認されたものを機械強度不良としてカウントした。
(f)結果
表1は、各試料に対する湿中負荷試験によるマイグレーションの有無およびたわみ強度試験による積層体の内部にクラックの有無の確認を行った結果を示す。なお、表中の*印を付した試料番号の試料は、本発明の範囲外である。
Figure 2023064513000002

表1によれば、試料番号1および試料番号2の試料では、それぞれ、10個中8個、10個中5個の機械強度不良が発生した。これは、これらの試料では、Niめっき層の圧縮応力が-150MPaより小さいため、積層体に対する締め付け応力が強くなったことから、たわみ強度試験による外部からの応力により積層体の内部にクラックが入ったものと考えられる。
また、試料番号12ないし試料番号14の試料では、それぞれ、36個中20個、36個中29個および36個中33個のイオンマイグレーションによる不良が発生した。これは、これらの試料は、Niめっき層の引張応力が50MPaより大きいため、Niめっき層の端部が持ち上がり、積層体の表面が浮いた状態となってしまうことから、積層体とNiめっき層との端部に隙間が生じてしまうため、Agの析出経路ができ、イオンマイグレーションが発生したものと考えられる。
一方、試料番号3ないし試料番号11の試料では、Niめっき層の応力が-150MPa以上50MPa以下であることから、各試料についてイオンマイグレーションの発生数が、36個中2個以下となり、また機械強度不良の発生数も10個中1個以下となり、良好な結果が得られた。
また、特に、試料番号3ないし試料番号8の試料では、Niめっき層の応力が-143MPa以-51MPa以下であるので、各試料についてイオンマイグレーションの発生数が、36個中0個となり、また機械強度不良の発生数も10個中0個となり、より良好な結果が得られた。
以上の結果から、本発明の積層セラミックコンデンサによれば、導電性樹脂層上に配置されているNiめっき層の応力を-150MPa以上50MPa以下とすることで、Niめっき層と積層体とを確実に接触させることが可能となり、積層体とNiめっき層との間の隙間を封止することができる。そのため、積層セラミックコンデンサへのクラック抑制効果を維持しつつ、Agの析出経路を塞ぐことができ、イオンマイグレーションを抑制することのできることが明らかとなった。
また、Niめっき層の応力を-143MPa以上-51MPa以下とすることで、本発明の効果をより顕著なものにすることができ、積層セラミックコンデンサへのクラックの発生とイオンマイグレーションの発生をより抑制することのできることが明らかとなった。
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
10 積層セラミックコンデンサ
12 積層体
12a 第1の主面
12b 第2の主面
12c 第1の側面
12d 第2の側面
12e 第1の端面
12f 第2の端面
14 セラミック層
16 内部電極層
16a 第1の内部電極層
16b 第2の内部電極層
18 内層部
20a 第1の主面側外層部
20b 第2の主面側外層部
22a 第1の側面側外層部
22b 第2の側面側外層部
24a 第1の端面側外層部
24b 第2の端面側外層部
26a 第1の対向電極部
26b 第2の対向電極部
28a 第1の引出電極部
28b 第2の引出電極部
30 外部電極
30a 第1の外部電極
30b 第2の外部電極
32 下地電極層
32a 第1の下地電極層
32b 第2の下地電極層
34 導電性樹脂層
34a 第1の導電性樹脂層
34b 第2の導電性樹脂層
36 Niめっき層
36a 第1のNiめっき層
36b 第2のNiめっき層
38 Snめっき層
38a 第1のSnめっき層
38b 第2のSnめっき層
x 高さ方向
y 幅方向
z 長さ方向

Claims (5)

  1. 積層された複数のセラミック層を含み、高さ方向に相対する第1の主面および第2の主面と、前記高さ方向に直交する幅方向に相対する第1の側面および第2の側面と、前記高さ方向および前記幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、を有する積層体と、
    前記複数のセラミック層上に配置され、前記第1の端面に露出する第1の内部電極層と、
    前記複数のセラミック層上に配置され、前記第2の端面に露出する第2の内部電極層と、
    前記第1の内部電極層と電気的に接続され、前記第1の端面上、前記第1の主面の一部、前記第2の主面の一部、前記第1の側面の一部および前記第2の側面の一部に配置される第1の外部電極と、
    前記第2の内部電極層と電気的に接続され、前記第2の端面上、前記第1の主面の一部、前記第2の主面の一部、前記第1の側面の一部および前記第2の側面の一部に配置される第2の外部電極と、
    を有する積層セラミック電子部品において、
    前記第1の外部電極および前記第2の外部電極は、金属成分を含む下地電極層と、前記下地電極層上に配置される熱硬化性樹脂および金属成分とを含む導電性樹脂層と、前記導電性樹脂層上に配置されるNiめっき層と、を有し、
    前記Niめっき層には応力が加わっており、当該応力は-150MPa以上50MPa以下であり、前記Niめっき層の端部は前記積層体と接触している、積層セラミック電子部品。
  2. 前記応力は、-143Mpa以上-51Mpa以下である、請求項1に記載の積層セラミック電子部品。
  3. 前記導電性樹脂層に含まれる金属成分は、Agを含む、請求項1または請求項2に記載の積層セラミック電子部品。
  4. 前記Niめっき層上には、Snめっき層が配置されている、請求項1ないし請求項3のいずれかに記載の積層セラミック電子部品。
  5. 前記下地電極層は、ガラス成分またはセラミック成分を含む、請求項1ないし請求項4のいずれかに記載の積層セラミック電子部品。
JP2021174844A 2021-10-26 2021-10-26 積層セラミック電子部品 Pending JP2023064513A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021174844A JP2023064513A (ja) 2021-10-26 2021-10-26 積層セラミック電子部品
CN202211250400.9A CN116031067A (zh) 2021-10-26 2022-10-12 层叠陶瓷电子部件
US17/967,929 US20230126382A1 (en) 2021-10-26 2022-10-18 Multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021174844A JP2023064513A (ja) 2021-10-26 2021-10-26 積層セラミック電子部品

Publications (1)

Publication Number Publication Date
JP2023064513A true JP2023064513A (ja) 2023-05-11

Family

ID=86057405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021174844A Pending JP2023064513A (ja) 2021-10-26 2021-10-26 積層セラミック電子部品

Country Status (3)

Country Link
US (1) US20230126382A1 (ja)
JP (1) JP2023064513A (ja)
CN (1) CN116031067A (ja)

Also Published As

Publication number Publication date
US20230126382A1 (en) 2023-04-27
CN116031067A (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
US10453612B2 (en) Multilayer ceramic capacitor
JP6623574B2 (ja) 積層セラミックコンデンサ
US9406443B2 (en) Ceramic electronic component
US9520232B2 (en) Multilayer ceramic electronic component
US11735366B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
JP2015109410A (ja) セラミック電子部品及びセラミック電子部品の製造方法
US11205542B2 (en) Multilayer ceramic electronic component
KR20180031567A (ko) 적층 세라믹 전자부품
JP2020088191A (ja) 積層セラミック電子部品
US10879004B2 (en) Multilayer ceramic capacitor and multilayer ceramic capacitor-mounting structure
JP2022191911A (ja) 積層セラミック電子部品
JP2022191909A (ja) 積層セラミック電子部品
JP2023099415A (ja) 積層型電子部品
JP2021034458A (ja) 積層セラミック電子部品
JP2013012688A (ja) 積層セラミックコンデンサ
JP2021028967A (ja) 積層セラミック電子部品および樹脂電極用導電性ペースト
JP2019040943A (ja) 積層セラミックコンデンサ
KR102527062B1 (ko) 세라믹 전자 부품 및 그 제조 방법
US11361906B2 (en) Multilayer ceramic electronic component
JP2023064513A (ja) 積層セラミック電子部品
JP2023105651A (ja) 積層セラミックコンデンサ
WO2023095620A1 (ja) 積層セラミック電子部品
JP7494826B2 (ja) 積層セラミックコンデンサ
US20230411074A1 (en) Multilayer electronic component
JP2023057418A (ja) 積層セラミック電子部品