JP2003229324A - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法

Info

Publication number
JP2003229324A
JP2003229324A JP2002026094A JP2002026094A JP2003229324A JP 2003229324 A JP2003229324 A JP 2003229324A JP 2002026094 A JP2002026094 A JP 2002026094A JP 2002026094 A JP2002026094 A JP 2002026094A JP 2003229324 A JP2003229324 A JP 2003229324A
Authority
JP
Japan
Prior art keywords
internal electrode
ceramic
pattern
patterns
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002026094A
Other languages
English (en)
Inventor
Yoshihiro Fujioka
芳博 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002026094A priority Critical patent/JP2003229324A/ja
Publication of JP2003229324A publication Critical patent/JP2003229324A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】誘電体層および内部電極層を薄層化して高積層
化した場合にも、積層セラミックコンデンサに発生する
クラックやデラミネーション等の欠陥を防止でき、高容
量かつ高絶縁性の積層セラミックコンデンサ及びその製
造方法を提供する。 【解決手段】前記内部電極層9a、9bが容量発生に寄
与する有効部13と、容量発生に寄与しない非有効部1
5とから構成され、前記有効部13は前記非有効部15
端e、gから中央部f側に向け、一方、前記非有効部1
5は前記有効部13側端e、gから前記外部電極5側に
向け、それぞれ漸次拡幅している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層セラミックコ
ンデンサおよびその製造方法に関し、特に、小型で高容
量を有する積層セラミックコンデンサおよびその製造方
法に関する。
【0002】
【従来技術】近年、電子機器の小型化、高密度化に伴
い、例えば、積層セラミックコンデンサでは小型高容量
化が求められ、このため誘電体層や内部電極層の薄層化
および多層化が進められている。
【0003】このような積層セラミックコンデンサで
は、セラミックグリーンシートの薄層化および多層化に
伴い、セラミックグリーンシート上に形成された内部電
極パターンの厚みが大きく影響するようになり、内部電
極パターンが形成されている部分と形成されていない部
分との間で内部電極パターンの厚みによる段差が累積
し、内部電極パターンの無い周囲のセラミックグリーン
シート同士の密着が弱くなり、デラミネーションが発生
しやすくなる。このためセラミックグリーンシート上の
段差を無くす工夫が図られている。
【0004】このような積層セラミックコンデンサの製
造方法として、例えば、特開2000−311831号
公報に開示されるようなものが知られている。この公報
に開示された製造方法により形成される積層セラミック
コンデンサは、図7(a)に示すように、誘電体層10
1と内部電極層103とを交互に積層してコンデンサ本
体105が形成され、このコンデンサ本体105の対向
する端面に内部電極層103が導出し、この部分に各々
外部電極107が形成されている。
【0005】ここで、内部電極層103は、図7(b)
に示すように、対向して形成されている外部電極107
の方向(以下長寸方向という)の一方の端面付近から他
方の端面に渡ってほぼ同一の幅で形成されており、対向
する内部電極層103同士の短絡を防止するとともに、
電位の異なる他方の外部電極107との絶縁を確保する
ために、誘電体層101の、外部電極107側以外の3
方向の縁部には内部電極層103の形成されていないマ
ージン部109が設けられている。
【0006】このような積層セラミックコンデンサは一
般に図8に示すような方法により製造される。
【0007】(a)先ず、誘電体セラミック粉末及び有
機バインダを含むセラミックスラリーをキャリアフィル
ム120上に塗布してシート状に成形し、セラミックグ
リーンシート121が形成される。
【0008】(b)次に、得られたセラミックグリーン
シート121にスクリーン印刷機などにより金属含有ペ
ーストを用いて複数の内部電極パターン123が形成さ
れる。
【0009】(c)次に、セラミックグリーンシート1
21上に形成された内部電極パターン123間の全周囲
に、セラミックペーストによりセラミックパターン12
4が形成される。なお、この内部電極パターン123と
セラミックパターン124とは実質的に同一厚みになる
ように形成されている。
【0010】(d)次に、複数の内部電極パターン12
3とセラミックパターン124とが形成されたセラミッ
クグリーンシート121を、内部電極パターン123
の、外部電極107と接続される方向の中央に、前記セ
ラミックパターン124が重畳されるように複数積層し
て仮積層体125が形成される。
【0011】次に、この仮積層体125を加圧加熱して
セラミックグリーンシート121と内部電極パターン1
23とが密着された積層体127が形成される。
【0012】次に、積層体127を、切断線Sに沿って
切断する。即ち、積層体127中に形成されたセラミッ
クパターン124の略中央を、内部電極パターン123
の長寸方向に対して垂直方向(e)、および(f)に示
すように、内部電極パターンの長寸方向に切断して、内
部電極パターン123の一方の端がそれぞれ露出したコ
ンデンサ本体成形体が形成される。この後、所定の温度
と雰囲気において焼成を行い、コンデンサ本体105が
形成され、最後に、このコンデンサ本体105の対向す
る端面に外部電極107を形成することにより積層セラ
ミックコンデンサが形成される。
【0013】このような積層セラミックコンデンサで
は、セラミックグリーンシート121上の内部電極パタ
ーン123の全周囲にセラミックパターン124が充填
されているために、内部電極パターン123の厚みによ
る段差が解消され、積層時の加圧加熱においても、内部
電極パターン123の拡幅や変形が抑制されることか
ら、誘電体層101のマージン部109をより狭くして
内部電極層103の有効面積が、より大きくなるように
形成されている。
【0014】
【発明が解決しようとする課題】しかしながら、上記し
た積層セラミックコンデンサでは、誘電体層101を介
して内部電極層103同士が重なり合った部分(有効部
111)と重なり合っていない部分(非有効部113)
との境界部分Boに内部応力が発生することが知られて
いるが、マージン部109を小さくした場合には、内部
電極層103の有効面積が大きくなることから、積層セ
ラミックコンデンサの静電容量が高まるものの、外部電
極107付近の絶縁低下が起こりやすくなるとともに、
上記境界部分Boにおけるマージン部109の強度が低
下することから、実装時の熱応力や電圧印加時の電歪等
による内部応力の増加によりマージン部109にクラッ
クやデラミネーションが発生しやすくなるという問題が
あった。
【0015】一方、マージン部109を広くした場合に
は、マージン部109の強度を高め、内部応力の増加に
よるクラックやデラミネーションを防止することができ
るものの、内部電極層103の有効面積が小さくなるこ
とから、折角、内部電極層103の段差を解消する工夫
をしても積層セラミックコンデンサの静電容量が低く抑
えられてしまうという問題があった。
【0016】従って、本発明は、誘電体層および内部電
極層を薄層化して高積層化した場合にも、積層セラミッ
クコンデンサに発生するクラックやデラミネーション等
の欠陥を防止でき、高容量かつ高絶縁性の積層セラミッ
クコンデンサおよびその製造方法を提供することを目的
とする。
【0017】
【課題を解決するための手段】本発明の積層セラミック
コンデンサは、複数の誘電体層と複数の内部電極層とを
交互に積層してなるコンデンサ本体の端部に、前記内部
電極層が交互に接続される一対の外部電極を形成してな
る積層セラミックコンデンサにおいて、前記内部電極層
が、容量発生に寄与する有効部と容量発生に寄与しない
非有効部とから構成されるとともに、前記有効部は前記
非有効部側端端から中央側に向け、一方、前記非有効部
は前記有効部側端から前記外部電極側に向け、それぞれ
漸次拡幅していることを特徴とする。
【0018】このような構成によれば、対向する外部電
極側から内部電極層の中央に向かって内部電極層の幅を
大きくし、かつ、内部電極層の有効部と非有効部との境
界部分の位置のマージン部の幅を大きくできることか
ら、対向する内部電極層と外部電極との絶縁を充分確保
できるとともに、サイドマージン部の強度を高め、クラ
ックの発生を防止できる。また、有効部では、誘電体層
の面積に対して内部電極層の有効面積を高めることがで
き、積層セラミックコンデンサの静電容量をたかめるこ
とができる。
【0019】上記積層セラミックコンデンサでは、内部
電極層を構成する有効部の最大幅をWmax、有効部と非
有効部との境界部分の幅をWminとしたときに、Wmax
min≧1.05であることが望ましい。このように内
部電極層を構成する有効部の最大幅Wmaxと、有効部と
非有効部との境界部分の幅Wminとの比を大きくするこ
とにより、内部電極層の有効面積を大きくできるととも
に、有効部と非有効部との境界部分の幅Wminを小さく
することにより、境界部分の位置のサイドマージン部の
幅を大きくできることから、この境界部分の位置のサイ
ドマージン部の強度を向上でき、実装時の熱応力や電圧
印加時の電歪等によるクラックをさらに抑制できる。
【0020】上記積層セラミックコンデンサでは、誘電
体層の厚みが4μm以下でかつ内部電極層の厚みが1.
5μm以下であることが望ましい。本発明の積層セラミ
ックコンデンサは、誘電体層および内部電極層の厚みが
上記のように薄くなっても内部電極層の形状を維持で
き、さらに、内部電極層の幅を変更することにより、高
容量化および高信頼性を得ることができる。
【0021】上記積層セラミックコンデンサでは、積層
数が100層以上であることが望ましい。また、本発明
の積層セラミックコンデンサは、内部電極層による段差
を解消できるものであることから、100層以上であっ
ても小型、高容量および高信頼性を維持できる。
【0022】本発明の積層セラミックコンデンサの製造
方法は、セラミックグリーンシートを形成する工程と、
該セラミックグリーンシートの主面上に金属含有ペース
トを印刷して、内部電極パターンを複数形成する工程
と、該内部電極パターンの外部電極と接続される側の前
記内部電極パターン間に、前記内部電極パターンに離間
して、少なくともセラミック粉末を含有するセラミック
ペーストを塗布し、前記内部電極パターンとの間に隙間
を形成するようにセラミックパターンを形成する工程
と、前記内部電極パターンおよび前記セラミックパター
ンが形成された前記セラミックグリーンシートを、前記
内部電極パターンの外部電極と接続される方向の中央
に、前記セラミックパターンが重畳されるように複数積
層して、前記内部電極パターンと前記セラミックパター
ンとの間に隙間が形成された仮積層体を形成する工程
と、該仮積層体を加圧加熱して前記隙間を解消するとと
もに、前記内部電極パターンを変形させる工程と、該積
層体中に形成されたセラミックパターンの略中央および
前記内部電極パターンの列間を切断してコンデンサ本体
成形体を形成する工程と、該コンデンサ本体成形体を焼
成する工程とを具備することを特徴とする。
【0023】本発明の積層セラミックコンデンサの製造
方法では、セラミックパターンを、内部電極パターンの
長寸方向のパターン間に離間して形成し、内部電極パタ
ーンおよびセラミックパターンが形成されたセラミック
グリーンシートを積層した場合において離間部分に空隙
が形成されるものであるが、このような製造方法によれ
ば、空隙の積層方向の上下に形成された内部電極パター
ンは、積層体を形成する際の加圧加熱によっても積層時
の圧力が印加されにくいことから横方向への伸びが抑制
される。
【0024】一方、上下の内部電極パターンが重畳する
部分は積層体の加圧に対し拡幅する。
【0025】即ち、空隙の垂直方向に存在する内部電極
パターンの部分が、焼成後に形成される内部電極層の有
効部と非有効部との境界部分となることから、有効部で
は長寸方向の両端から中央側に向け、一方、非有効部で
は有効部側端から外部電極側に向け、それぞれ漸次拡幅
された形状を有する内部電極層を容易に形成することが
できる。
【0026】上記積層セラミックコンデンサの製造方法
では、内部電極パターンが長方形状であることが望まし
い。本発明の積層セラミックコンデンサの製造方法は、
積層時の加圧加熱により、内部電極パターンの幅を変え
ることにより小型高容量および高信頼性を図るものであ
るが、加圧加熱前の内部電極パターンの形状は焼成後に
形成される誘電体層の形状に対して、相似形である方が
内部電極パターンに均一な圧力の印加ができ、内部電極
パターン形状の均一化を図ることができ、静電容量の公
差を低減できる。
【0027】
【発明の実施の形態】(構造)本発明の積層セラミック
コンデンサについて詳細に説明する。
【0028】図1は積層セラミックコンデンサの縦断面
図である。積層セラミックコンデンサ1は、図1に示す
ように、コンデンサ本体3の両端部に外部電極5を形成
して構成されている。
【0029】コンデンサ本体3は、平面視長方形の複数
の誘電体層7と複数の内部電極層9a、9bとが交互に
積層されている。
【0030】内部電極層9a、9bの一端はコンデンサ
本体3の長寸方向の両端面のいずれかに導出されて一方
の外部電極5に接続され、他端は他方の外部電極5と絶
縁を保つようにコンデンサ本体3の端面と所定のエンド
マージン11により隔てられている。
【0031】また、誘電体層7を介して交互に積層され
ている内部電極層9a、9bは積層方向に重なり合った
有効部13とその有効部13の端部に形成されコンデン
サ本体3に端面に導出された非有効部15により構成さ
れている。
【0032】図2は、図1のA−A線に沿った断面図、
即ち、横断面図である。図2に示すように、このコンデ
ンサ本体3の各稜線部分10は所望により丸く面取りさ
れている。
【0033】図3は図1のB−B断面図である。有効部
13は、図3に示すように、非有効部15との境界部分
である端eから長寸方向中央部fに向け徐々に幅w1
広くなり、中央部fを過ぎると他方端gに向け徐々に幅
1が狭くなっている。
【0034】一方、非有効部15は有効部13側の端e
又はgから外部電極5側に向かって幅w2が徐々に広く
なっている。こうして誘電体層7の長辺と内部電極層9
a、9bとの間に幅の異なるサイドマージン部17が形
成されている。
【0035】そして、同一面内で内部電極層9a、9b
を構成する有効部13の幅w1および非有効部15の幅
2を変化させることにより、内部電極層9a、9bを
構成する有効部13の端e、gと外部電極5との間のサ
イドマージン部17を広くできることから、このサイド
マージン部17での短絡を防止できる。また、内部電極
層9a、9bの辺と誘電体層7の辺との間に必要以上に
余分なサイドマージン部17を減らすことができ、この
ため内部電極層9a、9bの有効面積が増し、静電容量
を高めることができる。
【0036】さらには、コンデンサ本体3の稜線部分1
0を面取りしたとしても、この稜線部分10において、
内部電極層9a、9bの露出を防止するという理由か
ら、内部電極層9a、9bの外縁側には所定のサイドマ
ージン部17を設けておくことが望ましく、このような
趣旨から、内部電極層9a、9bを構成する有効部13
の最大幅を持つ中央部fの幅wmaxに対する誘電体層7
の幅wDの比は、1.02〜1.27が望ましい。
【0037】また、本発明の積層セラミックコンデンサ
では、内部電極層9a、9bを構成する有効部13の最
大幅をWmax、有効部13と非有効部15との境界部分
である有効部13の端e、gの幅をWminとしたとき
に、Wmax/Wmin≧1.05であることが望ましく、特
に、サイドマージン部17の強度を高め、外部電極5と
の間の短絡を防止するとともに、焼成後および実装時
に、この有効部13と非有効部15との境界部分である
端e、gに発生する内部応力をさらに抑制するという理
由から、このWmax/Wminの比は、1.1〜1.4であ
ることがより望ましい。
【0038】本発明の積層セラミックコンデンサ1を構
成する内部電極層9a、9bの形状は、上記したよう
に、内部電極層9a、9bを構成する有効部13が長寸
方向の端e、gから中央部fに向かって漸次拡幅されて
いる形状であれば、中央部fが湾曲していてもよいし、
中央部fで角状となっていても良い。特には、内部電極
層9a、9bの有効面積を増すために中央部fが湾曲し
て形成されている方が望ましい。
【0039】また、本発明の積層セラミックコンデンサ
1では、誘電体層7の厚みは4μm以下であることが望
ましく、特に、積層セラミックコンデンサの静電容量お
よび絶縁性を高めるという理由から、1〜3μmである
ことがより望ましい。
【0040】さらに、内部電極層9a、9bの厚みは、
1.5μm以下であることが望ましく、多層化におい
て、積層体の薄型化および低コスト化とともに静電容量
の確保を図る上で、0.5〜1.5μmであることがよ
り望ましい。また、本発明の内部電極層9a、9bで
は、有効部端e、g側が、有効部13の中央部f側より
も厚いことが望ましい。
【0041】そして、本発明の積層セラミックコンデン
サ1では、積層数は100層以上、特に、高容量タイプ
の積層セラミックコンデンサ1として静電容量の向上の
ために、200層以上であることがより望ましい。
【0042】(製造方法)本発明の積層セラミックコン
デンサ1は、例えば、図4に示すような工程を経て製造
される。
【0043】図4(a)に示すように、先ず、誘電体層
7となるセラミック粉末に水および分散剤を加え、ボー
ルミルにて混合粉砕し、これに有機バインダを添加し、
得られたセラミックスラリーをキャリアフィルム21上
に塗布してセラミックグリーンシート23が形成され
る。セラミックグリーンシート23の厚みは5μm以
下、特に、積層セラミックコンデンサ1の静電容量を向
上するとともに絶縁性を確保するという理由から、2〜
4μmであることがより望ましい。
【0044】ここで調製されるセラミックスラリーは、
例えば、セラミック粉末と、ポリビニルブチラール樹脂
からなる有機バインダと、この有機バインダを溶解する
溶媒として、トルエンとエチルアルコールとを混合した
ものが好適に用いられる。その他のバインダとしては、
セラミック粉末や溶媒との分散性、セラミックグリーン
シート23の強度、脱バインダ性の点でアクリル樹脂を
用いることもできる。
【0045】また、セラミック粉末としては、具体的に
は、BaTiO3−MnO−MgO−Y23等のセラミ
ック粉末が耐還元性を有するという理由から使用可能で
ある。また、磁器の焼結性を高めるという理由からガラ
ス粉末を加えることが望ましい。
【0046】次に、図4(b)に示すように、このセラ
ミックグリーンシート23の表面に金属含有ペーストを
用いてスクリーン印刷法により複数の内部電極パターン
25が形成される。ここで形成される内部電極パターン
25の形状は、焼成後に形成される誘電体層7の形状に
対して相似形であることが望ましく、特に、小型、高容
量の積層セラミックコンデンサ1では、誘電体層7上の
エンドマージン11を形成し、外部電極5との絶縁性を
確保するために長方形状であることがより望ましい。
【0047】ここで用いられる金属含有ペーストは、導
体粉末、セラミック粉、有機粘結剤および有機溶剤を含
有し、薄層化され均質でパターン精度の高い内部電極パ
ターン25を形成するために適正な粘度調製が行われ
る。
【0048】また、金属含有ペーストに含まれる導体粉
末およびセラミック粉の平均粒径は、内部電極パターン
25、およびこれが焼成されて形成される内部電極層9
a、9bを緻密にしかつ表面が平滑な金属膜を形成する
という理由から、0.15〜0.5μmの範囲であるこ
とが望ましい。
【0049】また、金属含有ペースト中に含まれる導体
粉末としては、Ni、Cu等の卑金属が用いられ、金属
の焼成温度が一般の絶縁体の焼成温度と一致する点、お
よびコストが安いという点からNiが望ましい。
【0050】また、この金属含有ペーストは、導体粉末
やセラミック粉と、脂肪族炭化水素と高級アルコールと
の混合物からなる有機溶剤と、この有機溶剤に対して可
溶性のエチルセルロースからなる有機粘結剤とを含有す
るものであり、金属含有ペーストの印刷性を容易に制御
でき、内部電極パターン25の途切れを防止し均質性を
高めるために、有機粘結剤は導体粉末とセラミック粉と
の混合物100質量部に対して1〜10質量部、有機溶
剤量が80〜120質量部含有することが望ましい。
【0051】また、このような導体粉末とセラミック粉
により構成される金属含有ペーストの粘度特性は、印刷
後の内部電極パターン25の保形性を保つために降伏値
を有するとともに、高せん断での印刷においても内部電
極パターン25の広がりを抑制するという理由からチク
ソトロピー性であることが望ましい。また、内部電極ペ
ーストの粘度はこのペースト中の導体粉末、有機粘結
剤、有機溶剤の各量と、場合によっては分散剤の添加に
より制御できる。
【0052】また、内部電極パターン25の厚みは2μ
m以下であることが望ましく、特に、多層化において積
層体の薄型化および低コスト化とともに静電容量の確保
を図る上で0.5〜1.5μmであることが望ましい。
【0053】次に、図4(c)に示すように、セラミッ
クグリーンシート23の表面に形成された長方形状の内
部電極パターン25の、長寸方向のパターン間(即ち、
エンドマージン11方向)に、離間させて、セラミック
ペーストを印刷して、内部電極パターン25とともに、
矩形状のセラミックパターン29が形成される。このよ
うにして形成された内部電極パターン25とセラミック
パターン29とは厚みがほぼ同じであり実質的に内部電
極パターン25の段差を無くすように形成されているこ
とが望ましい。
【0054】ここで用いるセラミックペーストは、粘結
剤が、内部電極パターン25を形成した金属含有ペース
トと同組成もしくは異なる組成の両方を適用できるが、
特に、導体ペーストの印刷と同じ条件を採用できること
およびセラミックグリーンシート23の表面からの粘結
剤の揮発速度を一致させるという理由から、セラミック
ペーストは金属含有ペーストと同組成の粘結剤で構成さ
れることが望ましい。
【0055】図5はセラミックグリーンシート23上に
内部電極パターン25およびセラミックパターン29が
形成された状態を示す平面図である。内部電極パターン
25は、図5に示すように、長方形状であればよく、通
常は、内部電極パターン25の中央53と端部55とは
ほぼ同一の幅wで形成されていることが、内部電極パタ
ーン25の寸法精度公差を高める上で望ましい。
【0056】なお、この内部電極パターン25は、同じ
く長方形状のマスクパターンを用いて形成される。マス
クパターンは上記のような長方形状に限定されるもので
はなく、積層時の加圧加熱後および焼成後に形成される
内部電極層9a、9bの有効部13と非有効部15が連
結されたような長寸方向に幅の異なるマスクパターンの
形状であってもよい。
【0057】次に、内部電極パターン25およびセラミ
ックパターン29が形成されたセラミックグリーンシー
ト23を、図4(d)に示すように、所定枚数積層し、
その最上面に印刷されていないセラミックグリーンシー
ト23を重ねて仮積層体31が形成される(本図には示
していない)。この場合、セラミックグリーンシート2
3の表面に形成された内部電極パターン25の長寸方向
のセラミックパターン29との間には空隙33が形成さ
れている。
【0058】次に、この仮積層体31を加熱加圧するこ
とにより積層体35が形成される。この積層体35は、
図4(e)に示すように、仮積層体31のときに内部電
極パターン25とセラミックパターン29との間に形成
されていた隙間33はセラミックグリーンシート23の
可塑変形による充填に伴って無くなり、セラミックグリ
ーンシート23とその上下に形成された内部電極パター
ン25およびセラミックパターン29とは隙間無く密着
されている。
【0059】図6は積層体35の平面方向の断面図であ
る。即ち、この積層体35では、図6に示すように、仮
積層体31を加圧加熱した際に、積層されたセラミック
グリーンシート23上に形成された内部電極パターン2
5が部分的に横方向に伸びた状態となる。即ち、仮積層
体31のときに、内部電極パターン25の、積層方向の
直上および直下に隙間33の在った部分は隙間33の無
かった部分に対して横方向の伸びが小さくなっている。
【0060】このような積層体35を形成する条件とし
ては、セラミックグリーンシート23上に形成された内
部電極パターン25は変形するが、セラミックグリーン
シート23およびその表面に形成されたセラミックパタ
ーン29は変形しない条件が望ましい。
【0061】この場合、加圧加熱する条件として、温度
は50〜100℃、圧力は40〜150MPa、時間は
1〜20分の範囲がより望ましく、特に、内部電極パタ
ーン25の最大幅と最小幅を微小範囲で制御する方法と
しては、加圧加熱の時間を変更する方法が好適に用いら
れる。
【0062】このように、内部電極パターン25の外部
電極5と接続する方向のセラミックパターン29との間
に隙間33を形成し、加圧加熱時の圧力の印加に分布を
持たせることにより、上記したように、マスクパターン
の形状を操作することなしに、長寸方向に幅w1、w2
異なる内部電極パターン25を容易に形成できる。
【0063】ここで、積層時の加圧加熱後の内部電極パ
ターン25の大きさは、焼成後の形成される誘電体層7
の幅WDに対する内部電極層9a、9bの有効部13の
幅Wm axの比が1.02〜1.27になるように、そし
て、内部電極層9a、9bを構成する有効部13の最大
幅Wmaxに対する有効部13と非有効部15との境界部
分である有効部13の端e、gの幅Wminとの比が1.
1〜1.4になるように調整されることが望ましい。
【0064】次に、この積層体35を、切断線hに沿っ
て、即ち、積層体35中に形成されたセラミックパター
ン29の略中央を、内部電極パターン25の長寸方向に
対して垂直方向(e)、および(f)に示すように、内
部電極パターン25の長寸方向に平行に切断して、内部
電極パターン25の端部が露出するようにコンデンサ本
体成形体が形成される。一方、内部電極パターン25の
最も幅の広い部分においては、サイドマージン部17側
にはこの内部電極パターン25は露出されていない状態
で形成される。
【0065】次に、このコンデンサ本体成形体を、所定
の雰囲気下、温度条件で焼成してコンデンサ本体3が形
成され、場合によっては、このコンデンサ本体3の稜線
部分10の面取りを行うとともに、コンデンサ本体3の
対向する端面から露出する内部電極層9a、9bを際立
たせるためにバレル研磨を施しても良い。
【0066】次に、このコンデンサ本体3の対向する端
部に、外部電極ペーストを塗布して焼付けを行い外部電
極5が形成される。また、この外部電極5の表面には実
装性を高めるためにメッキ膜が形成される。
【0067】このようにして形成された積層セラミック
コンデンサ1では、内部電極層9a、9bを構成する有
効部13は外部電極5が形成される方向の中央部fが幅
広く、両端e、gが幅狭くなっており、一方、非有効部
15は有効部13との境界部分である端部eが狭く、外
部電極5側が幅広くなっているために、内部電極層9
a、9bとコンデンサ本体3の側面との間のサイドマー
ジン部17が小さくても、外部電極5の周辺では必要な
所定のサイドマージン部17を確保することができる。
【0068】従って、誘電体層7となるセラミック材料
と内部電極層9a、9bとなる金属材料との焼成収縮率
差、熱膨張係数差による内部応力が小さくなり、デラミ
ネーションやクラックを防止できる。
【0069】
【実施例】(実施例)本発明の積層セラミックコンデン
サを以下のようにして作製した。
【0070】セラミックグリーンシートは、先ず、チタ
ン酸バリウム100モル、酸化イットリウム1モル、酸
化マグネシウム2モル及び酸化マンガン0.1モルを混
合したセラミック粉末およびガラス粉末に水及び分散剤
を加え、ボールミルにてジルコニアボールと共に混合粉
砕し、これにポリビニルブチラール樹脂およびトルエン
とエチルアルコールとを混合した溶媒を添加してセラミ
ックスラリーを調製し、ダイコータ法を用いてキャリア
フィルム上に成膜した。このセラミックグリーンシート
の平均厚みは4μmとした。
【0071】内部電極パターンを形成するための金属含
有ペーストは、ニッケル粉末、エチルセルロースからな
る有機粘結剤、脂肪族炭化水素と高級アルコールとの混
合物からなる有機溶剤とを3本ロールで混練して調製し
た。
【0072】セラミックパターン用のセラミックペース
トは、上記のセラミックスラリーの一部をさらに粉砕
し、金属含有ペーストと同様の有機成分を用いて調製し
た。
【0073】次に、得られたセラミックグリーンシート
の主面上に、スクリーン印刷装置を用いて、上記した金
属含有ペーストを長方形状のマスクパターン形状に印刷
し、乾燥させ、複数の内部電極パターンを形成した。こ
の平均厚みは1.2μmとした。
【0074】さらに、このセラミックグリーンシート上
に形成された内部電極パターンの、特に、その長寸方向
のエンドマージン側に、離間して、内部電極パターンを
形成したときと同じくスクリーン印刷装置を用いてセラ
ミックパターンを形成した。この場合、セラミックパタ
ーンと内部電極パターンとは実質的に同一平面となるよ
うにした。
【0075】次に、その表面に内部電極パターンとセラ
ミックパターンとが形成されたセラミックグリーンシー
トを182層積層し、さらにその上下に、内部電極パタ
ーン、セラミックパターンが形成されていないセラミッ
クグリーンシートを各20枚積層し、第1回目の加圧プ
レスを行い、仮積層体を形成した。
【0076】この条件で作製した仮積層体は、セラミッ
クグリーンシートが完全に密着されていない状態であ
り、内部電極パターンのエンドマージン側のセラミック
パターンとの間に隙間が形成されていた。
【0077】次に、この仮積層体を温度80℃、圧力8
0MPa、時間2〜10分の条件で第2回目の加圧加熱
を行い、内部電極パターンとセラミックパターンとを形
成したセラミックグリーンシート、およびその上下の内
部電極パターンとセラミックパターンとを形成していな
いセラミックグリーンシートとを完全に密着させて積層
体を得た。
【0078】本発明の積層セラミックコンデンサを形成
する積層体は、内部電極パターンを形成したセラミック
グリーンシートの一方主面に、内部電極パターンととも
にセラミックパターンを形成しているため、この加圧加
熱工程においても、内部電極パターンの所定の部分にお
いて横方向への広がりはあるものの、積層方向への変形
は抑制されていた。なお、誘電体層となる面積部分のセ
ラミックグリーンシートの幅と内部電極パターンの最大
幅との比および内部電極パターンの最大幅と最小幅は加
圧加熱時の時間を調整して制御した。
【0079】次に、この積層体を、積層体中に形成され
たセラミックパターンの略中央を、内部電極パターンの
長寸方向に対して垂直方向、および内部電極パターンの
長寸方向に平行に切断してコンデンサ本体成形体を形成
した。
【0080】次に、このコンデンサ本体成形体を空気
中、300℃で脱バイした後、酸素分圧1×10-6
a、最高温度1260℃で2時間の条件で焼成しコンデ
ンサ本体を得た。
【0081】次に、バレル研磨機を用いて、コンデンサ
本体の稜線部分の面取りを行った後、内部電極層が露出
したコンデンサ本体の端面に外部電極ペーストを塗布
し、800℃で焼付けを行い外部電極が形成された積層
セラミックコンデンサを得た。こうして得られた積層セ
ラミックコンデンサを構成する誘電体層の平均厚みは
2.5μm、積層数が182層、外形寸法が1.6mm
×0.8mm×0.8mmであり、その他、内部電極層
および誘電体層に関する幅比を表1に示した。
【0082】(比較例)一方、比較例として、セラミッ
クグリーンシートに形成された内部電極パターンの全周
囲に隣設してセラミックパターンを形成した試料を作製
した。この試料の内部電極層の幅は、誘電体層の幅との
比が、本発明品の最小値と同じ比(即ち、誘電体層の幅
に対する内部電極層の幅が最大)の幅になるように設計
して作製した。この場合、加圧加熱工程において内部電
極パターンの部分的な変形が抑制され、焼成後において
も長寸方向の幅がほぼ同一の内部電極層により構成され
た積層セラミックコンデンサを作製した。
【0083】(評価方法)上記のようにして得られた積
層セラミックコンデンサのうち各100個について、内
部電極層に平行に研磨を行い、測定顕微鏡を用いて、誘
電体層の幅および内部電極層の有効部および非有効部の
寸法測定を行った。
【0084】次に、実体顕微鏡を用いて外面のクラック
およびデラミネーションの観察を行い、外観を評価し外
観不良率を評価した。
【0085】さらに各100個ずつ、内部電極層が露出
するところまで研磨して内部のクラックやデラミネーシ
ョン等の欠陥の発生率を調べた。これを内部欠陥不良率
とした。
【0086】次に、同個数についてLCRメーター42
84Aを用いて、周波数1.0kHz、入力信号レベル
0.5Vrmsにて、温度25℃における静電容量を測
定した。
【0087】次に、各200個ずつ、300℃の半田槽
に1秒間浸けることにより熱衝撃を加えた後、外観を検
査して、半田槽浸せき後の外観検査による不良率を評価
した。これを耐熱衝撃不良率とした。
【0088】次に、耐圧試験を行なった。耐圧試験は、
積層セラミックコンデンサがショート状態になるまで電
圧を昇圧する試験であり、このときの絶縁破壊電圧を調
べた。また、一定電圧(110V、115V)を印加
し、3分間放置する試験を各50個行なった。一定電圧
を印加する場合の評価は、外観および内部の欠陥の評価
である。そして、耐圧試験後、内部電極層が露出すると
ころまで研磨して内部欠陥の不良率を調べた。これを絶
縁破壊電圧の平均値及び耐圧不良率とした。上記の外観
不良率、内部欠陥不良率、耐熱衝撃不良率、絶縁破壊電
圧および耐圧不良率を表1に示した。
【0089】
【表1】
【0090】表1の結果から明らかなように、長寸方向
の幅の異なる内部電極層により構成された試料No.1
〜9では、静電容量が2.07μF以上と大きく、外観
不良率が無く、また、内部欠陥不良率が2%以下、耐熱
衝撃不良率が2%以下、絶縁破壊電圧が130V以上、
耐圧不良率の110Vの場合が0%および115Vの場
合に1%以下となり、優れた特性を有する積層セラミッ
クコンデンサが得られた。
【0091】特に、内部電極層を構成する有効部の最大
幅に対する有効部と非有効部との境界部分の最小幅の比
が1.15〜1.31の範囲である試料No.3〜9で
は、耐熱衝撃不良率が0%以下で、静電容量が2.23
μF以上であった。
【0092】一方、内部電極層の長寸方向の幅を一定と
した試料No.10では、静電容量は2.4μFと高か
ったが、外観不良率、内部欠陥不良率、耐熱衝撃不良
率、絶縁破壊電圧、耐圧不良率等の不良率が極めて大き
かった。
【0093】
【発明の効果】以上詳述したとおり、本発明の積層セラ
ミックコンデンサでは、内部電極層が容量発生に寄与す
る有効部と、容量発生に寄与しない非有効部とから構成
され、この有効部は長寸方向の両端から中央側に向け、
一方、非有効部は有効部の端部から外部電極側に向け、
それぞれ漸次拡幅することにより、誘電体層の面積に対
して内部電極層の有効面積を高めることができるととも
に、内部電極層の有効部と非有効部との境界部分のサイ
ドマージン部の幅を大きくできることから、サイドマー
ジン部の強度を高めることができ、このためによるクラ
ックの発生を防止できる。また、非有効部の幅が外部電
極側から有効部端部側に向かって漸次狭く形成され、マ
ージン部が次第に広くなっていることから、対向する内
部電極層と外部電極との絶縁を充分確保できる。
【図面の簡単な説明】
【図1】本発明の積層セラミックコンデンサの縦断面図
である。
【図2】図1のA−A断面図である。
【図3】図1のB−B断面図である。
【図4】本発明の積層セラミックコンデンサを製造する
ための工程図である。
【図5】セラミックグリーンシート上に内部電極パター
ンおよびセラミックパターンが形成された状態を示す平
面図である。
【図6】積層体の平面方向の断面図である。
【図7】(a)は従来の積層セラミックコンデンサの断
面図、(b)は(a)のC−C断面図である。
【図8】従来の積層セラミックコンデンサを製造するた
めの工程図である。
【符号の説明】
1 積層セラミックコンデンサ 3 コンデンサ本体 5 外部電極 7 誘電体層 9a、9b 内部電極層 13 有効部 15 非有効部 23 セラミックグリーンシート 25 内部電極パターン 29 セラミックパターン 31 仮積層体 33 隙間 35 積層体

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】複数の誘電体層と複数の内部電極層とを交
    互に積層してなるコンデンサ本体の端部に、前記内部電
    極層が交互に接続される一対の外部電極を形成してなる
    積層セラミックコンデンサにおいて、前記内部電極層
    が、容量発生に寄与する有効部と容量発生に寄与しない
    非有効部とから構成されるとともに、前記有効部は前記
    非有効部側端から中央側に向け、一方、前記非有効部は
    前記有効部側端から前記外部電極側に向け、それぞれ漸
    次拡幅していることを特徴とする積層セラミックコンデ
    ンサ。
  2. 【請求項2】内部電極層を構成する有効部の最大幅をW
    max、有効部と非有効部との境界部分の幅をWminとした
    ときに、Wmax/Wmin≧1.05を満足することを特徴
    とする請求項1に記載の積層セラミックコンデンサ。
  3. 【請求項3】誘電体層の厚みが4μm以下でかつ内部電
    極層の厚みが1.5μm以下であることを特徴とする請
    求項1または2に記載の積層セラミックコンデンサ。
  4. 【請求項4】積層数が100層以上であることを特徴と
    する請求項1乃至3のうちいずれか記載の積層セラミッ
    クコンデンサ。
  5. 【請求項5】セラミックグリーンシートを形成する工程
    と、該セラミックグリーンシートの主面上に金属含有ペ
    ーストを印刷して、内部電極パターンを複数形成する工
    程と、該内部電極パターンの外部電極と接続される側の
    前記内部電極パターン間に、前記内部電極パターンに離
    間して、少なくともセラミック粉末を含有するセラミッ
    クペーストを塗布し、前記内部電極パターンとの間に隙
    間を形成するようにセラミックパターンを形成する工程
    と、前記内部電極パターンおよび前記セラミックパター
    ンが形成された前記セラミックグリーンシートを、前記
    内部電極パターンの外部電極と接続される方向の中央
    に、前記セラミックパターンが重畳されるように複数積
    層して、前記内部電極パターンと前記セラミックパター
    ンとの間に隙間が形成された仮積層体を形成する工程
    と、該仮積層体を加圧加熱して前記隙間を解消するとと
    もに、前記内部電極パターンを変形させる工程と、該積
    層体中に形成されたセラミックパターンの略中央および
    前記内部電極パターンの列間を切断してコンデンサ本体
    成形体を形成する工程と、該コンデンサ本体成形体を焼
    成する工程とを具備することを特徴とする積層セラミッ
    クコンデンサの製造方法。
  6. 【請求項6】内部電極パターンが長方形状であることを
    特徴とする請求項5に記載の積層セラミックコンデンサ
    の製造方法。
JP2002026094A 2002-02-01 2002-02-01 積層セラミックコンデンサおよびその製造方法 Pending JP2003229324A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002026094A JP2003229324A (ja) 2002-02-01 2002-02-01 積層セラミックコンデンサおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002026094A JP2003229324A (ja) 2002-02-01 2002-02-01 積層セラミックコンデンサおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2003229324A true JP2003229324A (ja) 2003-08-15

Family

ID=27748039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002026094A Pending JP2003229324A (ja) 2002-02-01 2002-02-01 積層セラミックコンデンサおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2003229324A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822956B1 (ko) 2005-05-25 2008-04-17 티디케이가부시기가이샤 적층 세라믹 콘덴서 및 그 제조방법
US7644480B2 (en) 2004-12-23 2010-01-12 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing multilayer chip capacitor
JP2013004980A (ja) * 2011-06-16 2013-01-07 Samsung Electro-Mechanics Co Ltd 積層型チップ素子及びその製造方法
US8498096B2 (en) 2010-05-10 2013-07-30 Murata Manufacturing Co., Ltd. Electronic component
JP2019140374A (ja) * 2018-02-09 2019-08-22 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7644480B2 (en) 2004-12-23 2010-01-12 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing multilayer chip capacitor
KR100822956B1 (ko) 2005-05-25 2008-04-17 티디케이가부시기가이샤 적층 세라믹 콘덴서 및 그 제조방법
US8498096B2 (en) 2010-05-10 2013-07-30 Murata Manufacturing Co., Ltd. Electronic component
JP2013004980A (ja) * 2011-06-16 2013-01-07 Samsung Electro-Mechanics Co Ltd 積層型チップ素子及びその製造方法
KR101843184B1 (ko) * 2011-06-16 2018-03-29 삼성전기주식회사 적층형 칩 소자 및 그 제조방법
JP2019140374A (ja) * 2018-02-09 2019-08-22 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP7148343B2 (ja) 2018-02-09 2022-10-05 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Similar Documents

Publication Publication Date Title
US11557433B2 (en) Multilayer ceramic capacitor having certain thickness ratio of external electrode to cover layer
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP3527899B2 (ja) 積層型電子部品およびその製法
KR20130027780A (ko) 적층 세라믹 전자부품 및 이의 제조방법
US20130002388A1 (en) Multilayered ceramic electronic component and manufacturing method thereof
US11682521B2 (en) Multilayer electronic component
US7799409B2 (en) Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component
KR101452070B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP4688326B2 (ja) セラミック積層体およびその製法
JP2008085041A (ja) 積層セラミックコンデンサおよびその製法
JP2006128283A (ja) 積層セラミックコンデンサ
JP2003229324A (ja) 積層セラミックコンデンサおよびその製造方法
JP2003347146A (ja) 積層セラミックコンデンサおよびその製造方法
JP2004165375A (ja) セラミック積層体の製法
JP2003045740A (ja) 積層型電子部品
JP3939281B2 (ja) 電極ペースト及びこれを用いたセラミック電子部品の製造方法
JP2006128282A (ja) 積層型電子部品およびその製法
JP2005136046A (ja) 積層セラミックコンデンサおよびその製法
JP2005303029A (ja) 積層セラミック電子部品の製造方法
JP2004186342A (ja) セラミック積層体及びその製法
JP2004179527A (ja) セラミック積層体の製法
JP2004186343A (ja) セラミック積層体及びその製法
JP2011029533A (ja) 積層セラミックコンデンサおよびその製法
JP2011134832A (ja) 積層セラミックコンデンサおよびその製法
JP2004186344A (ja) セラミック積層体及びその製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071002