KR101452070B1 - 적층 세라믹 커패시터 및 그 제조 방법 - Google Patents

적층 세라믹 커패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR101452070B1
KR101452070B1 KR1020120149345A KR20120149345A KR101452070B1 KR 101452070 B1 KR101452070 B1 KR 101452070B1 KR 1020120149345 A KR1020120149345 A KR 1020120149345A KR 20120149345 A KR20120149345 A KR 20120149345A KR 101452070 B1 KR101452070 B1 KR 101452070B1
Authority
KR
South Korea
Prior art keywords
lead
portions
ceramic
point
lead portion
Prior art date
Application number
KR1020120149345A
Other languages
English (en)
Other versions
KR20140080016A (ko
Inventor
김형준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120149345A priority Critical patent/KR101452070B1/ko
Priority to JP2013036879A priority patent/JP2014123697A/ja
Priority to US13/779,633 priority patent/US9336950B2/en
Priority to CN201310088422.4A priority patent/CN103887062B/zh
Publication of KR20140080016A publication Critical patent/KR20140080016A/ko
Application granted granted Critical
Publication of KR101452070B1 publication Critical patent/KR101452070B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은, 복수의 유전체층이 적층되는 세라믹 소체; 상기 복수의 유전체층 상에 번갈아 형성되며, 서로 오버랩되는 제1 및 제2 몸체부와, 서로 오버랩되는 영역을 가지며 상기 제1 및 제2 몸체부의 일면에서 상기 세라믹 소체의 일면을 통해 노출되도록 연장되어 형성되는 는 제1 및 제2 리드부를 각각 포함하는 복수의 제1 및 제2 내부 전극; 상기 세라믹 소체의 일면에 형성되며, 상기 제1 및 제2 리드부와 각각 전기적으로 연결되는 제1 및 제2 외부 전극; 및 상기 세라믹 소체의 일면에 상기 제1 및 제2 리드부의 노출되는 부분을 커버하도록 형성되는 절연층; 을 포함하며, 상기 제1 및 제2 몸체부와 상기 제1 및 제2 리드부의 내측 연결부가 오목한 곡면을 가지는 적층 세라믹 커패시터를 제공한다.

Description

적층 세라믹 커패시터 및 그 제조 방법{MULTI-LAYERED CERAMIC CAPACITOR AND METHOD OF MANUFACTURING THE SAME}
본 발명은 적층 세라믹 커패시터 및 그 제조 방법에 관한 것이다.
세라믹 재료를 사용하는 전자 부품으로 커패시터, 인턱터, 압전소자, 바리스터 및 서미스터 등이 있다.
이러한 세라믹 전자 부품 중 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이한 장점을 갖는 전자 부품이다.
상기 적층 세라믹 커패시터는 액정표시장치(LCD: Liquid Crystal Display) 및 플라즈마 표시장치 패널(PDP: Plasma Display Panel) 등의 영상기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital assistants) 및 휴대폰 등 여러 전자 제품의 회로 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
상기 적층 세라믹 커패시터는 복수의 유전체층과, 하나의 유전체층을 사이에 두고 서로 대향되게 배치되는 제1 및 제2 내부 전극과, 제1 및 제2 내부 전극과 각각 전기적으로 접속되는 제1 및 제2 외부 전극을 포함할 수 있다.
최근에는 전자 제품이 소형화됨에 따라 이러한 전자 제품에 사용되는 적층 세라믹 커패시터도 초소형화 및 초고용량화가 요구되고 있다.
이에 제품의 초소형화를 위해 유전체층 및 내부 전극의 두께를 얇게 하고, 제품의 초고용량화를 위해 내부 전극이 형성되는 유전체층의 적층 수를 증가한 적층 세라믹 커패시터가 제조되고 있으나, 이러한 구성만으로 제품의 용량을 증가시키는데 한계가 있었다.
이에 제품의 용량 증가를 위해 내부 전극의 오버랩되는 영역을 증가시키고 내부 전극의 인출부는 예컨대 세라믹 소체의 하면과 같이 세라믹 소체의 어느 하나의 동일한 면으로 통일시켜 기판 등에 실장이 가능하도록 한 구조를 가지는 일명 하면 실장 타입의 적층 세라믹 커패시터가 개시되어 있다.
상기 하면 실장 타입의 적층 세라믹 커패시터의 경우, 서로 다른 전극의 인출부가 오버랩되지 않도록 유전체층의 코너부에 폭 방향의 마진부가 마련된다.
그러나, 상기 폭 방향의 마진부는 유전체층의 선단 측에 보다 가깝게 위치하므로 유전체층을 적층하였을 때 내부 전극이 형성된 중앙부에 비해 상기 폭 방향의 코너부의 단차가 커질 수 있다.
또한, 상기 폭 방향의 마진부는 사각형의 단턱 형상으로 이루어지므로, 세라믹 소체의 코너부에 복수의 유전체층 압착시 물질 이동으로 발생하는 국부적 불균일도가 발생하여, 상기 세라믹 소체의 코너부에 크랙이나 디라미네이션이 자주 발생하여 신뢰성이 저하되는 문제점이 있었다.
하기 특허문헌 1은 내부 전극의 리드부가 기판의 동일한 면으로 인출되는 구조를 가지나, 내부 전극의 몸체부와 리드부의 내측 연결부가 곡면인 구조에 대해서는 개시하지 않는다.
일본특허공개공보 제1998-289837호
본 발명은 내부 전극의 오버랩되는 영역을 늘리면서 인출되는 방향을 세라믹 소체의 일 방향으로 통일시켜 용량 증가 및 하면 실장이 가능하도록 하고, 복수의 유전체층을 압착시키는 과정에서 폭 방향의 마진부에서의 물질 이동이 보다 용이하게 이루어지도록 하여 세라믹 소체의 코너부에 대한 국부적 불균일도를 억제하여 크랙이나 디라미네이션이 발생하는 가능성을 감소시킴으로써 제품의 신뢰성을 향상시킬 수 있는 적층 세라믹 커패시터 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면은, 복수의 유전체층이 적층되는 세라믹 소체; 상기 복수의 유전체층 상에 번갈아 형성되며, 서로 오버랩되는 제1 및 제2 몸체부와, 서로 오버랩되는 영역을 가지며 상기 제1 및 제2 몸체부의 일면에서 상기 세라믹 소체의 일면을 통해 노출되도록 연장되어 형성되는 는 제1 및 제2 리드부를 각각 포함하는 복수의 제1 및 제2 내부 전극; 상기 세라믹 소체의 일면에 형성되며, 상기 제1 및 제2 리드부와 각각 전기적으로 연결되는 제1 및 제2 외부 전극; 및 상기 세라믹 소체의 일면에 상기 제1 및 제2 리드부의 노출되는 부분을 커버하도록 형성되는 절연층; 을 포함하며, 상기 제1 및 제2 몸체부와 상기 제1 및 제2 리드부의 내측 연결부가 오목한 곡면을 가지는 적층 세라믹 커패시터를 제공한다.
본 발명의 일 실시 예에서, 상기 내측 연결부의 상기 제1 또는 제2 리드부에서 시작되는 점을 x'로, 상기 제1 또는 제2 몸체부에서 시작되는 점을 y'로, 상기 x'에서 상기 제1 또는 제2 리드부의 선단면을 따라 폭 방향으로 연장되는 선과 상기 y'에서 상기 제1 또는 제2 몸체부의 선단면을 따라 길이 방향으로 연장되는 선이 만나는 점을 o로, 상기 제1 또는 제2 리드부의 노출되는 일 측면을 따라 연장되는 선과 상기 제1 또는 제2 몸체부의 일 단면을 따라 연장되는 선이 만나는 점을 c로, 상기 o와 상기 c를 연장하는 직선에서 상기 내측 연결부가 만나는 점을 a로, 상기 x'와 상기 y'를 연결하는 직선과 상기 o와 상기 c를 연장하는 직선이 만나는 점을 a'로 규정할 때, 선분 oa의 길이 ≤ 선분 oa'의 길이이며, 선분 oa의 길이 ≤ 0.5 × (선분 oc의 길이)를 만족할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 외부 전극은 상기 제1 리드부 중 상기 제2 리드부와 오버랩되지 않는 영역과 연결되며, 상기 제2 외부 전극은 상기 제2 리드부 중 상기 제1 리드부와 오버랩되지 않는 영역과 연결될 수 있다.
본 발명의 일 실시 예에서, 상기 절연층은 상기 세라믹 소체의 일면에 상기 제1 및 제2 리드부의 노출되는 부분을 모두 커버하도록 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 내부 전극은, 서로 오버랩되는 영역을 가지며 상기 제1 및 제2 몸체부의 타면에서 상기 세라믹 소체의 일면과 대향하는 타면을 통해 노출되도록 연장되어 형성되는 제3 및 제4 리드부를 각각 더 포함하며, 상기 제1 및 제2 몸체부와 상기 제3 및 제4 리드부의 내측 연결부가 오목한 곡면을 가질 수 있다.
본 발명의 일 실시 예에서, 상기 내측 연결부의 상기 제3 또는 제4 리드부에서 시작되는 점을 x'로, 상기 제1 또는 제2 몸체부에서 시작되는 점을 y'로, 상기 x'에서 상기 제3 또는 제4 리드부의 선단면을 따라 폭 방향으로 연장되는 선과 상기 y'에서 상기 제1 또는 제2 몸체부의 선단면을 따라 길이 방향으로 연장되는 선이 만나는 점을 o로, 상기 제3 또는 제4 리드부의 노출되는 일 측면을 따라 연장되는 선과 상기 제1 또는 제2 몸체부의 일 단면을 따라 연장되는 선이 만나는 점을 c로, 상기 o와 상기 c를 연장하는 직선에서 상기 내측 연결부가 만나는 점을 a로, 상기 x'와 상기 y'를 연결하는 직선과 상기 o와 상기 c를 연장하는 직선이 만나는 점을 a'로 규정할 때, 선분 oa의 길이 ≤ 선분 oa'의 길이이며, 선분 oa의 길이 ≤ 0.5 × (선분 oc의 길이)를 만족할 수 있다.
본 발명의 일 실시 예에서, 상기 세라믹 소체의 타면에 형성되며, 상기 제3 및 제4 리드부와 각각 전기적으로 연결되는 제3 및 제4 외부 전극을 더 포함할 수 있다.
이때, 상기 제3 외부 전극은 상기 제3 리드부 중 상기 제4 리드부와 오버랩되지 않는 영역과 연결되며, 상기 제4 외부 전극은 상기 제4 리드부 중 상기 제3 리드부와 오버랩되지 않는 영역과 연결될 수 있다.
본 발명의 일 실시 예에서, 상기 세라믹 소체의 타면에 상기 제3 및 제4 리드부의 노출되는 부분을 모두 커버하도록 절연층이 더 형성될 수 있다.
본 발명의 다른 측면은, 제1 세라믹 시트 상에 제1 몸체부와 상기 제1 몸체부의 일면에서 상기 제2 세라믹 시트의 일면을 통해 노출되도록 제1 리드부를 연장하여 제1 내부 전극을 형성하며, 상기 제1 내부 전극은 상기 제1 몸체부와 상기 제1 리드부의 내측 연결부가 오목한 곡면을 가지도록 형성하는 단계; 제2 세라믹 시트 상에 제2 몸체부와 상기 제2 몸체부의 일면에서 상기 제2 세라믹 시트의 일면을 통해 노출되며 상기 제1 리드부와 오버랩되는 영역을 가지도록 제2 리드부를 연장하여 제2 내부 전극을 형성하며, 상기 제2 내부 전극은 상기 제2 몸체부와 상기 제2 리드부의 내측 연결부가 오목한 곡면을 가지도록 형성하는 단계; 상기 제1 및 제2 내부 전극이 형성된 상기 제1 및 제2 세라믹 시트를 번갈아 복수 개 적층하고 소성하여 세라믹 소체를 형성하는 단계; 상기 세라믹 소체의 일면에 상기 제1 및 제2 리드부와 각각 전기적으로 연결되도록 제1 및 제2 외부 전극을 형성하는 단계; 및 상기 세라믹 소체의 일면에 상기 제1 및 제2 리드부의 노출되는 부분을 커버하도록 제1 절연층을 형성하는 단계; 를 포함하는 적층 세라믹 커패시터의 제조 방법을 제공한다.
또한, 상기 절연층을 형성하는 단계에서, 상기 절연층은 상기 세라믹 소체의 일면에 상기 제1 및 제2 리드부의 노출되는 부분을 모두 커버하도록 세라믹 슬러리를 도포하여 형성하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조 방법.
본 발명의 일 실시 예에서, 상기 제1 및 제2 내부 전극은 상기 제1 및 제2 세라믹 시트 상에 상기 제1 및 제2 몸체부의 타면에서 상기 제1 및 제2 세라믹 시트의 타면을 통해 노출되도록 제3 및 제4 리드부를 각각 더 연장하여 형성하며, 상기 제3 및 제4 리드부는 서로 오버랩되는 영역을 가지며, 상기 제1 및 제2 몸체부와 상기 제3 및 제4 리드부의 내측 연결부가 오목한 곡면을 가지도록 형성할 수 있다.
또한, 상기 세라믹 소체의 타면에는 상기 제3 및 제4 리드부의 노출되는 부분을 모두 커버하도록 세라믹 슬러리를 도포하여 절연층을 더 형성할 수 있다.
본 발명의 일 실시 형태에 따르면, 제1 및 제2 내부 전극의 오버랩되는 영역을 늘리면서 인출되는 방향을 세라믹 소체의 일면으로 통일시켜 적층 세라믹 커패시터의 용량 증가 및 하면 실장이 가능한 효과가 있다.
또한, 내부 전극의 몸체부와 리드부의 내측 연결부가 내측으로 볼록한 곡면으로 형성됨으로써, 복수의 유전체층을 압착시키는 과정에서 폭 방향의 마진부에서의 물질 이동이 보다 원활하게 이루어지도록 하여 세라믹 소체의 코너부에 대한 국부적 불균일도를 억제하여 소성 후 세라믹 소체의 코너부에 발생하는 크랙이나 디라미네이션을 최소화시켜 적층 세라믹 커패시터의 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 투명사시도이다.
도 2는 도 1의 적층 세라믹 커패시터를 실장되는 방향으로 나타낸 투명사시도이다.
도 3은 도 1의 적층 세라믹 커패시터의 제1 및 제2 내부 전극을 나타낸 횡단면도이다.
도 4는 유전체층의 폭 방향의 마진부와 내부 전극의 몸체부 및 리드부의 내측 연결부의 치수 관계를 설명하기 위해 도 3의 B 부분을 확대하여 도시한 횡단면도이다.
도 5는 도 3에 제1 및 제2 외부 전극과 절연층이 형성된 구조를 나타낸 횡단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 투명사시도이고, 도 2는 도 1의 적층 세라믹 커패시터를 실장되는 방향으로 나타낸 투명사시도이고, 도 3은 도 1의 적층 세라믹 커패시터의 제1 및 제2 내부 전극을 나타낸 횡단면도이고, 도 4는 유전체층의 마진부와 내부 전극의 몸체부 및 리드부의 내측 연결부의 치수 관계를 설명하기 위해 도 3의 B 부분을 확대하여 도시한 횡단면도이고, 도 5는 도 3에 제1 및 제2 외부 전극과 절연층이 형성된 구조를 나타낸 횡단면도이다.
본 발명의 일 실시 형태에 따르면, x-방향은 제1 및 제2 외부 전극(131, 132)이 소정의 간격을 두고 형성되는 방향이고, y-방향은 제1 및 제2 내부 전극(121, 122)이 유전체층(111)을 사이에 두고 적층되는 방향이며, z-방향은 제1 및 제2 내부 전극(121, 122)의 제1 및 제2 리드부(121ａ, 122ａ)가 노출되는 세라믹 소체(110)의 폭 방향일 수 있다.
도 1 내지 도 5를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터는 세라믹 소체(110)와, 세라믹 소체(110)의 내부에 형성되는 제1 및 제2 전극(121, 122)과, 세라믹 소체(110)의 일면에 형성되는 제1 및 제2 외부 전극(131, 132)과, 절연층(140)을 포함한다.
본 실시 형태에서, 세라믹 소체(110)는 그 형상에 특별히 제한은 없지만, 도시된 바와 같이, 서로 대향하는 제1면(1) 및 제2면(2)과, 제1면(1) 및 제2면(2)을 연결하는 제3면(3), 제4면(4), 제5면 및 제6면(6)을 가지는 육면체 형상일 수 있다. 본 실시 형태에 따르면, 세라믹 소체(110)의 제1면(1)은 회로 기판의 실장 영역에 배치되는 실장 면이 될 수 있다. 또한, 세라믹 소체(110)는 그 치수에 특별히 제한이 없으며, 예를 들어 1.0 mm × 0.5 mm의 크기로 구성하여 고용량을 갖는 적층 세라믹 커패시터로 구성될 수 있다.
세라믹 소체(110)는 복수의 유전체층(111)을 적층한 다음 소성하여 형성될 수 있다. 이때, 세라믹 소체(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로서 인접하는 유전체층(111) 간의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
유전체층(111)은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린 시트의 소성에 의하여 형성될 수 있다. 상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 예컨대 티탄산바륨(BａTiO3)계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.
제1 및 제2 내부 전극(121, 122)은 유전체층(111)을 형성하는 복수의 세라믹 시트 상에 형성되어 번갈아 적층된 다음 하나의 유전체층(111)을 사이에 두고 서로 대향하도록 세라믹 소체(110)의 내부에 y-방향을 따라 배치될 수 있다.
이러한 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다. 본 실시 형태에 따르면, 제1 및 제2 내부전극(121, 122)은 적층 세라믹 커패시터의 실장 면, 즉 제1면(1)에 대해 수직으로 배치될 수 있다.
또한, 제1 및 제2 내부 전극(121, 122)은 유전체층(111)의 적어도 일면에 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다. 상기 도전성 금속은 이에 제한되는 것은 아니나, Ni, Cu, Pd, 또는 이들의 합금일 수 있다. 또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 내부 전극(121, 122)은, 유전체층(111)의 내부에 배치되며 서로 오버랩되어 정전 용량을 형성하는 제1 및 제2 몸체부(121b, 122b)와, 제1 및 제2 몸체부(121b, 122b)의 일면에서 유전체층(111)의 일면, 즉 세라믹 소체(110)의 일면을 통해 노출되도록 연장되게 형성되어 서로 다른 극성의 제1 및 제2 외부 전극(131, 132)과 각각 전기적으로 연결되는 제1 및 제2 리드부(121ａ, 122ａ)를 각각 포함할 수 있다.
본 실시 형태에서, 제1 및 제2 리드부(121ａ, 122ａ)는 제1 및 제2 내부 전극(121, 122)을 형성하는 도체 패턴 중에서 폭(W)이 증가하여 세라믹 소체(110)의 제1면(1)으로 노출되는 영역을 의미할 수 있다.
일반적인 적층 세라믹 커패시터는, 제1 및 제2 내부 전극(121, 122)의 서로 오버랩되는 영역에 의하여 정전 용량을 형성하며, 서로 다른 극성의 제1 및 제2 외부 전극(131, 132)과 연결되는 제1 및 제2 리드부(121ａ, 122ａ)는 오버랩되는 영역을 갖지 않는다.
그러나, 본 실시 형태에 따르면, 제1 및 제2 리드부(121ａ, 122ａ)는 서로 오버랩되는 영역을 가질 수 있다. 즉, 제1 및 제2 리드부(121ａ, 122ａ)는 제1면(1)으로 노출되는 영역 중 일부가 오버랩되어 커패시터의 정전 용량을 더 증가시킬 수 있다.
도 3의 오른쪽 도면에는 제2 내부전극(122)과 오버랩되는 제1 내부 전극(121)의 영역이 점선으로 표시되어 있다.
또한, 제1 및 제2 몸체부(121b, 122b)와 제1 및 제2 리드부(121ａ, 122ａ)의 내측 연결부(121c, 122c)는 유전체층(111)의 내측을 향해 볼록하게 형성된 곡면을 가질 수 있다.
이때, 세라믹 소체(110)의 코너부에서의 크랙이나 디라미네이션의 발생을 방지하기 위해, 내측 연결부(121c, 122c)의 제1 또는 제2 리드부(121ａ, 122ａ)에서 시작되는 점을 x'로, 제1 또는 제2 몸체부(121b, 122b)에서 시작되는 점을 y'로, 상기 x'에서 제1 또는 제2 리드부(121ａ, 122ａ)의 선단면을 따라 폭 방향으로 연장되는 선과 상기 y'에서 제1 또는 제2 몸체부(121b, 122b)의 선단면을 따라 길이 방향으로 연장되는 선이 만나는 점을 o로, 제1 또는 제2 리드부(121, 122ａ)의 노출되는 일 측면을 따라 연장되는 선과 제1 또는 제2 몸체부(121b, 122b)의 일 단면을 따라 연장되는 선이 만나는 점을 c로, 상기 o와 상기 c를 연장하는 직선에서 내측 연결부(121c, 122c)가 만나는 점은 ａ로, 상기 x'와 상기 y'를 연결하는 직선과 상기 o와 상기 c를 연장하는 직선이 만나는 점을 a'로 규정할 때, 선분 oa의 길이는 선분 oa'의 길이 이하이고, 0.5×(선분 oc의 길이) 이하일 수 있다.
만약, 상기 선분 oa의 길이가 상기 선분 oa'의 길이를 초과하거나 0.5×(선분 oc의 길이)를 초과하게 되면 복수의 유전체층(111)을 압착했을 때 유전체층(111)의 폭 방향의 마진부(111ａ, 111b)에서의 물질 이동이 어려워져 국부적인 불균일도가 발생함으로써 세라믹 소체(110)의 코너부에 크랙이나 디라미네이션이 발생하는 문제점이 있을 수 있다.
제1 및 제2 외부 전극(131, 132)은 세라믹 소체(110)의 제1면(1)에 형성되며, 제1 및 제2 리드부(121ａ, 122ａ)와 각각 접촉되어 전기적으로 연결될 수 있다.
이때, 제1 외부 전극(131)은 제1 리드부(121ａ) 중 제2 리드부(122ａ)와 오버랩되지 않는 영역과 연결될 수 있으며, 제2 외부 전극(132)은 제2 리드부(122ａ) 중 제1 리드부(121ａ)와 오버랩되지 않는 영역과 연결될 수 있다.
절연층(140)은 세라믹 소체(110)의 제1면(1)에 형성될 수 있다. 절연층(140)은 세라믹 소체(110)의 제1면(1)을 통해 노출되는 제1 및 제2 리드부(121ａ, 122ａ)의 노출되는 부분을 커버하며, 필요시 제1 및 제2 리드부(121ａ, 122ａ)의 오버랩되며 노출되는 모든 영역을 커버하도록 형성될 수 있다.
또한, 절연층(140)은 제1 및 제2 외부 전극(131, 132) 사이의 세라믹 소체(110)의 제1면(1)을 완전히 메우도록 형성될 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 필요시 절연층(140)이 제1 및 제2 리드부(121ａ, 122ａ)의 오버랩되는 영역만을 커버하도록 형성되고, 제1 및 제2 외부 전극(131, 132)과는 소정의 간격을 두도록 형성될 수 있다.
이렇게 구성된 절연층(140)은 제1 및 제2 내부 전극(121, 122)과 제1 및 제2 외부 전극(131, 132) 간의 단락을 방지하고, 내습 특성 저하 등의 내부 결함을 방지하는 역할 등을 수행할 수 있다.
한편, 본 실시 형태의 적층 세라믹 커패시터에서, 제1 및 제2 내부 전극(121, 122)은 서로 오버랩되는 영역을 가지며 유전체층(111)의 타면, 즉 세라믹 소체(110)의 제2면(2)을 통해 노출되는 제3 및 제4 리드부(미도시)를 더 포함할 수 있다.
상기 제3 및 제4 리드부는 제1 및 제2 몸체부(121b, 122b)의 타면에서 세라믹 소체(110)의 제2면(2)으로 연장되게 형성되어 제1 및 제2 리드부(121ａ, 122ａ)와 각각 마주보도록 형성될 수 있다.
이때, 제1 및 제2 몸체부(121b, 122b)와 상기 제3 및 제4 리드부의 내측 연결부(미도시)는 곡면을 가질 수 있다. 또한, 제1 및 제2 몸체부(121b, 122b)와 상기 제3 및 제4 리드부의 내측 연결부(미도시)는 제1 및 제2 몸체부(121b, 122b)와 제1 및 제2 리드부(121ａ, 122ａ)의 내측 연결부(121c, 122c)와 유사한 구조로 구성될 수 있다. 이에 중복을 피하기 위하여 이하 제1 및 제2 몸체부(121b, 122b)와 상기 제3 및 제4 리드부의 내측 연결부(미도시)에 대한 상세한 설명은 생략한다.
그리고, 세라믹 소체(110)의 제2면(2)에는 상기 제3 및 제4 리드부와 각각 전기적으로 연결되도록 제3 및 제4 외부 전극(미도시)이 형성될 수 있다.
상기 제3 외부 전극은 상기 제3 리드부 중 상기 제4 리드부와 오버랩되지 않는 영역과 연결되며, 상기 제4 외부 전극은 상기 제4 리드부 중 상기 제3 리드부와 오버랩되지 않는 영역과 연결되도록 형성될 수 있다.
또한, 세라믹 소체(110)의 제2면(2)에는 상기 제3 및 제4 리드부의 노출되는 부분을 커버하도록 절연층(미도시)이 더 형성될 수 있다. 이때, 상기 절연층은 상기 제3 및 제4 리드부의 오버랩되며 노출되는 부분을 모두 커버하도록 형성될 수 있다.
본 실시 형태에서 "제1" 및 "제2"는 서로 다른 극성을 의미할 수 있으며, "제1" 및 "제3"과 "제2" 및 "제4"는 각각 동일한 극성을 의미할 수 있다.
이하, 본 발명의 적층 세라믹 커패시터를 제조하는 방법에 대한 실시 형태를 설명한다.
먼저 복수의 제1 및 제2 세라믹 시트를 준비한다.
상기 제1 및 제2 세라믹 시트는 세라믹 소체(110)의 유전체층(111)을 형성하기 위한 것으로, 세라믹 분말, 폴리머 및 용제 등을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 등의 공법을 통해 수 ㎛ 두께의 시트(sheet) 형상으로 제작할 수 있다.
상기 세라믹 분말은 티탄산바륨(BａTiO3)계 물질을 포함할 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니며, 상기 세라믹 분말은 티탄산바륨(BａTiO3)에 칼슘(Cａ) 및 지르코늄(Zr) 등이 일부 공용된 (Bａ1 -ｘCａｘ)TiO3, Bａ(Ti1 -ｙCａｙ)O3, (Bａ1 -ｘCａｘ)(Ti1-ｙ)Zrｙ)O3 또는 Bａ(Ti1 -ｙZrｙ)O3 등을 포함할 수 있다.
상기 슬러리는 상기 세라믹 분말 물질에 세라믹 첨가제, 유기 용제, 가소제, 결합제 및 분산제를 배합하고 바스킷 밀(bａsket mill)을 이용하여 제조할 수 있다.
다음으로, 상기 제1 및 제2 세라믹 시트의 적어도 일면에 소정의 두께로 도전성 페이스트를 인쇄하여 제1 및 제2 내부 전극(121, 122)을 형성한다.
이때, 제1 내부 전극(121)은 제1 세라믹 시트의 일면을 통해 노출되도록 2 개 이상의 제1 리드부를 형성할 수 있으며, 이 경우 후술하는 외부 전극도 이와 부합되게 2 개 이상을 형성하면 된다.
제1 및 제2 내부 전극(121, 122)은 상기 제1 및 제2 세라믹 시트 내부에 서로 오버랩되도록 위치하는 제1 및 제2 몸체부(121b, 122b)와, 제1 및 제2 몸체부(121b, 122b)의 일면에서 상기 제1 및 제2 세라믹 시트의 일면을 통해 각각 노출되도록 제1 및 제2 리드부(121ａ, 122ａ)를 연장하여 형성할 수 있다. 이때, 제1 및 제2 리드부(121ａ, 122ａ)는 서로 오버랩되는 영역을 가지며, 제1 및 제2 몸체부(121b, 122b)와 제1 및 제2 리드부(121ａ, 122ａ)의 내측 연결부가 내측으로 볼록한 곡면을 가지도록 형성할 수 있다.
상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 상기 도전성 페이스트는 금속 분말, 세라믹 분말 및 실리카(SiO2) 분말 등을 포함할 수 있다.
한편, 제1 및 제2 내부 전극은 상기 제1 및 제2 세라믹 시트 상에 제1 및 제2 몸체부의 타면에서 상기 제1 및 제2 세라믹 시트의 타면을 통해 각각 노출되도록 제3 및 제4 리드부를 더 연장하여 형성할 수 있다. 이때, 상기 제3 및 제4 리드부는 서로 오버랩되는 영역을 가지며, 제1 및 제2 몸체부(121b, 122b)와 상기 제3 및 제4 리드부의 내측 연결부는 상기 제1 및 제2 세라믹 시트의 내측으로 볼록한 곡면을 가지도록 형성할 수 있다.
다음으로, 제1 및 제2 내부 전극(121, 122)이 형성된 상기 복수의 제1 및 제2 세라믹 시트를 번갈아 적층하고, 적층 방향으로부터 가압하여 적층된 제1 및 제2 세라믹 시트와 제1 및 제2 내부 전극(121, 122)을 서로 압착시킨다. 이렇게 하여 복수의 유전체층(111)과 복수의 제1 및 제2 내부 전극(121, 122)이 교대로 적층되는 적층체를 구성하게 된다.
다음으로, 상기 적층체를 각각의 적층 세라믹 커패시터에 대응하는 영역마다 절단하여 칩화하고, 절단된 칩을 고온에서 가소 및 소성한 후 연마하여 제1 및 제2 내부 전극(121, 122)을 갖는 세라믹 소체(110)를 완성한다.
다음으로, 세라믹 소체(110)의 제1면(1)에 제1 및 제2 리드부(121ａ, 122ａ)의 노출되는 부분에 각각 접촉되어 전기적으로 연결될 수 있도록 제1 및 제2 외부 전극(131, 132)을 형성한다.
제1 외부 전극(131)은 세라믹 소체(110)의 제1면(1)에서 제1 리드부(121ａ) 중 제2 리드부(122ａ)와 오버랩되지 않는 영역에 세라믹 소체(110)의 두께 방향을 따라 수직으로 길게 형성할 수 있다. 또한, 제2 외부 전극(132)은 세라믹 소체(110)의 제1면(1)에서 제2 리드부(122ａ) 중 제1 리드부(121ａ)와 오버랩되지 않는 영역에 세라믹 소체(110)의 두께 방향을 따라 수직으로 길게 형성할 수 있다.
이러한 구성에 따라 세라믹 소체(110)의 제1면(1)이 기판 등에 실장하기 위한 실장 면이 될 수 있다.
한편, 위에서 제3 및 제4 리드부를 형성한 경우, 세라믹 소체(110)의 제2면(2)에 제3 및 제4 리드부의 노출되는 부분에 각각 접촉되어 전기적으로 연결될 수 있도록 제3 및 제4 외부 전극을 더 형성한다.
상기 제3 외부 전극은 세라믹 소체(110)의 제2면(2)에서 상기 제3 리드부 중 상기 제4 리드부와 오버랩되지 않는 영역에 세라믹 소체(110)의 두께 방향을 따라 수직으로 길게 형성할 수 있다. 또한, 상기 제4 외부 전극은 세라믹 소체(110)의 제2면(2)에서 상기 제4 리드부 중 상기 제3 리드부와 오버랩되지 않는 영역에 세라믹 소체(110)의 두께 방향을 따라 수직으로 길게 형성할 수 있다.
다음으로, 세라믹 소체(110)의 제1면(1)에 제1 및 제2 리드부(121ａ, 122ａ)의 노출되는 부분을 모두 커버하도록 세라믹 슬러리를 도포하여 절연층(140)을 형성한다.
이때, 위에서 제3 및 제4 리드부를 형성한 경우, 세라믹 소체(110)의 제2면(2)에도 상기 제3 및 제4 리드부의 노출되는 부분을 모두 커버하도록 세라믹 슬러리를 도포하여 절연층을 형성한다.
상기 슬러리를 도포하는 방법으로는 예를 들어 스프레이 방식이나 롤러를 이용하는 방법 등이 있으며, 본 발명이 이에 한정되는 것은 아니다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
1 ; 제1면 2 ; 제2면
3 ; 제3면 4 ; 제4면
5 ; 제5면 6 ; 제6면
110 ; 세라믹 소체 111 ; 유전체층
111ａ, 111b ; 마진부 121, 122 ; 제1 및 제2 내부 전극
121ａ, 122ａ ; 제1 및 제2 리드부 121b, 122b ; 제1 및 제2 몸체부
121c, 122c ; 내측 연결부 131, 132 ; 제1 및 제2 외부 전극
140 ; 절연층

Claims (18)

  1. 복수의 유전체층이 적층되는 세라믹 소체;
    상기 복수의 유전체층 상에 번갈아 형성되며, 서로 오버랩되는 제1 및 제2 몸체부와, 서로 오버랩되는 영역을 가지며 상기 제1 및 제2 몸체부의 일면에서 상기 세라믹 소체의 일면을 통해 노출되도록 연장되어 형성되는 는 제1 및 제2 리드부를 각각 포함하는 복수의 제1 및 제2 내부 전극;
    상기 세라믹 소체의 일면에 형성되며, 상기 제1 및 제2 리드부와 각각 전기적으로 연결되는 제1 및 제2 외부 전극; 및
    상기 세라믹 소체의 일면에 상기 제1 및 제2 리드부의 노출되는 부분을 커버하도록 형성되는 절연층; 을 포함하며,
    상기 제1 및 제2 몸체부와 상기 제1 및 제2 리드부의 내측 연결부가 오목한 곡면을 가지며,
    상기 제1 및 제2 내부 전극은, 서로 오버랩되는 영역을 가지며 상기 제1 및 제2 몸체부의 타면에서 상기 세라믹 소체의 일면과 대향하는 타면을 통해 노출되도록 연장되어 형성되는 제3 및 제4 리드부를 각각 더 포함하며, 상기 제1 및 제2 몸체부와 상기 제3 및 제4 리드부의 내측 연결부가 오목한 곡면을 가지는 적층 세라믹 커패시터.
  2. 제1항에 있어서,
    상기 내측 연결부의 상기 제1 또는 제2 리드부에서 시작되는 점을 x'로, 상기 제1 또는 제2 몸체부에서 시작되는 점을 y'로, 상기 x'에서 상기 제1 또는 제2 리드부의 선단면을 따라 폭 방향으로 연장되는 선과 상기 y'에서 상기 제1 또는 제2 몸체부의 선단면을 따라 길이 방향으로 연장되는 선이 만나는 점을 o로, 상기 제1 또는 제2 리드부의 노출되는 일 측면을 따라 연장되는 선과 상기 제1 또는 제2 몸체부의 일 단면을 따라 연장되는 선이 만나는 점을 c로, 상기 o와 상기 c를 연장하는 직선에서 상기 내측 연결부가 만나는 점을 a로, 상기 x'와 상기 y'를 연결하는 직선과 상기 o와 상기 c를 연장하는 직선이 만나는 점을 a'로 규정할 때,
    선분 oa의 길이 ≤ 선분 oa'의 길이이며, 선분 oa의 길이 ≤ 0.5 × (선분 oc의 길이)인 것을 특징으로 하는 적층 세라믹 커패시터.
  3. 제1항에 있어서,
    상기 제1 외부 전극은 상기 제1 리드부 중 상기 제2 리드부와 오버랩되지 않는 영역과 연결되며, 상기 제2 외부 전극은 상기 제2 리드부 중 상기 제1 리드부와 오버랩되지 않는 영역과 연결되는 것을 특징으로 하는 적층 세라믹 커패시터.
  4. 제1항에 있어서,
    상기 절연층은 상기 세라믹 소체의 일면에 상기 제1 및 제2 리드부의 노출되는 부분을 모두 커버하도록 형성되는 것을 특징으로 하는 적층 세라믹 커패시터.
  5. 삭제
  6. 제1항에 있어서,
    상기 내측 연결부의 상기 제3 또는 제4 리드부에서 시작되는 점을 x'로, 상기 제1 또는 제2 몸체부에서 시작되는 점을 y'로, 상기 x'에서 상기 제3 또는 제4 리드부의 선단면을 따라 폭 방향으로 연장되는 선과 상기 y'에서 상기 제1 또는 제2 몸체부의 선단면을 따라 길이 방향으로 연장되는 선이 만나는 점을 o로, 상기 제3 또는 제4 리드부의 노출되는 일 측면을 따라 연장되는 선과 상기 제1 또는 제2 몸체부의 일 단면을 따라 연장되는 선이 만나는 점을 c로, 상기 o와 상기 c를 연장하는 직선에서 상기 내측 연결부가 만나는 점을 a로, 상기 x'와 상기 y'를 연결하는 직선과 상기 o와 상기 c를 연장하는 직선이 만나는 점을 a'로 규정할 때,
    선분 oa의 길이 ≤ 선분 oa'의 길이이며, 선분 oa의 길이 ≤ 0.5 × (선분 oc의 길이)인 것을 특징으로 하는 적층 세라믹 커패시터.
  7. 제1항에 있어서,
    상기 세라믹 소체의 타면에 형성되며, 상기 제3 및 제4 리드부와 각각 전기적으로 연결되는 제3 및 제4 외부 전극을 더 포함하는 것을 특징으로 하는 적층 세라믹 커패시터.
  8. 제7항에 있어서,
    상기 제3 외부 전극은 상기 제3 리드부 중 상기 제4 리드부와 오버랩되지 않는 영역과 연결되며, 상기 제4 외부 전극은 상기 제4 리드부 중 상기 제3 리드부와 오버랩되지 않는 영역과 연결되는 것을 특징으로 하는 적층 세라믹 커패시터.
  9. 제1항에 있어서,
    상기 세라믹 소체의 타면에 상기 제3 및 제4 리드부의 노출되는 부분을 모두 커버하도록 절연층이 더 형성되는 것을 특징으로 하는 적층 세라믹 커패시터.
  10. 제1 세라믹 시트 상에 제1 몸체부와 상기 제1 몸체부의 일면에서 상기 제1 세라믹 시트의 일면을 통해 노출되도록 제1 리드부를 연장하여 제1 내부 전극을 형성하며, 상기 제1 내부 전극은 상기 제1 몸체부와 상기 제1 리드부의 내측 연결부가 오목한 곡면을 가지도록 형성하는 단계;
    제2 세라믹 시트 상에 제2 몸체부와 상기 제2 몸체부의 일면에서 상기 제2 세라믹 시트의 일면을 통해 노출되며 상기 제1 리드부와 오버랩되는 영역을 가지도록 제2 리드부를 연장하여 제2 내부 전극을 형성하며, 상기 제2 내부 전극은 상기 제2 몸체부와 상기 제2 리드부의 내측 연결부가 오목한 곡면을 가지도록 형성하는 단계;
    상기 제1 및 제2 내부 전극이 형성된 상기 제1 및 제2 세라믹 시트를 번갈아 복수 개 적층하고 소성하여 세라믹 소체를 형성하는 단계;
    상기 세라믹 소체의 일면에 상기 제1 및 제2 리드부와 각각 전기적으로 연결되도록 제1 및 제2 외부 전극을 형성하는 단계; 및
    상기 세라믹 소체의 일면에 상기 제1 및 제2 리드부의 노출되는 부분을 커버하도록 제1 절연층을 형성하는 단계; 를 포함하며,
    상기 제1 및 제2 내부 전극을 형성하는 단계에서, 상기 제1 및 제2 내부 전극은 상기 제1 및 제2 세라믹 시트 상에 상기 제1 및 제2 몸체부의 타면에서 상기 제1 및 제2 세라믹 시트의 타면을 통해 노출되도록 제3 및 제4 리드부를 각각 더 연장하여 형성하며, 상기 제3 및 제4 리드부는 서로 오버랩되는 영역을 가지며, 상기 제1 및 제2 몸체부와 상기 제3 및 제4 리드부의 내측 연결부가 오목한 곡면을 가지도록 형성하는 적층 세라믹 커패시터의 제조 방법.
  11. 제10항에 있어서,
    상기 제1 및 제2 내부 전극을 형성하는 단계에서,
    상기 내측 연결부의 상기 제1 또는 제2 리드부에서 시작되는 점을 x'로, 상기 제1 또는 제2 몸체부에서 시작되는 점을 y'로, 상기 x'에서 상기 제1 또는 제2 리드부의 선단면을 따라 폭 방향으로 연장되는 선과 상기 y'에서 상기 제1 또는 제2 몸체부의 선단면을 따라 길이 방향으로 연장되는 선이 만나는 점을 o로, 상기 제1 또는 제2 리드부의 노출되는 일 측면을 따라 연장되는 선과 상기 제1 또는 제2 몸체부의 일 단면을 따라 연장되는 선이 만나는 점을 c로, 상기 o와 상기 c를 연장하는 직선에서 상기 내측 연결부가 만나는 점을 a로, 상기 x'와 상기 y'를 연결하는 직선과 상기 o와 상기 c를 연장하는 직선이 만나는 점을 a'로 규정할 때,
    선분 oa의 길이 ≤ 선분 oa'의 길이이며, 선분 oa의 길이 ≤ 0.5 × (선분 oc의 길이)인 것을 특징으로 하는 적층 세라믹 커패시터의 제조 방법.
  12. 제10항에 있어서,
    상기 제1 및 제2 외부 전극을 형성하는 단계에서, 상기 제1 외부 전극은 상기 세라믹 소체의 일면에서 상기 제1 리드부 중 상기 제2 리드부와 오버랩되지 않는 영역과 연결되도록 형성하며, 상기 제2 외부 전극은 상기 세라믹 소체의 일면에서 상기 제2 리드부 중 상기 제1 리드부와 오버랩되지 않는 영역과 연결되도록 형성하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조 방법.
  13. 제10항에 있어서,
    상기 절연층을 형성하는 단계에서, 상기 절연층은 상기 세라믹 소체의 일면에 상기 제1 및 제2 리드부의 노출되는 부분을 모두 커버하도록 세라믹 슬러리를 도포하여 형성하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조 방법.
  14. 삭제
  15. 제10항에 있어서,
    상기 내측 연결부의 상기 제3 또는 제4 리드부에서 시작되는 점을 x'로, 상기 제1 또는 제2 몸체부에서 시작되는 점을 y'로, 상기 x'에서 상기 제3 또는 제4 리드부의 선단면을 따라 폭 방향으로 연장되는 선과 상기 y'에서 상기 제1 또는 제2 몸체부의 선단면을 따라 길이 방향으로 연장되는 선이 만나는 점을 o로, 상기 제3 또는 제4 리드부의 노출되는 일 측면을 따라 연장되는 선과 상기 제1 또는 제2 몸체부의 일 단면을 따라 연장되는 선이 만나는 점을 c로, 상기 o와 상기 c를 연장하는 직선에서 상기 내측 연결부가 만나는 점을 a로, 상기 x'와 상기 y'를 연결하는 직선과 상기 o와 상기 c를 연장하는 직선이 만나는 점을 a'로 규정할 때,
    선분 oa의 길이 ≤ 선분 oa'의 길이이며, 선분 oa의 길이 ≤ 0.5 × (선분 oc의 길이)인 것을 특징으로 하는 적층 세라믹 커패시터의 제조 방법.
  16. 제10항에 있어서,
    상기 세라믹 소체의 타면에 상기 제3 및 제4 리드부와 각각 전기적으로 연결되도록 제3 및 제4 외부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조 방법.
  17. 제16항에 있어서,
    상기 제3 및 제4 외부 전극을 형성하는 단계에서, 상기 제3 외부 전극은 상기 세라믹 소체의 타면에서 상기 제3 리드부 중 상기 제4 리드부와 오버랩되지 않는 영역과 연결되도록 형성하며, 상기 제4 외부 전극은 상기 세라믹 소체의 타면에서 상기 제4 리드부 중 상기 제3 리드부와 오버랩되지 않는 영역과 연결되도록 형성하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조 방법.
  18. 제10항에 있어서,
    상기 세라믹 소체의 타면에 상기 제3 및 제4 리드부의 노출되는 부분을 모두 커버하도록 세라믹 슬러리를 도포하여 절연층을 형성하는 단계를 더 수행하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조 방법.
KR1020120149345A 2012-12-20 2012-12-20 적층 세라믹 커패시터 및 그 제조 방법 KR101452070B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120149345A KR101452070B1 (ko) 2012-12-20 2012-12-20 적층 세라믹 커패시터 및 그 제조 방법
JP2013036879A JP2014123697A (ja) 2012-12-20 2013-02-27 積層セラミックキャパシタ及びその製造方法
US13/779,633 US9336950B2 (en) 2012-12-20 2013-02-27 Multilayer ceramic capacitor having electrode lead outs that are overlapped and have curved surfaces, and method of manufacturing the same
CN201310088422.4A CN103887062B (zh) 2012-12-20 2013-03-19 多层陶瓷电容器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120149345A KR101452070B1 (ko) 2012-12-20 2012-12-20 적층 세라믹 커패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140080016A KR20140080016A (ko) 2014-06-30
KR101452070B1 true KR101452070B1 (ko) 2014-10-16

Family

ID=50955910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120149345A KR101452070B1 (ko) 2012-12-20 2012-12-20 적층 세라믹 커패시터 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9336950B2 (ko)
JP (1) JP2014123697A (ko)
KR (1) KR101452070B1 (ko)
CN (1) CN103887062B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102145316B1 (ko) * 2015-08-31 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
TWM527148U (zh) * 2016-03-29 2016-08-11 Yageo Corp 具有多個端電極的積層電容器
EP3701555A4 (en) * 2017-10-23 2022-01-19 AVX Corporation MULTILAYERY ELECTRONIC DEVICE WITH ENHANCED CONNECTIVITY AND METHOD OF MANUFACTURE THEREOF
KR102514239B1 (ko) * 2018-04-24 2023-03-27 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US10910163B2 (en) * 2018-06-29 2021-02-02 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same mounted thereon
KR20190116169A (ko) * 2019-09-09 2019-10-14 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050042919A (ko) * 2003-11-04 2005-05-11 삼성전기주식회사 칩 부품 및 그 형성 방법
JP2009054973A (ja) * 2007-08-29 2009-03-12 Kyocera Corp 積層コンデンサおよびコンデンサ実装基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127327U (ja) * 1984-07-25 1986-02-18 東北金属工業株式会社 積層セラミツク部品
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPH10289837A (ja) 1997-04-15 1998-10-27 Murata Mfg Co Ltd 積層電子部品
JPH11340085A (ja) 1998-05-28 1999-12-10 Kyocera Corp 積層セラミックコンデンサ
JP2000277382A (ja) * 1999-03-29 2000-10-06 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサ及びその製造方法
JP4864271B2 (ja) 2002-10-17 2012-02-01 株式会社村田製作所 積層コンデンサ
US7180718B2 (en) * 2003-01-31 2007-02-20 X2Y Attenuators, Llc Shielded energy conditioner
US6906907B2 (en) * 2003-04-15 2005-06-14 Kemet Electronics Corporation Monolithic multi-layer capacitor with improved lead-out structure
KR20050089493A (ko) 2004-03-05 2005-09-08 삼성전기주식회사 적층형 세라믹 캐패시터
DE102004029411B4 (de) * 2004-06-18 2006-07-06 Epcos Ag Keramischer Mehrschichtkondensator
JP4108650B2 (ja) * 2004-06-29 2008-06-25 Ｔｄｋ株式会社 積層コンデンサ
DE102007044604A1 (de) * 2007-09-19 2009-04-09 Epcos Ag Elektrisches Vielschichtbauelement
JP2011233840A (ja) * 2010-04-30 2011-11-17 Murata Mfg Co Ltd 電子部品
JP6064362B2 (ja) 2012-05-09 2017-01-25 Tdk株式会社 積層コンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050042919A (ko) * 2003-11-04 2005-05-11 삼성전기주식회사 칩 부품 및 그 형성 방법
JP2009054973A (ja) * 2007-08-29 2009-03-12 Kyocera Corp 積層コンデンサおよびコンデンサ実装基板

Also Published As

Publication number Publication date
CN103887062A (zh) 2014-06-25
US20140177126A1 (en) 2014-06-26
US9336950B2 (en) 2016-05-10
CN103887062B (zh) 2017-09-29
JP2014123697A (ja) 2014-07-03
KR20140080016A (ko) 2014-06-30

Similar Documents

Publication Publication Date Title
JP5529298B1 (ja) 積層セラミックキャパシタ及びその製造方法
KR101867982B1 (ko) 커패시터 및 그 실장 기판
JP5632023B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101474138B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
US8953300B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR101412900B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP2014204116A (ja) 積層セラミックキャパシタ及びその製造方法
KR101452070B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102029529B1 (ko) 적층 세라믹 커패시터
JP2015062244A (ja) 積層セラミック電子部品
JP5628351B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2014120750A (ja) 積層セラミック電子部品
CN114724850A (zh) 多层电子组件和制造多层电子组件的方法
KR20180068911A (ko) 커패시터 및 그 실장 기판
KR102048091B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP5675860B2 (ja) 積層セラミック電子部品
KR20150105690A (ko) 적층 세라믹 전자 부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 5