JP5628351B2 - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP5628351B2
JP5628351B2 JP2013002411A JP2013002411A JP5628351B2 JP 5628351 B2 JP5628351 B2 JP 5628351B2 JP 2013002411 A JP2013002411 A JP 2013002411A JP 2013002411 A JP2013002411 A JP 2013002411A JP 5628351 B2 JP5628351 B2 JP 5628351B2
Authority
JP
Japan
Prior art keywords
ceramic
lead
overlapping
portions
ceramic body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013002411A
Other languages
English (en)
Other versions
JP2014160691A (ja
Inventor
ユン・ビュン・クォン
チェ・ジェ・ヨル
キム・サン・ヒョク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014160691A publication Critical patent/JP2014160691A/ja
Application granted granted Critical
Publication of JP5628351B2 publication Critical patent/JP5628351B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、積層セラミックキャパシタ及びその製造方法に関する。
セラミック材料を用いる電子部品としては、キャパシタ、インダクタ、圧電素子、バリスタ及びサーミスタなどが挙げられる。
上記セラミック電子部品のうち積層セラミックキャパシタ(MLCC;Multi−Layered Ceramic Capacitor)は、小型で、かつ、高容量が保障され、実装が容易であるという利点を有する電子部品である。
上記積層セラミックキャパシタは、液晶表示装置(LCD;Liquid Crystal Display)及びプラズマディスプレイパネル(PDP;Plasma Display Panel)などの映像機器、コンピュータ、個人携帯用端末(PDA;Personal Digital Assistants)及び携帯電話などの各種電子製品の回路基板に装着されて電気を充電又は放電する機能を果すチップ形態のコンデンサである。
上記積層セラミックキャパシタは、積層された複数の誘電体層と、一つの誘電体層を挟んで互いに対向して配置される内部電極と、内部電極に電気的に接続される外部電極と、を含むことができる。
近年、電子製品の小型化に伴い、このような電子製品に用いられる積層セラミックキャパシタも超小型化及び超高容量化が求められている。
よって、製品の超小型化のために誘電体層及び内部電極の厚さを薄くし、製品の超高容量化のために内部電極が形成される誘電体層の積層数を増加させたセラミックキャパシタが製造されているが、このような構成だけで製品の容量を増加させるには限界があった。
上記積層セラミックキャパシタは、セラミックシート上にシートの面積より小さい所定厚さの内部電極を印刷してから積層するため、マージン部と内部電極が形成される誘電体層との間に段差が必ず発生するようになり、上記段差が誘電体層の幅方向のマージン部で酷くなる恐れがある。
一方、従来技術には、内部電極を下面のように何れか一つの同一面に露出して実装できるようにした構造の積層セラミックキャパシタについて開示されている。
上記下面実装タイプの積層セラミックキャパシタは、上記幅方向のマージン部の形態が直角の溝形態を有しており、上記誘電体層との段差によるクラック発生の可能性が高く、マージン部が形成される面積分だけ上下に重畳する内部電極の面積が減少し、容量が低下するという問題点が生じる可能性があった。
下記特許文献1は、基板の同一面に内部電極のリード部が引出される構造を有するが、リード部と内部電極の連結部分が傾斜面を有する構造については開示していない。
下記特許文献2は、リード部と内部電極の連結部分が傾斜するように形成されるが、内部電極がセラミック素子の両端面を介して交互に引出される構造について開示している。
特開平10−289837 特開2004‐228514
本発明は、内部電極の重畳領域を増大させ、引出される方向を一方向に統一して容量を増加させるとともに下面実装を可能にし、誘電体層との段差によるクラック抵抗性を高め、内部電極の重畳面積を増加させることで容量をさらに増加させることができる積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
本発明の一側面は、複数の誘電体層が積層されるセラミック素体と、上記複数の誘電体層上に交互に形成され、互いに重畳する領域を有する第1及び第2リード部をそれぞれ有しており、上記第1及び第2リード部が上記セラミック素体の一面に露出する複数の第1及び第2内部電極と、上記セラミック素体の一面に形成され、上記第1及び第2リード部とそれぞれ電気的に連結される第1及び第2外部電極と、上記セラミック素体の一面に、上記第1及び第2リード部の露出する部分を覆うように形成される絶縁層と、を含み、上記第1リード部は、上記セラミック素体の一面に露出する一側角部に先端が傾斜面からなる第1重畳増加部を有し、上記第2リード部は、上記セラミック素体の一面に露出する他側角部に先端が傾斜面からなる第2重畳増加部を有する積層セラミックキャパシタを提供する。
本発明の一実施例において、上記第1及び第2重畳増加部の先端は平坦な傾斜面に形成されることができる。
本発明の一実施例において、上記第1及び第2重畳増加部の先端は外側に凸の傾斜面に形成されることができる。
本発明の一実施例において、上記第1及び第2内部電極の面積に上記誘電体層の非重畳領域である幅方向のマージン部をそれぞれ加えた面積に対するそれぞれの幅方向のマージン部の比率が0.3%以上であることができる。
本発明の一実施例において、上記第1外部電極が上記第1リード部の上記第2リード部と重畳しない領域に連結され、上記第2外部電極が上記第2リード部の上記第1リード部と重畳しない領域に連結されることができる。
本発明の他の側面は、第1セラミックシート上に上記第1セラミックシートの一面を介して第1リード部が露出するように第1内部電極を形成する段階と、第2セラミックシート上に上記第2セラミックシートの一面を介して上記第1リード部と互いに重畳する領域を有する第2リード部が露出するように第2内部電極を形成する段階と、上記第1及び第2内部電極が形成された上記第1及び第2セラミックシートを交互に複数個積層して焼成し、セラミック素体を形成する段階と、上記セラミック素体の一面に、上記第1及び第2リード部とそれぞれ電気的に連結されるように第1及び第2外部電極を形成する段階と、上記セラミック素体の一面に、上記第1及び第2リード部の露出する部分を覆うように絶縁層を形成する段階と、を含み、上記第1リード部は、上記第1セラミックシートの一面に露出する一側角部に先端が傾斜面からなる第1重畳増加部を形成し、上記第2リード部は、上記第2セラミックシートの一面に露出する他側角部に先端が傾斜面からなる第2重畳増加部を形成する積層セラミックキャパシタの製造方法を提供する。
本発明の一実施例において、上記絶縁層は、上記セラミック素体の一面に、上記第1及び第2リード部の露出する部分を全て覆うようにセラミックスラリーを塗布して形成されることができる。
本発明の一実施形態によると、第1及び第2リード部が互いに重畳する領域を増大させるとともに、上記第1及び第2リード部の両方がセラミック素体の一面に引出されるようにして容量を増加させ、下面実装を可能にするという効果がある。
また、内部電極を幅マージンなしに形成し、セラミック素体の内部電極が露出する面に絶縁層を形成することにより、マージンのアライメントを考慮する必要がなく、マージンをユーザーが所望する所定厚さに形成することができるという効果がある。
また、上記第1リード部は上記セラミック素体の一面に露出する一側角部に先端が傾斜面からなる第1重畳増加部を有し、上記第2リード部は上記セラミック素体の一面に露出する他側角部に先端が傾斜面からなる第2重畳増加部を有するようにして、内部電極の重畳部分を最大化し、誘電体層のマージン部の面積を減少させることで、段差によるクラック抵抗性を高め、積層セラミックキャパシタの容量をさらに増加させることができるという効果がある。
本発明の一実施形態による積層セラミックキャパシタを概略的に示す透明斜視図である。 図1の積層セラミックキャパシタを、実装される方向で示す透明斜視図である。 図1の積層セラミックキャパシタの第1及び第2内部電極を示す横断面図である。 図3に第1及び第2外部電極と絶縁層が形成された構造を示す横断面図である。 本発明の他の実施形態による積層セラミックキャパシタの第1及び第2内部電極を示す横断面図である。 図5に第1及び第2外部電極と絶縁層が形成された構造を示す横断面図である。
以下、添付の図面を参照して本発明の好ましい実施形態について説明する。
しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。
また、本発明の実施形態は当該技術分野において通常の知識を有する者に本発明をより完全に説明するために提供されるものである。
図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがある。
図1は本発明の一実施形態による積層セラミックキャパシタを概略的に示す透明斜視図であり、図2は図1の積層セラミックキャパシタを、実装される方向で示す透明斜視図であり、図3は図1の積層セラミックキャパシタの第1及び第2内部電極を示す横断面図であり、図4は図3に第1及び第2外部電極と絶縁層が形成された構造を示す横断面図である。
本発明の一実施形態によると、x‐方向は第1及び第2外部電極131、132が所定の間隔をおいて形成される方向であり、y‐方向は第1及び第2内部電極121、122が誘電体層111を挟んで積層される方向であり、z‐方向は第1及び第2内部電極121、122の第1及び第2リード部121a、122aが露出するセラミック素体110の幅方向であることができる。
図1から図4を参照すると、本実施形態による積層セラミックキャパシタは、セラミック素体110と、セラミック素体110の内部に形成される第1及び第2内部電極121、122と、セラミック素体110の一面に形成される第1及び第2外部電極131、132と、絶縁層140と、を含む。
本実施形態において、セラミック素体110は、互いに対向する第1面1及び第2面2と、第1面1及び第2面2を連結する第3面3、第4面4、第5面5及び第6面6とを有することができる。本実施形態によると、セラミック素体110の第1面1は、回路基板の実装領域に配置される実装面になることができる。
セラミック素体110の形状は特に制限されないが、図示されたように、第1面から第6面1、2、3、4、5、6を有する六面体形状であることができる。また、セラミック素体110の寸法は特に制限されず、例えば、1.0mm×0.5mmのサイズに構成し、高容量を有する積層セラミックキャパシタを構成することができる。
セラミック素体110は、複数の誘電体層111を積層してから焼成して形成することができる。この際、セラミック素体110を構成する複数の誘電体層111は焼結された状態であり、隣接する誘電体層111同士の境界は確認できないほど一体化されていることができる。
誘電体層111は、セラミック粉末、有機溶剤及び有機バインダーを含有するセラミックシートの焼成により形成されることができる。上記セラミック粉末は、高い誘電率を有する物質であり、これに制限されるものではないが、例えば、チタン酸バリウム(BaTiO)系材料又はチタン酸ストロンチウム(SrTiO)系材料などを用いることができる。
第1及び第2内部電極121、122は、誘電体層111を形成するセラミックシート上に形成され、y‐方向に沿って交互に積層されることができる。
第1及び第2内部電極121、122は、中間に配置された誘電体層111によって互いに電気的に絶縁されることができる。本実施形態によると、第1及び第2内部電極121、122は、積層セラミックキャパシタの実装面、即ち、第1面1に対して垂直に配置されることができる。
第1及び第2内部電極121、122は、誘電体層111の少なくとも一面に導電性金属を含有する導電性ペーストを印刷して形成することができる。この際、上記導電性金属は、これに制限されるものではないが、Ni、Cu、Pd、又はこれらの合金であることができる。また、上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などが挙げられるが、本発明はこれに限定されるものではない。
本実施形態において、第1及び第2内部電極121、122は、互いに異なる極性を有する第1及び第2外部電極131、132にそれぞれ連結されるために、セラミック素体110の第1面1に露出する第1及び第2リード部121a、122aを有することができる。
本実施形態によると、第1及び第2リード部121a、122aは、第1及び第2内部電極121、122を形成する導体パターンのうち幅(W)が増加してセラミック素体110の第1面1に露出する領域を意味することができる。
通常、積層セラミックキャパシタの第1及び第2内部電極121、122は、互いに重畳する領域により静電容量を形成し、互いに異なる極性を有する第1及び第2外部電極131、132に連結される第1及び第2リード部121a、122aは重畳する領域を有しない。
しかし、本実施形態によると、第1及び第2リード部121a、122aは、互いに重畳する領域を有することができる。即ち、第1及び第2リード部121a、122aは第1面1に露出し、このように露出した領域の一部が重畳してキャパシタの静電容量を増加させることができる。
本実施形態において、誘電体層111の第1及び第2リード部121a、122aと互いに対向するそれぞれの角部には、互いに重畳しないように第1及び第2マージン部111a、111bが備えられることができる。
上記角部とは、第1及び第2リート部のx‐方向の一端と第1及び第2内部電極のz‐方向の一端とを連結する該当部分を指し示すことができる。
従来の下面電極積層セラミックキャパシタは、このようなマージン部が直角の溝形態であるが、本実施形態では、第1及び第2リード部121a、122aの互いに対向する角部に先端が傾斜面に形成される第1及び第2重畳増加部121b、122bが備えられて第1及び第2マージン部111a、111bもまた先端が傾斜面に形成されることができる。
上記先端とは、第1及び第2重畳増加部121b、122bと第1及び第2マージン部111a、111bの接面を指し示す。
第1及び第2重畳増加部121b、122bは、第1及び第2内部電極121、122が重畳する面積を増加させて容量を増加させるとともに、幅方向(z‐方向)のマージン部を減少させて誘電体層111の段差を減少させることでクラック発生の可能性を低減することができる。
本実施形態における第1及び第2重畳増加部121b、122bは、先端が平坦な傾斜面を有することができ、この際、第1及び第2重畳増加部121b、122bを含む第1又は第2内部電極121、122の面積に非重畳領域である幅方向のマージン部を加えた面積に対する非重畳領域である幅方向のマージン部の比率が0.3%以上であることができる。
万が一、第1及び第2重畳増加部121b、122bをそれぞれ含む第1及び第2内部電極121、122の面積に非重畳領域である幅方向のマージン部をそれぞれ加えた面積に対する非重畳領域である幅方向のマージン部の比率がそれぞれ0.3%未満である場合には、マージン部が狭すぎて第1及び第2重畳増加部121b、122bがそれぞれ第1及び第2リード部121a、122aに接触する可能性があってショート発生率が高くなり、外部電極に接触する面積が減少して電気的特性のバラツキが生じ得る。
第1及び第2外部電極131、132は、第1及び第2リード部121a、122aにそれぞれ連結されることができる。第1外部電極131は、第1リード部121aの第2リード部122aと重畳しない領域に連結され、第2外部電極132は、第2リード部122aの第1リード部121aと重畳しない領域に連結されることができる。
図4の右側の図面には、第1内部電極121の第1マージン部111aと第2内部電極122の第2リード部122aとが重畳する領域が点線で表示されている。
絶縁層140は、セラミック素体110の第1面1の第1及び第2外部電極131、132の間に形成されることができる。絶縁層140は、セラミック素体110の第1面1に露出する第1及び第2リード部121a、122aを覆い、第1及び第2リード部121a、122aが重畳する領域を全て覆うように形成されることができる。
絶縁層140は、第1及び第2外部電極131、132の間のセラミック素体110の第1面1を完全に埋め込むように形成されることができる。しかし、本発明はこれに限定されず、絶縁層140は第1及び第2リード部121a、122aが重畳する領域のみを覆うように形成され、第1及び第2外部電極131、132と所定の間隔をおいて形成されることができる。
このように形成される絶縁層140は、第1及び第2内部電極121、122と、第1及び第2外部電極131、132との間のショートを防止し、耐湿特性低下などの内部欠陥を防止する機能を果たすことができる。
図5は本発明の他の実施形態による積層セラミックキャパシタの第1及び第2内部電極を示す横断面図であり、図6は図5に第1及び第2外部電極と絶縁層が形成された構造を示す横断面図である。以下、上述した一実施形態と異なる構成要素を中心に説明し、同一の構成要素に対する詳細な説明は省略する。
図5及び図6を参照すると、本実施形態の積層セラミックキャパシタは、第1及び第2内部電極121、122の第1及び第2重畳増加部121b、122bの先端が外側に凸の曲面で形成されることができる。
この際、第1及び第2重畳増加部121b、122bを含む第1又は第2内部電極121、122の面積に非重畳領域である幅方向の第1及び第2マージン部111a、111bをそれぞれ加えた面積に対する非重畳領域である幅方向のマージン部のそれぞれの比率が0.3%以上であることができる。
万が一、第1及び第2重畳増加部121b、122bをそれぞれ含む第1及び第2内部電極121、122の面積に誘電体層111の非重畳領域である幅方向の第1及び第2マージン部111a、111bをそれぞれ加えた面積に対する非重畳領域である幅方向の第1及び第2マージン部111a、111bのそれぞれの比率が0.3%未満である場合には、幅方向のマージン部が狭すぎて第1及び第2重畳増加部121b、122bがそれぞれ第1及び第2リード部121a、122aに接触する可能性があってショート発生率が高くなり、外部電極に接触する面積が減少して電気的特性の散布が生じ得る。
以下、本発明の積層セラミックキャパシタを製造する方法に対する実施形態について説明する。
先ず、複数の第1及び第2セラミックシートを準備する。上記第1及び第2セラミックシートは、セラミック素体110の誘電体層111を形成するためのものであり、セラミック粉末、ポリマー及び溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレードなどの方法により、数μmの厚さを有するシート(sheet)状に製作することができる。
上記セラミック粉末は、チタン酸バリウム(BaTiO)系物質を含有することができる。しかし、本発明はこれに制限されず、上記セラミック粉末は、チタン酸バリウム(BaTiO)にカルシウム(Ca)及びジルコニウム(Zr)などが一部固溶された(Ba1−xCa)Tio、Ba(Ti1−yCa)O、(Ba1−xCa)(Ti1−y)Zr)O又はBa(Ti1−yZry)Oなどを含有することができる。
上記スラリーは、上記セラミック粉末物質にセラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤を配合し、バスケットミル(basket mill)を利用して製造することができる。
次に、上記第1及び第2セラミックシートの少なくとも一面に、所定の厚さ、例えば0.1〜2.0μmの厚さに導電性ペーストを印刷して第1及び第2内部電極121、122を形成する。
第1内部電極121は、第1リード部121aを上記第1セラミックシートの一端面を介して露出させ、第1リード部121aの一側角部には、上記第1セラミックシートが第1マージン部111aを有するように第1重畳増加部121bを形成することができる。
第2内部電極122は、第1リード部121aと互いに重畳する領域を有するとともに、上記第2セラミックシートの一端面を介して露出する第2リード部122aを有することができる。第2リード部122aの第1重畳増加部121bに対向する他側角部には、上記第2セラミックシートが第1マージン部111aと重畳しない第2マージン部111bを有するように第2重畳増加部122bを形成することができる。
上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などが挙げられ、上記導電性ペーストは、金属粉末、セラミック粉末及びシリカ(SiO)粉末などを含むことができる。
この際、第1及び第2重畳増加部121b、122bは、先端が平坦な傾斜面又は外側に凸の曲面を有するように形成することができる。
第1及び第2重畳増加部121b、122bをそれぞれ含む第1及び第2内部電極121、122の面積に非重畳領域である幅方向の第1及び第2マージン部111a、111bをそれぞれ加えた面積に対する非重畳領域である幅方向の第1及び第2マージン部111a、111bのそれぞれの比率が0.3%以上であることができる。
次に、第1及び第2内部電極121、122が形成された上記複数の第1及び第2セラミックシートを交互に積層し、積層方向から加圧して上記積層された第1及び第2セラミックシートと第1及び第2内部電極121、122とを互いに圧着させる。これにより、複数の誘電体層111と複数の第1及び第2内部電極121、122が交互に積層された積層体を構成する。
次に、上記積層体をそれぞれの積層セラミックキャパシタに対応する領域ごとに切断してチップ化し、切断したチップを高温で仮焼及び焼成してから研磨し、第1及び第2内部電極121、122を有するセラミック素体110を完成する。
次に、セラミック素体110の第1面1に、第1及び第2リード部121a、122aの露出する部分にそれぞれ接続して電気的に連結されるように第1及び第2外部電極131、132を形成する。
第1外部電極131は、セラミック素体110の第1面1における第1リード部121aの第2リード部122aと重畳しない領域に、セラミック素体110の厚さ方向に沿って垂直に長く形成することができる。
第2外部電極132は、セラミック素体110の第1面1における第2リード部122aの第1リード部121aと重畳しない領域に、セラミック素体110の厚さ方向に沿って垂直に長く形成することができる。
このような構成により、セラミック素体110の第1面1が基板などに実装するための実装面になることができる。
次に、セラミック素体110の第1面1に、第1及び第2リード部121a、122aの露出する部分を全て覆うようにセラミックスラリーを塗布して絶縁層140を形成する。上記スラリーを塗布する方法としては、例えば、スプレー方式又はローラーを利用する方法などが挙げられ、本発明はこれに限定されるものではない。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、請求の範囲に記載された本発明の技術的事項から外れない範囲内で多様な修正及び変形が可能であるということは、当該技術分野において通常の知識を有する者にとって自明であろう。
1 第1面
2 第2面
3 第3面
4 第4面
5 第5面
6 第6面
110 セラミック素体
111 誘電体層
111a、111b 第1及び第2マージン部
121、122 第1及び第2内部電極
121a、122a 第1及び第2リード部
121b、122b 第1及び第2重畳増加部
131、132 第1及び第2外部電極
140 絶縁層

Claims (7)

  1. 複数の誘電体層が積層されるセラミック素体と、
    前記複数の誘電体層上に交互に形成され、互いに重畳する領域を有する第1及び第2リード部をそれぞれ有しており、前記第1及び第2リード部が前記セラミック素体の一面に露出する複数の第1及び第2内部電極と、
    前記セラミック素体の一面に形成され、前記第1及び第2リード部とそれぞれ電気的に連結される第1及び第2外部電極と、
    前記セラミック素体の一面に、前記第1及び第2リード部の露出する部分を覆うように形成される絶縁層と、を含み、
    前記第1リード部は、前記セラミック素体の一面に露出する一側角部に先端が平坦な傾斜面のみからなる第1重畳増加部を有し、前記第2リード部は、前記セラミック素体の一面に露出する他側角部に先端が平坦な傾斜面のみからなる第2重畳増加部を有し、
    前記第1及び第2内部電極の面積に前記誘電体層の非重畳領域である幅方向のマージン部をそれぞれ加えた面積に対するそれぞれの幅方向のマージン部の比率が0.3%以上である、積層セラミックキャパシタ。
  2. 複数の誘電体層が積層されるセラミック素体と、
    前記複数の誘電体層上に交互に形成され、互いに重畳する領域を有する第1及び第2リード部をそれぞれ有しており、前記第1及び第2リード部が前記セラミック素体の一面に露出する複数の第1及び第2内部電極と、
    前記セラミック素体の一面に形成され、前記第1及び第2リード部とそれぞれ電気的に連結される第1及び第2外部電極と、
    前記セラミック素体の一面に、前記第1及び第2リード部の露出する部分を覆うように形成される絶縁層と、を含み、
    前記第1リード部は、前記セラミック素体の一面に露出する一側角部に先端が外側に凸の傾斜面からなる第1重畳増加部を有し、前記第2リード部は、前記セラミック素体の一面に露出する他側角部に先端が外側に凸の傾斜面からなる第2重畳増加部を有し、
    前記第1及び第2内部電極の面積に前記誘電体層の非重畳領域である幅方向のマージン部をそれぞれ加えた面積に対するそれぞれの幅方向のマージン部の比率が0.3%以上である、積層セラミックキャパシタ。
  3. 前記第1外部電極が前記第1リード部の前記第2リード部と重畳しない領域に連結され、前記第2外部電極が前記第2リード部の前記第1リード部と重畳しない領域に連結されることを特徴とする、請求項1または2に記載の積層セラミックキャパシタ。
  4. 第1セラミックシート上に前記第1セラミックシートの一面を介して第1リード部が露出するように第1内部電極を形成する段階と、
    第2セラミックシート上に前記第2セラミックシートの一面を介して前記第1リード部と互いに重畳する領域を有する第2リード部が露出するように第2内部電極を形成する段階と、
    前記第1及び第2内部電極が形成された前記第1及び第2セラミックシートを交互に複数個積層して焼成し、セラミック素体を形成する段階と、
    前記セラミック素体の一面に、前記第1及び第2リード部とそれぞれ電気的に連結されるように第1及び第2外部電極を形成する段階と、
    前記セラミック素体の一面に、前記第1及び第2リード部の露出する部分を覆うように絶縁層を形成する段階と、を含み、
    前記第1リード部は、前記第1セラミックシートの一面に露出する一側角部に先端が傾斜面のみからなる第1重畳増加部を形成し、前記第2リード部は、前記第2セラミックシートの一面に露出する他側角部に先端が傾斜面のみからなる第2重畳増加部を形成し、
    前記第1及び第2内部電極を形成する段階において、前記第1及び第2リード部の前記第1及び第2重畳増加部の先端を平坦な傾斜面に形成し、
    前記第1及び第2内部電極の面積に前記セラミックシートの非重畳領域である幅方向のマージン部をそれぞれ加えた面積に対するそれぞれの幅方向のマージン部の比率が0.3%以上である、積層セラミックキャパシタの製造方法。
  5. 第1セラミックシート上に前記第1セラミックシートの一面を介して第1リード部が露出するように第1内部電極を形成する段階と、
    第2セラミックシート上に前記第2セラミックシートの一面を介して前記第1リード部と互いに重畳する領域を有する第2リード部が露出するように第2内部電極を形成する段階と、
    前記第1及び第2内部電極が形成された前記第1及び第2セラミックシートを交互に複数個積層して焼成し、セラミック素体を形成する段階と、
    前記セラミック素体の一面に、前記第1及び第2リード部とそれぞれ電気的に連結されるように第1及び第2外部電極を形成する段階と、
    前記セラミック素体の一面に、前記第1及び第2リード部の露出する部分を覆うように絶縁層を形成する段階と、を含み、
    前記第1リード部は、前記第1セラミックシートの一面に露出する一側角部に先端が傾斜面のみからなる第1重畳増加部を形成し、前記第2リード部は、前記第2セラミックシートの一面に露出する他側角部に先端が傾斜面のみからなる第2重畳増加部を形成し、
    前記第1及び第2内部電極を形成する段階において、前記第1及び第2リード部の前記第1及び第2重畳増加部の先端を外側に凸の傾斜面に形成し、
    前記第1及び第2内部電極の面積に前記セラミックシートの非重畳領域である幅方向のマージン部をそれぞれ加えた面積に対するそれぞれの幅方向のマージン部の比率が0.3%以上である、積層セラミックキャパシタの製造方法。
  6. 前記第1及び第2外部電極を形成する段階において、前記第1外部電極は、前記セラミック素体の一面における前記第1リード部の前記第2リード部と重畳しない領域に、前記セラミック素体の厚さ方向に沿って形成され、前記第2外部電極は、前記セラミック素体の一面における前記第2リード部の前記第1リード部と重畳しない領域に、前記セラミック素体の厚さ方向に沿って形成されることを特徴とする、請求項4または5に記載の積層セラミックキャパシタの製造方法。
  7. 前記絶縁層を形成する段階において、前記絶縁層は、前記セラミック素体の一面に、前記第1及び第2リード部の露出する部分を全て覆うようにセラミックスラリーを塗布して形成されることを特徴とする、請求項4または5に記載の積層セラミックキャパシタの製造方法。
JP2013002411A 2012-12-11 2013-01-10 積層セラミックキャパシタ及びその製造方法 Active JP5628351B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0143470 2012-12-11
KR1020120143470A KR101422945B1 (ko) 2012-12-11 2012-12-11 적층 세라믹 커패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2014160691A JP2014160691A (ja) 2014-09-04
JP5628351B2 true JP5628351B2 (ja) 2014-11-19

Family

ID=50880708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013002411A Active JP5628351B2 (ja) 2012-12-11 2013-01-10 積層セラミックキャパシタ及びその製造方法

Country Status (5)

Country Link
US (1) US8913367B2 (ja)
JP (1) JP5628351B2 (ja)
KR (1) KR101422945B1 (ja)
CN (1) CN103871734B (ja)
TW (1) TWI490897B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013703A (ko) 2014-07-28 2016-02-05 삼성전기주식회사 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기
JP6302455B2 (ja) * 2015-12-07 2018-03-28 太陽誘電株式会社 積層セラミックコンデンサ
KR101823224B1 (ko) 2016-02-03 2018-01-29 삼성전기주식회사 칩 전자부품 및 그 실장 기판
KR101892802B1 (ko) * 2016-04-25 2018-08-28 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102538906B1 (ko) * 2017-09-27 2023-06-01 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR102224309B1 (ko) * 2019-12-12 2021-03-08 삼성전기주식회사 코일 부품

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127327U (ja) * 1984-07-25 1986-02-18 東北金属工業株式会社 積層セラミツク部品
JPH10289837A (ja) 1997-04-15 1998-10-27 Murata Mfg Co Ltd 積層電子部品
JP3309813B2 (ja) 1998-10-06 2002-07-29 株式会社村田製作所 積層コンデンサ
JP2002299152A (ja) 2001-03-29 2002-10-11 Kyocera Corp コンデンサ
JP4753275B2 (ja) 2003-01-27 2011-08-24 株式会社村田製作所 積層セラミック電子部品
US6829134B2 (en) 2002-07-09 2004-12-07 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing the same
JP4864271B2 (ja) 2002-10-17 2012-02-01 株式会社村田製作所 積層コンデンサ
JP2004140211A (ja) * 2002-10-18 2004-05-13 Murata Mfg Co Ltd 積層コンデンサ
JP2006013383A (ja) * 2004-06-29 2006-01-12 Tdk Corp 積層コンデンサ
JP4992523B2 (ja) 2007-04-06 2012-08-08 株式会社村田製作所 積層セラミック電子部品およびその製造方法
WO2009001842A1 (ja) * 2007-06-27 2008-12-31 Murata Manufacturing Co., Ltd. 積層セラミック電子部品及びその実装構造
JP2009026872A (ja) 2007-07-18 2009-02-05 Taiyo Yuden Co Ltd 積層コンデンサ
JP4953988B2 (ja) * 2007-08-29 2012-06-13 京セラ株式会社 積層コンデンサおよびコンデンサ実装基板
JP4428446B2 (ja) * 2007-12-28 2010-03-10 Tdk株式会社 積層コンデンサ
JP5532027B2 (ja) * 2010-09-28 2014-06-25 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5566274B2 (ja) * 2010-11-26 2014-08-06 京セラ株式会社 積層型電子部品

Also Published As

Publication number Publication date
TWI490897B (zh) 2015-07-01
JP2014160691A (ja) 2014-09-04
TW201423793A (zh) 2014-06-16
KR101422945B1 (ko) 2014-07-23
KR20140075273A (ko) 2014-06-19
US8913367B2 (en) 2014-12-16
CN103871734A (zh) 2014-06-18
US20140160616A1 (en) 2014-06-12
CN103871734B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
JP5529298B1 (ja) 積層セラミックキャパシタ及びその製造方法
KR101422946B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP6278595B2 (ja) 積層セラミック電子部品及びその製造方法
JP2014165489A (ja) 積層セラミックキャパシタ及びその製造方法
US10170246B2 (en) Capacitor component with metallic protection pattern for improved mechanical strength and moisture proof reliability
JP5489023B1 (ja) 積層セラミックキャパシタ及びその製造方法
JP2015173292A (ja) 積層セラミックキャパシタ及びその製造方法
JP5628351B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101792280B1 (ko) 스택형 적층 세라믹 전자 부품, 스택형 적층 세라믹 전자 부품 모듈 및 그 제조 방법
KR101452070B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
CN103854851A (zh) 多层陶瓷电容器及安装有多层陶瓷电容器的电路板的安装结构
US10593477B2 (en) Capacitor component
US20140085852A1 (en) Multilayer ceramic electronic component
KR102192426B1 (ko) 커패시터 부품 및 그 제조 방법
KR20190023594A (ko) 적층형 커패시터 및 그 실장 기판
JP2022101469A (ja) 積層型電子部品
US20140138137A1 (en) Array type multilayer ceramic electronic component, mounting structure of circuit board having array type multilayer ceramic electronic component mounted thereon, and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140725

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141001

R150 Certificate of patent or registration of utility model

Ref document number: 5628351

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250