CN103854851A - 多层陶瓷电容器及安装有多层陶瓷电容器的电路板的安装结构 - Google Patents

多层陶瓷电容器及安装有多层陶瓷电容器的电路板的安装结构 Download PDF

Info

Publication number
CN103854851A
CN103854851A CN201310067413.7A CN201310067413A CN103854851A CN 103854851 A CN103854851 A CN 103854851A CN 201310067413 A CN201310067413 A CN 201310067413A CN 103854851 A CN103854851 A CN 103854851A
Authority
CN
China
Prior art keywords
layer
internal electrode
main body
ceramic capacitor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310067413.7A
Other languages
English (en)
Other versions
CN103854851B (zh
Inventor
安永圭
朴兴吉
金斗永
朴祥秀
朴珉哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103854851A publication Critical patent/CN103854851A/zh
Application granted granted Critical
Publication of CN103854851B publication Critical patent/CN103854851B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明是多层陶瓷电容器及安装有多层陶瓷电容器的电路板的安装结构。提供了一种多层陶瓷电容器,包括:陶瓷主体;具有多个第一和第二内部电极的有源层,这多个第一和第二内部电极通过陶瓷主体的两个端表面交替地暴露并且其中间具有介电层来形成电容;分别形成于有源层上方和下方的上覆盖层和下覆盖层;覆盖陶瓷主体两个端表面的第一和第二外部电极;多个从第一和第二外部电极延展出的第一和第二虚拟电极;以及多个在有源层内连接第一内部电极与第一虚拟电极或第二内部电极与第二虚拟电极的压电元件,该压电元件具有比介电层更高的介电常数。

Description

多层陶瓷电容器及安装有多层陶瓷电容器的电路板的安装结构
相关申请的交叉引用
本申请要求申请号为No.10-2012-0136771、申请日为2012年11月29日提交的韩国专利申请的优先权,其公开的内容作为参考并入本发明。
技术领域
本发明涉及多层陶瓷电容器以及其上安装了多层陶瓷电容器的电路板的安装结构。
背景技术
多层陶瓷电容器,作为一种类型的多层电子芯片元件,是一种安装于诸如包括液晶显示屏(LCD)和等离子显示板(PDP)的图像设备、计算机、个人数字助理(PDA)、移动电话等各种电子产品的印刷电路板上的并且在其上完成充电或放电的芯片型电容器。
多层陶瓷电容器(MLCC)由于具有紧凑、高电容和易于安装的优点而被用作各种电子产品中的部件。
多层陶瓷电容器可以具有如下结构:多个介电层和具有不同极性并布置于各介电层之间的多个内部电极彼此交替地层叠。
由于介电层具有压电属性和电致伸缩属性,所以压电现象会发生,因此当交流(AC)或直流(DC)电压施加于多层陶瓷电容器时会导致内部电极间的震动。
这种震动通过多层陶瓷电容器的内部电极向该多层陶瓷电容器安装于其上的印刷电路板传递,并且整个印刷电路板成为声音反射面来生成如同噪声的震动声音。
这种震动声音可以位于20至20000Hz的可听范围之内,并且该震动声音会带给听者如同噪声的不愉快的感觉。
为了减少这种声音噪声,已经对形成于多层陶瓷电容器中的内部电极被安装于印刷电路板上的安装方向进行了研究。
更具体地说,多层陶瓷电容器以内部电极与印刷电路板呈垂直方向安装于印刷电路板时,与多层陶瓷电容器以内部电极与印刷电路板呈水平方向安装于印刷电路板时相比,声音噪声被进一步减少。
然而,即使通过将多层陶瓷电容器以其内部电极垂直于印刷电路板的方式安装于印刷电路板上来测量声音噪声,该噪声仍然具有预定的级别。因此,需要有新的减少声音噪声的措施。
发明内容
本发明的一个方面提供了可以降低噪声的新方法,该噪声是由当多层陶瓷电容器被安装于印刷电路板上时多层陶瓷电容器中的压电现象引起的震动而生成的。
根据本发明的一个方面,提供了一种多层陶瓷电容器,包括:陶瓷主体,该陶瓷主体具有层叠于该陶瓷主体中的多个介电层;有源层,该有源层包括多个第一内部电极和第二内部电极,其中该多个第一内部电极和第二内部电极通过陶瓷主体的两个端表面而交替地暴露并且它们之间有介电层插入从而形成电容;上覆盖层和下覆盖层,该上覆盖层形成于有源层的上方和下覆盖层形成于有源层的下方;第一外部电极和第二外部电极,该第一外部电极和第二外部电极覆盖陶瓷主体的两个端表面;多个第一虚拟电极(dummyelectrode)和第二虚拟电极,该多个第一虚拟电极和第二虚拟电极在有源层内部在长度方向上分别从第一外部电极和第二外部电极向内部部分延展从而对立于第一内部电极和第二内部电极;以及多个压电元件,该多个压电元件在有源层内部将第一内部电极与第一虚拟电极或者第二内部电极与第二虚拟电极分别连接,该压电元件具有比介电层更高的介电常数。
压电元件可以既形成在第一内部电极与第一虚拟电极之间又可以形成在第二内部电极与第二虚拟电极之间。
下覆盖层可以比上覆盖层厚,并且当陶瓷主体的总厚度的1/2被指定为A、下覆盖层的厚度被指定为B、有源层的总厚度的1/2被指定为C以及上覆盖层的厚度被指定为D时,有源层的中心偏离陶瓷主体的中心的偏离比值(B+C)/A可以满足1.064≤(B+C)/A≤1.745。
在这里,上覆盖层的厚度(D)与下覆盖层的厚度(B)的比值D/B可以满足0.021≤D/B≤0.421。
在这里,下覆盖层的厚度(B)与陶瓷主体的厚度的1/2(A)的比值B/A可以满足0.220≤B/A≤1.522。
在这里,有源层的总厚度的1/2(C)与下覆盖层的厚度(B)的比值C/B可以满足0.147≤C/B≤3.843。
下覆盖层可以包括虚拟图样(dummy pattern),该虚拟图样包括分别在长度方向上从第一和第二外部电极向内延展从而彼此对立的第一和第二虚拟图样。
第一和第二虚拟图样可以具有相同的长度。
多层陶瓷电容器还可以包括压电元件,该压电元件在下覆盖层内部将第一和第二虚拟图样连接,该压电元件具有比下覆盖层的介电层更高的介电常数。
下覆盖层可以由具有比陶瓷主体的介电层更高的介电常数的材料形成。
在这里,当电压被施加时,由于发生在有源层中心的变形率与发生在下覆盖层的变形率的不同,所以形成于陶瓷主体的两个端表面中的变曲点(point of inflection)可以在对应于或低于陶瓷主体的厚度中心的高度处形成。
根据本发明的另一个方面,提供一种其上安装了多层陶瓷电容器的电路板的安装结构,该安装结构包括:印刷电路板,在该印刷电路板上形成有第一和第二电极焊盘;以及安装于该印刷电路板上的多层陶瓷电容器,其中该多层陶瓷电容器包括:陶瓷主体,该陶瓷主体具有层叠于其中的多个介电层;有源层,该有源层包括多个第一内部电极和第二内部电极,其中该第一内部电极和第二内部电极通过陶瓷主体的两个端表面交替地暴露并且它们之间有介电层插入从而形成电容;上覆盖层,该上覆盖层形成于有源层的上方;下覆盖层,该下覆盖层形成于有源层的下方;第一外部电极和第二外部电极,该第一外部电极和第二外部电极形成在陶瓷主体的两个端表面上,同时与第一和第二内部电极的暴露部分电气连接以及与第一和第二电极焊盘焊接连接;多个第一虚拟电极和第二虚拟电极,该多个第一虚拟电极和第二虚拟电极在有源层内部在长度方向上分别从第一外部电极和第二外部电极向内部部分延展从而对立于第一内部电极和第二内部电极;以及多个压电元件,该多个压电元件在有源层内部将第一内部电极与第一虚拟电极或者第二内部电极与第二虚拟电极分别连接,该压电元件具有比介电层更高的介电常数,以及其中当陶瓷主体的总厚度的1/2被指定为A、下覆盖层的厚度被指定为B、有源层的总厚度的1/2被指定为C、上覆盖层的厚度被指定为D时,有源层的中心偏离陶瓷主体的中心的偏离比值(B+C)/A可以满足1.064≤(B+C)/A≤1.745。
在这里,当电压被施加时,由于发生在有源层中心的变形率与发生在下覆盖层的变形率不同,所以形成于陶瓷主体的两个端表面中的变曲点可以形成于对应于或低于焊接高度的高度处。
附图说明
本发明的上述及其他方面、特征和其他优点将从下面结合附图的详细描述中得到清楚的了解,其中:
图1是示意性地示出了根据本发明第一实施方式的多层陶瓷电容器的部分切割透视图;
图2是示出了图1所示的多层陶瓷电容器以其长度方向切割的截面视图;
图3是示意性地示出了根据本发明第二实施方式的多层陶瓷电容器的部分切割示意图;
图4是示出了图3所示的多层陶瓷电容器以其长度方向切割的截面视图;
图5是示意性地示出了图3所示的多层陶瓷电容器以其长度方向切割的截面视图,以说明多层陶瓷电容器内的各元件间的尺寸关系;
图6是示出了根据本发明第三实施方式的多层陶瓷电容器以其长度方向切割的截面视图;
图7是示出了根据本发明第四实施方式的多层陶瓷电容器以其长度方向切割的截面视图;
图8是示出了根据本发明第二实施方式的多层陶瓷电容器被安装于印刷电路板上的状态的透视图;
图9是示出了图8所示的多层陶瓷电容器和印刷电路板以长度方向切割的截面视图;以及
图10是示意性地示出了根据本发明第二实施方式的多层陶瓷电容器当被安装于印刷电路板上时在被施加电压时被变形的状态的截面视图。
具体实施方式
下面将参照附图具体描述本发明的实施方式。本发明可以通过不同的形式被实施,本发明的范围不应该被解释为局限于本文所阐述的实施方式。相反地,提供这些实施方式以便本公开将是透彻和全面的,并将向本领域技术人员充分传达本发明的范围。
在附图中,为了清晰起见,形状和尺寸可以被放大,而且相同的参考标号将被用于自始至终指定相同或者类似的部件。
当为了明确地描述本发明的实施方式而定义正六面体时,在附图中所示的L、W和T分别指示长度、宽度和厚度方向。在这里,厚度方向可被用于指介电层堆叠的层叠方向。
此外,在本发明的实施方式中,在陶瓷主体的长度方向上在其上形成第一和第二外部电极的表面被定义为端表面,并且与端表面垂直相交的表面被定义为侧表面。
多层陶瓷电容器
参照图1和图2,根据本发明第一实施方式的多层陶瓷电容器1可以包括:陶瓷主体110;具有多个第一内部电极121和多个第二内部电极122的有源层115;分别形成于有源层115的上方的上覆盖层112和有源层115的下方的下覆盖层113;以及被形成以覆盖陶瓷主体110的两个端表面的第一外部电极131和第二外部电极132。
多个第一虚拟电极123和多个第二虚拟电极124可以形成于有源层115的内部,以便它们在长度方向上分别地从第一外部电极131和第二外部电极132向内延展从而与第一内部电极121和第二内部电极122相对立。
压电元件125形成于有源层115的内部,以便分别将第一内部电极121与第一虚拟电极123或者第二内部电极122与第二虚拟电极124彼此连接。
在本实施方式中,具有高介电常数的压电元件125被形成以便使第一内部电极121与第一虚拟电极123彼此连接以及使第二内部电极122与第二虚拟电极124彼此连接,然而本发明并不仅限于此。在必要时可以适当地改变压电元件125。例如,压电元件125可以将第一内部电极121与第一虚拟电极123彼此连接而第二内部电极122与第二虚拟电极124之间保持间隙,或者将第二内部电极122与第二虚拟电极124彼此连接而第一内部电极121与第一虚拟电极123之间保持间隙。
压电元件125可以由具有比组成介电层111的材料更高介电常数或者更高压电性的材料形成。
陶瓷主体110可以通过层叠和烧制多个介电层111而形成。陶瓷主体110的堆叠介电层111的形状、尺寸和堆叠数量不受到本实施方式的描述的限制。
组成陶瓷主体110的多个介电层111处于烧结状态,并且临近的介电层111之间的边界会彼此间整合,从而在没有扫描电子显微镜(SEM)的情况下难以辨别彼此。
陶瓷主体110可以包括有助于电容器的电容形成的有源层115、以及分别形成于有源层115的上方作为上边缘部分的上覆盖层112和形成于有源层115的下方的作为下边缘部分的下覆盖层113。
有源层115可以通过伴随着在第一内部电极和第二内部电极之间插入介电层111来多次层叠多个第一内部电极121和第二内部电极122而形成。
在这里,介电层111的厚度可根据多层陶瓷电容器100的电容设计而有选择地改变,并且每层的厚度在烧制后可以是0.01至1.00μm,但本发明并不仅限于此。
此外,介电层111可以包括具有高介电常数的陶瓷粉末,例如基于钛酸钡(BaTiO3)的粉末或者基于钛酸锶(SrTiO3)的粉末,但本发明并不仅限于此。
第一内部电极121和第二内部电极122是具有不同极性的成对电极,并且可以在第一内部电极121和第二内部电极122在层叠方向上交替地通过介电层111的两个端表面暴露时,通过在介电层111上印刷预定厚度的包含导电金属的导电胶而形成。第一内部电极121和第二内部电极122可以通过在它们之间放置的介电层111而彼此电绝缘。
第一内部电极121和第二内部电极122可以通过其经由陶瓷主体110的两个端表面交替地暴露的部分,电连接至第一外部电极131和第二外部电极132。
因此,当电压被施加于第一外部电极131和第二外部电极132时,电荷被存储于面向彼此的第一内部电极121和第二内部电极122之间。在这里,多层陶瓷电容器100的电容量与第一内部电极121和第二内部电极122的重叠区域的面积成比例。
第一内部电极121和第二内部电极122各自的厚度可以依据其用途而被确定,例如,考虑到陶瓷主体110的尺寸可被设定为位于0.2至1.0μm的范围内。然而,本发明并不仅限于此。
此外,包含于用于形成第一内部电极121和第二内部电极122的导电胶内的导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)或其合金,然而本发明并不仅限于此。
此外,导电胶可以通过丝网印刷方法(一种凹印方法)或类似方法印刷,然而本发明并不仅限于此。
第一虚拟电极123和第二虚拟电极124可以位于与有源层115内部的第一内部电极121和第二内部电极122相同的平面上。第一虚拟电极123和第二虚拟电极124可以经由与形成第一内部电极121和第二内部电极122相同的方法,通过在介电层111上印刷预定厚度的包含导电金属的导电胶而形成。在这里,第一虚拟电极123和第二虚拟电极124可以通过端表面交替地被暴露,其中该端表面与暴露介电层111的第一内部电极121和第二内部电极122的表面相对立。
因此,第一内部电极121与第一虚拟电极123之间的间隔以及第二内部电极122与第二虚拟电极124之间的间隔可以在其层叠方向上被抵消。在本实施方式中,压电元件125可以被形成于虚拟电极与内部电极之间的各个间隔中。
当电场在多层陶瓷电容器的长度方向上被施加于多层陶瓷电容器的边缘部分时,由于泊松效应,第一虚拟电极123和第二虚拟电极124在相反的方向上延展到在陶瓷电容器的长度方向上位于第一外部电极131和第二外部电极132的头部分中的收缩(shrinkage)处。因此,这种延展被第一外部电极131和第二外部电极132的收缩所抵消,因此减少了在第一外部电极131和第二外部电极132的头部分处生成的震动,从而进一步地降低了声音噪声。
此外,压电元件125是具有比介电层111更高的介电常数的高介电材料,其可以通过在组成介电层的陶瓷粉末中改变添加剂的种类和数量而形成。
当这些压电元件125形成后,它们的烧制条件需要被适当地控制来防止无烧制或分层的发生。
当这些压电元件125分别将第一内部电极121和第一虚拟电极123连接在一起以及将第二内部电极122和第二虚拟电极124连接在一起时,在有电压施加的情况下,它们在相反的方向上延展到在长度方向上位于第一外部电极131和第二外部电极132的头部分中的收缩处,因而这种延展被第一外部电极131和第二外部电极132的收缩所抵消,因此减小了在第一外部电极131和第二外部电极132的头部分处生成的震动,从而进一步地降低了声音噪声。
第一外部电极131和第二外部电极132可以由包含导电金属的导电胶形成。该导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)、金(Au)或者其合金,但本发明并不仅限于此。
图3和图4示出了根据本发明第二实施方式的多层陶瓷电容器100,其中下覆盖层113具有比上覆盖层112更大的厚度。
在这里,上覆盖层112和下覆盖层113可以具有与介电层111相同的材料和配置,除了内部电极被包含在介电层中之外。
参照图3和图4,上覆盖层112和下覆盖层113可以分别通过在厚度方向上在有源层115的上表面和下表面上层叠一个介电层或两个或更多个介电层而形成。上覆盖层112和下覆盖层113主要用于防止第一内部电极121和第二内部电极122由于物理或化学应力而损坏。
此外,可以通过在下覆盖层113中增加比上覆盖层112更多的的介电层层叠数量来使下覆盖层113比上覆盖层112的厚度更大。
下面将描述根据本发明第二实施方式的包含在多层陶瓷电容器100中的部件的尺寸之间的关系以及声音噪声。
参照图5,陶瓷主体110的总厚度的1/2被指定为A,下覆盖层113的厚度被指定为B,有源层115的总厚度的1/2被指定为C,以及上覆盖层112的厚度被指定为D。
在这里,陶瓷主体110的总厚度指的是从陶瓷主体110的顶面(ST)到底面(SB)之间的距离。有源层115的总厚度指的是从位于有源层115最顶端部分的第一内部电极121的上表面到位于有源层115最底端部分的第二内部电极122的下表面的距离。
此外,下覆盖层113的厚度(B)指的是在有源层115的厚度方向上位于有源层115的最底端部分的第二内部电极122的下表面与陶瓷主体110的底面(SB)之间的距离,以及上覆盖层112的厚度(D)指的是在有源层115的厚度方向上位于有源层115的最顶端部分的第一内部电极121的上表面与陶瓷主体110的顶面(ST)之间的距离。
当具有不同极性的电压被施加至形成于多层陶瓷电容器100的两个端部处的第一外部电极131和第二外部电极132时,由于介电层111的反压电效应,陶瓷主体110在其厚度方向上延展和收缩,并且由于泊松效应,陶瓷主体110的长度方向上的第一外部电极131和第二外部电极132的两个端部在与陶瓷主体110的厚度方向上的延展和收缩相反的方向上延展和收缩。
在这里,有源层115的中心对应着第一外部电极131和第二外部电极132在其长度方向上的两个端部部分,其中相对最大的延展和收缩发生于此,并且成为导致声音噪声的因素。
也就是说,在本实施方式中,为了降低声音噪声,在电压被施加时,由于发生在有源层115的中心(CLA)的变形率和发生在下覆盖层113的变形率之间的不同而导致在陶瓷主体110的两个端表面上形成的变曲点(PI)可以在其厚度方向上在对应于或低于陶瓷主体110中心(CLC)的高度处形成。
在这里,为了进一步降低声音噪声,有源层115的中心(CLA)偏离陶瓷主体110的中心(CLC)的偏离比值(B+C)/A满足1.064≤(B+C)/A≤1.745。
此外,上覆盖层112的厚度(D)和下覆盖层113的厚度(B)的比值D/B可以满足0.021≤D/B≤0.421。
此外,下覆盖层113的厚度(B)和陶瓷主体110的厚度的1/2(A)的比值B/A可以满足0.220≤B/A≤1.522。
此外,有源层115的厚度的1/2(C)和下覆盖层113的厚度(B)的厚度的比值C/B可以满足0.147≤C/B≤3.843。
多层陶瓷电容器的改装
图6示出了根据本发明第三实施方式的多层陶瓷电容器。
在这里,由于陶瓷主体110的介电层111、第一内部电极121和第二内部电极122、上覆盖层112和下覆盖层113、第一外部电极131和第二外部电极132、以及第一虚拟电极123和第二虚拟电极124的结构与前述实施方式的结构相同,所以它们的具体描述将被省略以避免重复,而且将仅描述与前述实施方式相比有变化的结构。
参照图6,根据本实施方式的多层陶瓷电容器还可以包括多个在陶瓷主体110的厚度方向上形成于下覆盖层113内部的虚拟图样126。
虚拟图样126可以包括多个第一虚拟图样126a和第二虚拟图样126b,该第一虚拟图样126a和第二虚拟图样126b分别在陶瓷主体110的长度方向上从第一外部电极131和第二外部电极132向内延展,来分别地彼此对立,并在厚度方向上其之间留有预定的间隔。
在这里,各个第一虚拟图样126a和第二虚拟图样126b可以具有相同的长度,并且在陶瓷主体110的长度方向上的下覆盖层113的中心中在厚度方向上形成间隙。
当虚拟图样126进一步在下覆盖层113内部形成时,生成于多层陶瓷电容器中的震动向印刷电路板的传递可以被有效地避免,从而进一步降低声音噪声。
在这里,下覆盖层113内部的虚拟图样126的总厚度可以是下覆盖层113的厚度的大约80%。
图7示出了根据本发明第四实施方式的多层陶瓷电容器。
在这里,由于陶瓷主体110的介电层111、第一内部电极121和第二内部电极122、上覆盖层112和下覆盖层113、第一外部电极131和第二外部电极132、以及第一虚拟电极123和第二虚拟电极124的结构与前述实施方式的结构相同,所以它们的具体描述将被省略以避免重复,而且将仅描述与前述实施方式相比有变化的结构。
参照图7,根据本实施方式的多层陶瓷电容器还可以包括在陶瓷主体110的厚度方向上形成于下覆盖层113内部的多个虚拟图样126。
虚拟图样126可以包括以预定的间隔在厚度方向上形成的第一虚拟图样126a和第二虚拟图样126b,该多个第一虚拟图样126a和多个第二虚拟图样126b分别在长度方向上从第一外部电极131和第二外部电极132向内延展,从而在彼此中间留有间隙地彼此对立。
在这里,每个压电元件127可以形成于第一虚拟图样126a与第二虚拟图样126b之间的间隙中,从而在下覆盖层113内部将第一虚拟图样126a和第二虚拟图样126b彼此连接。
压电元件127可以由具有比组成下覆盖层113的介电层更高的介电常数或更高的压电性的材料形成,并且在必要时,可以由与将有源层115内的第一内部电极121或第二内部电极122和第一虚拟电极123或第二虚拟电极124连接的压电元件126相同的材料形成。
当如上所述那样虚拟图样126被进一步在下覆盖层113内部形成时,生成于多层陶瓷电容器内的震动向印刷电路板的传递可以被有效地避免,从而进一步降低声音噪声。
此外,压电元件127在相反的方向上延展到在长度方向上位于第一外部电极131和第二外部电极132的头部分处的收缩,因此抑制了生成于第一外部电极131和第二外部电极132的头部分处的震动,从而进一步降低了声音噪声。
同时,并非在第一虚拟图样126a和第二虚拟图样126b之间形成压电元件127,而是整个下覆盖层113可以由具有比陶瓷主体110的介电层111更高介电常数和更高压电性的材料(也就是说,与压电元件127的材料相同的材料)形成。
实验举例
根据本发明创造性示例和比较性示例的多层陶瓷电容器以如下方式制造。
首先,在承载膜上涂覆并干燥包含例如钛酸钡(BaTiO3)粉末等粉末的料浆,来准备1.8μm厚的多个陶瓷胚片(ceramic green sheet)。
接下来,通过使用丝网(screen)等在陶瓷胚片上涂覆用于内部电极的包含镍的导体胶来形成内部电极。
陶瓷胚片以大约370层的总量进行层叠,同时不具有内部电极形成于其中的陶瓷胚片的下方相比于具有内部电极形成于其中的陶瓷胚片的上方有更多的层压。该层叠能够在85℃下在1000kgf/cm2的压力条件下承受等静压。
接下来,完成了压制的陶瓷层叠被切割为单独的芯片,之后在230℃的大气环境中对切割后的芯片进行60个小时的去粘结剂处理(debindering)。
接下来,所得到的芯片在比Ni/NiO的均衡氧局部压力(partial pressure)低的10-11atm(大气压)至10-10atm氧局部压力下在还原大气(reducingatmosphere)中被烧制,从而使得内部电极在1200℃下不被氧化,并且之后进行外部电极形成工艺、电镀工艺等,藉此制造多层陶瓷电容器。
在这里,多层陶瓷电容器在烧制后的芯片尺寸大约是1.64mm×0.88mm(L×W,1068尺寸)。这里,在长×宽(L×W)的情况下,容差位于±0.1mm范围内,并且当满足该范围时由实验来测量声音噪声。
表1
Figure BDA00002880036200141
上述表1示出了如图5所示的基于通过使用扫描电子显微镜(SEM)扫描陶瓷主体110的横截面得到的图像而测得的多层陶瓷电容器100的各部分的尺寸数据,其中该横截面是通过在多层陶瓷电容器100的陶瓷主体110的宽度方向(W)的中心部分处在长度方向(L)和厚度方向(T)上切割得到的。
如上面所描述的,陶瓷主体110的总厚度的1/2被指定为A,下覆盖层113的厚度被指定为B,有源层115的总厚度的1/2被指定为C,以及上覆盖层112的厚度被指定为D。
为了测量声音噪声,当样本的上方和下方彼此有所区别时,每个用于噪声测量的基底的一个样本(多层陶瓷电容器)被安装于印刷电路板上,并且接下来印刷电路板被安装于测量夹具上。
此外,DC电压和电压变化通过使用DC电源和函数发生器被施加至安装在测量夹具上的样本的两个端子上。
此外,通过直接安装于印刷电路板上的麦克风测量声音噪声。
在上述表1中,样本38是具有对称覆盖结构的比较性例子,其中下覆盖层113的厚度(B)等于上覆盖层112的厚度(D)并且在有源层115中没有形成虚拟电极123和124以及压电元件125。
在这里,样本38中的声音噪声值43.8db是用于与接下来描述的比较性例子以及创造性例子(comparative example)相比较的标准值。
样本45是具有对称性覆盖层结构的比较性例子,其中下覆盖层113的厚度(B)等于上覆盖层112的厚度(D),并且在有源层115中形成了虚拟电极123和124但没有形成压电元件125。可以确定的是,当与样本38比较时,声音噪声值轻微地降低至40.4db,但仍表明了相对高的数值。
样本1至3是本发明第一实施方式的创造性例子,其具有对称性覆盖层结构,其中下覆盖层113的厚度(B)类似于上覆盖层112的厚度(D),并且在有源层115中形成了虚拟电极123和124以及压电元件125。
在这里,样本1的声音噪声值是37.0db,其中当与样本38和45相比较时,其降至40db或更低。
此外,可以看到的是,当上覆盖层112和下覆盖层113的厚度以同样本1相同的增长速率增长时,样本2和样本3的声音噪声值分别是34.1db和31.8db,与样本1相比有了进一步的降低。
作为比较性例子的样本4至13具有的结构为上覆盖层112的厚度(D)大于下覆盖层113的厚度(B),并且多层陶瓷电容器中的元件之间的尺寸关系背离了根据本发明实施方式的数值范围。
作为创造性例子的样本16至34具有根据本发明第二实施方式的下覆盖层113的厚度(B)大于上覆盖层112的厚度(D)的结构;多层陶瓷电容器中的元件之间的尺寸关系满足根据本发明实施方式的所有数值范围;并且在有源层115中形成有虚拟电极123和124以及压电元件125。
当(B+C)/A值几乎为1时,可以看出的是,有源层115的中心没有显著地偏离于陶瓷主体110的中心。
在具有覆盖层对称的结构即下覆盖层113的厚度(B)等于或几乎类似于上覆盖层112的厚度(D)的样本1至3和38中,(B+C)/A值等于或接近1。
此外,当(B+C)/A值大于1时,意味着有源层115的中心向上偏离于陶瓷主体110的中心。当(B+C)/A值小于1时,意味着有源层115的中心向下偏离于陶瓷主体110的中心。
此外,在样本16至37中,有源层115的中心偏离于陶瓷主体110的中心的比值(B+C)/A满足1.064≤(B+C)/A,可以确定的是他们的声音噪声值显著地降低至30db以下。
此外,在样本1至15中,有源层115的中心偏离于陶瓷主体110的中心的比值(B+C)/A在1.064以下,这些样本具有的结构为有源层115的中心几乎没有偏离于陶瓷主体110的中心或者有源层115的中心向下偏离于陶瓷主体110的中心。
在这里可以确定的是,(B+C)/A值低于1.064的样本1至15具有30db或更高的声音噪声值,其仍然高于样本16至37的声音噪声值。
同时,可以确定的是,在样本35至37中,有源层115的中心偏离于陶瓷主体110的中心的比值(B+C)/A高于1.745,声音噪声值明显地降低至30db或更低,但该电容量与目标电容量相比是低的,导致了次品电容。
标记在样本35至37的电容完成率(也就是说,电容量与目标电容量的比值)中的表达“否(NG)”指在目标电容量值为100%时,参照目标电容量的电容量值低于80%的次品电容。
因此,可以看出,有源层115的中心偏离于陶瓷主体110的中心的比值(B+C)/A的满意数值范围是1.064≤(B+C)/A≤1.745。
作为比较性例子的样本39至40具有下覆盖层113的厚度(B)大于上覆盖层112的厚度(D)的结构,并且多层陶瓷电容器中的元件之间的尺寸关系满足本发明的所有数值范围,但没有在有源层115中形成虚拟电极123和124以及压电元件125,可以看到的是,其声音噪声值为30db或更高,这仍高于样本16至37的声音噪声值。
同时,可以看出的是,在声音噪声值降至30db或以下的创造性例子的情况下,上覆盖层112的厚度(D)与下覆盖层113的厚度(B)的比值D/B满足D/B≤0.421。
反之,可以看出的是,在比较性例子(样本1至15)中上覆盖层112的厚度(D)与下覆盖层113的厚度(B)的比值D/B高于0.421的情况下,声音噪声值仍然高。
尤其是,D/B值为0.550从而脱离了本发明的数值范围的样本15具有的结构为下覆盖层113的厚度(B)大于上覆盖层112的厚度(D),但其声音噪声值为33.1db,并且因此声音噪声降低效果并不大。
此外,在样本35至37中上覆盖层112的厚度(D)与下覆盖层113的厚度(B)的比值D/B低于0.021的情况下,下覆盖层113的厚度(B)过度大于上覆盖层112的厚度(D),因此会发生裂缝或分层,并且与目标电容量相比电容量会低,导致次品电容。
因此,可以确定的是,上覆盖层112的厚度(D)与下覆盖层113的厚度(B)的比值D/B的满意数值范围可以是0.021≤D/B≤0.421。
此外,可以看出,在声音噪声值降至30db或更低的创造性例子的情况下,下覆盖层113的厚度(B)与陶瓷主体110的厚度(A)的比值B/A以及有源层115的厚度(C)与下覆盖层113的厚度(B)的比值C/B分别满足0.220≤B/A≤1.522以及0.147≤C/B≤3.843。
反之,可以看出,在与目标电容量相比电容量低从而导致次品电容的样本35至37的情况下,下覆盖层113的厚度(B)与陶瓷主体110的厚度(A)的比值B/A高于1.522并且有源层115的厚度(C)与下覆盖层113的厚度(B)的比值C/B低于0.147。
尤其是,可以看出,B/A值为0.059并且C/B值为16.465从而脱离了本发明的数值范围的样本14具有的结构为下覆盖层113的厚度(B)大于上覆盖层112的厚度(D),但其声音噪声值为40.0db,并且因此声音噪声降低效果很小。
可以被确定的是,样本41和42是根据本发明第三实施方式的创造性例子,其具有的结构为本发明第二实施方式的下覆盖层113中还形成有虚拟图样126,其声音噪声值分别为23.5db和21.4db,并且相比于有源层115内形成有虚拟电极123和124以及压电元件125的本发明第二实施方式(样本16至34),其声音噪声降低效果显著。
可以被确定的是,样本43和44是根据本发明第四实施方式的创造性例子,其具有的结构为压电元件127还形成于本发明第三实施方式的下覆盖层113的虚拟图样126中,其声音噪声值分别为20.1db和18.3db,并且相比于虚拟电极123和124以及压电元件125形成于有源层115内并且仅虚拟图样126形成于下覆盖层113中的本发明第三实施方式(样本41和42),其声音噪声降低效果显著。
安装有多层陶瓷电容器的电路板的安装结构
参照图8和图9,根据本发明实施方式的用于多层陶瓷电容器100的安装板200可以包括印刷电路板210,其中多层陶瓷电容器100水平地安装在该印刷电路板210上;以及第一电极焊盘221和第二电极焊盘222,其中第一电极焊盘221和第二电极焊盘222在印刷电路板210的顶面上被彼此分离地放置。
上述的本发明第二实施方式的多层陶瓷电容器100被应用于本实施方式中,但本发明并不仅限于此。肯定的是,具有从本发明权利要求书以及本发明的第一、第三和第四实施方式中变化的结构的所有多层陶瓷电容器也可以被应用。
多层陶瓷电容器100可以通过焊接230来电气地连接于印刷电路板210,同时下覆盖层113位于其下部上并且第一外部电极131和第二外部电极132分别位于并接触于第一电极焊盘221和第二电极焊盘222。
在多层陶瓷电容器100安装于印刷电路板210上后,当有电压施加时,声音噪声会生成。
在这里,第一电极焊盘221和第二电极焊盘222的尺寸可以是用于决定连接在多层陶瓷电容器100的第一外部电极131和第二外部电极132与第一电极焊盘221和第二电极焊盘222之间的焊接230的量的指标,并且声音噪声的级别可以根据焊接230的量进行控制。
参照图10,在多层陶瓷电容器100被安装于印刷电路板210上后,当具有不同极性的电压施加至形成于多层陶瓷电容器100的两个端部处的第一外部电极131和第二外部电极132时,由于介电层111的反压电效应,陶瓷主体110在其厚度方向上延展和收缩,并且由于泊松效应,陶瓷主体110的长度方向上的第一外部电极131和第二外部电极132的两端以相对立于陶瓷主体110的厚度方向上的延展和收缩相反的方向而延展和收缩。
在这里,有源层115的中心对应着第一外部电极131和第二外部电极132在长度方向上的两个端部的部分,其中相对最大的延展和收缩发生于此,并且成为导致声音噪声的因素。
当多层陶瓷电容器100的长度方向上的两个端表面明显地延展时,由延展导致的使得焊接230的上部被挤出到外部的力(①)被生成,并且由力(①)导致的使得焊接230的下部被挤向外部电极的收缩力(②)被生成。
因此,当由于发生在有源层115中心(CLA)的变形率与发生在下覆盖层113的变形率的不同而导致在电压施加时形成于陶瓷主体110的两个端表面中的变曲点被形成于对应于或低于焊接230的高度处时,声音噪声可以被进一步降低。
在这里,当电场在长度方向上被施加至多层陶瓷电容器的边缘部分时,由于泊松效应,第一虚拟电极123和第二虚拟电极124在与陶瓷主体的长度方向上第一外部电极131和第二外部电极132的头部分上的收缩相反的方向上进行延展。因此,这种延展通过第一外部电极131和第二外部电极132的收缩被抵消,并且生成于第一外部电极131和第二外部电极132的头部分处的震动被减少,从而声音噪声可以被进一步地降低。
此外,将第一内部电极121与第一虚拟电极123以及第二内部电极122与第二虚拟电极124分别连接的压电元件125在与第一外部电极131和第二外部电极132的头部分上在长度方向上的收缩相反的方向上进行延展,因而这种延展被第一外部电极131和第二外部电极132的收缩所抵消,因此降低了生成于第一外部电极131和第二外部电极132的头部分处的震动,从而进一步地降低了声音噪声。
如前所述,根据本发明的实施方式,连接内部电极与虚拟电极的压电元件形成于有源层的内部,从而通过压电元件在多层陶瓷电容器的长度方向上的延展来抑制从多层陶瓷电容器生成的噪声,因此从印刷电路板生成的声音噪声被有效地降低。
虽然已经结合实施方式展示和描述了本发明,但对本领域技术人员显而易见的是,可以在不背离由所附权利要求书所定义的本发明的精神和范围的情况下进行修改和变形。

Claims (15)

1.一种多层陶瓷电容器,该多层陶瓷电容器包括:
陶瓷主体,该陶瓷主体具有被层叠在该陶瓷主体中的多个介电层;
有源层,该有源层包括多个第一内部电极和第二内部电极,其中该多个第一内部电极和第二内部电极通过所述陶瓷主体的两个端表面交替地暴露,并且在所述第一内部电极与所述第二内部电极之间有所述介电层被插入,从而形成电容;
上覆盖层和下覆盖层,该上覆盖层和下覆盖层分别形成于所述有源层的上方和下方;
第一外部电极和第二外部电极,该第一外部电极和第二外部电极覆盖所述陶瓷主体的两个端表面;
多个第一虚拟电极和第二虚拟电极,该多个第一虚拟电极和第二虚拟电极在所述有源层内部分别在长度方向上从所述第一外部电极和所述第二外部电极向内部延展从而对立于所述第一内部电极和所述第二内部电极;以及
多个压电元件,该多个压电元件在所述有源层内部将所述第一内部电极与所述第一虚拟电极或者所述第二内部电极与所述第二虚拟电极分别连接,该压电元件具有比所述介电层更高的介电常数。
2.根据权利要求1所述的多层陶瓷电容器,其中在所述第一内部电极与所述第一虚拟电极之间以及所述第二内部电极与所述第二虚拟电极之间都形成有所述压电元件。
3.根据权利要求1所述的多层陶瓷电容器,其中所述下覆盖层比所述上覆盖层厚,以及
其中,当所述陶瓷主体的总厚度的1/2被指定为A、所述下覆盖层的厚度被指定为B、所述有源层的总厚度的1/2被指定为C以及所述上覆盖层的厚度被指定为D时,所述有源层的中心偏离所述陶瓷主体的中心的偏离比值(B+C)/A满足1.064≤(B+C)/A≤1.745。
4.根据权利要求3所述的多层陶瓷电容器,其中所述上覆盖层的厚度(D)与所述下覆盖层的厚度(B)的比值D/B满足0.021≤D/B≤0.421。
5.根据权利要求3所述的多层陶瓷电容器,其中所述下覆盖层的厚度(B)与所述陶瓷主体的厚度的1/2(A)的比值B/A满足0.220≤B/A≤1.522。
6.根据权利要求3所述的多层陶瓷电容器,其中所述有源层的厚度的1/2(C)与所述下覆盖层的厚度(B)的比值C/B满足0.147≤C/B≤3.843。
7.根据权利要求3所述的多层陶瓷电容器,其中所述下覆盖层包括虚拟图样,该虚拟图样包括分别在长度方向上从所述第一外部电极和所述第二外部电极向内延展从而彼此对立的第一虚拟图样和第二虚拟图样。
8.根据权利要求7所述的多层陶瓷电容器,其中所述第一虚拟图样和所述第二虚拟图样具有相同的长度。
9.根据权利要求7所述的多层陶瓷电容器,该多层陶瓷电容器还包括在所述下覆盖层内部将所述第一虚拟电极和所述第二虚拟电极彼此连接的压电元件,该压电元件具有比所述下覆盖层的所述介电层更高的介电常数。
10.根据权利要求7所述的多层陶瓷电容器,其中所述下覆盖层是由具有比所述陶瓷主体的所述介电层更高的介电常数的材料形成的。
11.根据权利要求3所述的多层陶瓷电容器,其中,当电压被施加时,由于发生在所述有源层中心的变形率与发生在所述下覆盖层的变形率的不同,形成于所述陶瓷主体的两个端表面中的变曲点在对应于或低于所述陶瓷主体的厚度中心的高度处形成。
12.一种安装有多层陶瓷电容器的电路板的安装结构,该安装结构包括:
印刷电路板,在该印刷电路板上形成有第一电极焊盘和第二电极焊盘;以及
安装于所述印刷电路板上的多层陶瓷电容器,
其中所述多层陶瓷电容器包括:陶瓷主体,该陶瓷主体具有被层叠在该陶瓷主体中的多个介电层;有源层,该有源层包括多个第一内部电极和第二内部电极,其中该多个第一内部电极和第二内部电极通过所述陶瓷主体的两个端表面交替地暴露,并且在所述第一内部电极与所述第二内部电极之间有所述介电层被插入,从而形成电容;形成于所述有源层上方的上覆盖层;形成于所述有源层下方的下覆盖层;第一外部电极和第二外部电极,该第一外部电极和第二外部电极形成于所述陶瓷主体的两个端表面上并且电气地与所述第一内部电极和所述第二内部电极的暴露部分相连接并且与所述第一电极焊盘和所述第二电极焊盘焊接连接;多个第一虚拟电极和第二虚拟电极,该多个第一虚拟电极和第二虚拟电极在所述有源层内部分别在长度方向上从所述第一外部电极和所述第二外部电极向内部延展从而对立于所述第一内部电极和所述第二内部电极;以及多个压电元件,该多个压电元件在所述有源层内部将所述第一内部电极与所述第一虚拟电极或者所述第二内部电极与所述第二虚拟电极分别连接,该压电元件具有比所述介电层更高的介电常数,以及
当所述陶瓷主体的总厚度的1/2被指定为A、所述下覆盖层的厚度被指定为B、所述有源层的总厚度的1/2被指定为C以及所述上覆盖层的厚度被指定为D时,所述有源层的中心偏离所述陶瓷主体的中心的偏离比值(B+C)/A满足1.064≤(B+C)/A≤1.745。
13.根据权利要求12所述的安装结构,其中所述下覆盖层包括虚拟图样,该虚拟图样包括分别在长度方向上从所述第一外部电极和所述第二外部电极向内延展从而彼此对立的第一虚拟图样和第二虚拟图样。
14.根据权利要求13所述的安装结构,该安装结构还包括在所述下覆盖层内部将所述第一虚拟电极和所述第二虚拟电极彼此连接的压电元件,该压电元件具有比所述下覆盖层的所述介电层更高的介电常数。
15.根据权利要求12所述的安装结构,其中当电压被施加时,由于发生在所述有源层中心的变形率与发生在所述下覆盖层的变形率的不同,形成于所述陶瓷主体的两个端表面中的变曲点在对应于或低于焊接高度的高度处形成。
CN201310067413.7A 2012-11-29 2013-03-04 多层陶瓷电容器及安装有多层陶瓷电容器的电路板的安装结构 Expired - Fee Related CN103854851B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0136771 2012-11-29
KR1020120136771A KR101376843B1 (ko) 2012-11-29 2012-11-29 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 회로 기판 실장 구조

Publications (2)

Publication Number Publication Date
CN103854851A true CN103854851A (zh) 2014-06-11
CN103854851B CN103854851B (zh) 2017-05-24

Family

ID=50649258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310067413.7A Expired - Fee Related CN103854851B (zh) 2012-11-29 2013-03-04 多层陶瓷电容器及安装有多层陶瓷电容器的电路板的安装结构

Country Status (5)

Country Link
US (1) US8879235B2 (zh)
JP (1) JP5886222B2 (zh)
KR (1) KR101376843B1 (zh)
CN (1) CN103854851B (zh)
TW (1) TWI482184B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702432A (zh) * 2014-12-15 2016-06-22 三星电机株式会社 电子组件以及具有该电子组件的板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027255A (ja) * 2012-06-22 2014-02-06 Murata Mfg Co Ltd セラミック電子部品及びセラミック電子装置
KR102061502B1 (ko) * 2013-03-19 2020-01-02 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101514558B1 (ko) * 2013-10-28 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터
KR101630029B1 (ko) * 2014-03-07 2016-06-13 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101762032B1 (ko) * 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR102029529B1 (ko) * 2016-12-19 2019-10-07 삼성전기주식회사 적층 세라믹 커패시터
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62210612A (ja) * 1986-03-11 1987-09-16 株式会社村田製作所 積層コンデンサ
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH0745469A (ja) * 1993-07-27 1995-02-14 Murata Mfg Co Ltd 積層セラミック電子部品
JPH09180956A (ja) * 1995-10-03 1997-07-11 Tdk Corp 積層型セラミックコンデンサ
JP2002305127A (ja) * 2001-04-09 2002-10-18 Tdk Corp 積層セラミック電子部品およびその製造方法
JP2005303029A (ja) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
CN1808649A (zh) * 2005-01-20 2006-07-26 三星电机株式会社 多层片状电容器
JP2008016706A (ja) * 2006-07-07 2008-01-24 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
CN102034606A (zh) * 2009-09-30 2011-04-27 株式会社村田制作所 层叠陶瓷电子部件及层叠陶瓷电子部件的制造方法
CN102730311A (zh) * 2010-12-21 2012-10-17 三星电机株式会社 封装单元及封装多个多层陶瓷电容器的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130160A (ja) * 1994-10-31 1996-05-21 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
MY120414A (en) * 1995-10-03 2005-10-31 Tdk Corp Multilayer ceramic capacitor
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
TWI260657B (en) * 2002-04-15 2006-08-21 Avx Corp Plated terminations
US6829134B2 (en) * 2002-07-09 2004-12-07 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing the same
US7016175B2 (en) * 2002-10-03 2006-03-21 Avx Corporation Window via capacitor
JP2005259982A (ja) * 2004-03-11 2005-09-22 Tdk Corp 積層セラミックコンデンサ
CN1993783B (zh) 2004-12-24 2010-09-01 株式会社村田制作所 多层电容器及其安装结构
JP4086086B2 (ja) 2004-12-24 2008-05-14 株式会社村田製作所 積層コンデンサおよびその実装構造
US7092236B2 (en) * 2005-01-20 2006-08-15 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62210612A (ja) * 1986-03-11 1987-09-16 株式会社村田製作所 積層コンデンサ
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH0745469A (ja) * 1993-07-27 1995-02-14 Murata Mfg Co Ltd 積層セラミック電子部品
JPH09180956A (ja) * 1995-10-03 1997-07-11 Tdk Corp 積層型セラミックコンデンサ
JP2002305127A (ja) * 2001-04-09 2002-10-18 Tdk Corp 積層セラミック電子部品およびその製造方法
JP2005303029A (ja) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
CN1808649A (zh) * 2005-01-20 2006-07-26 三星电机株式会社 多层片状电容器
JP2008016706A (ja) * 2006-07-07 2008-01-24 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
CN102034606A (zh) * 2009-09-30 2011-04-27 株式会社村田制作所 层叠陶瓷电子部件及层叠陶瓷电子部件的制造方法
CN102730311A (zh) * 2010-12-21 2012-10-17 三星电机株式会社 封装单元及封装多个多层陶瓷电容器的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702432A (zh) * 2014-12-15 2016-06-22 三星电机株式会社 电子组件以及具有该电子组件的板
CN105702432B (zh) * 2014-12-15 2020-01-03 三星电机株式会社 电子组件以及具有该电子组件的板

Also Published As

Publication number Publication date
TWI482184B (zh) 2015-04-21
US8879235B2 (en) 2014-11-04
KR101376843B1 (ko) 2014-03-20
CN103854851B (zh) 2017-05-24
TW201421502A (zh) 2014-06-01
JP2014107537A (ja) 2014-06-09
US20140144687A1 (en) 2014-05-29
JP5886222B2 (ja) 2016-03-16

Similar Documents

Publication Publication Date Title
US11694848B2 (en) Multilayered ceramic capacitor, mounting structure of circuit board having thereon multilayered ceramic capacitor, packing unit for multilayered ceramic capacitor
US9646770B2 (en) Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor
US10242804B2 (en) Multilayer ceramic capacitor and mounting board therefor
EP2827351B1 (en) Laminated ceramic chip electronic component
US9627139B2 (en) Multilayered ceramic capacitor and board for mounting the same
US9048026B2 (en) Multilayered ceramic capacitor, mounting structure of circuit board having multilayered ceramic capacitor mounted thereon, and packing unit for multilayered ceramic capacitor
CN107833745B (zh) 多层陶瓷电容器及用于安装该多层陶瓷电容器的板
US9330844B2 (en) Multilayer ceramic capacitor and mounting board therefor
EP2669914A1 (en) Laminated chip electronic component, board for mounting the same, and packing unit thereof
CN103854851A (zh) 多层陶瓷电容器及安装有多层陶瓷电容器的电路板的安装结构
JP5587442B2 (ja) 積層セラミックキャパシタ及びその実装基板
JP2015173292A (ja) 積層セラミックキャパシタ及びその製造方法
JP5628351B2 (ja) 積層セラミックキャパシタ及びその製造方法
CN103971927A (zh) 多层陶瓷电容器以及安装有该多层陶瓷电容器的安装板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170524

Termination date: 20210304

CF01 Termination of patent right due to non-payment of annual fee